JP2008227414A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008227414A JP2008227414A JP2007067385A JP2007067385A JP2008227414A JP 2008227414 A JP2008227414 A JP 2008227414A JP 2007067385 A JP2007067385 A JP 2007067385A JP 2007067385 A JP2007067385 A JP 2007067385A JP 2008227414 A JP2008227414 A JP 2008227414A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor device
- semiconductor substrate
- doping concentration
- net doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】N-ドリフト層1中には、ネットドーピング濃度が極大となる箇所が少なくとも1か所あり、かつN-ドリフト層1のネットドーピング濃度が、極大となる箇所からPベース領域2およびN+コレクタバッファ層4の両方に向かって低くなっている半導体装置において、N-ドリフト層1中の第1主面側の所定深さの表面層のうち、ゲート絶縁膜6と接していない領域には第2導電型不純物が第2導電型ベース領域より深く導入されており、N-ドリフト層1中の第1主面側の所定深さの表面層のうち、ゲート絶縁膜6と接する領域のネットドーピング濃度は、ゲート絶縁膜6と接していない領域のネットドーピング濃度よりも高い。
【選択図】図1
Description
間付近にピーク(極大値)を有し、かつエミッタおよびコレクタ方向に向かって、傾きをもって減少するような構造のことである(例えば、下記特許文献1参照。)。
(参考文献1:ビー・ジェイ・バリガ(B.J.Baliga)著、“パワーセミコンダクター デバイシーズ(Power Semiconductor Devices)”、PWSパブリッシング(PWS Publishing)、1996年、p371
Wbm = 2BV/(4010Ndm 1/8) ・・・(2)
Ec = 4010Nd 1/8 ・・・(3)
BV = EcW1/2 ・・・(4)
図1は、実施の形態1にかかる半導体装置の構成および特性を示す図である。なお、以降の説明において、図1の断面図100の線分X−X’で示す方向を半導体装置の縦方向、線分Y−Y’で示す方向を半導体装置の幅方向とする。
(参考文献2)ディー・ジェイ・フィッシャー(D.J.Fisher)、”ディフュージョン・イン・シリコン・10イヤーズ・オブ・リサーチ(Diffusion in Silicon 10 Years of Research)”、[online]、ソシエティック・パブリケーションズ(SCITEC PUBLICATIONS)、インターネット<URL:http://www.mse.ufl.edu/ ̄spear/semic_properties/data/5029.pdf>
g(x) = N0−f(x) ・・・(6)
(参考文献3)エス・エム・ズィー(S.M.Sze)、”半導体デバイス”、1996年
2 Pベース領域
3 N+エミッタ領域
4 N+コレクタバッファ層
5 Pコレクタ層
6 ゲート絶縁膜
7 ゲート電極
8 エミッタ電極
9 コレクタ電極
Claims (13)
- 第1導電型半導体基板と、当該第1導電型半導体基板の第1主面側に選択的に形成された第2導電型ベース領域と、当該第2導電型ベース領域の表面に選択的に形成された第1導電型ソース領域と、前記第2導電型ベース領域のうち前記第1導電型半導体基板と前記第1導電型ソース領域とに挟まれる部分に接するゲート絶縁膜と当該ゲート絶縁膜上のゲート電極とからなるMOSゲート構造と、前記第1導電型ソース領域と前記第2導電型ベース領域とに接触するエミッタ電極と、前記第1導電型半導体基板の第2主面側に形成された第2導電型コレクタ層と、当該第2導電型コレクタ層に接触するコレクタ電極と、を備え、前記第1導電型半導体基板中に当該第1導電型半導体基板の不純物濃度が極大となる箇所が少なくとも1か所あり、かつ前記第1導電型半導体基板の不純物濃度が、前記極大となる箇所から前記第2導電型ベース領域および前記第2導電型コレクタ層の両方に向かって低くなっている半導体装置において、
前記第1導電型半導体基板中の前記第1主面側の所定深さの表面層のうち、前記ゲート絶縁膜と接していない領域には第2導電型不純物が前記第2導電型ベース領域より深く導入されており、
前記ゲート絶縁膜と接する領域のネットドーピング濃度は、前記ゲート絶縁膜と接していない領域のネットドーピング濃度よりも高いことを特徴とする半導体装置。 - 前記第1導電型半導体基板は、N型シリコン基板であり、前記第2導電型不純物は、ボロンよりも拡散係数が大きいP型不純物元素であることを特徴とする請求項1または2に記載の半導体装置。
- 前記第2導電型不純物は、アルミニウム、ガリウム、白金、亜鉛のいずれかであることを特徴とする請求項3に記載の半導体装置。
- 請求項1に記載の半導体装置を製造するにあたって、
前記第1導電型半導体基板に前記MOSゲート構造を形成する工程と、
前記第1導電型半導体基板の前記MOSゲート構造が形成された面および前記MOSゲート構造が形成されていない面から第2導電型不純物を導入し、前記第1導電型半導体基板の一部のネットドーピング濃度を前記第1導電形半導体基板の当初のネットドーピング濃度よりも低くする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置を製造するにあたって、
前記第1導電型半導体基板に前記MOSゲート構造を形成する工程と、
前記第1導電型半導体基板の前記MOSゲート構造が形成された面から第2導電型不純物を導入し、前記第1導電型半導体基板中の前記第1主面側の表面層のうち、前記ゲート絶縁膜と接していない領域のネットドーピング濃度を前記ゲート絶縁膜と接する領域のネットドーピング濃度よりも低くする工程と、
を含んだことを特徴とする半導体装置の製造方法。 - 前記第1導電型半導体基板は、N型シリコン基板であり、前記第1導電型半導体基板の前記MOSゲート構造が形成された面に導入される前記第2導電型不純物は、ボロンよりも拡散係数が大きいP型不純物元素であることを特徴とする請求項5または6に記載に半導体装置の製造方法。
- 前記第1導電型半導体基板の前記MOSゲート構造が形成された面に導入される前記第2導電型不純物は、アルミニウムまたはガリウムであることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記アルミニウムまたは前記ガリウムを、ドーズ量1×1014atmos/cm3以下でイオン注入することを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記アルミニウムまたは前記ガリウムのイオン注入後、900℃以上1200℃以下の温度で熱処理をおこなうことを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記第1導電型半導体基板の前記MOSゲート構造が形成された面に導入される前記第2導電型不純物は、白金または亜鉛であることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記白金または前記亜鉛を、ドーズ量1×1015atmos/cm3以下でイオン注入することを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記白金または前記亜鉛のイオン注入後、400℃以上1000℃以下の温度で熱処理をおこなうことを特徴とする請求項12に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007067385A JP5326217B2 (ja) | 2007-03-15 | 2007-03-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007067385A JP5326217B2 (ja) | 2007-03-15 | 2007-03-15 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227414A true JP2008227414A (ja) | 2008-09-25 |
JP5326217B2 JP5326217B2 (ja) | 2013-10-30 |
Family
ID=39845625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007067385A Active JP5326217B2 (ja) | 2007-03-15 | 2007-03-15 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5326217B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013147274A1 (ja) * | 2012-03-30 | 2015-12-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JPWO2013147275A1 (ja) * | 2012-03-30 | 2015-12-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JPWO2021070539A1 (ja) * | 2019-10-11 | 2021-04-15 | ||
JPWO2021177422A1 (ja) * | 2020-03-04 | 2021-09-10 | ||
US11824095B2 (en) | 2018-03-19 | 2023-11-21 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
JP7415913B2 (ja) | 2020-12-28 | 2024-01-17 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6222525B1 (en) | 1992-03-05 | 2001-04-24 | Brad A. Armstrong | Image controllers with sheet connected sensors |
US8674932B2 (en) | 1996-07-05 | 2014-03-18 | Anascape, Ltd. | Image controller |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04127480A (ja) * | 1990-09-18 | 1992-04-28 | Mitsubishi Electric Corp | 高耐圧低抵抗半導体装置及びその製造方法 |
JPH09232567A (ja) * | 1995-11-06 | 1997-09-05 | Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno | Mosゲートパワーデバイス及びその製造方法 |
JPH10321856A (ja) * | 1997-03-14 | 1998-12-04 | Toshiba Corp | 半導体装置及びその制御方法 |
JP2005064429A (ja) * | 2003-08-20 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-03-15 JP JP2007067385A patent/JP5326217B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04127480A (ja) * | 1990-09-18 | 1992-04-28 | Mitsubishi Electric Corp | 高耐圧低抵抗半導体装置及びその製造方法 |
JPH09232567A (ja) * | 1995-11-06 | 1997-09-05 | Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno | Mosゲートパワーデバイス及びその製造方法 |
JPH10321856A (ja) * | 1997-03-14 | 1998-12-04 | Toshiba Corp | 半導体装置及びその制御方法 |
JP2005064429A (ja) * | 2003-08-20 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013147274A1 (ja) * | 2012-03-30 | 2015-12-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JPWO2013147275A1 (ja) * | 2012-03-30 | 2015-12-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
US9385211B2 (en) | 2012-03-30 | 2016-07-05 | Fuji Electric Co., Ltd. | Manufacturing method for semiconductor device |
US9466689B2 (en) | 2012-03-30 | 2016-10-11 | Fuji Electric Co., Ltd. | Method for manufacturing a semiconductor device and semiconductor device manufactured thereby |
US10050106B2 (en) | 2012-03-30 | 2018-08-14 | Fuji Electric Co., Ltd. | Manufacturing method for semiconductor device |
US11824095B2 (en) | 2018-03-19 | 2023-11-21 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
WO2021070539A1 (ja) * | 2019-10-11 | 2021-04-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7222435B2 (ja) | 2019-10-11 | 2023-02-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2021070539A1 (ja) * | 2019-10-11 | 2021-04-15 | ||
US11901419B2 (en) | 2019-10-11 | 2024-02-13 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method of semiconductor device |
JPWO2021177422A1 (ja) * | 2020-03-04 | 2021-09-10 | ||
WO2021177422A1 (ja) * | 2020-03-04 | 2021-09-10 | 富士電機株式会社 | 半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置 |
JP7323049B2 (ja) | 2020-03-04 | 2023-08-08 | 富士電機株式会社 | 半導体装置および半導体装置を備えた電力変換装置 |
JP7415913B2 (ja) | 2020-12-28 | 2024-01-17 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5326217B2 (ja) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10629678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US10431650B2 (en) | Method of manufacturing semiconductor device | |
JP5104314B2 (ja) | 半導体装置およびその製造方法 | |
JP6237902B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3684962B2 (ja) | 半導体装置の製造方法 | |
JP5326217B2 (ja) | 半導体装置およびその製造方法 | |
JP5396689B2 (ja) | 半導体装置およびその製造方法 | |
US9166000B2 (en) | Power semiconductor device with an edge termination region | |
JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2013141181A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2009043870A1 (en) | Semiconductor module | |
US7994569B2 (en) | Semiconductor device and method for forming the same | |
JP2003318412A (ja) | 半導体装置およびその製造方法 | |
JP2018082007A (ja) | 半導体装置の製造方法 | |
US6762080B2 (en) | Method of manufacturing a semiconductor device having a cathode and an anode from a wafer | |
JP5473398B2 (ja) | 半導体装置およびその製造方法 | |
JP4862207B2 (ja) | 半導体装置の製造方法 | |
JP3919591B2 (ja) | 半導体装置の製造方法 | |
CN112397593A (zh) | 半导体器件及制造方法 | |
WO2017186788A1 (en) | Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor | |
EP1052699A1 (en) | Semiconductor device and fabrication method therefor | |
KR102155721B1 (ko) | 파워 소자 및 그의 제조 방법 | |
CN114447097A (zh) | 半导体装置 | |
KR20160019045A (ko) | 파워 소자 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5326217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |