JP2008227360A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008227360A JP2008227360A JP2007066608A JP2007066608A JP2008227360A JP 2008227360 A JP2008227360 A JP 2008227360A JP 2007066608 A JP2007066608 A JP 2007066608A JP 2007066608 A JP2007066608 A JP 2007066608A JP 2008227360 A JP2008227360 A JP 2008227360A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- film
- forming
- hard mask
- stopper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000005498 polishing Methods 0.000 claims description 61
- 150000004767 nitrides Chemical group 0.000 claims description 40
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 39
- 229910052799 carbon Inorganic materials 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 238000000059 patterning Methods 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000001459 lithography Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 5
- 239000011800 void material Substances 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 174
- 238000005530 etching Methods 0.000 description 37
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000000470 constituent Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 2
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 231100000572 poisoning Toxicity 0.000 description 1
- 230000000607 poisoning effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ボイドを発生させることなく、アスペクト比が高く幅が小さな溝内へ絶縁膜を充填する。
【解決手段】半導体基板内への溝形成時のマスクと、溝内に充填させた絶縁層を除去する際のストッパとをそれぞれ別々の層に担わせることによって、研磨ストッパ層の厚さを低くする。
【選択図】図１
【解決手段】半導体基板内への溝形成時のマスクと、溝内に充填させた絶縁層を除去する際のストッパとをそれぞれ別々の層に担わせることによって、研磨ストッパ層の厚さを低くする。
【選択図】図１
Description
本発明はアスペクト比の高い絶縁膜の領域を有し、且つ絶縁膜内にボイドが生じない半導体装置の製造方法に関する。
図３〜５を参照して、従来の半導体装置の製造方法を説明する。先ず、図３（ａ）に示すように、半導体基板２０１上に熱酸化によってパッド酸化膜２０２を９ｎｍ、形成し、次にＬＰ−ＣＶＤ法によって窒化膜２０３を１２０ｎｍ、形成する。この上に既知のリソグラフィー技術を用いて、フォトレジスト２０４のパターンを形成する。
次に、図３（ｂ）に示すように、フォトレジスト２０４をマスクに用いて既知のエッチング技術により、窒化膜２０３とパッド酸化膜２０２のパターニングを行う。この後、酸素プラズマ雰囲気でのアッシング等によりフォトレジスト２０４を除去する。
この後、図３（ｃ）に示すように、パターニングされた窒化膜２０３をマスクに用いて半導体基板２０１をエッチングし、深さ１８０ｎｍの素子分離用のトレンチを形成する。なお、この半導体基板２０１のエッチング時に、窒化膜２０３の高さはエッチング前の１２０ｎｍから８０ｎｍへと後退する。
次に、エッチングによるダメージ層を除去するために、トレンチ内壁に１０ｎｍ程度の熱酸化膜２０５を形成する。次に、図４（ａ）に示すように、バイアスＣＶＤ法（ＨＤＰ−ＣＶＤ法）を用いて、全面にＣＶＤ酸化膜２０６を堆積する。
この後、図４（ｂ）に示すように、セリア・スラリーを用いたＣＭＰによって窒化膜２０３をストッパとしてその上端まで研磨して平坦化を行う。すなわち、上記のような従来技術においては、窒化膜２０３はトレンチ加工（エッチング）時のハードマスクの働きと、ＣＭＰの研磨ストッパの役を担っている。
さらに、図４（ｃ）に示すように、フッ酸によりＣＶＤ酸化膜２０６をエッチバックしてＣＶＤ酸化膜２０６の上端を窒化膜２０３の下端近傍まで下げる。この時、ＣＶＤ酸化膜２０６の上端が半導体基板２０１よりも２０ｎｍ〜４０ｎｍ程度、上にくるように設定する。この理由は、後の工程でパッド酸化膜を除去してゲート酸化膜を付け直す際にＣＶＤ酸化膜２０６がエッチングされるため、このエッチング分を考慮してあらかじめ余分にエッチング分を残しておく必要があるからである。従って、図５（ａ）の工程から図５（ｂ）の工程までの間にエッチングされるＣＶＤ酸化膜２０６の厚さ、及び図４（ｃ）の段階における窒化膜２０３の厚さによってエッチバック量が決まることとなる。
続いて、図５（ａ）に示すように、熱リン酸によって、選択的に窒化膜２０３をエッチングして除去する。さらに、必要な不純物イオン注入工程の完了後、図５（ｂ）に示すように、パッド酸化膜２０２をフッ酸で除去し、洗浄後、ゲート酸化膜２１０を熱酸化によって形成する。
以上のようにして、基板の素子形成面と、素子分離領域の面をそろえることが可能となる。上記従来の製造方法ではこの後、ゲート酸化膜２１０上に、ゲート電極を形成する（図示していない）。
以上のようにして、基板の素子形成面と、素子分離領域の面をそろえることが可能となる。上記従来の製造方法ではこの後、ゲート酸化膜２１０上に、ゲート電極を形成する（図示していない）。
また、特許文献１（特開平６−２０４３３２号公報）には、上記方法とは異なり、シリコン基板内に溝を形成した後、この溝の側面を露出させ更にこれを所定組成の溶液中に浸漬させる液相成長法によって溝内に酸化シリコン膜を充填して素子分離領域を形成する方法が開示されている。
特開平６−２０４３３２号公報
近年、デバイスの微細化が急速に進んでいる。この微細化に伴い半導体装置を構成する各部分についても微細化を図ることが求められている。例えば、素子分離領域を構成するトレンチ間の幅に関しては、６０ｎｍ以下の半導体装置が形成されるようになってきている。この場合、上記従来技術ではＨＤＰ−ＣＶＤ法によりトレンチ埋設を行っている。
しかしながら、このようにトレンチ間の幅が６０ｎｍを下回る寸法あたりからＨＤＰ−ＣＶＤ法によるトレンチ埋設に限界が見え始め、図４（ａ）に示すようにトレンチの中にボイド２０７が発生するようになってきた。
すなわち、このＨＤＰ−ＣＶＤはバイアスＣＶＤとも呼ばれ、成膜中に材料分子が半導体基板に対して垂直方向に近い角度で到達し、成膜とスパッタリングが同時進行する成膜方法である。それゆえ、従来からスペース（溝）内への所定材料の埋設に適した成膜方法として用いられている。ところが、深さに比べてスペースが狭く（例えば、８０ｎｍ以下）なってくると、埋設すべきスペースのアスペクト比が大きくなり、スペース内に十分に材料分子が到達出来なくなってしまう。また、一度、スパッタされた材料がトレンチ内壁に再付着する現象が顕在化し、そこが閉塞してボイドとなってしまう。
このようにして発生したボイド２０７はその後の工程で半導体装置の表面に露出し、素子分離領域に意図しない凹みを形成することとなっていた（図４（ｃ）、図５（ａ）の凹み２０７）。
このようにして発生したボイド２０７はその後の工程で半導体装置の表面に露出し、素子分離領域に意図しない凹みを形成することとなっていた（図４（ｃ）、図５（ａ）の凹み２０７）。
このボイド２０７が存在すると後の工程で隣接ゲート電極間のショートを引き起こし、歩留まりを悪化させる問題となる場合があった。また、このボイド２０７は、マルチステップの成膜（成膜とエッチングを繰り返す）等、ＨＤＰ−ＣＶＤ法の実施方法を工夫しても完全に消すことは出来なかった。更に、成膜装置のハードウェア的な改善によるボイド発生の防止も困難であった。
そこで、従来の方法を用いた場合にボイドの発生を防止する方法として、以下の方法が考えられる。
（ａ）トレンチのアスペクト比を小さくする。
（ｂ）窒化膜（マスク）２０３の高さを低くすることによって、絶縁膜の埋設時の溝（トレンチの深さと窒化膜の高さを足し合わせた高さ）を低くする。
（ａ）トレンチのアスペクト比を小さくする。
（ｂ）窒化膜（マスク）２０３の高さを低くすることによって、絶縁膜の埋設時の溝（トレンチの深さと窒化膜の高さを足し合わせた高さ）を低くする。
そこで、（ａ）の方法として、発明者がトレンチの深さを１４０ｎｍ程度まで浅くし埋設すべきトレンチのアスペクト比を小さくしたところ、トレンチの幅が５０ｎｍの場合であってもボイドを発生させずに絶縁膜を埋設することが可能となった。しかし、トレンチの深さを浅くしたことで接合リークなどの素子分離特性が悪化し、リテンションタイム（ホールド時間）が悪化することが判明した。すなわち、ボイドの抑制とリテンションタイムがトレードオフの関係であった。
また、（ｂ）の方法として、発明者はＨＤＰ−ＣＶＤから見た埋設すべきトレンチ深さを浅くする為に、窒化膜２０３の膜厚を１２０ｎｍから８０ｎｍに薄くした。この場合、図２（ｃ）の段階で４０ｎｍ程度の窒化膜２０３の残膜が期待された。しかしながら、実際に試験を行ったところ、図６に示すように窒化膜２０３の肩（コーナー）がクリッピングを起こし、その結果プロセスが不安定となり、加工寸法や形状が意図どおりに再現性良く形成できないという問題が発生した。このようにプロセスの安定性、半導体基板の加工精度などの点から、窒化膜（マスク）２０３を薄膜化してエッチングを行うことは困難であり、所定厚さの厚い窒化膜（マスク）２０３を設ける必要があった。
更に、上記特許文献１の方法によって絶縁膜を形成した場合、中間工程で溝内に堆積させる膜厚さに下限があり、微細化には限界があった。また、製造工程が複雑化して長くなってしまうという欠点があった。
本発明者は上記課題について鋭意検討した結果、本発明をするに至ったものである。すなわち、従来では、一つの層が、半導体基板内への溝形成時のマスクと、溝内に充填させた絶縁層を除去する際の研磨ストッパを担っていた。これに対して、本発明では、この半導体基板内への溝形成時のハードマスクと、溝内に充填させた絶縁層を除去する際の研磨ストッパとをそれぞれ別々の層に担わせることによって、研磨ストッパ層の厚さを薄くする。この結果、ボイドを発生させることなく、アスペクト比が高く幅が小さな溝内への絶縁膜の充填を可能とすることを目的とする。
上記課題は以下の構成を有することにより、解決することができる。
１．半導体基板を準備する工程と、
前記半導体基板の表面に熱酸化を行うことにより熱酸化膜を設ける工程と、
前記熱酸化膜上に研磨ストッパ層を形成する工程と、
前記研磨ストッパ層上に１層以上のハードマスク材料を形成した後、前記ハードマスク材料をパターニングして、ハードマスクＡを形成するハードマスク形成工程と、
前記ハードマスクＡを用いて前記研磨ストッパ層、熱酸化膜及び半導体基板内に溝を形成する形成工程と、
前記ハードマスクＡを除去する除去工程Ａと、
熱酸化を行い、前記半導体基板が露出している部分に熱酸化膜を形成する工程と、
全面に絶縁膜を堆積させる堆積工程と、
前記研磨ストッパ層をストッパに用いて、ＣＭＰにより前記絶縁膜を除去する除去工程Ｂと、
前記研磨ストッパ層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
１．半導体基板を準備する工程と、
前記半導体基板の表面に熱酸化を行うことにより熱酸化膜を設ける工程と、
前記熱酸化膜上に研磨ストッパ層を形成する工程と、
前記研磨ストッパ層上に１層以上のハードマスク材料を形成した後、前記ハードマスク材料をパターニングして、ハードマスクＡを形成するハードマスク形成工程と、
前記ハードマスクＡを用いて前記研磨ストッパ層、熱酸化膜及び半導体基板内に溝を形成する形成工程と、
前記ハードマスクＡを除去する除去工程Ａと、
熱酸化を行い、前記半導体基板が露出している部分に熱酸化膜を形成する工程と、
全面に絶縁膜を堆積させる堆積工程と、
前記研磨ストッパ層をストッパに用いて、ＣＭＰにより前記絶縁膜を除去する除去工程Ｂと、
前記研磨ストッパ層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
２．前記研磨ストッパ層が窒化膜であることを特徴とする上記１に記載の半導体装置の製造方法。
３．前記ハードマスク形成工程は、下記（１）又は（２）で表されるマスク形成工程であることを特徴とする上記１又は２に記載の半導体装置の製造方法。
（１）前記研磨ストッパ層上に前記ハードマスク材料としてカーボン膜を形成し、前記カーボン膜上にシリコン含有フォトレジストを形成した後、リソグラフィーにより前記シリコン含有フォトレジストをパターニングする工程と、
パターニングした前記シリコン含有フォトレジストをマスクに用いて前記カーボン膜をパターニングすることにより前記ハードマスクＡを形成する工程と、
を有するマスク形成工程。
（２）前記ハードマスク材料として前記研磨ストッパ層上に順にカーボン膜及びマスクＢを形成し、前記マスクＢ上にフォトレジストを形成した後、リソグラフィーにより前記フォトレジストをパターニングする工程と、
パターニングした前記フォトレジストをマスクに用いて前記マスクＢをパターニングする工程と、
パターニングした前記マスクＢをマスクに用いて前記カーボン膜をパターニングする工程と、
を有するマスク形成工程。
３．前記ハードマスク形成工程は、下記（１）又は（２）で表されるマスク形成工程であることを特徴とする上記１又は２に記載の半導体装置の製造方法。
（１）前記研磨ストッパ層上に前記ハードマスク材料としてカーボン膜を形成し、前記カーボン膜上にシリコン含有フォトレジストを形成した後、リソグラフィーにより前記シリコン含有フォトレジストをパターニングする工程と、
パターニングした前記シリコン含有フォトレジストをマスクに用いて前記カーボン膜をパターニングすることにより前記ハードマスクＡを形成する工程と、
を有するマスク形成工程。
（２）前記ハードマスク材料として前記研磨ストッパ層上に順にカーボン膜及びマスクＢを形成し、前記マスクＢ上にフォトレジストを形成した後、リソグラフィーにより前記フォトレジストをパターニングする工程と、
パターニングした前記フォトレジストをマスクに用いて前記マスクＢをパターニングする工程と、
パターニングした前記マスクＢをマスクに用いて前記カーボン膜をパターニングする工程と、
を有するマスク形成工程。
４．前記除去工程Ａにおいて、アッシングにより前記ハードマスクＡの除去を行い、
前記堆積工程において、ＣＶＤ法により前記絶縁膜を堆積させることを特徴とする上記１〜３の何れか１項に記載の半導体装置の製造方法。
前記堆積工程において、ＣＶＤ法により前記絶縁膜を堆積させることを特徴とする上記１〜３の何れか１項に記載の半導体装置の製造方法。
５．前記形成工程において形成した溝の幅が５０〜８０ｎｍであることを特徴とする上記１〜４の何れか１項に記載の半導体装置の製造方法。
６．前記形成工程において形成した溝の深さが１７０〜２６０ｎｍであることを特徴とする上記１〜５の何れか１項に記載の半導体装置の製造方法。
６．前記形成工程において形成した溝の深さが１７０〜２６０ｎｍであることを特徴とする上記１〜５の何れか１項に記載の半導体装置の製造方法。
７．前記形成工程において形成した溝のアスペクト比が２〜５であることを特徴とする上記１〜６の何れか１項に記載の半導体装置の製造方法。
８．前記研磨ストッパ層の厚さが１０〜５０ｎｍであることを特徴とする上記１〜７の何れか１項に記載の半導体装置の製造方法。
９．前記半導体基板内の溝の内部に堆積された絶縁膜が素子分離領域を構成することを特徴とする上記１〜８の何れか１項に記載の半導体装置の製造方法。
８．前記研磨ストッパ層の厚さが１０〜５０ｎｍであることを特徴とする上記１〜７の何れか１項に記載の半導体装置の製造方法。
９．前記半導体基板内の溝の内部に堆積された絶縁膜が素子分離領域を構成することを特徴とする上記１〜８の何れか１項に記載の半導体装置の製造方法。
なお、本発明において、「溝」とは、形成工程後において、研磨ストッパ層及び熱酸化膜、並びにその下部の半導体基板とで構成される凸状部分の間に形成される、凹状の部分を表す。
「溝の幅」とは、上記のようにして定義した形成工程後の溝の、研磨ストッパ層間の横幅（間隔）を表す。例えば、図１（ｃ）では、この溝の幅は符号Ｌ1で表される。
「溝の深さ」とは、上記のようにして定義した形成工程後の溝の、凹部の底部から研磨ストッパ層最上部までの高さを表す。例えば、図１（ｃ）では、この溝の深さは符号Ｌ2で表される。
「溝のアスペクト比」とは、上記のようにして定義した、（溝の深さ）／（溝の幅）を表す。例えば、図１（ｃ）では、この溝は符号Ｌ2／Ｌ1で表される。
また、「ハードマスクＡ」とはフォトレジストとは異なるものであり、フォトレジストマスクに比べてエッチング耐性が高く、エッチングによる研磨ストッパ層、熱酸化膜及び半導体基板の加工を容易にする為に用いられるマスクを表す。
「溝の幅」とは、上記のようにして定義した形成工程後の溝の、研磨ストッパ層間の横幅（間隔）を表す。例えば、図１（ｃ）では、この溝の幅は符号Ｌ1で表される。
「溝の深さ」とは、上記のようにして定義した形成工程後の溝の、凹部の底部から研磨ストッパ層最上部までの高さを表す。例えば、図１（ｃ）では、この溝の深さは符号Ｌ2で表される。
「溝のアスペクト比」とは、上記のようにして定義した、（溝の深さ）／（溝の幅）を表す。例えば、図１（ｃ）では、この溝は符号Ｌ2／Ｌ1で表される。
また、「ハードマスクＡ」とはフォトレジストとは異なるものであり、フォトレジストマスクに比べてエッチング耐性が高く、エッチングによる研磨ストッパ層、熱酸化膜及び半導体基板の加工を容易にする為に用いられるマスクを表す。
本発明の半導体装置の製造方法では、半導体基板上に、半導体基板のエッチングに用いるハードマスクと、溝内に埋設した絶縁層を除去するための研磨ストッパ層とを個別に設ける。このため、研磨ストッパ層としてエッチングによる研磨ストッパ層の厚さ減少を考慮する必要がなく、予め薄い研磨ストッパ層を設けることができる。この結果、溝内への絶縁膜の埋設時の、溝の深さ（実効的な埋設深さ）を小さくでき、ボイドの発生を抑制して溝内にボイドが発生しない均一な絶縁膜を埋設させることができる。また、製品歩留まりを向上させ、従来の方法で行っていた制御性の悪いウェットエッチングが不要となることで加工形状のバラツキが抑えられ、動作特性の揃ったデバイスを作成することができる。
本発明の半導体装置の製造方法は以下の工程を有する。
半導体基板を準備する工程と、
前記半導体基板の表面に熱酸化を行うことにより熱酸化膜を設ける工程と、
前記熱酸化膜上に研磨ストッパ層を形成する工程と、
前記研磨ストッパ層上に１層以上のハードマスク材料を形成した後、前記ハードマスク材料をパターニングして、ハードマスクＡを形成するハードマスク形成工程と、
前記ハードマスクＡを用いて前記研磨ストッパ層、熱酸化膜及び半導体基板内に溝を形成する形成工程と、
前記ハードマスクＡを除去する除去工程Ａと、
熱酸化を行い、前記半導体基板が露出している部分に熱酸化膜を形成する工程と、
全面に絶縁膜を堆積させる堆積工程と、
前記研磨ストッパ層をストッパに用いて、ＣＭＰにより前記絶縁膜を除去する除去工程Ｂと、
前記研磨ストッパ層を除去する工程。
前記半導体基板の表面に熱酸化を行うことにより熱酸化膜を設ける工程と、
前記熱酸化膜上に研磨ストッパ層を形成する工程と、
前記研磨ストッパ層上に１層以上のハードマスク材料を形成した後、前記ハードマスク材料をパターニングして、ハードマスクＡを形成するハードマスク形成工程と、
前記ハードマスクＡを用いて前記研磨ストッパ層、熱酸化膜及び半導体基板内に溝を形成する形成工程と、
前記ハードマスクＡを除去する除去工程Ａと、
熱酸化を行い、前記半導体基板が露出している部分に熱酸化膜を形成する工程と、
全面に絶縁膜を堆積させる堆積工程と、
前記研磨ストッパ層をストッパに用いて、ＣＭＰにより前記絶縁膜を除去する除去工程Ｂと、
前記研磨ストッパ層を除去する工程。
このように本発明の製造方法では、半導体基板上に研磨ストッパ層と、ハードマスクＡを設ける。そして、ハードマスクＡを半導体基板、熱酸化膜、研磨ストッパ層材料のエッチング時のマスクとして用い、研磨ストッパ層は全面に堆積させた絶縁層の除去時のストッパとして用いる。このため、エッチングによる研磨ストッパ層の厚さ減少を考慮する必要がなく、予め薄い研磨ストッパ層を設けることができる。この結果、溝内の絶縁膜の埋設時の、溝の深さ（実効的な埋設深さ）を小さくでき、溝内のボイドの発生を抑制して均一な絶縁膜を埋設させることができる。また、製品歩留まりを向上させ、従来の方法で行っていた比較的、制御性の悪いウェットエッチングが不要となることで加工形状のバラツキが抑えられ、トランジスタ特性の揃ったデバイスを作成することができる。
なお、形成工程においては、ハードマスクＡが残留する条件でエッチングを行えば良く、ハードマスクＡの一部が除去されても良い。また、ハードマスクＡは１層又は複数の層から構成されている。
なお、形成工程においては、ハードマスクＡが残留する条件でエッチングを行えば良く、ハードマスクＡの一部が除去されても良い。また、ハードマスクＡは１層又は複数の層から構成されている。
ここで、従来技術では、このように溝内に絶縁材料を充填した半導体装置を形成するに際して、絶縁層の除去時に用いる研磨ストッパ層と、半導体基板のエッチング時に用いるマスクとをそれぞれ別々に設ける技術は全くなく、このような試みもなされてこなかった。
すなわち、ハードマスクは、一般的にフォトレジストではエッチング耐性が不十分で加工対象を充分にマスクできない場合に、補助的に用いるものである。このハードマスクには加工対象の加工後にこれを除去しなければならない用途と、加工後も残して良い用途とがある。例えば、ＳＴＩの加工のように、溝内に絶縁材料を充填する加工の場合には、使用するハードマスクは半導体基板に溝（トレンチ）パターンを形成後に除去する必要がある。
従来技術では、半導体基板をエッチングするマスクとして使用でき、かつ、選択的に除去可能な膜としては窒化膜しかなかった。ここで、例えば、ハードマスクを窒化膜（ＳｉＮ）として使用し、ＨＤＰ―ＣＶＤでトレンチ内を埋設する時のアスペクト比を減らす場合を考える。この場合には、図３（ｃ）のように、ハードマスクを用いて半導体基板のエッチングを行った後、ハードマスクである窒化膜２０３を除去してから、トレンチ内にＨＤＰによる埋設を行う方法が考えられる。
しかし、この方法を行うと確かにトレンチ内の埋設性は良くなるものの、ＨＤＰ−ＣＶＤ成膜時に素子形成領域である半導体基板２０１のトップ部分、特にコーナー（角）部にダメージが入り、トランジスタの特性にＶtシフトなどの悪影響が起こることが判っている。また、酸化膜を研磨するＣＭＰの研磨ストッパ層は半導体基板の２０１のトップ部分が相当することとなるが、これではＣＭＰの研磨後に半導体基板の素子形成領域が剥き出しになり、スラリによる汚染の影響を受けてしまう。
また、従来技術では、図３（ｃ）の工程において、窒化膜２０３と熱酸化膜２０２の間に研磨ストッパを設ける点については全く検討されてこなかった。これに対して、本発明では、この半導体基板内への溝形成時のハードマスクと、溝内に充填させた絶縁層を除去する際のストッパとをそれぞれ別々の層に担わせることによって、研磨ストッパ層の厚さを薄くする。この結果、ボイドを発生させることなく、アスペクト比が高く幅が小さな溝内への絶縁膜の充填を可能とするものである。
本発明では、研磨ストッパ層は窒化膜であることが好ましい。研磨ストッパ層として窒化膜を用いることにより、全面に堆積させた絶縁膜を安定して除去することが可能となる。
また、本発明の製造方法で用いる各層は、以下のような特徴を有する必要がある。
（Ａ）研磨ストッパ層
・堆積工程で溝内に充填される絶縁膜の構成材料よりも、研磨ストッパ層の構成材料の方が、除去工程ＢのＣＭＰによる研磨時に研磨されにくい。
・研磨ストッパ層の構成材料は、半導体装置の他の部分を劣化させることなく容易に除去可能な材料である。
（Ａ）研磨ストッパ層
・堆積工程で溝内に充填される絶縁膜の構成材料よりも、研磨ストッパ層の構成材料の方が、除去工程ＢのＣＭＰによる研磨時に研磨されにくい。
・研磨ストッパ層の構成材料は、半導体装置の他の部分を劣化させることなく容易に除去可能な材料である。
（Ｂ）ハードマスクＡ
・ハードマスクＡを構成する材料は、形成工程において、エッチング条件を調節することにより、半導体基板、研磨ストッパ層及び熱酸化膜の構成材料よりも、十分に低いエッチングレートとすることが可能な材料である。
・ハードマスクＡの構成材料は、半導体装置の他の部分を劣化させることなく容易に除去可能な材料である。
・ハードマスクＡを構成する材料は、形成工程において、エッチング条件を調節することにより、半導体基板、研磨ストッパ層及び熱酸化膜の構成材料よりも、十分に低いエッチングレートとすることが可能な材料である。
・ハードマスクＡの構成材料は、半導体装置の他の部分を劣化させることなく容易に除去可能な材料である。
このハードマスクＡの構成材料としては例えば、ＰＥ−ＣＶＤ法で成膜したカーボン膜（例えば、ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬ社のＡＰＦ膜）や塗布可能な有機材料（非感光性のレジスト樹脂）を挙げることができる。
本発明のハードマスク形成工程は、下記（１）又は（２）で表されるマスク形成工程であることが好ましい。
（１）前記研磨ストッパ層上に前記ハードマスク材料としてカーボン膜を形成し、前記カーボン膜上にシリコン含有フォトレジストを形成した後、リソグラフィーにより前記シリコン含有フォトレジストをパターニングする工程と、
パターニングした前記シリコン含有フォトレジストをマスクに用いて前記カーボン膜をパターニングすることにより前記ハードマスクＡを形成する工程と、
を有するマスク形成工程。
（２）前記ハードマスク材料として前記研磨ストッパ層上に順にカーボン膜及びマスクＢを形成し、前記マスクＢ上にフォトレジストを形成した後、リソグラフィーにより前記フォトレジストをパターニングする工程と、
パターニングした前記フォトレジストをマスクに用いて前記マスクＢをパターニングする工程と、
パターニングした前記マスクＢをマスクに用いて前記カーボン膜をパターニングする工程と、
を有するマスク形成工程。
上記（１）の場合、ハードマスクＡはカーボン膜の１層のみとなり、上記（２）の場合、ハードマスクＡはカーボン膜とマスクＢの２層となる。
（１）前記研磨ストッパ層上に前記ハードマスク材料としてカーボン膜を形成し、前記カーボン膜上にシリコン含有フォトレジストを形成した後、リソグラフィーにより前記シリコン含有フォトレジストをパターニングする工程と、
パターニングした前記シリコン含有フォトレジストをマスクに用いて前記カーボン膜をパターニングすることにより前記ハードマスクＡを形成する工程と、
を有するマスク形成工程。
（２）前記ハードマスク材料として前記研磨ストッパ層上に順にカーボン膜及びマスクＢを形成し、前記マスクＢ上にフォトレジストを形成した後、リソグラフィーにより前記フォトレジストをパターニングする工程と、
パターニングした前記フォトレジストをマスクに用いて前記マスクＢをパターニングする工程と、
パターニングした前記マスクＢをマスクに用いて前記カーボン膜をパターニングする工程と、
を有するマスク形成工程。
上記（１）の場合、ハードマスクＡはカーボン膜の１層のみとなり、上記（２）の場合、ハードマスクＡはカーボン膜とマスクＢの２層となる。
このハードマスクＡは、以下のような特徴を有する必要がある。
（Ｃ）ハードマスクＡ
・ハードマスクＡの構成材料は、半導体装置の他の部分を劣化させることなく容易に除去可能な材料である。
・ハードマスクＡを構成する材料は、形成工程において、エッチング条件を調節することにより、半導体基板、研磨ストッパ層及び熱酸化膜の構成材料よりも、十分に低いエッチングレートとすることが可能な材料である。
（Ｃ）ハードマスクＡ
・ハードマスクＡの構成材料は、半導体装置の他の部分を劣化させることなく容易に除去可能な材料である。
・ハードマスクＡを構成する材料は、形成工程において、エッチング条件を調節することにより、半導体基板、研磨ストッパ層及び熱酸化膜の構成材料よりも、十分に低いエッチングレートとすることが可能な材料である。
このハードマスクＡの構成材料としては例えば、酸化膜系の材料としてＰＥ−ＣＶＤやＰＥ−ＡＬＤ法を用いたＳｉＯ2などを挙げることができる。また、ＳｉＯＣ（カーボンドープト酸化シリコン膜）やＳｉＯＮ（シリコンオキシナイトライド）を用いることができる。典型的には、ハードマスクＡの膜厚は１５〜６０ｎｍである。
また、カーボン膜の膜厚は典型的には２００〜２５０ｎｍである。
また、カーボン膜の膜厚は典型的には２００〜２５０ｎｍである。
上記（１）の方法では、シリコン含有フォトレジスト（バイレイヤ用フォトレジスト）を用いることで、このフォトレジストに高いエッチング耐性（カーボン膜に対して十分に低いエッチング選択比）を持たせることが可能となる。この結果、このフォトレジストをマスクに用いて効果的にカーボン膜のエッチングを行うことができる。
上記（２）の方法では、通常のフォトレジストを用いて、まず、カーボン膜のエッチング時にマスクとして使用可能な（カーボン膜に対して十分に低いエッチング選択比を有する）マスクＢのみをパターニングする。そして、このマスクＢをマスクに用いてカーボン膜をエッチングする。一般的に用いられるフォトレジストは、通常のカーボン膜のエッチング条件ではエッチング耐性を有さない場合がある。そこで、上記（２）の方法では２段階の工程を用い、まず、カーボン膜のエッチング用のマスクＢを形成し、このマスクＢをマスクに用いてカーボン膜のエッチングを行うことによって、効果的にカーボン膜のエッチングを行うことができる。
また、本発明では、各工程を以下のようにして行うことが好ましい。
（ａ）除去工程Ａにおいて、アッシングによりハードマスクＡの除去を行う。
（ｂ）堆積工程において、ＣＶＤ法により絶縁膜を堆積させる。
（ａ）除去工程Ａにおいて、アッシングによりハードマスクＡの除去を行う。
（ｂ）堆積工程において、ＣＶＤ法により絶縁膜を堆積させる。
上記（ａ）、（ｂ）の工程はそれぞれ単独でも良好な効果を奏することができるが、上記（ａ）、（ｂ）の工程を全て行うことが好ましい。上記（ａ）、（ｂ）の工程を全て行うことによって、より深い溝を設けた場合であっても、溝内に埋設させた絶縁層内でのボイド発生を効果的に防止することができる。
溝の幅（研磨ストッパ層間の距離）は５０〜８０ｎｍであることが好ましい。溝の幅が５０ｎｍ以上であることによって、効果的に溝内に絶縁材料を埋設させることができる。また、溝の幅が８０ｎｍ以下の時に、本発明の製造方法では従来の方法と比べて、より有効にボイドの発生を防止して微細な溝内への絶縁材料の埋設が可能となる。
また、本発明の半導体装置の製造方法において形成工程後の、各部の好ましい寸法の範囲を以下に記載する。
研磨ストッパ層の厚さ：１０〜５０ｎｍ
熱酸化膜：９〜１０ｎｍ
溝の深さ（半導体基板内の凹部の底部から、半導体基板上の熱酸化膜上に設けられた研磨ストッパ層の最上部までの高さ）：１７０〜２６０ｎｍ
溝のアスペクト比：２〜５
本発明の製造方法では、各部の寸法が上記のような微細な範囲であっても、ボイドを発生させることなく、安定的に溝内に絶縁材料を充填させることができる。
研磨ストッパ層の厚さ：１０〜５０ｎｍ
熱酸化膜：９〜１０ｎｍ
溝の深さ（半導体基板内の凹部の底部から、半導体基板上の熱酸化膜上に設けられた研磨ストッパ層の最上部までの高さ）：１７０〜２６０ｎｍ
溝のアスペクト比：２〜５
本発明の製造方法では、各部の寸法が上記のような微細な範囲であっても、ボイドを発生させることなく、安定的に溝内に絶縁材料を充填させることができる。
また、半導体基板の溝内（半導体基板内の凹部で構成される溝の部分）に堆積された絶縁膜が素子分離領域を構成することが好ましい。このように本発明の製造方法により、素子分離領域（ＳＴＩ）を備えた半導体装置を製造することによって、微細化が可能で加工形状のバラツキが抑えられ、動作特性の揃ったデバイスを作成することができる。
図１及び２を参照して、本発明の製造方法の一例を説明する。先ず、図１（ａ）に示すように、半導体基板１０１上に熱酸化によってパッド酸化膜（熱絶縁膜）１０２を９ｎｍ、形成し、この上に更にＬＰ−ＣＶＤ法によって窒化膜（研磨ストッパ層）１０３を１０ｎｍ〜５０ｎｍ、形成する。本発明では、後述するように窒化膜１０３上にカーボン膜１０８及びマスクＢ１０９を設けるため、このように窒化膜１０３の厚さを薄くすることができる。
この後、窒化膜１０３上に既知の技術を用いてＰＥ−ＣＶＤ法でカーボン膜１０８、マスクＢ１０９として酸化膜を形成する。このカーボン膜１０８とマスクＢ１０９の成膜には、平行平板型のＰＥ−ＣＶＤ装置を用いることができる。この後、既知のリソグラフィー技術を用いて、フォトレジスト１０４のパターンを形成する。
なお、マスクＢ１０９にリソグラフィー時の反射防止膜としての機能をもたせる場合は、窒素（Ｎ）や炭素（Ｃ）をドープした膜を用いたり、又はこられの膜と酸化膜の積層構造の膜を採用しても良い。本実施例では、マスクＢに反射防止膜としての機能をもたせ、なおかつＡｒＦレジストのポイズニングを防ぐ為に、既知の技術を用いて炭素を不純物として含む酸化膜を採用した。
次に、図１（ｂ）に示すように、フォトレジスト１０４をマスクに用いて、マスクＢ１０９をパターニングする。そして、パターニングされたマスクＢ１０９をマスクに用いて、更にカーボン膜１０８をパターニングする（ハードマスク形成工程）。なお、このマスクＢ１０９とカーボン膜１０８が、ハードマスクＡを構成する。
次に、図１（ｃ）に示すように、パターニングされたカーボン膜１０８をマスクに用いて、窒化膜１０３とパッド酸化膜１０２をエッチングする。続いて、半導体基板１０１をエッチングすることで、素子分離用の深さ１８０ｎｍのトレンチ（溝）を形成する（形成工程）。また、このとき、同時にマスクＢ１０９もエッチングにより除去される。
この後、酸素雰囲気中でプラズマアッシングを行うことにより、ハードマスクＡとして用いたカーボン膜１０８を除去する（除去工程Ａ）。この後、エッチングによるダメージ層を除去する為に、トレンチ内壁（半導体基板の研磨ストッパ層が設けられた以外の部分の表面；半導体基板が露出している部分）に１０ｎｍ程度の熱酸化膜１０５を形成する。
次に、図２（ａ）に示すように、バイアスＣＶＤ法（ＨＤＰ−ＣＶＤ法）を用いて、全面にＣＶＤ酸化膜（絶縁膜）１０６を堆積させて、トレンチ内を埋設する。ここで、本実施例ではトレンチの深さは１８０ｎｍと従来のものと同レベルにできるが、窒化膜１０３をエッチング用のマスクとして用いていないため、窒化膜１０３の高さを従来の８０ｎｍに比べて１０ｎｍ〜５０ｎｍと、低く抑えることが可能となる。この結果、トレンチ深さと窒化膜１０３の高さを合計した埋設時の溝の実効深さが従来のものよりも浅くなり、トレンチ間の最小スペースが５０ｎｍ程度の場合であっても、ボイドを生じること無くＨＤＰ−ＣＶＤでの埋設が可能となる。
次に、図２（ｂ）に示すように、窒化膜１０３をストッパとして、セリア・スラリーを用いたＣＭＰにより、窒化膜１０３の上端までＣＶＤ酸化膜１０６を研磨し、平坦化を行う。本実施例では、このように窒化膜１０３の膜厚を適切に設定することで堆積させるＣＶＤ酸化膜１０６を薄くすることができ、従来、必要であったＣＶＤ酸化膜２０６のウェットエッチバック工程が不要となる。
このウェットエッチバックはエッチングレートから時間制御でエッチング量を決める方法であるが、エッチングレートにばらつきがあり、結果としてエッチング量に±１０％程度のばらつきが発生する。例えば、従来技術で、図２（ｃ）における窒化膜１０３の残膜が８０ｎｍで、ウェットエッチングでＣＶＤ酸化膜１０６を６０ｎｍ、エッチバックした場合、そのばらつきは±６ｎｍ、レンジで１２ｎｍとなる。一方、本発明の製造方法では、ウェットエッチバックが不要であり、ＣＶＤ酸化膜１０６の突き出し量はＬＰ−ＣＶＤの膜厚の均一性で決まってくる。ＬＰ−ＣＶＤの窒化膜の均一性は±３％であり、その膜厚を２０ｎｍに設定した場合は±０．６ｎｍ、レンジで１．２ｎｍのばらつきに抑えられることになる。
すなわち、本発明の製造方法では、工程短縮が可能となるだけでなく、精度の悪い工程をスキップできることで加工精度を向上させることが出来る。この差は例えば図２（ｄ）において、ＣＶＤ酸化膜１０６の突き出し量バラツキの差となり、結果としてトランジスタ特性のバラツキとなって現れてくる。トランジスタ特性のバラツキが大きいと、高速品の派生率や歩留まりの悪化につながる。
続いて、図２（ｃ）に示すように、熱リン酸によって、窒化膜１０３をエッチングにより除去する。更に、必要に応じて不純物イオン注入工程を完了後、図２（ｄ）に示すように、パッド酸化膜１０２をフッ酸で除去し、洗浄後、ゲート酸化膜１１０を熱酸化によって形成する。
以上によって、基板の素子形成面と、素子分離領域の面を揃えることが可能となる。ゲート酸化膜１１０を形成した後、さらにその上に、ゲート電極を形成する（図示していない）。
以上によって、基板の素子形成面と、素子分離領域の面を揃えることが可能となる。ゲート酸化膜１１０を形成した後、さらにその上に、ゲート電極を形成する（図示していない）。
１０１ 半導体基板
１０２ パッド酸化膜（絶縁膜Ａ）
１０３ 窒化膜
１０４ フォトレジスト
１０５ 熱酸化膜
１０６ ＣＶＤ酸化膜
１０８ カーボン膜
１０９ マスクＢ
１１０ ゲート酸化膜
２０１ 半導体基板
２０２ パッド酸化膜（絶縁膜Ａ）
２０３ 窒化膜
２０４ フォトレジスト
２０５ 熱酸化膜
２０６ ＣＶＤ酸化膜
２０７ ボイド
２１０ ゲート酸化膜
１０２ パッド酸化膜（絶縁膜Ａ）
１０３ 窒化膜
１０４ フォトレジスト
１０５ 熱酸化膜
１０６ ＣＶＤ酸化膜
１０８ カーボン膜
１０９ マスクＢ
１１０ ゲート酸化膜
２０１ 半導体基板
２０２ パッド酸化膜（絶縁膜Ａ）
２０３ 窒化膜
２０４ フォトレジスト
２０５ 熱酸化膜
２０６ ＣＶＤ酸化膜
２０７ ボイド
２１０ ゲート酸化膜
Claims (9)
- 半導体基板を準備する工程と、
前記半導体基板の表面に熱酸化を行うことにより熱酸化膜を設ける工程と、
前記熱酸化膜上に研磨ストッパ層を形成する工程と、
前記研磨ストッパ層上に１層以上のハードマスク材料を形成した後、前記ハードマスク材料をパターニングして、ハードマスクＡを形成するハードマスク形成工程と、
前記ハードマスクＡを用いて前記研磨ストッパ層、熱酸化膜及び半導体基板内に溝を形成する形成工程と、
前記ハードマスクＡを除去する除去工程Ａと、
熱酸化を行い、前記半導体基板が露出している部分に熱酸化膜を形成する工程と、
全面に絶縁膜を堆積させる堆積工程と、
前記研磨ストッパ層をストッパに用いて、ＣＭＰにより前記絶縁膜を除去する除去工程Ｂと、
前記研磨ストッパ層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記研磨ストッパ層が窒化膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記ハードマスク形成工程は、下記（１）又は（２）で表されるマスク形成工程であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
（１）前記研磨ストッパ層上に前記ハードマスク材料としてカーボン膜を形成し、前記カーボン膜上にシリコン含有フォトレジストを形成した後、リソグラフィーにより前記シリコン含有フォトレジストをパターニングする工程と、
パターニングした前記シリコン含有フォトレジストをマスクに用いて前記カーボン膜をパターニングすることにより前記ハードマスクＡを形成する工程と、
を有するマスク形成工程。
（２）前記ハードマスク材料として前記研磨ストッパ層上に順にカーボン膜及びマスクＢを形成し、前記マスクＢ上にフォトレジストを形成した後、リソグラフィーにより前記フォトレジストをパターニングする工程と、
パターニングした前記フォトレジストをマスクに用いて前記マスクＢをパターニングする工程と、
パターニングした前記マスクＢをマスクに用いて前記カーボン膜をパターニングする工程と、
を有するマスク形成工程。 - 前記除去工程Ａにおいて、アッシングにより前記ハードマスクＡの除去を行い、
前記堆積工程において、ＣＶＤ法により前記絶縁膜を堆積させることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。 - 前記形成工程において形成した溝の幅が５０〜８０ｎｍであることを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
- 前記形成工程において形成した溝の深さが１７０〜２６０ｎｍであることを特徴とする請求項１〜５の何れか１項に記載の半導体装置の製造方法。
- 前記形成工程において形成した溝のアスペクト比が２〜５であることを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
- 前記研磨ストッパ層の厚さが１０〜５０ｎｍであることを特徴とする請求項１〜７の何れか１項に記載の半導体装置の製造方法。
- 前記半導体基板内の溝の内部に堆積された絶縁膜が素子分離領域を構成することを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007066608A JP2008227360A (ja) | 2007-03-15 | 2007-03-15 | 半導体装置の製造方法 |
| US12/046,639 US8062979B2 (en) | 2007-03-15 | 2008-03-12 | Semiconductor device manufacturing method having high aspect ratio insulating film |
| US14/068,785 USRE45361E1 (en) | 2007-03-15 | 2013-10-31 | Semiconductor device manufacturing method having high aspect ratio insulating film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007066608A JP2008227360A (ja) | 2007-03-15 | 2007-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008227360A true JP2008227360A (ja) | 2008-09-25 |
Family
ID=39763149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007066608A Pending JP2008227360A (ja) | 2007-03-15 | 2007-03-15 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8062979B2 (ja) |
| JP (1) | JP2008227360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150023181A (ko) * | 2013-08-23 | 2015-03-05 | 삼성전자주식회사 | 휨 제어 막을 이용한 반도체 소자 형성 방법 및 관련된 소자 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102096317A (zh) * | 2010-12-22 | 2011-06-15 | 中国科学院光电技术研究所 | 一种制作高深宽比周期性纳米结构的制作方法 |
| CN102636965B (zh) * | 2012-04-13 | 2013-12-11 | 中国科学院光电技术研究所 | 一种表面等离子体超分辨干法光刻方法 |
| CN104900510B (zh) * | 2015-06-29 | 2018-01-26 | 上海华力微电子有限公司 | 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法 |
| US9818623B2 (en) | 2016-03-22 | 2017-11-14 | Globalfoundries Inc. | Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit |
| US9818640B1 (en) | 2016-09-21 | 2017-11-14 | Globalfoundries Inc. | Apparatus and method of forming self-aligned cuts in a non-mandrel line of an array of metal lines |
| US9818641B1 (en) | 2016-09-21 | 2017-11-14 | Globalfoundries Inc. | Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines |
| US9852986B1 (en) * | 2016-11-28 | 2017-12-26 | Globalfoundries Inc. | Method of patterning pillars to form variable continuity cuts in interconnection lines of an integrated circuit |
| US10043703B2 (en) | 2016-12-15 | 2018-08-07 | Globalfoundries Inc. | Apparatus and method for forming interconnection lines having variable pitch and variable widths |
| US9812351B1 (en) | 2016-12-15 | 2017-11-07 | Globalfoundries Inc. | Interconnection cells having variable width metal lines and fully-self aligned continuity cuts |
| US9887127B1 (en) | 2016-12-15 | 2018-02-06 | Globalfoundries Inc. | Interconnection lines having variable widths and partially self-aligned continuity cuts |
| US10002786B1 (en) | 2016-12-15 | 2018-06-19 | Globalfoundries Inc. | Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964020A (ja) * | 1995-08-22 | 1997-03-07 | Sony Corp | トレンチの形成方法 |
| JP2000200828A (ja) * | 1998-12-30 | 2000-07-18 | Nec Corp | 半導体装置の製造方法 |
| JP2000294626A (ja) * | 1999-04-07 | 2000-10-20 | Sony Corp | 半導体装置の製造方法 |
| JP2002012972A (ja) * | 2000-02-17 | 2002-01-15 | Applied Materials Inc | アモルファスカーボン層の堆積方法 |
| JP2002164426A (ja) * | 2000-11-24 | 2002-06-07 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002194547A (ja) * | 2000-06-08 | 2002-07-10 | Applied Materials Inc | アモルファスカーボン層の堆積方法 |
| WO2005034216A1 (en) * | 2003-09-12 | 2005-04-14 | Micron Technology, Inc. | Masking structure including an amorphous carbon layer |
| JP2005175500A (ja) * | 2003-12-13 | 2005-06-30 | Samsung Electronics Co Ltd | パターン形成方法 |
| JP2005251973A (ja) * | 2004-03-04 | 2005-09-15 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| JP2006041486A (ja) * | 2004-07-29 | 2006-02-09 | Hynix Semiconductor Inc | 非結晶性炭素膜を犠牲ハードマスクとして用いる半導体素子の製造方法 |
| JP2007134668A (ja) * | 2005-11-12 | 2007-05-31 | Hynix Semiconductor Inc | 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105438B2 (ja) | 1993-01-05 | 1995-11-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3944838B2 (ja) * | 2002-05-08 | 2007-07-18 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US7078351B2 (en) * | 2003-02-10 | 2006-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photoresist intensive patterning and processing |
| DE10349764B4 (de) * | 2003-10-24 | 2006-08-24 | Infineon Technologies Ag | Hartmaske zur Strukturierung einer Schicht und Verfahren zur Generierung einer Hartmaske für die Strukturierung einer Schicht |
-
2007
- 2007-03-15 JP JP2007066608A patent/JP2008227360A/ja active Pending
-
2008
- 2008-03-12 US US12/046,639 patent/US8062979B2/en not_active Ceased
-
2013
- 2013-10-31 US US14/068,785 patent/USRE45361E1/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964020A (ja) * | 1995-08-22 | 1997-03-07 | Sony Corp | トレンチの形成方法 |
| JP2000200828A (ja) * | 1998-12-30 | 2000-07-18 | Nec Corp | 半導体装置の製造方法 |
| JP2000294626A (ja) * | 1999-04-07 | 2000-10-20 | Sony Corp | 半導体装置の製造方法 |
| JP2002012972A (ja) * | 2000-02-17 | 2002-01-15 | Applied Materials Inc | アモルファスカーボン層の堆積方法 |
| JP2002194547A (ja) * | 2000-06-08 | 2002-07-10 | Applied Materials Inc | アモルファスカーボン層の堆積方法 |
| JP2002164426A (ja) * | 2000-11-24 | 2002-06-07 | Toshiba Corp | 半導体装置の製造方法 |
| WO2005034216A1 (en) * | 2003-09-12 | 2005-04-14 | Micron Technology, Inc. | Masking structure including an amorphous carbon layer |
| JP2005175500A (ja) * | 2003-12-13 | 2005-06-30 | Samsung Electronics Co Ltd | パターン形成方法 |
| JP2005251973A (ja) * | 2004-03-04 | 2005-09-15 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| JP2006041486A (ja) * | 2004-07-29 | 2006-02-09 | Hynix Semiconductor Inc | 非結晶性炭素膜を犠牲ハードマスクとして用いる半導体素子の製造方法 |
| JP2007134668A (ja) * | 2005-11-12 | 2007-05-31 | Hynix Semiconductor Inc | 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150023181A (ko) * | 2013-08-23 | 2015-03-05 | 삼성전자주식회사 | 휨 제어 막을 이용한 반도체 소자 형성 방법 및 관련된 소자 |
| KR102170144B1 (ko) | 2013-08-23 | 2020-10-27 | 삼성전자주식회사 | 휨 제어 막을 이용한 반도체 소자 형성 방법 및 관련된 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8062979B2 (en) | 2011-11-22 |
| USRE45361E1 (en) | 2015-02-03 |
| US20080227298A1 (en) | 2008-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008227360A (ja) | 半導体装置の製造方法 | |
| US8101497B2 (en) | Self-aligned trench formation | |
| JP2000049222A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8691661B2 (en) | Trench with reduced silicon loss | |
| US20120104539A1 (en) | Trenches with reduced silicon loss | |
| JP4039504B2 (ja) | 半導体装置の製造方法 | |
| US20180006112A1 (en) | Three-dimensional transisor | |
| KR100842508B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100979711B1 (ko) | 반도체장치의 트렌치 갭필 방법 | |
| KR100728649B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100731090B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100469763B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100579851B1 (ko) | 반도체 소자의 분리 방법 | |
| KR100924544B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100700283B1 (ko) | 반도체소자의 소자분리용 트랜치 형성방법 | |
| KR101046376B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060075402A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20040071346A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20110047820A (ko) | 유기막과 산화막이 적층된 하드마스크막을 이용한 반도체장치 제조 방법 | |
| KR100620171B1 (ko) | 반도체 소자의 섀로우 트랜치 분리막 제조방법 | |
| CN110707041A (zh) | 半导体结构及其形成方法 | |
| KR20030001875A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20080062582A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060063303A (ko) | 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100216 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140108 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150421 |