JPH0964020A - トレンチの形成方法 - Google Patents
トレンチの形成方法Info
- Publication number
- JPH0964020A JPH0964020A JP7236217A JP23621795A JPH0964020A JP H0964020 A JPH0964020 A JP H0964020A JP 7236217 A JP7236217 A JP 7236217A JP 23621795 A JP23621795 A JP 23621795A JP H0964020 A JPH0964020 A JP H0964020A
- Authority
- JP
- Japan
- Prior art keywords
- film
- trench
- forming
- photoresist
- polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 寸法変換差が抑制されたトレンチを形成し
て、設計寸法に基づいて精密に加工された半導体装置を
製造することができる様にする。 【解決手段】 Ｓｉ基板２１上にＳｉＯ2 膜２２を介し
てＳｉ3 Ｎ4 膜２３、多結晶Ｓｉ膜２４及びフォトレジ
スト２５を形成し、形成すべきトレンチ２７のパターン
の開口２６を形成する。開口２６の形成によってこの開
口２６の側壁にポリマーが付着するので、このポリマー
を除去してから、フォトレジスト２５等をマスクしたエ
ッチングでトレンチ２７を形成する。このため、ポリマ
ーがトレンチ２７を形成するためのエッチング時にマス
クにならない。
て、設計寸法に基づいて精密に加工された半導体装置を
製造することができる様にする。 【解決手段】 Ｓｉ基板２１上にＳｉＯ2 膜２２を介し
てＳｉ3 Ｎ4 膜２３、多結晶Ｓｉ膜２４及びフォトレジ
スト２５を形成し、形成すべきトレンチ２７のパターン
の開口２６を形成する。開口２６の形成によってこの開
口２６の側壁にポリマーが付着するので、このポリマー
を除去してから、フォトレジスト２５等をマスクしたエ
ッチングでトレンチ２７を形成する。このため、ポリマ
ーがトレンチ２７を形成するためのエッチング時にマス
クにならない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
に際して素子分離領域や容量素子等を形成するためのト
レンチの形成方法に関するものである。
に際して素子分離領域や容量素子等を形成するためのト
レンチの形成方法に関するものである。
【０００２】
【従来の技術】Ｓｉ基板をエッチングしてトレンチを形
成するに際して、以前は、Ｓｉ基板上にＳｉＯ2 膜及び
フォトレジストを順次に形成し、形成すべきトレンチの
反転パターンに加工したフォトレジストをマスクにして
ＳｉＯ2 膜をエッチングし、フォトレジストを除去した
後、ＳｉＯ2 膜をマスクにしてＳｉ基板をエッチングし
ていた。
成するに際して、以前は、Ｓｉ基板上にＳｉＯ2 膜及び
フォトレジストを順次に形成し、形成すべきトレンチの
反転パターンに加工したフォトレジストをマスクにして
ＳｉＯ2 膜をエッチングし、フォトレジストを除去した
後、ＳｉＯ2 膜をマスクにしてＳｉ基板をエッチングし
ていた。
【０００３】しかし、この方法では、例えば表面が平坦
な素子分離領域を形成するために、トレンチを形成した
後にＳｉＯ2 膜を堆積させてトレンチを埋め、このＳｉ
Ｏ2膜に化学的機械的研磨を施して表面を平坦化しよう
としても、Ｓｉ基板上に形成されているのがトレンチを
埋めているのと同じＳｉＯ2 膜であるので、Ｓｉ基板上
のＳｉＯ2 膜が化学的機械的研磨のストッパにはなら
ず、Ｓｉ基板の表面もエッチングされる可能性があっ
た。
な素子分離領域を形成するために、トレンチを形成した
後にＳｉＯ2 膜を堆積させてトレンチを埋め、このＳｉ
Ｏ2膜に化学的機械的研磨を施して表面を平坦化しよう
としても、Ｓｉ基板上に形成されているのがトレンチを
埋めているのと同じＳｉＯ2 膜であるので、Ｓｉ基板上
のＳｉＯ2 膜が化学的機械的研磨のストッパにはなら
ず、Ｓｉ基板の表面もエッチングされる可能性があっ
た。
【０００４】そこで、化学的機械的研磨を施す際のスト
ッパを考慮したトレンチの形成方法が提案されており、
図３、４がその一従来例を示している。この一従来例で
は、図３（ａ）に示す様に、Ｓｉ基板１１上に緩衝用及
び密着用のＳｉＯ2 膜１２とＳｉ3 Ｎ4 膜１３と多結晶
Ｓｉ膜１４とを順次に形成し、形成すべきトレンチの反
転パターンにフォトレジスト１５を多結晶Ｓｉ膜１４上
で加工する。
ッパを考慮したトレンチの形成方法が提案されており、
図３、４がその一従来例を示している。この一従来例で
は、図３（ａ）に示す様に、Ｓｉ基板１１上に緩衝用及
び密着用のＳｉＯ2 膜１２とＳｉ3 Ｎ4 膜１３と多結晶
Ｓｉ膜１４とを順次に形成し、形成すべきトレンチの反
転パターンにフォトレジスト１５を多結晶Ｓｉ膜１４上
で加工する。
【０００５】次に、図３（ｂ）に示す様に、フォトレジ
スト１５をマスクにして多結晶Ｓｉ膜１４をエッチング
し、更に、図３（ｃ）に示す様に、フォトレジスト１５
及び多結晶Ｓｉ膜１４をマスクにしてＳｉ3 Ｎ4 膜１３
及びＳｉＯ2 膜１２をエッチングして、形成すべきトレ
ンチのパターンの開口１６を形成する。
スト１５をマスクにして多結晶Ｓｉ膜１４をエッチング
し、更に、図３（ｃ）に示す様に、フォトレジスト１５
及び多結晶Ｓｉ膜１４をマスクにしてＳｉ3 Ｎ4 膜１３
及びＳｉＯ2 膜１２をエッチングして、形成すべきトレ
ンチのパターンの開口１６を形成する。
【０００６】次に、図４（ａ）に示す様に、フォトレジ
スト１５、多結晶Ｓｉ膜１４及びＳｉ3 Ｎ4 膜１３をマ
スクにしてＳｉ基板１１をエッチングしてトレンチ１７
を形成し、その後、図４（ｂ）に示す様に、灰化によっ
てフォトレジスト１５を除去する。
スト１５、多結晶Ｓｉ膜１４及びＳｉ3 Ｎ4 膜１３をマ
スクにしてＳｉ基板１１をエッチングしてトレンチ１７
を形成し、その後、図４（ｂ）に示す様に、灰化によっ
てフォトレジスト１５を除去する。
【０００７】以上の様な一従来例では、トレンチ１７を
形成した後にこのトレンチ１７を埋めるために堆積させ
たＳｉＯ2 膜（図示せず）に対する化学的機械的研磨に
際して、多結晶Ｓｉ膜１４がストッパになり、また、多
結晶Ｓｉ膜１４の膜厚の不均一性のために多結晶Ｓｉ膜
１４の膜厚が薄い部分ではＳｉ3 Ｎ4 膜１３もストッパ
になるので、Ｓｉ基板１１の表面がエッチングされるこ
とはない。
形成した後にこのトレンチ１７を埋めるために堆積させ
たＳｉＯ2 膜（図示せず）に対する化学的機械的研磨に
際して、多結晶Ｓｉ膜１４がストッパになり、また、多
結晶Ｓｉ膜１４の膜厚の不均一性のために多結晶Ｓｉ膜
１４の膜厚が薄い部分ではＳｉ3 Ｎ4 膜１３もストッパ
になるので、Ｓｉ基板１１の表面がエッチングされるこ
とはない。
【０００８】
【発明が解決しようとする課題】ところが、上述の一従
来例では、図３（ｃ）の工程におけるＳｉ3 Ｎ4 膜１３
及びＳｉＯ2 膜１２のエッチングに際してはフルオロカ
ーボンガスが用いられるので、開口１６の側壁にフルオ
ロカーボンポリマー１８が付着する。
来例では、図３（ｃ）の工程におけるＳｉ3 Ｎ4 膜１３
及びＳｉＯ2 膜１２のエッチングに際してはフルオロカ
ーボンガスが用いられるので、開口１６の側壁にフルオ
ロカーボンポリマー１８が付着する。
【０００９】この結果、図４（ａ）に示した様に、トレ
ンチ１７を形成するためのエッチング時にフルオロカー
ボンポリマー１８もマスクになり、図４（ｂ）からも明
らかな様に、多結晶Ｓｉ膜１４及びＳｉ3 Ｎ4 膜１３を
設計寸法通りに加工していても、トレンチ１７に寸法変
換差が生じて、設計寸法に基づいて精密に加工された半
導体装置を製造することが困難であった。
ンチ１７を形成するためのエッチング時にフルオロカー
ボンポリマー１８もマスクになり、図４（ｂ）からも明
らかな様に、多結晶Ｓｉ膜１４及びＳｉ3 Ｎ4 膜１３を
設計寸法通りに加工していても、トレンチ１７に寸法変
換差が生じて、設計寸法に基づいて精密に加工された半
導体装置を製造することが困難であった。
【００１０】なお、図３（ｃ）の工程で開口１６を形成
した後に灰化によってフォトレジスト１５を除去すれ
ば、フルオロカーボンポリマー１８も同時に除去され
る。しかし、この時点でフォトレジスト１５を除去して
多結晶Ｓｉ膜１４を露出させると、多結晶Ｓｉ膜１４と
Ｓｉ基板１１とのエッチング選択比が小さいので、図４
（ａ）の工程におけるトレンチ１７の形成時に多結晶Ｓ
ｉ膜１４もエッチングされて、後の化学的機械的研磨に
際して多結晶Ｓｉ膜１４がストッパにならない。
した後に灰化によってフォトレジスト１５を除去すれ
ば、フルオロカーボンポリマー１８も同時に除去され
る。しかし、この時点でフォトレジスト１５を除去して
多結晶Ｓｉ膜１４を露出させると、多結晶Ｓｉ膜１４と
Ｓｉ基板１１とのエッチング選択比が小さいので、図４
（ａ）の工程におけるトレンチ１７の形成時に多結晶Ｓ
ｉ膜１４もエッチングされて、後の化学的機械的研磨に
際して多結晶Ｓｉ膜１４がストッパにならない。
【００１１】また、Ｓｉ3 Ｎ4 膜１３上に直接にフォト
レジスト１５を形成すれば、図３（ｃ）の工程で開口１
６を形成した後に灰化によってフォトレジスト１５を除
去しても、図４（ａ）の工程におけるトレンチ１７の形
成時にもＳｉ3 Ｎ4 膜１３はエッチングされにくい。し
かし、膜厚の厚いＳｉ3 Ｎ4 膜１３を形成するとＳｉ基
板１１に対する応力が大きくなるので、膜厚の厚いＳｉ
3 Ｎ4 膜１３を形成することができなくて、深いトレン
チ１７を形成することができない。
レジスト１５を形成すれば、図３（ｃ）の工程で開口１
６を形成した後に灰化によってフォトレジスト１５を除
去しても、図４（ａ）の工程におけるトレンチ１７の形
成時にもＳｉ3 Ｎ4 膜１３はエッチングされにくい。し
かし、膜厚の厚いＳｉ3 Ｎ4 膜１３を形成するとＳｉ基
板１１に対する応力が大きくなるので、膜厚の厚いＳｉ
3 Ｎ4 膜１３を形成することができなくて、深いトレン
チ１７を形成することができない。
【００１２】
【課題を解決するための手段】請求項１のトレンチの形
成方法は、半導体基板上にマスク層を形成する工程と、
形成すべきトレンチのパターンの開口を前記マスク層に
形成する工程と、前記開口の形成によってこの開口の側
壁に付着したポリマーを除去する工程と、前記ポリマー
を除去した前記マスク層をマスクにして前記半導体基板
をエッチングして前記トレンチを形成する工程とを具備
することを特徴としている。
成方法は、半導体基板上にマスク層を形成する工程と、
形成すべきトレンチのパターンの開口を前記マスク層に
形成する工程と、前記開口の形成によってこの開口の側
壁に付着したポリマーを除去する工程と、前記ポリマー
を除去した前記マスク層をマスクにして前記半導体基板
をエッチングして前記トレンチを形成する工程とを具備
することを特徴としている。
【００１３】請求項２のトレンチの形成方法は、請求項
１のトレンチの形成方法において、前記半導体基板とし
てＳｉ基板を用い、前記マスク層に少なくともＳｉ3 Ｎ
4 膜を含ませることを特徴としている。
１のトレンチの形成方法において、前記半導体基板とし
てＳｉ基板を用い、前記マスク層に少なくともＳｉ3 Ｎ
4 膜を含ませることを特徴としている。
【００１４】請求項３のトレンチの形成方法は、請求項
２のトレンチの形成方法において、前記マスク層として
前記Ｓｉ3 Ｎ4 膜のみから成る単層膜を用いることを特
徴としている。
２のトレンチの形成方法において、前記マスク層として
前記Ｓｉ3 Ｎ4 膜のみから成る単層膜を用いることを特
徴としている。
【００１５】請求項４のトレンチの形成方法は、請求項
２のトレンチの形成方法において、前記マスク層として
前記Ｓｉ3 Ｎ4 膜とこのＳｉ3 Ｎ4 膜上のフォトレジス
トとから成る積層膜を用いることを特徴としている。
２のトレンチの形成方法において、前記マスク層として
前記Ｓｉ3 Ｎ4 膜とこのＳｉ3 Ｎ4 膜上のフォトレジス
トとから成る積層膜を用いることを特徴としている。
【００１６】請求項５のトレンチの形成方法は、請求項
２のトレンチの形成方法において、前記マスク層として
前記Ｓｉ3 Ｎ4 膜とこのＳｉ3 Ｎ4 膜上の多結晶Ｓｉ膜
とこの多結晶Ｓｉ膜上のフォトレジストとから成る積層
膜を用いることを特徴としている。
２のトレンチの形成方法において、前記マスク層として
前記Ｓｉ3 Ｎ4 膜とこのＳｉ3 Ｎ4 膜上の多結晶Ｓｉ膜
とこの多結晶Ｓｉ膜上のフォトレジストとから成る積層
膜を用いることを特徴としている。
【００１７】請求項６のトレンチの形成方法は、請求項
１のトレンチの形成方法において、酸素プラズマによっ
て前記ポリマーを除去することを特徴としている。
１のトレンチの形成方法において、酸素プラズマによっ
て前記ポリマーを除去することを特徴としている。
【００１８】請求項７のトレンチの形成方法は、請求項
４のトレンチの形成方法において、前記フォトレジスト
を残存させつつ、酸素プラズマによって前記ポリマーを
除去することを特徴としている。
４のトレンチの形成方法において、前記フォトレジスト
を残存させつつ、酸素プラズマによって前記ポリマーを
除去することを特徴としている。
【００１９】請求項８のトレンチの形成方法は、請求項
５のトレンチの形成方法において、前記フォトレジスト
を残存させつつ、酸素プラズマによって前記ポリマーを
除去することを特徴としている。
５のトレンチの形成方法において、前記フォトレジスト
を残存させつつ、酸素プラズマによって前記ポリマーを
除去することを特徴としている。
【００２０】本発明によるトレンチの形成方法では、マ
スク層に開口を形成することによってその開口の側壁に
付着したポリマーを除去し、ポリマーを除去したマスク
層をマスクにして半導体基板をエッチングしてトレンチ
を形成しているので、マスク層の開口の側壁に付着した
ポリマーがトレンチ形成用のエッチング時にマスクにな
らない。
スク層に開口を形成することによってその開口の側壁に
付着したポリマーを除去し、ポリマーを除去したマスク
層をマスクにして半導体基板をエッチングしてトレンチ
を形成しているので、マスク層の開口の側壁に付着した
ポリマーがトレンチ形成用のエッチング時にマスクにな
らない。
【００２１】また、酸素プラズマによってポリマーを除
去すれば、酸素プラズマはフォトレジストの除去にも用
いられるので、ポリマーの除去のために新たな装置を用
いる必要がない。また、マスク層にフォトレジストを含
ませている場合は、ポリマーを除去してもフォトレジス
トは残存させているので、トレンチ形成用のエッチング
時にフォトレジストもマスクとして機能する。
去すれば、酸素プラズマはフォトレジストの除去にも用
いられるので、ポリマーの除去のために新たな装置を用
いる必要がない。また、マスク層にフォトレジストを含
ませている場合は、ポリマーを除去してもフォトレジス
トは残存させているので、トレンチ形成用のエッチング
時にフォトレジストもマスクとして機能する。
【００２２】
【発明の実施の形態】以下、本発明の第１及び第２具体
例を、図１、２を参照しながら説明する。図１、２が、
第１具体例を示している。この第１具体例では、図１
（ａ）に示す様に、Ｓｉ基板２１上に、膜厚が５ｎｍで
あり緩衝用及び密着用であるＳｉＯ2 膜２２と膜厚が１
００ｎｍであるＳｉ3 Ｎ4 膜２３と膜厚が２００ｎｍで
ある多結晶Ｓｉ膜２４とを、減圧ＣＶＤ装置で順次に形
成する。
例を、図１、２を参照しながら説明する。図１、２が、
第１具体例を示している。この第１具体例では、図１
（ａ）に示す様に、Ｓｉ基板２１上に、膜厚が５ｎｍで
あり緩衝用及び密着用であるＳｉＯ2 膜２２と膜厚が１
００ｎｍであるＳｉ3 Ｎ4 膜２３と膜厚が２００ｎｍで
ある多結晶Ｓｉ膜２４とを、減圧ＣＶＤ装置で順次に形
成する。
【００２３】そして、化学増幅型のフォトレジスト２５
を多結晶Ｓｉ膜２４上に塗布し、エキシマレーザー縮小
投影露光装置による露光及びその後の現像によって、形
成すべきトレンチの反転パターンにフォトレジスト２５
を加工する。
を多結晶Ｓｉ膜２４上に塗布し、エキシマレーザー縮小
投影露光装置による露光及びその後の現像によって、形
成すべきトレンチの反転パターンにフォトレジスト２５
を加工する。
【００２４】次に、図１（ｂ）に示す様に、フォトレジ
スト２５をマスクにして、ＥＣＲ型エッチング装置によ
って、多結晶Ｓｉ膜２４の表面の自然酸化膜（図示せ
ず）及び多結晶Ｓｉ膜２４を下記の条件でエッチングす
る。
スト２５をマスクにして、ＥＣＲ型エッチング装置によ
って、多結晶Ｓｉ膜２４の表面の自然酸化膜（図示せ
ず）及び多結晶Ｓｉ膜２４を下記の条件でエッチングす
る。
【００２５】 自然酸化膜のエッチング条件 Ｃｌ2 ／Ｏ2 ７５／２ｍｌ／分 マイクロ波フィラメント電流 ２５０ｍＡ（２．４５ＧＨｚ） 圧力 ０．４Ｐａ 高周波電力 ８０Ｗ（８００ｋＨｚ） 磁場 ８７．５ｍＴ（８７５Ｇ） エッチング時間 １０秒
【００２６】 多結晶Ｓｉ膜２４のエッチング条件 Ｃｌ2 ／Ｏ2 ７５／４ｍｌ／分 マイクロ波フィラメント電流 ２５０ｍＡ（２．４５ＧＨｚ） 圧力 ０．４Ｐａ 高周波電力 ６０Ｗ（８００ｋＨｚ） 磁場強度 ８７．５ｍＴ（８７５Ｇ） エッチング時間 ７０秒
【００２７】次に、図１（ｃ）に示す様に、フォトレジ
スト２５及び多結晶Ｓｉ膜２４をマスクにして、マグネ
トロン型エッチング装置によって、Ｓｉ3 Ｎ4 膜２３及
びＳｉＯ2 膜２２を下記の条件でエッチングして、形成
すべきトレンチのパターンの開口２６を形成する。
スト２５及び多結晶Ｓｉ膜２４をマスクにして、マグネ
トロン型エッチング装置によって、Ｓｉ3 Ｎ4 膜２３及
びＳｉＯ2 膜２２を下記の条件でエッチングして、形成
すべきトレンチのパターンの開口２６を形成する。
【００２８】 Ｓｉ3 Ｎ4 膜２３及びＳｉＯ2 膜２２のエッチング条件 Ｃ4 Ｆ8 ／Ｏ2 ／Ａｒ ５／４／１００ｍｌ／分 圧力 ２．７Ｐａ 高周波電力 ４００Ｗ（１３．５６ＭＨｚ） 磁場強度 １２ｍＴ（１２０Ｇ） エッチング時間 １５０秒
【００２９】この第１具体例でも、図１（ｃ）に示す様
に、Ｓｉ3 Ｎ4 膜２３及びＳｉＯ2膜２２のエッチング
によって、開口２６の側壁にフルオロカーボンポリマー
２８が付着する。そこで、この第１具体例では、その
後、灰化装置による下記の条件の酸素プラズマ処理を行
って、図２（ａ）に示す様に、フォトレジスト２５を残
存させつつ、フルオロカーボンポリマー２８を除去する
に、Ｓｉ3 Ｎ4 膜２３及びＳｉＯ2膜２２のエッチング
によって、開口２６の側壁にフルオロカーボンポリマー
２８が付着する。そこで、この第１具体例では、その
後、灰化装置による下記の条件の酸素プラズマ処理を行
って、図２（ａ）に示す様に、フォトレジスト２５を残
存させつつ、フルオロカーボンポリマー２８を除去する
【００３０】 フルオロカーボンポリマー２８の除去条件 Ｏ2 ２ｌ／分 圧力 ２５０Ｐａ 基板加熱温度 １２０℃ マイクロ波電力 ８００Ｗ（２．４５ＧＨｚ） 灰化時間 ５秒
【００３１】次に、図２（ｂ）に示す様に、フォトレジ
スト２５、多結晶Ｓｉ膜２４及びＳｉ3 Ｎ4 膜２３をマ
スクにして、ＥＣＲ型エッチング装置によって、Ｓｉ基
板２１の表面の自然酸化膜（図示せず）及びＳｉ基板２
１を下記の条件でエッチングしてトレンチ２７を形成す
る。その後、図２（ｃ）に示す様に、灰化装置でフォト
レジスト２５を除去する。
スト２５、多結晶Ｓｉ膜２４及びＳｉ3 Ｎ4 膜２３をマ
スクにして、ＥＣＲ型エッチング装置によって、Ｓｉ基
板２１の表面の自然酸化膜（図示せず）及びＳｉ基板２
１を下記の条件でエッチングしてトレンチ２７を形成す
る。その後、図２（ｃ）に示す様に、灰化装置でフォト
レジスト２５を除去する。
【００３２】 自然酸化膜のエッチング条件 Ｃｌ2 ／Ｏ2 ７５／２ｍｌ／分 マイクロ波フィラメント電流 ２５０ｍＡ（２．４５ＧＨｚ） 圧力 ０．４Ｐａ 高周波電力 ７０Ｗ（８００ｋＨｚ） 磁場 ８７．５ｍＴ（８７５Ｇ） エッチング時間 ５秒
【００３３】 Ｓｉ基板２１のエッチング条件 ＨＢｒ／Ｏ2 １２０／２ｍｌ／分 マイクロ波フィラメント電流 ２５０ｍＡ（２．４５ＧＨｚ） 圧力 ０．５Ｐａ 高周波電力 ７０Ｗ（８００ｋＨｚ） 磁場強度 ８７．５ｍＴ（８７５Ｇ） エッチング時間 １２０秒
【００３４】次に、第２具体例を説明する。この第２具
体例では、Ｓｉ基板２１を設置する電極に静電吸着装置
を搭載しているエッチング装置によって、下記の条件
で、Ｓｉ3 Ｎ4 膜２３及びＳｉＯ2 膜２２をエッチング
した後、静電吸着装置の残留電荷を除電するための除電
プラズマとして酸素プラズマを用いて残留電荷の除去と
フルオロカーボンポリマー２８の除去とを同時に行う。
これら以外の工程は、既述の第１具体例と同じである。
体例では、Ｓｉ基板２１を設置する電極に静電吸着装置
を搭載しているエッチング装置によって、下記の条件
で、Ｓｉ3 Ｎ4 膜２３及びＳｉＯ2 膜２２をエッチング
した後、静電吸着装置の残留電荷を除電するための除電
プラズマとして酸素プラズマを用いて残留電荷の除去と
フルオロカーボンポリマー２８の除去とを同時に行う。
これら以外の工程は、既述の第１具体例と同じである。
【００３５】 Ｓｉ3 Ｎ4 膜２３及びＳｉＯ2 膜２２のエッチング条件 Ｃ4 Ｆ8 ／Ｏ2 ／Ａｒ ５／４／１００ｍｌ／分 圧力 ２．７Ｐａ 高周波電力 ４００Ｗ（１３．５６ＭＨｚ） 磁場強度 １２ｍＴ（１２０Ｇ） エッチング時間 １５０秒 静電吸着電圧 −１０００Ｖ
【００３６】 残留電荷及びフルオロカーボンポリマー２８の除去条件 Ｏ2 １００ｍｌ／分 圧力 ２．７Ｐａ 高周波電力 ３００Ｗ 磁場強度 １２ｍＴ（１２０Ｇ） 処理時間 ２０秒 静電吸着電圧 オフ
【００３７】なお、以上の第１及び第２具体例では、ト
レンチ２７を形成するためのマスク層として、Ｓｉ3 Ｎ
4 膜２３、多結晶Ｓｉ膜２４及びフォトレジスト２５の
３層膜を用いたが、Ｓｉ3 Ｎ4 膜２３及びフォトレジス
ト２５の２層膜や、Ｓｉ3 Ｎ4 膜２３のみの単層膜を用
いることもできる。
レンチ２７を形成するためのマスク層として、Ｓｉ3 Ｎ
4 膜２３、多結晶Ｓｉ膜２４及びフォトレジスト２５の
３層膜を用いたが、Ｓｉ3 Ｎ4 膜２３及びフォトレジス
ト２５の２層膜や、Ｓｉ3 Ｎ4 膜２３のみの単層膜を用
いることもできる。
【００３８】
【発明の効果】本発明によるトレンチの形成方法では、
マスク層の開口の側壁に付着したポリマーがトレンチ形
成用のエッチング時にマスクにならないので、寸法変換
差が抑制されたトレンチを形成することができて、設計
寸法に基づいて精密に加工された半導体装置を製造する
ことができる。
マスク層の開口の側壁に付着したポリマーがトレンチ形
成用のエッチング時にマスクにならないので、寸法変換
差が抑制されたトレンチを形成することができて、設計
寸法に基づいて精密に加工された半導体装置を製造する
ことができる。
【００３９】また、酸素プラズマによってポリマーを除
去すれば、ポリマーの除去のために新たな装置を用いる
必要がないので、コストを増大させることなく、寸法変
換差が抑制されたトレンチを形成することができる。ま
た、マスク層にフォトレジストを含ませている場合は、
トレンチ形成用のエッチング時にフォトレジストもマス
クとして機能するので、深いトレンチを形成することが
できる。
去すれば、ポリマーの除去のために新たな装置を用いる
必要がないので、コストを増大させることなく、寸法変
換差が抑制されたトレンチを形成することができる。ま
た、マスク層にフォトレジストを含ませている場合は、
トレンチ形成用のエッチング時にフォトレジストもマス
クとして機能するので、深いトレンチを形成することが
できる。
【図１】本発明の第１具体例の前半を工程順に示す側断
面図である。
面図である。
【図２】第１具体例の後半を工程順に示す側断面図であ
る。
る。
【図３】本発明の一従来例の前半を工程順に示す側断面
図である。
図である。
【図４】一従来例の後半を工程順に示す側断面図であ
る。
る。
２３ Ｓｉ3 Ｎ4 膜 ２４ 多結晶Ｓｉ膜 ２５ フォトレジスト ２６ 開口 ２７ トレンチ ２８ フルオロカーボンポリマー
Claims (8)
- 【請求項１】 半導体基板上にマスク層を形成する工程
と、 形成すべきトレンチのパターンの開口を前記マスク層に
形成する工程と、 前記開口の形成によってこの開口の側壁に付着したポリ
マーを除去する工程と、 前記ポリマーを除去した前記マスク層をマスクにして前
記半導体基板をエッチングして前記トレンチを形成する
工程とを具備することを特徴とするトレンチの形成方
法。 - 【請求項２】 前記半導体基板としてＳｉ基板を用い、 前記マスク層に少なくともＳｉ3 Ｎ4 膜を含ませること
を特徴とする請求項１記載のトレンチの形成方法。 - 【請求項３】 前記マスク層として前記Ｓｉ3 Ｎ4 膜の
みから成る単層膜を用いることを特徴とする請求項２記
載のトレンチの形成方法。 - 【請求項４】 前記マスク層として前記Ｓｉ3 Ｎ4 膜と
このＳｉ3 Ｎ4 膜上のフォトレジストとから成る積層膜
を用いることを特徴とする請求項２記載のトレンチの形
成方法。 - 【請求項５】 前記マスク層として前記Ｓｉ3 Ｎ4 膜と
このＳｉ3 Ｎ4 膜上の多結晶Ｓｉ膜とこの多結晶Ｓｉ膜
上のフォトレジストとから成る積層膜を用いることを特
徴とする請求項２記載のトレンチの形成方法。 - 【請求項６】 酸素プラズマによって前記ポリマーを除
去することを特徴とする請求項１記載のトレンチの形成
方法。 - 【請求項７】 前記フォトレジストを残存させつつ、酸
素プラズマによって前記ポリマーを除去することを特徴
とする請求項４記載のトレンチの形成方法。 - 【請求項８】 前記フォトレジストを残存させつつ、酸
素プラズマによって前記ポリマーを除去することを特徴
とする請求項５記載のトレンチの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23621795A JP3397275B2 (ja) | 1995-08-22 | 1995-08-22 | トレンチの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23621795A JP3397275B2 (ja) | 1995-08-22 | 1995-08-22 | トレンチの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964020A true JPH0964020A (ja) | 1997-03-07 |
| JP3397275B2 JP3397275B2 (ja) | 2003-04-14 |
Family
ID=16997522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23621795A Expired - Fee Related JP3397275B2 (ja) | 1995-08-22 | 1995-08-22 | トレンチの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397275B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358130B1 (ko) * | 1999-12-24 | 2002-10-25 | 주식회사 하이닉스반도체 | 트렌치 저면의 스트레스 집중 현상을 완화시킬 수 있는 트렌치형 소자분리막 형성방법 |
| JP2008218999A (ja) * | 2007-02-08 | 2008-09-18 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2008227360A (ja) * | 2007-03-15 | 2008-09-25 | Elpida Memory Inc | 半導体装置の製造方法 |
| US7795151B2 (en) | 2006-01-31 | 2010-09-14 | Samsung Electronics Co., Ltd. | Methods of forming a trench having side surfaces including a uniform slope |
| JP2015170763A (ja) * | 2014-03-07 | 2015-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN112928070A (zh) * | 2021-03-19 | 2021-06-08 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
-
1995
- 1995-08-22 JP JP23621795A patent/JP3397275B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358130B1 (ko) * | 1999-12-24 | 2002-10-25 | 주식회사 하이닉스반도체 | 트렌치 저면의 스트레스 집중 현상을 완화시킬 수 있는 트렌치형 소자분리막 형성방법 |
| US7795151B2 (en) | 2006-01-31 | 2010-09-14 | Samsung Electronics Co., Ltd. | Methods of forming a trench having side surfaces including a uniform slope |
| JP2008218999A (ja) * | 2007-02-08 | 2008-09-18 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2008227360A (ja) * | 2007-03-15 | 2008-09-25 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2015170763A (ja) * | 2014-03-07 | 2015-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN112928070A (zh) * | 2021-03-19 | 2021-06-08 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
| CN112928070B (zh) * | 2021-03-19 | 2023-06-06 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3397275B2 (ja) | 2003-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100870616B1 (ko) | 트랜치 절연 영역 형성 방법 | |
| KR20010029859A (ko) | 반도체 장치의 제조 방법 | |
| JPH0580148B2 (ja) | ||
| JPH10303290A (ja) | 半導体装置の素子分離方法 | |
| JPH0964020A (ja) | トレンチの形成方法 | |
| JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
| US6140206A (en) | Method to form shallow trench isolation structures | |
| JPH1083986A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| JP2002373935A (ja) | トレンチ素子分離方法 | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| JPH04106954A (ja) | 液相ｃｖｄ法を用いた半導体装置の製造方法 | |
| US6352908B1 (en) | Method for reducing nitride residue in a LOCOS isolation area | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JPH0982794A (ja) | トレンチ分離形成方法 | |
| KR100617073B1 (ko) | 반도체 소자의 제조방법 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JPH09266247A (ja) | 半導体装置の製造方法 | |
| KR100239425B1 (ko) | 트랜지스터의 제조 방법 | |
| JPH03125427A (ja) | 半導体装置の製造方法 | |
| KR960002742A (ko) | 반도체소자의 제조방법 | |
| JPH0621050A (ja) | 半導体装置の製造方法 | |
| JPH10335447A (ja) | 誘電体分離基板の製造方法 | |
| JPH11163119A (ja) | 半導体装置の製造方法 | |
| JP2000031259A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |