JP2008227343A - 温度センサ - Google Patents
温度センサ Download PDFInfo
- Publication number
- JP2008227343A JP2008227343A JP2007066343A JP2007066343A JP2008227343A JP 2008227343 A JP2008227343 A JP 2008227343A JP 2007066343 A JP2007066343 A JP 2007066343A JP 2007066343 A JP2007066343 A JP 2007066343A JP 2008227343 A JP2008227343 A JP 2008227343A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- temperature detection
- mos transistor
- threshold voltage
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】MOSトランジスタを利用した温度センサとして、回路が簡単で、ICに組み込
む際の占有面積が小さいものを提供する。
【解決手段】この温度検出回路は、MOSトランジスタ100と抵抗200を有し、この
MOSトランジスタ100のしきい値電圧を抵抗200で検出する。MOSトランジスタ
1のゲート酸化膜の厚さが2000Å以上で、しきい値電圧が室温で1.5V程度で設計
すると、50℃の温度変化でしきい値電圧が0.4V程度変化するため、この回路での温
度検出が可能となる。
【選択図】図1
む際の占有面積が小さいものを提供する。
【解決手段】この温度検出回路は、MOSトランジスタ100と抵抗200を有し、この
MOSトランジスタ100のしきい値電圧を抵抗200で検出する。MOSトランジスタ
1のゲート酸化膜の厚さが2000Å以上で、しきい値電圧が室温で1.5V程度で設計
すると、50℃の温度変化でしきい値電圧が0.4V程度変化するため、この回路での温
度検出が可能となる。
【選択図】図1
Description
本発明は、MOSトランジスタを利用した温度センサに関する。
MOSトランジスタを利用した温度センサに関しては、下記の特許文献1に、MOSト
ランジスタのβ(電圧利得)を電圧に変換して取り出すようにしたβ電圧変換回路を構成
し、このβ電圧変換回路の出力を温度センス出力とする半導体温度センサが記載されてい
る。
特開平9−243466号公報
ランジスタのβ(電圧利得)を電圧に変換して取り出すようにしたβ電圧変換回路を構成
し、このβ電圧変換回路の出力を温度センス出力とする半導体温度センサが記載されてい
る。
しかしながら、上記特許文献1に記載の温度センサでは、定電流源2個とMOSトラン
ジスタ2個が必要になるため、回路が複雑で、ICに組み込む際の占有面積も大きいとい
う問題点がある。
本発明の課題は、MOSトランジスタを利用した温度センサとして、回路が簡単で、I
Cに組み込む際の占有面積が小さいものを提供することである。
ジスタ2個が必要になるため、回路が複雑で、ICに組み込む際の占有面積も大きいとい
う問題点がある。
本発明の課題は、MOSトランジスタを利用した温度センサとして、回路が簡単で、I
Cに組み込む際の占有面積が小さいものを提供することである。
上記課題を解決するために、発明1の温度センサは、ゲート酸化膜の厚さが2000Å
以上であるMOSトランジスタと、このトランジスタのしきい値電圧を検出する素子と、
を備えた温度検出回路を有することを特徴とする。
発明2の温度センサは、半導体基板上に形成された素子分離用の厚い(厚さが2000
Å以上の)酸化膜をゲート酸化膜とし、その上にゲート電極が形成されているMOSトラ
ンジスタと、このトランジスタのしきい値電圧を検出する素子と、を備えた温度検出回路
を有することを特徴とする。
以上であるMOSトランジスタと、このトランジスタのしきい値電圧を検出する素子と、
を備えた温度検出回路を有することを特徴とする。
発明2の温度センサは、半導体基板上に形成された素子分離用の厚い(厚さが2000
Å以上の)酸化膜をゲート酸化膜とし、その上にゲート電極が形成されているMOSトラ
ンジスタと、このトランジスタのしきい値電圧を検出する素子と、を備えた温度検出回路
を有することを特徴とする。
発明1の温度センサは、ゲート酸化膜の厚さが2000Å以上と、通常のMOSトラン
ジスタのゲート酸化膜の厚さ(100Å程度)と比較して極めて厚いため、温度変化に伴
うしきい値電圧の変化が大きい。これに伴って、しきい値電圧を検出する素子として抵抗
のみを使用した場合でも、温度変化に伴うしきい値電圧の変化の検出ができるため、増幅
器が不要となる。
よって、発明1の温度センサは、回路が簡単で、ICに組み込む際の占有面積が小さい
ものとなる。
ジスタのゲート酸化膜の厚さ(100Å程度)と比較して極めて厚いため、温度変化に伴
うしきい値電圧の変化が大きい。これに伴って、しきい値電圧を検出する素子として抵抗
のみを使用した場合でも、温度変化に伴うしきい値電圧の変化の検出ができるため、増幅
器が不要となる。
よって、発明1の温度センサは、回路が簡単で、ICに組み込む際の占有面積が小さい
ものとなる。
発明2の温度センサは、素子分離用の厚い(厚さが2000Å以上の)酸化膜をゲート
酸化膜としており、通常のMOSトランジスタのゲート酸化膜の厚さ(100Å程度)と
比較して極めて厚いため、温度変化に伴うしきい値電圧の変化が大きい。これに伴って、
しきい値電圧を検出する素子として抵抗のみを使用した場合でも、温度変化に伴うしきい
値電圧の変化の検出ができるため、増幅器が不要となる。
よって、発明2の温度センサは、回路が簡単で、ICに組み込む際の占有面積が小さい
ものとなる。また、素子分離用の厚い酸化膜をゲート酸化膜とすることで、厚いゲート酸
化膜の形成工程を素子分離用の厚い酸化膜の形成工程と同時にできるため、薄い酸化膜の
一部を厚くする工程が不要となって、工程数を低減できる。
酸化膜としており、通常のMOSトランジスタのゲート酸化膜の厚さ(100Å程度)と
比較して極めて厚いため、温度変化に伴うしきい値電圧の変化が大きい。これに伴って、
しきい値電圧を検出する素子として抵抗のみを使用した場合でも、温度変化に伴うしきい
値電圧の変化の検出ができるため、増幅器が不要となる。
よって、発明2の温度センサは、回路が簡単で、ICに組み込む際の占有面積が小さい
ものとなる。また、素子分離用の厚い酸化膜をゲート酸化膜とすることで、厚いゲート酸
化膜の形成工程を素子分離用の厚い酸化膜の形成工程と同時にできるため、薄い酸化膜の
一部を厚くする工程が不要となって、工程数を低減できる。
以下、本発明の実施形態について説明する。
図1は、この実施形態の温度センサを構成する温度検出回路を示す図である。この温度
検出回路は、MOSトランジスタ100と抵抗200を有し、このMOSトランジスタ1
00のしきい値電圧を抵抗200で検出する。MOSトランジスタ1のゲート酸化膜の厚
さが2000Å程度で、しきい値電圧が室温で1.5V程度で設計すると、50℃の温度
変化でしきい値電圧が0.4V程度変化するため、この回路での温度検出が可能となる。
この回路のMOSトランジスタ100をpMOSトランジスタとして通常のCMOSと
同時に形成する第1の方法を図2および3を用いて、第2の方法を図4および5を用いて
説明する。
図1は、この実施形態の温度センサを構成する温度検出回路を示す図である。この温度
検出回路は、MOSトランジスタ100と抵抗200を有し、このMOSトランジスタ1
00のしきい値電圧を抵抗200で検出する。MOSトランジスタ1のゲート酸化膜の厚
さが2000Å程度で、しきい値電圧が室温で1.5V程度で設計すると、50℃の温度
変化でしきい値電圧が0.4V程度変化するため、この回路での温度検出が可能となる。
この回路のMOSトランジスタ100をpMOSトランジスタとして通常のCMOSと
同時に形成する第1の方法を図2および3を用いて、第2の方法を図4および5を用いて
説明する。
第1の方法では、先ず、n基板(n型不純物がドーピングされたシリコン基板)1上に
通常のCMOSを構成するnMOS形成用のpウエル2を形成した後、全面に薄い(厚さ
100Å程度の)酸化膜3を形成する。次に、全面にSiN膜4を形成した後に、素子分
離領域とする部分41および温度検出回路用のMOSトランジスタ100を形成する部分
(温度検出MOS形成部分)42を、パターニングで除去する。図2(a)はこの状態を
示す。
通常のCMOSを構成するnMOS形成用のpウエル2を形成した後、全面に薄い(厚さ
100Å程度の)酸化膜3を形成する。次に、全面にSiN膜4を形成した後に、素子分
離領域とする部分41および温度検出回路用のMOSトランジスタ100を形成する部分
(温度検出MOS形成部分)42を、パターニングで除去する。図2(a)はこの状態を
示す。
次に、全面にレジスト膜を形成した後に、温度検出MOS形成部分42の中央部分と、
通常のCMOSを構成するpMOS形成領域の部分に、レジスト5が残るようにレジスト
パターンを形成する。次に、このレジストパターンを介してイオン注入を行うことにより
、SiN膜4とレジスト5で覆われていない部分にp− 拡散層(反転防止のためのスト
ッパー層)6を形成する。図2(b)はこの状態を示す。
通常のCMOSを構成するpMOS形成領域の部分に、レジスト5が残るようにレジスト
パターンを形成する。次に、このレジストパターンを介してイオン注入を行うことにより
、SiN膜4とレジスト5で覆われていない部分にp− 拡散層(反転防止のためのスト
ッパー層)6を形成する。図2(b)はこの状態を示す。
次に、図2(b)の状態からレジスト5を除去した後に、このn基板1を酸化炉で加熱
することにより、SiN膜4で覆われていない部分の酸化膜3を成長させて、厚さ200
0Å以上のLOCOS膜30を形成する。図2(c)はこの状態を示す。
次に、図3(a)に示すように、通常のCMOSを構成するnMOSトランジスタ10
1およびpMOSトランジスタ102用のゲート電極71,72を薄い酸化膜3の上に、
温度検出MOSトランジスタ100用のゲート電極73をLOCOS膜30Aの上に、そ
れぞれ形成する。すなわち、温度検出MOSトランジスタ100はLOCOS膜30Aを
ゲート酸化膜としている。
することにより、SiN膜4で覆われていない部分の酸化膜3を成長させて、厚さ200
0Å以上のLOCOS膜30を形成する。図2(c)はこの状態を示す。
次に、図3(a)に示すように、通常のCMOSを構成するnMOSトランジスタ10
1およびpMOSトランジスタ102用のゲート電極71,72を薄い酸化膜3の上に、
温度検出MOSトランジスタ100用のゲート電極73をLOCOS膜30Aの上に、そ
れぞれ形成する。すなわち、温度検出MOSトランジスタ100はLOCOS膜30Aを
ゲート酸化膜としている。
次に、nMOSトランジスタ101用のゲート電極71の両脇となるn基板1の表層部
にn+ 拡散層81を、通常のpMOSトランジスタ102用のゲート電極72の両脇と
なるn基板1の表層部にp+ 拡散層82を、温度検出MOSトランジスタ100用のゲ
ート酸化膜30Aの両脇となるn基板1の表層部にp+ 拡散層83を形成して、それぞ
れソース/ドレイン拡散層とする。
これにより、pウエル2上のnMOSトランジスタ101とn基板1上のpMOSトラ
ンジスタ102とからなる通常のCMOSと、温度検出回路用のpMOSトランジスタ1
00が、一つのn基板1上に形成される。
にn+ 拡散層81を、通常のpMOSトランジスタ102用のゲート電極72の両脇と
なるn基板1の表層部にp+ 拡散層82を、温度検出MOSトランジスタ100用のゲ
ート酸化膜30Aの両脇となるn基板1の表層部にp+ 拡散層83を形成して、それぞ
れソース/ドレイン拡散層とする。
これにより、pウエル2上のnMOSトランジスタ101とn基板1上のpMOSトラ
ンジスタ102とからなる通常のCMOSと、温度検出回路用のpMOSトランジスタ1
00が、一つのn基板1上に形成される。
次に、図3(a)の状態のn基板1上に絶縁膜9を形成した後、各MOSトランジスタ
100〜102のソース/ドレイン拡散層81〜83を露出させるコンタクトホール91
を形成し、各コンタクトホール91内と絶縁膜9の上にアルミニウムを堆積する。次に、
このアルミニウム層をパターニングして配線92を形成した後、全面にパッシベーション
膜93を形成する。図3(b)はこの状態を示す。
100〜102のソース/ドレイン拡散層81〜83を露出させるコンタクトホール91
を形成し、各コンタクトホール91内と絶縁膜9の上にアルミニウムを堆積する。次に、
このアルミニウム層をパターニングして配線92を形成した後、全面にパッシベーション
膜93を形成する。図3(b)はこの状態を示す。
なお、図2(b)でp− 拡散層6を形成してレジスト5を除去した後、温度検出MO
S形成部分42のチャネル領域(n基板1の表層部のp− 拡散層6に挟まれた部分)に
通常のpMOSのチャネルドープ量と同程度の量の不純物を導入することで、温度検出回
路用のpMOSトランジスタ100の温度変化に伴うしきい値電圧の変化量を大きくする
ことができる。
S形成部分42のチャネル領域(n基板1の表層部のp− 拡散層6に挟まれた部分)に
通常のpMOSのチャネルドープ量と同程度の量の不純物を導入することで、温度検出回
路用のpMOSトランジスタ100の温度変化に伴うしきい値電圧の変化量を大きくする
ことができる。
第2の方法では、先ず、n基板(n型不純物がドーピングされたシリコン基板)1上に
通常のCMOSを構成するnMOS形成用のpウエル2を形成した後、全面に薄い(厚さ
100Å程度の)酸化膜3を形成する。次に、全面にSiN膜4を形成した後に、素子分
離領域とする部分41をパターニングで除去する。図4(a)はこの状態を示す。
次に、全面にレジスト膜を形成した後に、通常のCMOSを構成するpMOS形成領域
の部分にレジスト5が残るように、レジストパターンを形成する。次に、このレジストパ
ターンを介してイオン注入を行うことにより、SiN膜4とレジスト5で覆われていない
部分にp− 拡散層(反転防止のためのストッパー層)6を形成する。図4(b)はこの
状態を示す。
通常のCMOSを構成するnMOS形成用のpウエル2を形成した後、全面に薄い(厚さ
100Å程度の)酸化膜3を形成する。次に、全面にSiN膜4を形成した後に、素子分
離領域とする部分41をパターニングで除去する。図4(a)はこの状態を示す。
次に、全面にレジスト膜を形成した後に、通常のCMOSを構成するpMOS形成領域
の部分にレジスト5が残るように、レジストパターンを形成する。次に、このレジストパ
ターンを介してイオン注入を行うことにより、SiN膜4とレジスト5で覆われていない
部分にp− 拡散層(反転防止のためのストッパー層)6を形成する。図4(b)はこの
状態を示す。
次に、図4(b)の状態からレジスト5を除去した後に、このn基板1を酸化炉で加熱
することにより、SiN膜4で覆われていない部分の酸化膜3を成長させて、厚さ300
0Å以上のLOCOS膜30を形成する。図4(c)はこの状態を示す。
次に、温度検出回路用のpMOSトランジスタ100を形成する領域(温度検出MOS
形成領域)の酸化膜3を2000Å以上の厚さにする。そのために、先ず、図4(c)の
状態のn基板1上にプラズマCVD法でシリコン酸化膜を形成して、n基板1上の酸化膜
3の厚さを2000Å以上とする。次に、温度検出MOS形成領域内のLOCOS膜30
間以外の部分のシリコン酸化膜を、エッチングで除去して図4(c)の状態と同じ厚さに
する。これにより、温度検出MOS形成領域の内のLOCOS膜30間の酸化膜を、厚さ
2000Åの厚い酸化膜31以上とし、LOCOS膜30を除く他の酸化膜3は、図4(
c)の状態と同じ厚さにする。図5(a)はこの状態を示す。
することにより、SiN膜4で覆われていない部分の酸化膜3を成長させて、厚さ300
0Å以上のLOCOS膜30を形成する。図4(c)はこの状態を示す。
次に、温度検出回路用のpMOSトランジスタ100を形成する領域(温度検出MOS
形成領域)の酸化膜3を2000Å以上の厚さにする。そのために、先ず、図4(c)の
状態のn基板1上にプラズマCVD法でシリコン酸化膜を形成して、n基板1上の酸化膜
3の厚さを2000Å以上とする。次に、温度検出MOS形成領域内のLOCOS膜30
間以外の部分のシリコン酸化膜を、エッチングで除去して図4(c)の状態と同じ厚さに
する。これにより、温度検出MOS形成領域の内のLOCOS膜30間の酸化膜を、厚さ
2000Åの厚い酸化膜31以上とし、LOCOS膜30を除く他の酸化膜3は、図4(
c)の状態と同じ厚さにする。図5(a)はこの状態を示す。
次に、図5(b)に示すように、通常のCMOSを構成するnMOSトランジスタ10
1およびpMOSトランジスタ102用のゲート電極71,72を薄い酸化膜3の上に、
温度検出MOSトランジスタ100用のゲート電極73を厚い酸化膜31の上に、それぞ
れ形成する。
次に、nMOSトランジスタ101用のゲート電極71の両脇となるn基板1の表層部
にn+ 拡散層81を、通常のpMOSトランジスタ102用のゲート電極72の両脇と
なるn基板1の表層部にp+ 拡散層82を、温度検出MOSトランジスタ100用のゲ
ート酸化膜31の両脇に連続するLOCOS膜30の両脇となるn基板1の表層部にp+
拡散層83を形成して、それぞれソース/ドレイン拡散層とする。
これにより、pウエル2上のnMOSトランジスタ101とn基板1上のpMOSトラ
ンジスタ102とからなる通常のCMOSと、温度検出回路用のpMOSトランジスタ1
00が、一つのn基板1上に形成される。
1およびpMOSトランジスタ102用のゲート電極71,72を薄い酸化膜3の上に、
温度検出MOSトランジスタ100用のゲート電極73を厚い酸化膜31の上に、それぞ
れ形成する。
次に、nMOSトランジスタ101用のゲート電極71の両脇となるn基板1の表層部
にn+ 拡散層81を、通常のpMOSトランジスタ102用のゲート電極72の両脇と
なるn基板1の表層部にp+ 拡散層82を、温度検出MOSトランジスタ100用のゲ
ート酸化膜31の両脇に連続するLOCOS膜30の両脇となるn基板1の表層部にp+
拡散層83を形成して、それぞれソース/ドレイン拡散層とする。
これにより、pウエル2上のnMOSトランジスタ101とn基板1上のpMOSトラ
ンジスタ102とからなる通常のCMOSと、温度検出回路用のpMOSトランジスタ1
00が、一つのn基板1上に形成される。
次に、図5(b)の状態のn基板1上に絶縁膜9を形成した後、各MOSトランジスタ
100〜102のソース/ドレイン拡散層81〜83を露出させるコンタクトホール91
を形成し、各コンタクトホール91内と絶縁膜9の上にアルミニウムを堆積する。次に、
このアルミニウム層をパターニングして配線92を形成した後、全面にパッシベーション
膜93を形成する。図5(c)はこの状態を示す。
なお、図4(c)の状態で、温度検出MOS形成部分のチャネル領域(n基板1の表層
部のp− 拡散層6に挟まれた部分)に通常のpMOSのチャネルドープ量と同程度の量
の不純物を導入することで、温度検出回路用のpMOSトランジスタ100の温度変化に
伴うしきい値電圧の変化量を大きくすることができる。
100〜102のソース/ドレイン拡散層81〜83を露出させるコンタクトホール91
を形成し、各コンタクトホール91内と絶縁膜9の上にアルミニウムを堆積する。次に、
このアルミニウム層をパターニングして配線92を形成した後、全面にパッシベーション
膜93を形成する。図5(c)はこの状態を示す。
なお、図4(c)の状態で、温度検出MOS形成部分のチャネル領域(n基板1の表層
部のp− 拡散層6に挟まれた部分)に通常のpMOSのチャネルドープ量と同程度の量
の不純物を導入することで、温度検出回路用のpMOSトランジスタ100の温度変化に
伴うしきい値電圧の変化量を大きくすることができる。
1…n基板(n型不純物がドーピングされたシリコン基板)、2…pウエル、3…薄い
酸化膜(ゲート酸化膜)、30…LOCOS膜、30A…ゲート酸化膜(LOCOS膜)
、31…厚い酸化膜、4…SiN膜、41…素子分離領域とする部分、42…温度検出M
OS形成部分、5…レジスト、6…p− 拡散層、71〜73…ゲート電極、81〜83
…ソース/ドレイン拡散層、9…絶縁膜、91…コンタクトホール、92…配線。93…
パッシベーション膜、100…温度検出回路用のMOSトランジスタ、200…抵抗(し
きい値電圧を検出する素子)。
酸化膜(ゲート酸化膜)、30…LOCOS膜、30A…ゲート酸化膜(LOCOS膜)
、31…厚い酸化膜、4…SiN膜、41…素子分離領域とする部分、42…温度検出M
OS形成部分、5…レジスト、6…p− 拡散層、71〜73…ゲート電極、81〜83
…ソース/ドレイン拡散層、9…絶縁膜、91…コンタクトホール、92…配線。93…
パッシベーション膜、100…温度検出回路用のMOSトランジスタ、200…抵抗(し
きい値電圧を検出する素子)。
Claims (2)
- ゲート酸化膜の厚さが2000Å以上であるMOSトランジスタと、このトランジスタ
のしきい値電圧を検出する素子と、を備えた温度検出回路を有することを特徴とする温度
センサ。 - 半導体基板上に形成された素子分離用の厚い酸化膜をゲート酸化膜とし、その上にゲー
ト電極が形成されているMOSトランジスタと、このトランジスタのしきい値電圧を検出
する素子と、を備えた温度検出回路を有することを特徴とする温度センサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066343A JP2008227343A (ja) | 2007-03-15 | 2007-03-15 | 温度センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066343A JP2008227343A (ja) | 2007-03-15 | 2007-03-15 | 温度センサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008227343A true JP2008227343A (ja) | 2008-09-25 |
Family
ID=39845573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007066343A Withdrawn JP2008227343A (ja) | 2007-03-15 | 2007-03-15 | 温度センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008227343A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015164159A (ja) * | 2014-02-28 | 2015-09-10 | トヨタ自動車株式会社 | 半導体装置 |
-
2007
- 2007-03-15 JP JP2007066343A patent/JP2008227343A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015164159A (ja) * | 2014-02-28 | 2015-09-10 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS638622B2 (ja) | ||
JP2003142601A (ja) | 半導体素子のcmos及びその製造方法 | |
JP2010212636A (ja) | 半導体装置及びその製造方法 | |
US20060163641A1 (en) | Insulation film semiconductor device and method | |
JP4904472B2 (ja) | 半導体装置の製造方法 | |
TW201840003A (zh) | 具有可調整臨界電壓之高壓空乏型mos元件及其製造方法 | |
JP4505349B2 (ja) | 半導体装置の製造方法 | |
TWI707386B (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP2008227343A (ja) | 温度センサ | |
JP2011108773A (ja) | 半導体装置 | |
JP4421629B2 (ja) | 半導体装置の製造方法 | |
JPH08293598A (ja) | 半導体装置とその製造方法 | |
JP2003051552A (ja) | 半導体集積回路装置の製造方法 | |
JP2009071035A (ja) | 半導体装置の製造方法 | |
JPH09223793A (ja) | 半導体装置及びその製造方法 | |
JP3125929B2 (ja) | 半導体装置の製造方法 | |
JP2001093986A (ja) | Mosデバイス、及びその製造方法 | |
JP4567396B2 (ja) | 半導体集積回路装置 | |
JP2007115913A (ja) | 半導体装置の製造方法 | |
JPH04170066A (ja) | 半導体集積回路装置の製造方法 | |
JP2633525B2 (ja) | 半導体装置の製造方法 | |
JP2008258337A (ja) | 半導体装置及びその製造方法 | |
JPH05315604A (ja) | 半導体装置の製造方法 | |
US8669156B2 (en) | Method of manufacturing semiconductor circuit device | |
JP2011254060A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |