JP2008205146A - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008205146A
JP2008205146A JP2007038905A JP2007038905A JP2008205146A JP 2008205146 A JP2008205146 A JP 2008205146A JP 2007038905 A JP2007038905 A JP 2007038905A JP 2007038905 A JP2007038905 A JP 2007038905A JP 2008205146 A JP2008205146 A JP 2008205146A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
semiconductor device
gan
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007038905A
Other languages
English (en)
Other versions
JP4531071B2 (ja
Inventor
Kenji Imanishi
健治 今西
Shunei Yoshikawa
俊英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007038905A priority Critical patent/JP4531071B2/ja
Priority to US12/034,273 priority patent/US8426892B2/en
Publication of JP2008205146A publication Critical patent/JP2008205146A/ja
Application granted granted Critical
Publication of JP4531071B2 publication Critical patent/JP4531071B2/ja
Priority to US13/796,665 priority patent/US8896022B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2203—Cd X compounds being one element of the 6th group of the Periodic Table 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】導電性ＳｉＣ基板上にＧａＮ系のキャリア走行層を含む化合物半導体層を形成して化合物半導体装置を構成する場合において、優れたデバイス特性を実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】ｎ型導電性ＳｉＣ基板１０上に、ｎ型導電性ＳｉＣ基板１０上に形成されたｉ型ＡｌＮバッファ層１２と、ｉ型ＡｌＮバッファ層１２上に形成され、Ｆｅが添加されたＧａＮバッファ層１６と、ＧａＮバッファ層１６上に形成されたｉ型ＧａＮ層１８と、ｉ型ＧａＮ層１８上に形成されたｎ型ＡｌＧａＮ層２０と、ｎ型ＡｌＧａＮ層２０上に形成されたソース電極２６及びドレイン電極２８と、ソース電極２６及びドレイン電極２８との間のｎ型ＡｌＧａＮ層２０上に形成されたゲート電極３４とを有している。
【選択図】 図１

Description

本発明は、化合物半導体装置及びその製造方法に係り、特に、導電性の炭化シリコン（ＳｉＣ）基板を用いた化合物半導体装置及びその製造方法に関する。
近時、サファイア、ＳｉＣ、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）等よりなる基板上に、窒化アルミニウムガリウム（ＡｌＧａＮ）／ＧａＮヘテロ構造を結晶成長し、ＧａＮ層を電子走行層とする電子デバイスの開発が活発に行われている。このような電子デバイスとしては、例えば、高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）が知られている。ＧａＮのバンドギャップは３．４ｅＶであり、ＧａＡｓの１．４ｅＶと比較して大きい。このため、ＧａＮは、高耐圧の電子デバイスを実現しうる半導体材料として期待されている。
携帯電話の基地局用増幅器には、高電圧動作が求められている。このため、基地局用増幅器に用いられるＨＥＭＴは、高耐圧であることが必須となっている。ＧａＮ−ＨＥＭＴの電流オフ時の耐圧としては、これまでに３００Ｖを越える値が報告されている。
また、現在、ＧａＮ−ＨＥＭＴは、基板としてＳｉＣ基板を用いた場合に最も良好な出力特性が得られている。これは、ＳｉＣが熱伝導率に優れているためである。
ところが、高周波デバイスの基板として使用される半絶縁性のＳｉＣ基板は、絶縁性の制御が困難等の理由により価格が非常に高い。このため、半絶縁性のＳｉＣ基板を用いたのでは、ＧａＮ−ＨＥＭＴの普及が阻害される可能性がある。そこで、その対策として、ＧａＮ−ＨＥＭＴの基板として導電性のＳｉＣ基板を用いることが検討されている。導電性ＳｉＣ基板は、光デバイスや低周波高出力電子デバイスへの用途を目的として先行して開発され、既に量産、大口径化が実現されており、半絶縁性ＳｉＣ基板と比較して安価に入手することができる。
しかし、高周波デバイスの基板として導電性ＳｉＣ基板を使用するには、高周波性能を律速する絶縁性・容量の観点から、導電性ＳｉＣ基板と活性層との間に十分な距離を確保する必要がある。そこで、導電性ＳｉＣ基板と活性層との間には、ＡｌＮ等の高抵抗結晶よりなる比較的厚いバッファ層を挿入することが行われている。
特開２００５−２２５７５６号公報 特開２００４−３４２８１０号公報 A. F. Brana et al., "Improved AlGaN/GaN HEMTs using Fe doping", Electron Devices, 2005 Spanish Conference on, pp. 119-121 (2005) M. Kanamura et al., "A 100-W High-Gain AlGaN/GaN HEMT Power Amplifier on a Conductive N-SiC Substrate for Wireless Base Station Applications", Electron Devices Meeting, 2004. IEDM Technical Digest. IEEE International， pp. 799-802 (2004) Yifeng Wu et al., "High-power GaN HEMTs battle for vacuum-tube territory", [online], COMPOUND SEMICONDUCTOR.NET, January 2006, URL: http://compoundsemiconductor.net/articles/magazine/12/1/4/1
導電性ＳｉＣ基板と活性層との間のバッファ層として用いられるＡｌＮ層の形成には、ハイドライド気相成長(Hydride Vapor Phase Epitaxy：ＨＶＰＥ)法等が用いられる。ＨＶＰＥ法によれば、安価に厚いＡｌＮ層を高速成長することが可能である。
しかしながら、ＨＶＰＥ法により形成されたＡｌＮ層の成長表面には、大きな凹凸が生じることが多い。このような凹凸の大きい表面を有するＡｌＮ層上にＧａＮ層を含む化合物半導体層を形成し、ＨＥＭＴ等の電子デバイスを構成した場合、十分なデバイス特性を得ることができなかった。
本発明の目的は、導電性ＳｉＣ基板上にＧａＮ系のキャリア走行層を含む化合物半導体層を形成して化合物半導体装置を構成する場合において、優れたデバイス特性を実現することができる化合物半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、導電性ＳｉＣ基板上に形成されたバッファ層と、前記バッファ層上に形成され、不本意に取り込まれるドナー不純物を不活性化してキャリア濃度を低減するキャリア濃度低減用不純物が添加され、Ａｌ組成ｘが０≦ｘ≦１であるＡｌｘＧａ１−ｘＮ層と、前記ＡｌｘＧａ１−ｘＮ層上に形成されたＧａＮ系のキャリア走行層と、前記キャリア走行層上に形成されたキャリア供給層と、前記キャリア供給層上に形成されたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記キャリア供給層上に形成されたゲート電極とを有する化合物半導体装置が提供される。
また、本発明の他の観点によれば、導電性ＳｉＣ基板上に、バッファ層を形成する工程と、前記バッファ層上に、ドナー不純物を不活性化してキャリア濃度を低減するキャリア濃度低減用不純物が添加され、Ａｌ組成ｘが０≦ｘ≦１であるＡｌｘＧａ１−ｘＮ層を形成する工程と、前記ＡｌｘＧａ１−ｘＮ層上に、ＧａＮ系のキャリア走行層を形成する工程と、前記キャリア走行層上に、キャリア供給層を形成する工程と、前記キャリア供給層上に、ソース電極及びドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間の前記キャリア供給層上に、ゲート電極を形成する工程とを有することを特徴とする化合物半導体装置の製造方法が提供される。
本発明によれば、導電性ＳｉＣ基板上に、バッファ層を形成し、バッファ層上に、不本意に取り込まれるドナー不純物を不活性化してキャリア濃度を低減するキャリア濃度低減用不純物が添加され、Ａｌ組成ｘが０≦ｘ≦１であるＡｌｘＧａ１−ｘＮ層を形成し、ＡｌｘＧａ１−ｘＮ層上に、ＧａＮ系のキャリア走行層を形成するので、オフ状態電流を十分に低減するとともに、十分に高抵抗な素子間分離抵抗を得ることができる。したがって、本発明によれば、半絶縁性ＳｉＣ基板と比較して安価な導電性ＳｉＣ基板を用いた場合において、デバイス特性に優れた化合物半導体装置を提供することができる。
本発明による化合物半導体装置及びその製造方法の説明に先立ち、導電性ＳｉＣ基板上のＡｌＮバッファ層上に単にＧａＮ層が形成されたＧａＮ−ＨＥＭＴについて図１５乃至図１８を用いて説明する。図１５はＡｌＮバッファ層上に単にＧａＮ層が形成されたＧａＮ−ＨＥＭＴの構造を示す断面図、図１６及び図１７は図１５に示すＧａＮ−ＨＥＭＴのデバイス特性を示すグラフ、図１８は図１５に示すＧａＮ−ＨＥＭＴのデバイス特性を説明する断面図である。
まず、ＡｌＮバッファ層上に単にＧａＮ層が形成されたＧａＮ−ＨＥＭＴの構造について図１５を用いて説明する。
図示するように、単結晶のｎ型導電性ＳｉＣ基板１００上には、厚さ２５μｍ、アンドープのｉ型ＡｌＮバッファ層１０２が形成されている。ｉ型ＡｌＮバッファ層１０２は、後述するように、ＨＶＰＥ法により形成されたものであり、その表面には大きな凹凸が生じている。
ｉ型ＡｌＮバッファ層１０２上には、厚さ０．１μｍ以下、具体的には厚さ５０ｎｍ程度、アンドープのｉ型ＡｌＮ層１０４が形成されている。ｉ型ＡｌＮバッファ層１０２表面の大きな凹凸のために、比較的薄いｉ型ＡｌＮ層１０４の表面にも大きな凹凸が生じている。
こうして、ｎ型導電性ＳｉＣ基板１００上に、ｉ型ＡｌＮバッファ層１０２とｉ型ＡｌＮ層１０４とからなるバッファ層１０５が形成されている。
ｉ型ＡｌＮ層１０４上には、厚さ１〜２μｍ、アンドープのｉ型ＧａＮ層１０６が形成されている。ｉ型ＧａＮ層１０６の下部には、低抵抗層１０８が形成されてしまう。低抵抗層１０８については後述する。
ｉ型ＧａＮ層１０６上には、厚さ２０〜３０ｎｍのｎ型ＡｌＧａＮ層１１０が形成されている。
ｉ型ＧａＮ層１０６は電子走行層として機能し、ｎ型ＡｌＧａＮ層１１０は電子供給層として機能する。ｉ型ＧａＮ層１０６のｎ型ＡｌＧａＮ層１１０との界面近傍には、２次元電子ガス層１１２が形成される。
ｎ型ＡｌＧａＮ層１１０上には、厚さ３〜８ｎｍのｎ型ＧａＮキャップ層１１４が形成されている。
ｎ型ＧａＮキャップ層１１４上には、ソース電極１１６及びドレイン電極１１８がオーミック接合されている。ソース電極１１６及びドレイン電極１１８は、Ｔｉ膜とＡｌ膜とが順次積層されてなるＴｉ／Ａｌ膜により構成されている。
ソース電極１１６とドレイン電極１１８との間のｎ型ＧａＮキャップ層１１４上には、シリコン窒化膜（ＳｉＮ膜）１２０が形成されている。ＳｉＮ膜１２０には、ｎ型ＧａＮキャップ層１１４に達する開口部１２２が形成されている。ｎ型ＧａＮキャップ層１１４上には、開口部１２２を介して、ゲート電極１２４がショットキー接合されている。ゲート電極１２４は、Ｎｉ膜とＡｕ膜とが順次積層されてなるＮｉ／Ａｕ膜により構成されている。
こうして、電子走行層として機能するｉ型ＧａＮ層１０６と、電子供給層として機能するｎ型ＡｌＧａＮ層１１０とを有するＧａＮ−ＨＥＭＴが構成されている。
なお、隣接するＧａＮ−ＨＥＭＴ素子間は、ｎ型ＧａＮキャップ層１１４及びｎ型ＡｌＧａＮ層１１０を貫いてｉ型ＧａＮ層１０６に達する素子間分離領域（図示せず）により分離されている。素子間分離領域は、ｎ型ＧａＮキャップ層１１４及びｎ型ＡｌＧａＮ層１１０を貫いてｉ型ＧａＮ層１０６に達する溝内に埋め込まれた絶縁膜により構成されている。
上記図１５に示すＨＥＭＴは、以下のようにして製造される。
まず、単結晶のｎ型導電性ＳｉＣ基板１００上に、ＨＶＰＥ法により、厚さ２５μｍのｉ型ＡｌＮバッファ層１０２を成長する。ｉ型ＡｌＮバッファ層１０２の成長条件は、原料ガスとしてトリメチルアルミニウムガス、アンモニアガス、及びＨＣｌガスを用い、成長圧力を常圧とし、成長速度を１００μｍ／ｈとする。ＨＶＰＥ法により形成されたｉ型ＡｌＮバッファ層１０２の成長表面には、凹凸の大きな結晶面が生ずることが多い。
次いで、ｉ型ＡｌＮバッファ層１０２上に、減圧式の有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法により、厚さ５０ｎｍのｉ型ＡｌＮ層１０４、厚さ１〜２μｍのｉ型ＧａＮ層１０６、厚さ２０〜３０ｎｍのｎ型ＡｌＧａＮ層１１０、及び厚さ３〜８ｎｍのｎ型ＧａＮキャップ層１１４を順次成長する。
減圧式ＭＯＣＶＤ法によるこれら化合物半導体層の成長条件は、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスを用い、成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭとする。また、成長圧力は５０〜３００Ｔｏｒｒ、成長温度は１０００〜１２００℃とする。また、ｎ型ＡｌＧａＮ層１１０、ｎ型ＧａＮキャップ層１１４を成長する際には、他の原料ガスとともに希釈ＳｉＨ４を数ｃｃｍで供給し、ｎ型ＡｌＧａＮ層１１０、ｎ型ＧａＮキャップ層１１４に不純物としてＳｉをキャリア濃度１×１０１８〜５×１０１８／ｃｍ３で添加する。
上記化合物半導体層の成長において、ｉ型ＧａＮ層１０６は、原料ガスに含まれるＳｉ等の導電性不純物、すなわちドナー不純物を大量に取り込む。このとき、凹凸の大きな表面を有するｉ型ＡｌＮバッファ層１０２上にｉ型ＧａＮ層１０６を成長すると、その表面の大きな凹凸に起因して、ｉ型ＧａＮ層１０６の下部、すなわちｉ型ＧａＮ層１０６におけるｉ型ＡｌＮバッファ層１０２表面近傍の部分に、ドナー不純物の濃度が高い低抵抗層１０８が形成される。
次いで、ｎ型ＧａＮキャップ層１１４上の所定領域に、リフトオフ法により、Ｔｉ／Ａｌ膜よりなるソース電極１１６及びドレイン電極１１８を形成する。
次いで、全面に、プラズマＣＶＤ法により、ＳｉＮ膜１２０を堆積する。
次いで、フォトリソグラフィ及びドライエッチングにより、ＳｉＮ膜１２０にｎ型ＧａＮキャップ層１１４に達する開口部１２２を形成する。
次いで、リフトオフ法により、開口部１２２を介してｎ型ＧａＮキャップ層１１４上に、Ｎｉ／Ａｕ膜よりなるゲート電極１２４を形成する。
こうして、図１５に示すＧａＮ−ＨＥＭＴが製造される。
本願発明者等は、上記のようにして製造された図１５に示すＧａＮ−ＨＥＭＴのデバイス特性を実験的に評価し、以下の点を明らかにした。
まず、本願発明者等は、図１５に示すＧａＮ−ＨＥＭＴは、非常に大きなオフ状態電流が流れる、すなわち、トランジスタをオフすることが困難であることを明らかにした。
図１６は、図１５に示すＧａＮ−ＨＥＭＴの三端子電流電圧特性を示すグラフである。
三端子電流電圧特性の測定では、ソースをグラウンドに接続し、ゲート電圧を＋２Ｖから−３Ｖまで１Ｖステップで設定したときのドレイン電圧とドレイン電流を測定している。グラフの横軸はドレイン・ソース間電圧、縦軸はドレイン電流を示している。グラフにおける電流電圧曲線は、同一ドレイン・ソース間電圧においてドレイン電流が大きい順に、それぞれゲート電圧が２Ｖ、１Ｖ、０Ｖ、−１Ｖ、−２Ｖ、−３Ｖの場合について得られたものである。この場合では−１Ｖ、−２Ｖ、−３Ｖの曲線がほとんど重なって見えている。
図１６に示すグラフから明らかなように、ゲート電圧が−３Ｖの場合においても、非常に大きなドレイン電流が流れている。５０Ｖのドレイン・ソース間電圧では、５ｍＡものドレイン電流が流れている。この結果から、図１５に示すＧａＮ−ＨＥＭＴでは、トランジスタをオフすることが困難であることが分かる。
また、本願発明者等は、図１５に示すＧａＮ−ＨＥＭＴでは、隣接する素子間を電気的に十分に分離することが困難であり、隣接する素子から流入するキャリアによって正常動作が阻害される場合があることを明らかにした。
図１７は、図１５に示すＧａＮ−ＨＥＭＴの素子間分離抵抗の評価に用いた電流電圧特性を示すグラフである。この電流電圧特性の測定では、素子間分離領域により分離された隣接する２つのＨＥＭＴについて、一方のＨＥＭＴのドレインと他方のＨＥＭＴのソースとの間に電圧を印加し、これらの間に流れる電流を測定した。グラフの横軸は電圧を示し、縦軸は電流を示している。
図１７に示すグラフから分かるように、素子間分離領域により分離された隣接する２つのＧａＮ−ＨＥＭＴ素子において、一方の素子のドレインと他方の素子のソースとの間に１００Ｖの電圧が印加された場合に、ほぼ１．０×１０−３Ａに達する大きなもれ電流が流れている。この結果から、図１５に示すＧａＮ−ＨＥＭＴでは、高抵抗な素子間分離抵抗が得られず、隣接する素子を電気的に十分に分離することが困難であることが分かる。このように隣接する素子間の分離が不十分であると、一方の素子に他方の素子からキャリアが流入し、一方の素子の正常動作が阻害されることとなる。
上述のように、図１５に示すＨＥＭＴでは、非常に大きなオフ状態電流が流れ、また、高抵抗な素子間分離抵抗を得ることが困難であり、良好なデバイス特性を得ることができない。このようなデバイス特性は、凹凸の大きい表面を有するｉ型ＡｌＮバッファ層１０２上にｉ型ＧａＮ層１０６を形成する際にｉ型ＧａＮ層１０６の下部に容易に形成される低抵抗層１０８に起因する。
上記図１５に示すように、ＨＶＰＥ法等により形成された凹凸の大きい表面を有するｉ型ＡｌＮバッファ層上１０２にｉ型ＧａＮ層１０６を成長すると、その表面の大きな凹凸に起因して、ｉ型ＧａＮ層１０８の下部に、Ｓｉ等のドナー不純物の濃度が高い低抵抗層１０８が形成される。こうしてｉ型ＧａＮ層１０６の下部に形成された低抵抗層１０８が存在するために、図１５に示すＧａＮ−ＨＥＭＴでは、良好なデバイス特性を得ることができない。
ｉ型ＧａＮ層１０６の下部に形成された低抵抗層１０８によるデバイス特性の劣化について図１８を用いて説明する。
まず、ｉ型ＧａＮ層１０６の下部に、高濃度のキャリア濃度を有する結晶層、すなわち低抵抗層１０８が形成されていると、トランジスタをオフするためのゲート電圧により生じる空乏層は、低抵抗層１０８まで伸びることができない。このため、トランジスタをオフするためのゲート電圧を印加しても、図１８において矢印Ａで示すように、低抵抗層１０８を介して、ドレイン・ソース間に電流が流れる。図１５に示すＧａＮ−ＨＥＭＴにおいてオフ状態電流が大きいのは、このように低抵抗層１０８を介して流れる電流のためである。
また、ＧａＮ−ＨＥＭＴ素子間は、図１８に示すように、ｎ型ＧａＮキャップ層１１４及びｎ型ＡｌＧａＮ層１１０を貫いてｉ型ＧａＮ層１０６に達する溝１２６内に埋め込まれた絶縁膜よりなる素子間分離領域１２８により分離されている。このような素子間分離領域１２８を介して隣接する素子間では、ｉ型ＧａＮ層１０６の下部に形成された低抵抗層１０８を介して一方の素子に他方の素子からキャリアが流入する。このため、図１８において矢印Ｂで示すように、素子間にリーク電流が流れる。図１５に示すＧａＮ−ＨＥＭＴにおいて素子間分離抵抗が低抵抗であるのも、ｉ型ＧａＮ層１０６における低抵抗層１０８に起因している。
本願発明者等は、導電性ＳｉＣ基板を用いる場合において、このようにデバイス特性の劣化を招く低抵抗層がＧａＮ系の化合物半導体層に形成されるのを回避し、優れたデバイス特性を実現することができる化合物半導体装置及びその製造方法に想到した。以下、本発明による化合物半導体装置及びその製造方法について詳述する。
［第１実施形態］
本発明の第１実施形態による化合物半導体装置及びその製造方法について図１乃至図１３を用いて説明する。図１は本実施形態による化合物半導体装置の構造を示す断面図、図２及び図３はＨＶＰＥ法により形成されたＡｌＮ層の表面を観察した結果を示す図、図４及び図５は本実施形態による化合物半導体装置のデバイス特性を示すグラフ、図６はＧａＮ−ＨＥＭＴのゲインとＡｌＮバッファ層の厚さとの関係を示すグラフ、図７はＦｅが添加されたＧａＮ層を電子走行層とする従来のＧａＮ−ＨＥＭＴにおける過渡応答を説明するタイムチャート、図８乃至図１２は本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、本実施形態による化合物半導体装置の構造について図１乃至図７を用いて説明する。
本実施形態による化合物半導体装置は、半絶縁性ＳｉＣ基板と比較して安価な導電性ＳｉＣ基板を用いたＧａＮ−ＨＥＭＴである。
図１に示すように、単結晶のｎ型導電性ＳｉＣ基板１０上には、例えば厚さ２５μｍ、アンドープのｉ型ＡｌＮバッファ層１２が形成されている。ｉ型ＡｌＮバッファ層１２は、ｎ型導電性基板１０と後述するｉ型ＧａＮ層１８を含む化合物半導体層との間を絶縁する絶縁体層として機能する。ｉ型ＡｌＮバッファ層１２は、後述するように、例えばＨＶＰＥ法により形成されたものであり、その表面には大きな凹凸が生じている。
図２は、ＨＶＰＥ法により形成されたＡｌＮ層の表面を観察した結果を示す光学顕微鏡像である。また、図３（ａ）は、ＨＶＰＥ法により形成されたＡｌＮ層の表面を観察した結果を示す原子間力顕微鏡像である。図３（ｂ）は、図３（ａ）におけるＡ−Ａ′線に沿った断面を示す図である。表面観察に用いたＡｌＮ層は、原料ガスとしてトリメチルアルミニウムガス、アンモニアガス、及びＨＣｌガスを用い、成長圧力を常圧とし、成長速度を１００μｍ／ｈとして、ＨＶＰＥ法により成長したものである。
図２及び図３（ａ）に示すように、ＨＶＰＥ法により形成されたＡｌＮ層の表面には、大きな凹凸が生じている。例えば、図３（ａ）原子間力顕微鏡像において逆三角形の印で示された地点間の垂直方向の距離（高低差）は、地点Ｐ１と地点Ｐ１′との間で１６３．９７ｎｍ、地点Ｐ２と地点Ｐ２′との間で１３０．７７ｎｍとなっている。
このように、ｉ型ＡｌＮバッファ層１２は、凹凸の大きな表面を有している。
ｉ型ＡｌＮバッファ層１２上には、図１に示すように、例えば厚さ０．１μｍ以下、具体的には例えば厚さ２０〜５０ｎｍ、アンドープのｉ型ＡｌＮ層１４が形成されている。ｉ型ＡｌＮバッファ層１２表面の大きな凹凸のために、比較的薄いｉ型ＡｌＮ層１４の表面にも大きな凹凸が生じている。ＨＶＰＥ法により形成されたｉ型ＡｌＮバッファ層１２に対して、ｉ型ＡｌＮ層１４は、後述するように、例えばＭＯＣＶＤ法により形成されたものである。
こうして、ｎ型導電性ＳｉＣ基板１０上に、ｉ型ＡｌＮバッファ層１２とｉ型ＡｌＮ層１４とからなるバッファ層１５が形成されている。
ｉ型ＡｌＮ層１４上には、例えば厚さ０．５μｍ、遷移金属元素であるＦｅが不純物として添加されたＧａＮバッファ層１６が形成されている。ＧａＮバッファ層１６には、例えば１×１０１８〜１×１０２０／ｃｍ３の濃度でＦｅが添加されている。ＧａＮバッファ層１６は、比較的厚く形成され、凹凸の大きな表面を有するｉ型ＡｌＮバッファ層１２上に形成されていても、その表面はほぼ平坦になっている。
ＧａＮバッファ層１６上には、例えば厚さ１〜２μｍ、アンドープのｉ型ＧａＮ層１８が形成されている。なお、ｉ型ＧａＮ層１８は、ＧａＮバッファ層１６とは異なり、Ｆｅは添加されていない。
ｉ型ＧａＮ層１８上には、例えば厚さ２０〜３０ｎｍのｎ型ＡｌＧａＮ層２０が形成されている。
ｉ型ＧａＮ層１８は電子走行層として機能し、ｎ型ＡｌＧａＮ層２０は電子供給層として機能する。ｉ型ＧａＮ層１８のｎ型ＡｌＧａＮ層２０との界面近傍には、２次元電子ガス層２２が形成される。なお、ｉ型ＧａＮ層１８に生じる２次元電子ガスが、ＧａＮバッファ層１６に添加されたＦｅの影響を受けないようにするため、ｉ型ＧａＮ層１８の厚さは、少なくとも０．５μｍ以上であることが望ましい。
ｎ型ＡｌＧａＮ層２０上には、例えば厚さ３〜８ｎｍのｎ型ＧａＮキャップ層２４が形成されている。
ｎ型ＧａＮキャップ層２４上には、ソース電極２６及びドレイン電極２８がオーミック接合されている。ソース電極２６及びドレイン電極２８は、Ｔｉ膜とＡｌ膜とが順次積層されてなるＴｉ／Ａｌ膜により構成されている。
ソース電極２６とドレイン電極２８との間のｎ型ＧａＮキャップ層２４上には、表面保護膜としてシリコン窒化膜（ＳｉＮ膜）３０が形成されている。ＳｉＮ膜３０には、ｎ型ＧａＮキャップ層２４に達する開口部３２が形成されている。ｎ型ＧａＮキャップ層２４上には、開口部３２を介して、ゲート電極３４がショットキー接合されている。ゲート電極３４は、Ｎｉ膜とＡｕ膜とが順次積層されてなるＮｉ／Ａｕ膜により構成されている。
こうして、電子走行層として機能するｉ型ＧａＮ層１８と、電子供給層として機能するｎ型ＡｌＧａＮ層２０とを有するＧａＮ−ＨＥＭＴが構成されている。
なお、隣接するＧａＮ−ＨＥＭＴ素子間は、ｎ型ＧａＮキャップ層２４及びｎ型ＡｌＧａＮ層２０を貫いてｉ型ＧａＮ層１８に達する素子間分離領域（図示せず）により分離されている。素子間分離領域は、ｎ型ＧａＮキャップ層２４及びｎ型ＡｌＧａＮ層２０を貫いてｉ型ＧａＮ層１８に達する溝内に埋め込まれた絶縁膜により構成されている。
本実施形態による化合物半導体装置は、凹凸の大きな表面を有するｉ型ＡｌＮバッファ層１２上、ｉ型ＧａＮ層１８下に形成され、遷移金属元素であるＦｅが添加されたＧａＮバッファ層１６を有することに主たる特徴がある。
上述のように、図１５に示すＧａＮ−ＨＥＭＴでは、ｉ型ＧａＮ層１０８を成長する際にＳｉ等のドナー不純物がｉ型ＧａＮ層１０８中に取り込まれ、ｉ型ＧａＮ層１０８の下部に低抵抗層１０８が形成されていた。この低抵抗層１０８のために、図１５に示すＧａＮ−ＨＥＭＴでは、オフ状態電流が大きく、また、素子間分離抵抗が低抵抗である等、良好なデバイス特性を得ることができなかった。
これに対し、本実施形態による化合物半導体装置では、ＧａＮバッファ層１６に添加された遷移金属元素であるＦｅが、ＧａＮバッファ層１６を成長する際にＧａＮバッファ層１６中に取り込まれたＳｉ等のドナー不純物を不活性化する。このため、ＧａＮバッファ層１６におけるキャリア濃度が低減される。これにより、凹凸の大きな表面を有するｉ型ＡｌＮバッファ層１２上にＧａＮバッファ層１６が形成されていても、ＧａＮバッファ層１６に低抵抗層が形成されるのを回避することができる。
また、ＧａＮバッファ層１６は、比較的厚く形成され、凹凸の大きな表面を有するｉ型ＡｌＮバッファ層１２上に形成されていても、その表面はほぼ平坦になっている。電子走行層として機能するｉ型ＧａＮ層１８は、このように表面がほぼ平坦なＧａＮバッファ層１６上に形成されているため、ｉ型ＧａＮ層１８に低抵抗層が形成されるのも回避することができる。
したがって、本実施形態によれば、半絶縁性ＳｉＣ基板と比較して安価な導電性ＳｉＣ基板１０を用いた場合において、デバイス特性に優れたＧａＮ−ＨＥＭＴを実現することができる。
図４は、本実施形態による化合物半導体装置の三端子電流電圧特性を示すグラフである。
三端子電流電圧特性の測定では、ソースをグラウンドに接続し、ゲート電圧を＋２Ｖから−３Ｖまで１Ｖステップで設定したときのドレイン電圧とドレイン電流を測定している。グラフの横軸はドレイン・ソース間電圧、縦軸はドレイン電流を示している。グラフにおける電流電圧曲線は、同一ドレイン・ソース間電圧においてドレイン電流が大きい順に、それぞれゲート電圧が２Ｖ、１Ｖ、０Ｖ、−１Ｖ、−２Ｖ、−３Ｖの場合について得られたものである。
図４に示すグラフから明らかなように、本実施形態による化合物半導体装置では、ゲート電圧が−１Ｖ以下の場合において、ドレイン電流がほぼゼロになっている。この結果から、本実施形態による化合物半導体装置は、オフ状態電流が十分に低減されており、優れたオフ性能を有することが分かる。
また、図５は、本実施形態による化合物半導体装置の素子間分離抵抗の評価に用いた電流電圧特性を示すグラフである。この電流電圧特性の測定では、素子間分離領域により分離された隣接する２つのＨＥＭＴについて、一方のＨＥＭＴのドレインと他方のＨＥＭＴのソースとの間に電圧を印加し、これらの間に流れる電流を測定した。グラフの横軸は電圧を示し、縦軸は電流を示している。
図５に示すグラフから分かるように、本実施形態では、素子間分離領域により分離された隣接する２つのＨＥＭＴにおいて、一方のＨＥＭＴのドレインと他方のＨＥＭＴのソースとの間に流れる電流が、１．０×１０−６Ａ以下にまで低減されている。この値は、図１７に示すＦｅが添加されたＧａＮ層を形成しない場合の約１／１０００以下である。この結果から、本実施形態では、十分に高抵抗な素子間分離抵抗が得られていることが分かる。
このように、本実施形態による化合物半導体装置では、ＧａＮバッファ層１６及びｉ型ＧａＮ層１８に低抵抗層が形成されるのを回避することができる。これにより、オフ状態電流を十分に低減するとともに、十分に高抵抗な素子間分離抵抗を得ることができる。
なお、ＨＶＰＥ法により形成したｉ型ＡｌＮバッファ層１２の表面には、図３に示すように、高低差が例えば１３０ｎｍに及ぶ凹凸が生じている。したがって、ｉ型ＡｌＮバッファ層１２による凹凸を平坦化し、低抵抗層が形成されるのを確実に回避するためには、Ｆｅが添加されたＧａＮバッファ層１６の厚さは、０．２μｍ以上であることが望ましい。
また、ＧａＮバッファ層１６に添加するＦｅの濃度は、ＧａＮバッファ層１６中に含まれるドナー不純物よりも高濃度であることが望ましい。Ｆｅの濃度は、例えば、１．０×１０１８〜１．０×１０２０／ｃｍ３とする。
また、ｎ型導電性ＳｉＣ基板１０とｉ型ＧａＮ層１８との間に絶縁体層として形成されるバッファ層１５（ｉ型ＡｌＮバッファ層１２及びｉ型ＡｌＮ層１４）の平均厚さは、１０μｍ以上、より好ましくは１５μｍ以上であることが望ましい。このような平均厚さでバッファ層１５を形成することにより、導電性ＳｉＣ基板を用いたＧａＮ−ＨＥＭＴ電力増幅器において十分なゲインを得ることができる。
図６は、ＧａＮ−ＨＥＭＴ電力増幅器のゲインとバッファ層１５の厚さとの関係を示すグラフである。図６に示すグラフは、半絶縁性ＳｉＣ基板を用いたＧａＮ−ＨＥＭＴから抽出したデバイスパラメータに、基板に起因する寄生要素を加えた等価回路についてシミュレーションを行うことにより得られたものである。シミュレーションでは、ｎ型導電性ＳｉＣ基板の抵抗が０．０５Ωｃｍの場合について、ｎ型導電性ＳｉＣ基板と活性領域との間に形成されるバッファ層の厚さの変化に対するゲインの変化を求めた。グラフの横軸はバッファ層の厚さを示し、縦軸はゲインを示している。
図６に示すグラフから、バッファ層の厚さが１０μｍ以上、より好ましくは１５μｍ以上になると、バッファ層の厚さが薄い場合にゲインの低下を招く寄生成分を無視することが可能となり、十分なゲインを得ることができることが分かる。
ところで、非特許文献１、３においては、ＧａＮ−ＨＥＭＴの高耐圧化等を目的として、Ｆｅが添加されたＧａＮ層を電子走行層として用いたＧａＮ−ＨＥＭＴの構成が開示されている。しかしながら、これら非特許文献１、３に開示された従来の構成のように、電子走行層として機能するＧａＮ層にまでＦｅが添加されていると、Ｆｅによって過渡応答が引き起こされることになる。
Ｆｅが添加されたＧａＮ層を電子走行層として用いた従来のＧａＮ−ＨＥＭＴの過渡応答について図７を用いて説明する。
図７（ａ）乃至図７（ｄ）は、それぞれドレイン電圧ＶＤ、ゲート電圧ＶＧ、Ｆｅが添加されたＧａＮ層を電子走行層として用いた場合のドレイン電流ＩＤ（Ｆｅ：ＧａＮ）、理想的なドレイン電流ＩＤ（ｉｄｅａｌ）を示すタイムチャートである。
図７（ａ）に示すように一定のドレイン電圧ＶＤを印加し、図７（ｂ）に示すように矩形パルス状のゲート電圧ＶＧを印加すると、理想的なドレイン電流ＩＤ（ｉｄｅａｌ）は、図７（ｄ）に示すように、矩形パルス状のゲート電圧ＶＧに応じた矩形パルス状の波形になる。
しかしながら、Ｆｅが添加されたＧａＮ層を電子走行層とした場合には、ＧａＮ層においてＦｅと電子との間に相互作用が生じる。この結果、矩形状パルスのゲート電圧ＶＧに対して、ドレイン電流ＩＤ（Ｆｅ：ＧａＮ）は、図７（ｃ）に示すように、時間とともに減少していく波形となる。このように、Ｆｅが添加されたＧａＮ層を電子走行層とした場合には、Ｆｅにより過渡応答が引き起こされ、ドレイン電流ＩＤ（Ｆｅ：ＧａＮ）が時間とともに減少していくことになる。
これに対して、本実施形態による化合物半導体装置では、Ｆｅが添加されたＧａＮバッファ層１６上に、電子走行層として機能するｉ型ＧａＮ層１８が形成されている。このｉ型ＧａＮ層１８にＦｅは添加されていない。また、ｉ型ＧａＮ層１８の厚さは、少なくとも０．５μｍ以上に設定する。これにより、ｉ型ＧａＮ層１８に生じる２次元電子ガスが、ＧａＮバッファ層１６に添加されたＦｅの影響を受けないようにする。したがって、本実施形態による化合物半導体装置では、Ｆｅが添加されたＧａＮ層を電子走行層として用いた従来の構成のような過渡応答を回避することができ、ドレイン電流が時間とともに減少するのを防止することができる。
次に、本実施形態による化合物半導体装置の製造方法について図８乃至図１２を用いて説明する。
まず、単結晶のｎ型導電性ＳｉＣ基板１０上に、例えばＨＶＰＥ法により、例えば厚さ２５μｍのｉ型ＡｌＮバッファ層１２を成長する（図８（ａ））。ｉ型ＡｌＮバッファ層１２の成長条件は、例えば、原料ガスとしてトリメチルアルミニウムガス、アンモニアガス、及びＨＣｌガスを用い、成長圧力を常圧とし、成長速度を１００μｍ／ｈとする。
次いで、ｉ型ＡｌＮバッファ層１２上に、減圧式ＭＯＣＶＤ法により、例えば厚さ２０〜５０ｎｍの比較的薄いｉ型ＡｌＮ層１４、Ｆｅが添加された例えば厚さ０．５μｍのＧａＮバッファ層１６、例えば厚さ１〜２μｍのｉ型ＧａＮ層１８、例えば厚さ２０〜３０ｎｍのｎ型ＡｌＧａＮ層２０、及び例えば厚さ３〜８ｎｍのｎ型ＧａＮキャップ層２４を順次成長する（図８（ｂ）、図９（ａ））。
減圧式ＭＯＣＶＤ法によるこれら化合物半導体層の成長条件は、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスを用い、成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭとする。また、成長圧力は５０〜３００Ｔｏｒｒ、成長温度は１０００〜１２００℃とする。
また、Ｆｅが添加されたＧａＮバッファ層１６を成長する際には、他の原料ガスともにフェロセン等のＦｅを含む有機金属原料を供給し、ＧａＮバッファ層１６にＦｅを例えば１×１０１８〜１×１０２０／ｃｍ３の濃度で添加する。
また、ｎ型ＡｌＧａＮ層２０、ｎ型ＧａＮキャップ層２４を成長する際には、他の原料ガスとともに希釈ＳｉＨ４を数ｃｃｍで供給し、ｎ型ＡｌＧａＮ層２０、ｎ型ＧａＮキャップ層２４に不純物としてＳｉをキャリア濃度１×１０１８〜５×１０１８／ｃｍ３で添加する。これにより、ＧａＮ−ＨＥＭＴの電気的特性を制御する。
次いで、フォトリソグラフィ及びエッチングにより、ｎ型ＧａＮキャップ層２４及びｎ型ＡｌＧａＮ層２０を貫いてｉ型ＧａＮ層１８に達する溝３６を形成する。続いて、プラズマＣＶＤ法により、この溝３６内に絶縁膜を埋め込むことにより、絶縁膜よりなる素子間分離領域３８を形成する（図９（ｂ））。なお、素子間分離領域は、イオン注入法により形成してもよい。
次いで、ｎ型ＧａＮキャップ層２４上に、フォトリソグラフィにより、ソース電極２６及びドレイン電極２８の形成予定領域を露出し、他の領域を覆うフォトレジスト膜（図示せず）を形成する。
次いで、全面に、例えば蒸着法により、例えば膜厚２０ｎｍのＴｉ膜と、例えば膜厚２００ｎｍのＡｌ膜とを順次堆積し、Ｔｉ／Ａｌ膜を形成する。
次いで、フォトレジスト膜とともに、フォトレジスト膜上のＴｉ／Ａｌ膜を除去する。
こうして、リフトオフ法により、Ｔｉ／Ａｕ膜よりなるソース電極２６及びドレイン電極２８を形成する（図１０（ａ））。
次いで、全面に、例えばプラズマＣＶＤ法により、ＳｉＮ膜３０を堆積する。
次いで、ＳｉＮ膜３０上に、フォトリソグラフィにより、開口部３２の形成予定領域を露出し、他の領域を覆うフォトレジスト膜４０を形成する（図１１（ａ））。
次いで、フォトレジスト膜４０をマスクとして、ＳｉＮ膜３０をエッチングすることにより、ＳｉＮ膜３０に、ｎ型ＧａＮキャップ層２４に達する開口部３２を形成する（図１１（ｂ））。
開口部３２を形成した後、フォトレジスト膜４０を除去する。
次いで、開口部３２が形成されたＳｉＮ膜３０上に、フォトリソグラフィにより、開口部３２を含むゲート電極３４の形成予定領域を露出し、他の領域を覆うフォトレジスト膜４２を形成する。
次いで、全面に、例えば蒸着法により、例えば厚さ１０ｎｍのＮｉ膜と、例えば厚さ３００ｎｍのＡｕ膜とを堆積し、Ｎｉ／Ａｕ膜３４を形成する（図１２（ａ））。
次いで、フォトレジスト膜４２とともに、フォトレジスト膜４２上のＮｉ／Ａｕ膜３４を除去する。
こうして、リフトオフ法により、Ｎｉ／Ａｕ膜よりなるゲート電極３４を形成する（図１２（ｂ））。
こうして、本実施形態による化合物半導体装置が製造される。
このように、本実施形態によれば、凹凸の大きな表面を有するｉ型ＡｌＮバッファ層１２を形成した後、ｉ型ＧａＮ層１８を形成する前に、ｉ型ＡｌＮバッファ層１２上に、遷移金属元素であるＦｅを添加したＧａＮバッファ層１６を形成するので、ＧａＮバッファ層１６及びｉ型ＧａＮ層１８に低抵抗層が形成されるのを回避することができる。したがって、本実施形態によれば、半絶縁性ＳｉＣ基板と比較して安価な導電性ＳｉＣ基板１０を用いた場合において、デバイス特性に優れたＧａＮ−ＨＥＭＴを実現することができる。
［第２実施形態］
本発明の第２実施形態による化合物半導体装置及びその製造方法について図１３及び図１４を用いて説明する。図１３は本実施形態による化合物半導体装置の構造を示す断面図、図１４は本実施形態による化合物半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による化合物半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
まず、本実施形態による化合物半導体装置の構造について図１４を用いて説明する。
本実施形態による化合物半導体装置の基本的構成は、第１実施形態による化合物半導体装置とほぼ同様である。本実施形態による化合物半導体装置は、Ｆｅが添加されたＧａＮバッファ層１６に代えて、Ｆｅが添加されたＡｌｘＧａ１−ｘＮバッファ層４４が形成されている点で、第１実施形態による化合物半導体装置と異なっている。
図１４に示すように、単結晶のｎ型導電性ＳｉＣ基板１０上には、第１実施形態による化合物半導体装置と同様に、例えば厚さ２５μｍのｉ型ＡｌＮバッファ層１２と例えば厚さ２０〜５０ｎｍのｉ型ＡｌＮ層１４とからなるバッファ層１５が形成されている。
ｉ型ＡｌＮ層１４上には、例えば厚さ０．３μｍ、遷移金属元素であるＦｅが不純物として添加されたＡｌｘＧａ１−ｘＮバッファ層４４が形成されている。ＡｌｘＧａ１−ｘＮバッファ層４４には、例えば１×１０１８〜１×１０２０／ｃｍ３の濃度でＦｅが添加されている。ＡｌｘＧａ１−ｘＮバッファ層４４のＡｌ組成ｘは、０＜ｘ＜１を満たす値であればよいが、０．１以下の小さな値であることが好ましい。これは、Ａｌ組成が大きくなるほどＡｌＧａＮの結晶品質の制御が困難になるためである。ＡｌｘＧａ１−ｘＮバッファ層４４は、比較的厚く形成され、凹凸の大きな表面を有するｉ型ＡｌＮバッファ層１２上に形成されていても、その表面はほぼ平坦になっている。
ＡｌｘＧａ１−ｘＮバッファ層４４上には、例えば厚さ１〜２μｍ、アンドープのｉ型ＧａＮ層１８が形成されている。ｉ型ＧａＮ層１８の厚さは、少なくとも０．５μｍ以上であればよい。ｉ型ＧａＮ層１８は、ＡｌｘＧａ１−ｘＮバッファ層４４とは異なり、Ｆｅは添加されていない。
ｉ型ＧａＮ層１８上には、例えば厚さ２０〜３０ｎｍのｎ型ＡｌＧａＮ層２０が形成されている。
ｉ型ＧａＮ層１８は電子走行層として機能し、ｎ型ＡｌＧａＮ層２０は電子供給層として機能する。ｉ型ＧａＮ層１８のｎ型ＡｌＧａＮ層２０との界面近傍には、２次元電子ガス層２２が形成される。
ｎ型ＡｌＧａＮ層２０上には、例えば厚さ３〜８ｎｍのｎ型ＧａＮキャップ層２４が形成されている。
ｎ型ＧａＮキャップ層２４上には、第１実施形態による化合物半導体装置と同様に、ゲート電極３４、ソース電極２６及びドレイン電極２８、並びにＳｉＮ膜３０が形成されている。
こうして、電子走行層として機能するｉ型ＧａＮ層１８と、電子供給層として機能するｎ型ＡｌＧａＮ層２０とを有するＧａＮ−ＨＥＭＴが構成されている。
本実施形態による化合物半導体装置は、凹凸の大きな表面を有するｉ型ＡｌＮバッファ層１２上、ｉ型ＧａＮ層１８下に形成され、遷移金属元素であるＦｅが添加されたＡｌｘＧａ１−ｘＮバッファ層４４を有することに主たる特徴がある。
このように、本実施形態による化合物半導体装置では、ＡｌｘＧａ１−ｘＮバッファ層４４にＦｅが添加されているので、第１実施形態による化合物半導体装置と同様に、ＡｌｘＧａ１−ｘＮバッファ層４４及びｉ型ＧａＮ層１８に低抵抗層が形成されるのを回避することができる。これにより、オフ状態電流を十分に低減するとともに、十分に高抵抗な素子間分離抵抗を得ることができる。
次に、本実施形態による化合物半導体装置の製造方法について図１４を用いて説明する。
まず、第１実施形態による化合物半導体装置の製造方法と同様に、単結晶のｎ型導電性ＳｉＣ基板１０上に、例えばＨＶＰＥ法により、例えば厚さ２５μｍのｉ型ＡｌＮバッファ層１２を成長する（図１４（ａ））。
次いで、ｉ型ＡｌＮバッファ層１２上に、減圧式ＭＯＣＶＤ法により、例えば厚さ２０〜５０ｎｍの比較的薄いｉ型ＡｌＮ層１４、Ｆｅが添加された例えば厚さ０．３μｍのＡｌｘＧａ１−ｘＮバッファ層４４、例えば厚さ１〜２μｍのｉ型ＧａＮ層１８、例えば厚さ２０〜３０ｎｍのｎ型ＡｌＧａＮ層２０、及び例えば厚さ３〜８ｎｍのｎ型ＧａＮキャップ層２４を順次成長する（図１４（ｂ）、図１４（ｃ））。
減圧式ＭＯＣＶＤ法によるこれら化合物半導体層の成長条件は、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスを用い、成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭとする。また、成長圧力は５０〜３００Ｔｏｒｒ、成長温度は１０００〜１２００℃とする。
また、Ｆｅが添加されたＡｌｘＧａ１−ｘＮバッファ層４４を成長する際には、他の原料ガスともにフェロセン等のＦｅを含む有機金属原料を供給し、ＡｌｘＧａ１−ｘＮバッファ層４４にＦｅを例えば１×１０１８〜１×１０２０／ｃｍ３の濃度で添加する。
また、ｎ型ＡｌＧａＮ層２０、ｎ型ＧａＮキャップ層２４を成長する際には、他の原料ガスとともに希釈ＳｉＨ４を数ｃｃｍで供給し、ｎ型ＡｌＧａＮ層２０、ｎ型ＧａＮキャップ層２４に不純物としてＳｉをキャリア濃度１×１０１８〜５×１０１８／ｃｍ３で添加する。これにより、ＧａＮ−ＨＥＭＴの電気的特性を制御する。
ｎ型ＧａＮキャップ層２４を成長した後の工程は、第１実施形態による化合物半導体装置の製造方法と同様なので説明を省略する。
このように、本実施形態によれば、凹凸の大きな表面を有するｉ型ＡｌＮバッファ層１２を形成した後、ｉ型ＧａＮ層１８を形成する前に、ｉ型ＡｌＮバッファ層１２上に、遷移金属元素であるＦｅが添加されたＡｌｘＧａ１−ｘＮバッファ層４４を形成するので、ＡｌｘＧａ１−ｘＮバッファ層４４及びｉ型ＧａＮ層１８に低抵抗層が形成されるのを回避することができる。したがって、本実施形態によれば、半絶縁性ＳｉＣ基板と比較して安価な導電性ＳｉＣ基板１０を用いた場合において、デバイス特性に優れたＧａＮ−ＨＥＭＴを実現することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、導電性ＳｉＣ基板１０上に、キャリア走行層としてのｉ型ＧａＮ層１８を含む化合物半導体層を形成する場合について説明したが、本発明は、導電性ＳｉＣ基板上に、ＧａＮ系のキャリア走行層を含む化合物半導体層を形成する場合に広く適用することができる。例えば、キャリア走行層としてＩｎＧａＮ層を形成する場合についても、本発明を適用することができる。
また、上記実施形態では、キャリア供給層としてｎ型ＡｌＧａＮ層２０を形成する場合について説明したが、キャリア供給層は、ｎ型ＡｌＧａＮ層に限定されるものではない。キャリア供給層として、i型のＡｌＧａＮ層やＩｎＡｌＮ層、ＡｌＩｎＧａＮ層を形成してもよい。
また、上記実施形態では、キャップ層としてｎ型ＧａＮ層２４を形成する場合について説明したが、キャップ層は、ｎ型ＧａＮ層に限定されるものではない。キャップ層はなくてもよく、i型のＧａＮ層、i型のＡｌＧａＮ層を形成してもよい。
また、上記実施形態では、ＧａＮバッファ層１６、ＡｌｘＧａ１−ｘＮバッファ層４４に、遷移金属元素としてＦｅを添加する場合について説明したが、ＧａＮバッファ層１６、ＡｌｘＧａ１−ｘＮバッファ層４４に添加する遷移金属元素はＦｅに限定されるものではない。Ｆｅのほか、ＧａＮバッファ層１６、ＡｌｘＧａ１−ｘＮバッファ層４４に種々の遷移金属元素を添加することによっても、Ｆｅを添加した場合と同様に低抵抗層の形成を回避することができる。遷移金属元素としては、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、及びＣｏからなる群から選ばれる少なくとも１種の金属元素を添加すればよい。また、遷移金属元素として、Ｓｃ、Ｔｉ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、及びＡｇからなる群から選ばれる少なくとも１種の金属元素を添加してもよい。
また、上記実施形態では、導電性ＳｉＣ基板とｉ型ＧａＮ層１８との間に形成する遷移金属元素が添加されたバッファ層として、ＧａＮバッファ層１６、ＡｌｘＧａ１−ｘＮバッファ層４４を形成する場合について説明したが、遷移金属元素が添加されたバッファ層は、Ａｌ組成ｘが０≦ｘ≦１であるＡｌｘＧａ１−ｘＮ層に遷移金属元素を添加したものであればよい。
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１）
導電性ＳｉＣ基板上に形成されたバッファ層と、
前記バッファ層上に形成され、ドナー不純物を不活性化してキャリア濃度を低減するキャリア濃度低減用不純物が添加され、Ａｌ組成ｘが０≦ｘ≦１であるＡｌｘＧａ１−ｘＮ層と、
前記ＡｌｘＧａ１−ｘＮ層上に形成されたＧａＮ系のキャリア走行層と、
前記キャリア走行層上に形成されたキャリア供給層と、
前記キャリア供給層上に形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記キャリア供給層上に形成されたゲート電極と
を有することを特徴とする化合物半導体装置。
（付記２）
付記１記載の化合物半導体装置において、
前記バッファ層は、ＡｌＮ層である
ことを特徴とする化合物半導体装置。
（付記３）
付記１又は２記載の化合物半導体装置において、
前記キャリア走行層は、ＧａＮ層又はＩｎＧａＮ層である
ことを特徴とする化合物半導体装置。
（付記４）
付記１乃至３のいずれかに記載の化合物半導体装置において、
前記キャリア濃度低減用不純物は、遷移金属元素である
ことを特徴とする化合物半導体装置。
（付記５）
付記４記載の化合物半導体装置において、
前記遷移金属元素は、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、及びＣｏからなる群から選ばれる少なくとも１種の金属元素である
ことを特徴とする化合物半導体装置。
（付記６）
付記４記載の化合物半導体装置において、
前記遷移金属元素は、Ｓｃ、Ｔｉ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、及びＡｇからなる群から選ばれる少なくとも１種の金属元素である
ことを特徴とする化合物半導体装置。
（付記７）
付記１乃至６のいずれかに記載の化合物半導体装置において、
前記キャリア走行層は、前記キャリア濃度低減用不純物が添加されていない
ことを特徴とする化合物半導体装置。
（付記８）
付記１乃至７のいずれかに記載の化合物半導体装置において、
前記キャリア走行層の厚さは、０．５μｍ以上である
ことを特徴とする化合物半導体装置。
（付記９）
請求項１乃至８のいずれかに記載の化合物半導体装置において、
前記ＡｌｘＧａ１−ｘＮ層の厚さは、０．２μｍ以上である
ことを特徴とする化合物半導体装置。
（付記１０）
請求項１乃至９のいずれかに記載の化合物半導体装置において、
前記バッファ層の平均厚さは、１０μｍ以上である
ことを特徴とする化合物半導体装置。
（付記１１）
付記１０記載の化合物半導体装置において、
前記バッファ層の平均厚さは、１５μｍ以上である
ことを特徴とする化合物半導体装置。
（付記１２）
導電性ＳｉＣ基板上に、バッファ層を形成する工程と、
前記バッファ層上に、ドナー不純物を不活性化してキャリア濃度を低減するキャリア濃度低減用不純物が添加され、Ａｌ組成ｘが０≦ｘ≦１であるＡｌｘＧａ１−ｘＮ層を形成する工程と、
前記ＡｌｘＧａ１−ｘＮ層上に、ＧａＮ系のキャリア走行層を形成する工程と、
前記キャリア走行層上に、キャリア供給層を形成する工程と、
前記キャリア供給層上に、ソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間の前記キャリア供給層上に、ゲート電極を形成する工程と
を有することを特徴とする化合物半導体装置の製造方法。
（付記１３）
付記１２記載の化合物半導体装置の製造方法において、
前記バッファ層は、ＡｌＮ層である
ことを特徴とする化合物半導体装置の製造方法。
（付記１４）
付記１３記載の化合物半導体装置の製造方法において、
前記バッファ層を形成する工程では、ハイドライド気相成長法により前記ＡｌＮ層を成長する
ことを特徴とする化合物半導体装置の製造方法。
（付記１５）
付記１２乃至１４のいずれかに記載の化合物半導体装置の製造方法において、
前記ＡｌｘＧａ１−ｘＮ層を形成する工程では、有機金属気相成長法により前記ＡｌｘＧａ１−ｘＮ層を成長する
ことを特徴とする化合物半導体装置の製造方法。
（付記１６）
付記１２乃至１５のいずれかに記載の化合物半導体装置の製造方法において、
前記キャリア走行層は、ＧａＮ層又はＩｎＧａＮ層である
ことを特徴とする化合物半導体装置の製造方法。
（付記１７）
付記１２乃至１６のいずれかに記載の化合物半導体装置の製造方法において、
前記キャリア濃度低減用不純物は、遷移金属元素である
ことを特徴とする化合物半導体装置の製造方法。
（付記１８）
付記１７記載の化合物半導体装置の製造方法において、
前記遷移金属元素は、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、及びＣｏからなる群から選ばれる少なくとも１種の金属元素である
ことを特徴とする化合物半導体装置の製造方法。
（付記１９）
付記１７記載の化合物半導体装置の製造方法において、
前記遷移金属元素は、Ｓｃ、Ｔｉ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、及びＡｇからなる群から選ばれる少なくとも１種の金属元素である
ことを特徴とする化合物半導体装置の製造方法。
（付記２０）
付記１２乃至１９のいずれかに記載の化合物半導体装置の製造方法において、
前記キャリア走行層を形成する工程では、前記キャリア濃度低減用不純物が添加されていない前記キャリア走行層を形成する
ことを特徴とする化合物半導体装置の製造方法。
本発明の第１実施形態による化合物半導体装置の構造を示す断面図である。 ＨＶＰＥ法により形成されたＡｌＮ層の表面を観察した結果を示す図（その１）である。 ＨＶＰＥ法により形成されたＡｌＮ層の表面を観察した結果を示す図（その２）である。 本発明の第１実施形態による化合物半導体装置のデバイス特性を示すグラフ（その１）である。 本発明の第１実施形態による化合物半導体装置のデバイス特性を示すグラフ（その２）である。 ＧａＮ−ＨＥＭＴのゲインとＡｌＮバッファ層の厚さとの関係を示すグラフである。 Ｆｅが添加されたＧａＮ層を電子走行層とするＧａＮ−ＨＥＭＴにおける過渡応答を説明するタイムチャートである。 本発明の第１実施形態による化合物半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による化合物半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による化合物半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による化合物半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第１実施形態による化合物半導体装置の製造方法を示す工程断面図（その５）である。 本発明の第２実施形態による化合物半導体装置の構造を示す断面図である。 本発明の第２実施形態による化合物半導体装置の製造方法を示す工程断面図である。 ＡｌＮバッファ層上に単にＧａＮ層が形成されたＧａＮ−ＨＥＭＴの構造を示す断面図である。 図１５に示すＧａＮ−ＨＥＭＴのデバイス特性を示すグラフ（その１）である。 図１５に示すＧａＮ−ＨＥＭＴのデバイス特性を示すグラフ（その２）である。 図１５に示すＧａＮ−ＨＥＭＴのデバイス特性を説明する断面図である。
符号の説明
１０…ｎ型導電性ＳｉＣ基板
１２…ｉ型ＡｌＮバッファ層
１４…ｉ型ＡｌＮ層
１５…バッファ層
１６…ＧａＮバッファ層
１８…ｉ型ＧａＮ層
２０…ｎ型ＡｌＧａＮ層
２２…２次元電子ガス層
２４…ｎ型ＧａＮキャップ層
２６…ソース電極
２８…ドレイン電極
３０…ＳｉＮ膜
３２…開口部
３４…ゲート電極
３６…溝
３８…素子間分離領域
４０…フォトレジスト膜
４２…フォトレジスト膜
４４…ＡｌｘＧａ１−ｘＮバッファ層
１００…ｎ型導電性ＳｉＣ基板
１０２…ｉ型ＡｌＮバッファ層
１０４…ｉ型ＡｌＮ層
１０５…バッファ層
１０６…ｉ型ＧａＮ層
１０８…低抵抗層
１１０…ｎ型ＡｌＧａＮ層
１１２…２次元電子ガス層
１１４…ｎ型ＧａＮキャップ層
１１６…ソース電極
１１８…ドレイン電極
１２０…ＳｉＮ膜
１２２…開口部
１２４…ゲート電極
１２６…溝
１２８…絶縁膜

Claims (10)

  1. 導電性ＳｉＣ基板上に形成されたバッファ層と、
    前記バッファ層上に形成され、ドナー不純物を不活性化してキャリア濃度を低減するキャリア濃度低減用不純物が添加され、Ａｌ組成ｘが０≦ｘ≦１であるＡｌｘＧａ１−ｘＮ層と、
    前記ＡｌｘＧａ１−ｘＮ層上に形成されたＧａＮ系のキャリア走行層と、
    前記キャリア走行層上に形成されたキャリア供給層と、
    前記キャリア供給層上に形成されたソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の前記キャリア供給層上に形成されたゲート電極と
    を有することを特徴とする化合物半導体装置。
  2. 請求項１記載の化合物半導体装置において、
    前記バッファ層は、ＡｌＮ層である
    ことを特徴とする化合物半導体装置。
  3. 請求項１又は２記載の化合物半導体装置において、
    前記キャリア濃度低減用不純物は、遷移金属元素である
    ことを特徴とする化合物半導体装置。
  4. 請求項３記載の化合物半導体装置において、
    前記遷移金属元素は、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、及びＣｏからなる群から選ばれる少なくとも１種の金属元素である
    ことを特徴とする化合物半導体装置。
  5. 請求項１乃至４のいずれか１項に記載の化合物半導体装置において、
    前記キャリア走行層は、前記キャリア濃度低減用不純物が添加されていない
    ことを特徴とする化合物半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の化合物半導体装置において、
    前記キャリア走行層の厚さは、０．５μｍ以上である
    ことを特徴とする化合物半導体装置。
  7. 請求項１乃至６のいずれか１項に記載の化合物半導体装置において、
    前記ＡｌｘＧａ１−ｘＮ層の厚さは、０．２μｍ以上である
    ことを特徴とする化合物半導体装置。
  8. 導電性ＳｉＣ基板上に、バッファ層を形成する工程と、
    前記バッファ層上に、ドナー不純物を不活性化してキャリア濃度を低減するキャリア濃度低減用不純物が添加され、Ａｌ組成ｘが０≦ｘ≦１であるＡｌｘＧａ１−ｘＮ層を形成する工程と、
    前記ＡｌｘＧａ１−ｘＮ層上に、ＧａＮ系のキャリア走行層を形成する工程と、
    前記キャリア走行層上に、キャリア供給層を形成する工程と、
    前記キャリア供給層上に、ソース電極及びドレイン電極を形成する工程と、
    前記ソース電極と前記ドレイン電極との間の前記キャリア供給層上に、ゲート電極を形成する工程と
    を有することを特徴とする化合物半導体装置の製造方法。
  9. 請求項８記載の化合物半導体装置の製造方法において、
    前記バッファ層は、ＡｌＮ層である
    ことを特徴とする化合物半導体装置の製造方法。
  10. 請求項９記載の化合物半導体装置の製造方法において、
    前記バッファ層を形成する工程では、ハイドライド気相成長法により前記ＡｌＮ層を成長する
    ことを特徴とする化合物半導体装置の製造方法。
JP2007038905A 2007-02-20 2007-02-20 化合物半導体装置 Expired - Fee Related JP4531071B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007038905A JP4531071B2 (ja) 2007-02-20 2007-02-20 化合物半導体装置
US12/034,273 US8426892B2 (en) 2007-02-20 2008-02-20 Compound semiconductor device and method of manufacturing the same
US13/796,665 US8896022B2 (en) 2007-02-20 2013-03-12 Method of manufacturing compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038905A JP4531071B2 (ja) 2007-02-20 2007-02-20 化合物半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010090507A Division JP5343910B2 (ja) 2010-04-09 2010-04-09 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008205146A true JP2008205146A (ja) 2008-09-04
JP4531071B2 JP4531071B2 (ja) 2010-08-25

Family

ID=39705869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038905A Expired - Fee Related JP4531071B2 (ja) 2007-02-20 2007-02-20 化合物半導体装置

Country Status (2)

Country Link
US (2) US8426892B2 (ja)
JP (1) JP4531071B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238752A (ja) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2011204891A (ja) * 2010-03-25 2011-10-13 Panasonic Corp トランジスタ及びその製造方法
JP2012049463A (ja) * 2010-08-30 2012-03-08 Advanced Power Device Research Association 窒化物系化合物半導体および窒化物系化合物半導体素子
US8294181B2 (en) 2009-02-04 2012-10-23 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
JP2013229499A (ja) * 2012-04-26 2013-11-07 Rohm Co Ltd 窒化物半導体装置およびその製造方法
JP2014011167A (ja) * 2012-06-27 2014-01-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体装置およびその製造方法
WO2015155932A1 (ja) * 2014-04-09 2015-10-15 サンケン電気株式会社 半導体基板及び半導体素子
WO2015159481A1 (ja) * 2014-04-18 2015-10-22 サンケン電気株式会社 半導体基板及び半導体素子
JP2015225956A (ja) * 2014-05-28 2015-12-14 三菱電機株式会社 半導体素子の製造方法
US9299800B2 (en) 2010-10-06 2016-03-29 Samsun Electronics Co., Ltd. Methods of manufacturing high electron mobility transistors
JP2016127110A (ja) * 2014-12-26 2016-07-11 富士通株式会社 化合物半導体装置及びその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP5544713B2 (ja) * 2008-12-26 2014-07-09 富士通株式会社 化合物半導体装置及びその製造方法
TWI556468B (zh) * 2009-09-07 2016-11-01 Panasonic Corp Nitride semiconductor multilayer structure and manufacturing method thereof, nitride semiconductor light emitting element
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5707767B2 (ja) * 2010-07-29 2015-04-30 住友電気工業株式会社 半導体装置
JP5810518B2 (ja) 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5829152B2 (ja) * 2012-03-08 2015-12-09 株式会社サイオクス 窒化ガリウムテンプレート基板の製造方法及び窒化ガリウムテンプレート基板
US9263255B2 (en) * 2012-03-19 2016-02-16 Seoul Viosys Co., Ltd. Method for separating epitaxial layers from growth substrates, and semiconductor device using same
JP2013206976A (ja) 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
CN103545407B (zh) * 2012-07-10 2016-07-06 华夏光股份有限公司 防止漏电流结构及其制造方法
US9608085B2 (en) * 2012-10-01 2017-03-28 Cree, Inc. Predisposed high electron mobility transistor
US9425276B2 (en) 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
JP6152700B2 (ja) * 2013-05-23 2017-06-28 住友電気工業株式会社 半導体装置の製造方法
US9620598B2 (en) * 2014-08-05 2017-04-11 Semiconductor Components Industries, Llc Electronic device including a channel layer including gallium nitride
US10468406B2 (en) * 2014-10-08 2019-11-05 Northrop Grumman Systems Corporation Integrated enhancement mode and depletion mode device structure and method of making the same
US9530846B2 (en) * 2015-03-31 2016-12-27 Coorstek Kk Nitride semiconductor substrate
JP6547581B2 (ja) 2015-10-22 2019-07-24 三菱電機株式会社 半導体装置
CN105789296B (zh) * 2015-12-29 2019-01-25 中国电子科技集团公司第五十五研究所 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
US10283597B2 (en) * 2016-11-10 2019-05-07 The United States Of America, As Represented By The Secretary Of The Navy Scandium-containing III-N etch-stop layers for selective etching of III-nitrides and related materials
JP6760556B2 (ja) * 2016-11-30 2020-09-23 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
JP2018101701A (ja) * 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
CN106601790A (zh) * 2016-12-29 2017-04-26 中国科学院半导体研究所 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法
US10936756B2 (en) 2017-01-20 2021-03-02 Northrop Grumman Systems Corporation Methodology for forming a resistive element in a superconducting structure
WO2020230317A1 (ja) * 2019-05-16 2020-11-19 日本電信電話株式会社 半導体積層構造
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
CN113270358B (zh) * 2021-07-15 2021-09-14 苏州浪潮智能科技有限公司 一种制作GaN芯片的方法及GaN芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204778A (ja) * 1998-01-20 1999-07-30 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
WO2004066393A1 (ja) * 2003-01-17 2004-08-05 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
JP2006147663A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2006269862A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
WO2006110204A2 (en) * 2005-04-11 2006-10-19 Cree, Inc. Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
US6579359B1 (en) * 1999-06-02 2003-06-17 Technologies And Devices International, Inc. Method of crystal growth and resulted structures
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
JP4154558B2 (ja) * 2000-09-01 2008-09-24 日本電気株式会社 半導体装置
JP3428962B2 (ja) * 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
JP3946969B2 (ja) * 2001-05-31 2007-07-18 日本碍子株式会社 電界効果トランジスタ、及びヘテロ接合型バイポーラトランジスタ
US6613143B1 (en) * 2001-07-06 2003-09-02 Technologies And Devices International, Inc. Method for fabricating bulk GaN single crystals
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
US6616757B1 (en) * 2001-07-06 2003-09-09 Technologies And Devices International, Inc. Method for achieving low defect density GaN single crystal boules
WO2003015174A2 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US7208393B2 (en) * 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
JP5159023B2 (ja) 2002-12-27 2013-03-06 モーメンティブ・パフォーマンス・マテリアルズ・インク 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
JP4179539B2 (ja) * 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
US7135715B2 (en) * 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US8035113B2 (en) * 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
JP2006032524A (ja) 2004-07-14 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
JP2006278857A (ja) 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
US7226850B2 (en) * 2005-05-19 2007-06-05 Raytheon Company Gallium nitride high electron mobility transistor structure
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204778A (ja) * 1998-01-20 1999-07-30 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
WO2004066393A1 (ja) * 2003-01-17 2004-08-05 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
JP2006147663A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2006269862A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
WO2006110204A2 (en) * 2005-04-11 2006-10-19 Cree, Inc. Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294181B2 (en) 2009-02-04 2012-10-23 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
US8507329B2 (en) 2009-02-04 2013-08-13 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
JP2010238752A (ja) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2011204891A (ja) * 2010-03-25 2011-10-13 Panasonic Corp トランジスタ及びその製造方法
JP2012049463A (ja) * 2010-08-30 2012-03-08 Advanced Power Device Research Association 窒化物系化合物半導体および窒化物系化合物半導体素子
US9299800B2 (en) 2010-10-06 2016-03-29 Samsun Electronics Co., Ltd. Methods of manufacturing high electron mobility transistors
JP2013229499A (ja) * 2012-04-26 2013-11-07 Rohm Co Ltd 窒化物半導体装置およびその製造方法
JP2014011167A (ja) * 2012-06-27 2014-01-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体装置およびその製造方法
WO2015155932A1 (ja) * 2014-04-09 2015-10-15 サンケン電気株式会社 半導体基板及び半導体素子
JP2015201574A (ja) * 2014-04-09 2015-11-12 サンケン電気株式会社 半導体基板及び半導体素子
WO2015159481A1 (ja) * 2014-04-18 2015-10-22 サンケン電気株式会社 半導体基板及び半導体素子
JP2015207624A (ja) * 2014-04-18 2015-11-19 サンケン電気株式会社 半導体基板及び半導体素子
KR20160141756A (ko) * 2014-04-18 2016-12-09 산켄덴키 가부시키가이샤 반도체 기판 및 반도체 소자
US9876101B2 (en) 2014-04-18 2018-01-23 Sanken Electric Co., Ltd. Semiconductor substrate and semiconductor device
KR102121097B1 (ko) * 2014-04-18 2020-06-09 산켄덴키 가부시키가이샤 반도체 기판 및 반도체 소자
JP2015225956A (ja) * 2014-05-28 2015-12-14 三菱電機株式会社 半導体素子の製造方法
JP2016127110A (ja) * 2014-12-26 2016-07-11 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8896022B2 (en) 2014-11-25
US20130210203A1 (en) 2013-08-15
JP4531071B2 (ja) 2010-08-25
US20080197359A1 (en) 2008-08-21
US8426892B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
JP4531071B2 (ja) 化合物半導体装置
JP5343910B2 (ja) 化合物半導体装置の製造方法
JP4744109B2 (ja) 半導体装置とその製造方法
JP6174874B2 (ja) 半導体装置
JP5114947B2 (ja) 窒化物半導体装置とその製造方法
US8390091B2 (en) Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
US8716756B2 (en) Semiconductor device
JP5810293B2 (ja) 窒化物半導体装置
US20090189191A1 (en) Semiconductor device
JP5825017B2 (ja) 化合物半導体装置及びその製造方法
US8330187B2 (en) GaN-based field effect transistor
JP2013004967A (ja) エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2006279032A (ja) 半導体装置及びその製造方法
CN115188808A (zh) 外延ⅲ族氮化物中的掺杂阻挡层
JP4474292B2 (ja) 半導体装置
JP2012094688A (ja) 半導体装置およびその製造方法
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2009026975A (ja) 半導体装置
JP5640325B2 (ja) 化合物半導体装置
US8975641B1 (en) Transistor having an ohmic contact by gradient layer and method of making the same
JP2008053436A (ja) 半導体素子
US20120241759A1 (en) Nitride semiconductor device and electronic device
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
JP2010177416A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100608

R150 Certificate of patent or registration of utility model

Ref document number: 4531071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees