JP2008205071A - 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 - Google Patents

Abstract

【課題】半導体ベアチップＩＣを内蔵する電子部品内蔵基板の層間接続を簡易かつ高信頼性化を図る。
【解決手段】本発明の電子部品内蔵基板は、第２導電性パターン６の上面に第２絶縁層４に内蔵する電子部品５の実装後の高さより低い金属塊２７を実装し、第２絶縁層４を貫通し、金属塊２７と第３導電性パターン７とを第２めっき膜９により電気的に接続するビアホール８とを備える。電子部品５の実装後の高さより低い金属塊２７を用いることで、第２絶縁層４の高さを電子部品５の高さに起因した厚みにすることができると共に、ビアホール８の深さを浅くすることができるので、金属塊２７と第３導電性パターン７との第２めっき膜による接続を確実に行うことができる。
【選択図】図１

Description

本発明は、多層基板内に電子部品が埋設された電子部品内蔵基板とこれを用いた電子機器、およびその製造方法に関するものである。

電子機器の小型化・軽量化に伴い、プリント配線板の高密度化や実装部品の小型化に対する要求が厳しくなっている。プリント配線板においては、配線ルールの縮小により配線板表面と平行な方向について高密度化が図られている。更に、ビルドアップ工法を採用して配線を積層させ、任意の層間にビアホールを形成することにより、配線板表面に垂直な方向で高密度化も可能となった。

一方、半導体パッケージとしては、従来パッケージの外周に多ピン化されたリードを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装デバイス（ＳＭＤ； Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）が用いられることが多かった。近年、半導体パッケージを更に小型化するため、半導体素子の能動面を基板に向けたフリップ・チップ実装により、チップ・サイズ・パッケージ（ＣＳＰ）化が図られている。フリップ・チップ実装によれば半導体素子をベアチップのままリードを用いずに、バンプと呼ばれる電極端子を介して基板にダイレクトに実装される。上記のフリップ・チップ実装によれば、ベアチップ半導体の実装が可能な領域は基板表面であり、実装密度は基板サイズの制限を受けるため、実装密度をさらに飛躍的に向上させることは困難である。そこで、半導体素子を基板の内部に実装して実装密度を上げ、電子機器を小型化する手段が提案されている。

以下、従来の電子部品内蔵基板について、図８を用いて説明する。図８は、従来の電子部品内蔵基板の断面図である。

図８において、従来の電子部品内蔵基板は基材からなる第１絶縁層１０１とこの第１絶縁層１０１の上に設けられた絶縁樹脂層からなる第２絶縁層１０２とを有し、第１絶縁層１０１の上面の第１導電性パターン１０６上にはベアチップＩＣからなる電子部品１０３が実装されると共に、第２の絶縁層１０２内に埋め込まれている。第１導電性パターン１０６と電子部品１０３との接続は、電子部品１０３に形成されたバンプ１０４を介して行われている。また、第１絶縁層１０１の他の上面には第２導電性パターン１０８が形成されている。そして、第２絶縁層１０２の上層には接着層１０９を介して、所定のパターンを有する第３導電性パターン１１０が形成されており、第２導電性パターン１０８上部の第２絶縁層１０２、接着層１０９および第３導電性パターン１１０にはビアホール１１５が形成され、ビアホール１１５内には導電層１１６が形成されている。

なお、この技術の先行技術文献情報としては、例えば、特許文献１が知られている。

また、ビアホール１１５を用いない方法として、第２導電性パターン１０８上に、電子部品１０３の実装後の高さより大きな高さを有するバンプ（図示せず）を第２絶縁層１０２から頂点部が露出した状態で形成し、第２絶縁層１０２上には第３導電性パターン１１０を形成して、第３導電性パターン１１０とバンプ（図示せず）を電気的に接続する方法が提案されている。

なお、この技術の先行技術文献情報としては、例えば、特許文献２、特許文献３が知られている。

また、別の方法としては、電子部品１０３の実装後の高さより大きな高さを有するバンプ（図示せず）上に第３絶縁層（図示せず）を接続した後、第１絶縁層１０１と第３絶縁層（図示せず）間に第２絶縁層１０２を形成する工法が提案されている。

なお、この技術の先行技術文献情報としては、例えば、特許文献４が知られている。
特開２００１−７７５３６号公報 特許第３５００９９５号公報 特開２００１−７４７２号公報 特開２００１−１４４２４４号公報

このような従来の電子部品内蔵基板において、第２絶縁層１０２を貫通するビアホール１１５により第２導電性パターン１０８と第３導電性パターン１１０を電気的に接続するのであるが、第２絶縁層１０２は電子部品１０３を内蔵するため厚みが厚く、そのためビアホール１１５も深い穴となる。従って、この深穴であるビアホール１１５内にめっき膜を形成することは非常に困難で、量産性に乏しいという問題点を有していた。

また、深いビアホール１１５を避けるために、ビアホール１１５の代わりにバンプ１２４（図示せず）を用いて第２導電性パターン１０８と第３導電性パターン１１０を接続する場合、バンプ１２４の高さが電子部品１０３の実装後の高さより低くなると、バンプ１２４と第３導電性パターン１１０とが電気的に導通することができなくなるので、バンプ１２４の高さを電子部品１０３の実装後の高さより高く設定する必要がある。ただし、バンプ１２４の高さが高くなりすぎると、今度は第２絶縁層１０２の厚みが厚くなり、完成後の電子部品内蔵基板の総厚が厚くなってしまう。更に、第２絶縁層１０２を薄くするためには研磨工程が必要となるため、量産性を悪化させるだけでなく、研磨により内蔵している電子部品１０３へダメージを与えてしまうという問題点を有していた。

本発明はこのような問題を解決したもので、簡易かつ接続信頼性の高い電子部品内蔵基板とこれを用いた電子機器、およびその製造方法を提供することを目的としたものである。

上記目的を達成するために本発明は、第１絶縁層と、この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンおよび第２導電性パターンと、前記第１導電性パターンおよび前記第２導電性パターンの上面に形成された第２金属からなる第１めっき膜と、前記第２導電性パターン上の前記第１めっき膜を介して前記第２導電性パターンと電気的に接続するように設けられた金属塊と、前記第１導電性パターンに前記第１めっき膜およびバンプを介して接続される電子部品と、前記金属塊と前記電子部品を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、前記第２絶縁層を貫通し、前記金属塊と前記第３導電性パターンとを第２めっき膜により電気的に接続するビアホールとを備えた電子部品内蔵基板としたものであり、金属塊の存在により加工するビアホールの深さが浅くなり、第２めっき膜により金属塊と第３導電性パターンを確実に接続することができるという作用を有する。

請求項２に記載の発明は、前記第２めっき膜は、第１金属からなる請求項１に記載の電子部品内蔵基板としたものであり、第２めっき膜を第１金属からなる第３導電性パターンと同一材料で構成できるため信頼性の高いめっき膜形成を行うことができるという作用を有する。

請求項３に記載の発明は、前記第１金属はＣｕであり、前記第２金属はＡｕである請求項１に記載の電子部品内蔵基板としたものであり、安価で信頼性の高いＣｕを用いて第１〜第３導電性パターンを形成することができると共に、第２金属にＡｕを用いることで電子部品と第１導電性パターンの接続について高信頼性を確保することができるという作用を有する。

請求項４に記載の発明は、前記第２めっき膜は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つからなる請求項１に記載の電子部品内蔵基板としたものであり、金属塊および第３導電性パターンとの良好な接続が可能となるという作用を有する。

請求項５に記載の発明は、前記バンプが少なくともＡｕまたはＳｎまたはＡｇにより構成されている請求項１に記載の電子部品内蔵基板としたものであり、Ａｕ線によるスタッドバンプ、めっきによるＡｕまたははんだバンプ、導電性ペーストによるＡｇバンプ等簡易な方法で形成可能なバンプを用いて、電子部品と第１導電性パターン間の信頼性の高い接続を実現することができるという作用を有する。

請求項６に記載の発明は、前記金属塊は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つを含む請求項１に記載の電子部品内蔵基板としたものであり、第２導電性パターン上に容易に実装することが可能であると共に、第２めっき膜と容易に電気的に接続することが可能であるという作用を有する。

請求項７に記載の発明は、前記金属塊の高さは前記電子部品の高さと前記バンプの高さの和より低い請求項１に記載の電子部品内蔵基板としたものであり、第２絶縁層に内蔵する電子部品の高さに応じて第２絶縁層の厚さを設定することができるので、必要以上に第２絶縁層を厚くすることが無く、金属塊が存在することで、浅いビアホールを形成することができるので、ビアホール内に安定した第２めっき膜を形成することができるという作用を有する。

請求項８に記載の発明は、前記金属塊は、はんだにより前記第２導電性パターン上に固定されている請求項１に記載の電子部品内蔵基板としたものであり、簡易な方法で所望の位置に金属塊を実装することができるという作用を有する。

請求項９に記載の発明は、前記はんだにはＰｂが含有されていない請求項７に記載の電子部品内蔵基板としたものであり、金属塊を容易に実装することが可能であると共に、環境負荷物質を含まない部品内蔵基板を作製することができるという作用を有する。

請求項１０に記載の発明は、前記金属塊は、導電性接着剤により前記第２導電性パターン上に固定されている請求項１に記載の電子部品内蔵基板としたものであり、簡易な方法で所望の位置に金属塊を実装することができるという作用を有する。

請求項１１に記載の発明は、前記金属塊が略球形である請求項１に記載の電子部品内蔵基板としたものであり、金属塊を球形とすることで、第２導電性パターン上へ容易に実装することができるという作用を有する。

請求項１２に記載の発明は、前記第２導電性パターンの外周を囲むようにレジスト膜が形成されている請求項１に記載の電子部品内蔵基板としたものであり、金属塊を第２導電性パターン上に実装する際にはんだや導電性接着剤が不要に拡がることを防止することができるという作用を有する。

請求項１３に記載の発明は、第１絶縁層と、この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンおよび第２導電性パターンと、前記第１導電性パターンおよび前記第２導電性パターンの上面に形成された第２金属からなる第１めっき膜と、前記第２導電性パターン上の前記第１めっき膜を介して前記第２導電性パターンと電気的に接続するように設けられた金属塊と、前記第１導電性パターンに前記第１めっき膜およびバンプを介して接続される電子部品と、前記金属塊と前記電子部品を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、前記第２絶縁層を貫通し、前記金属塊と前記第３導電性パターンとを第２めっき膜により電気的に接続するビアホールとを備えた電子部品内蔵基板を有する受信装置としたものであり、超小型受信装置を実現することができるという作用を有する。

請求項１４に記載の発明は、第１絶縁層と、この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンおよび第２導電性パターンと、前記第１導電性パターンおよび前記第２導電性パターンの上面に形成された第２金属からなる第１めっき膜と、前記第２導電性パターン上の前記第１めっき膜を介して前記第２導電性パターンと電気的に接続するように設けられた金属塊と、前記第１導電性パターンに前記第１めっき膜およびバンプを介して接続される電子部品と、前記金属塊と前記電子部品を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、前記第２絶縁層を貫通し、前記金属塊と前記第３導電性パターンとを第２めっき膜により電気的に接続するビアホールとを備えた電子部品内蔵基板を有する電子機器としたものであり、超小型電子機器を実現することができるという作用を有する。

請求項１５に記載の発明は、上面に第１金属からなる第１導電性パターンおよび第２導電性パターンを有し、第１導電性パターンおよび第２導電性パターン上には第２金属からなる第１めっき膜が形成された第１絶縁層の前記第１導電性パターンの上面の前記第１めっき膜上にバンプを介して電子部品を実装する工程と、前記第２導電性パターンの上面の前記第１めっき膜上に金属塊を実装する工程と、前記第１絶縁層上に前記電子部品および前記金属塊を覆うように第２絶縁層を積層する工程と、前記第２絶縁層上に前記第１金属からなる金属箔を積層する工程と、積層された前記第１絶縁層と前記第２絶縁層と前記金属箔を加熱しながら加圧して一体化する工程と、前記金属箔の所定の位置に穴加工を行い前記第２絶縁層を露出させる工程と、前記第２絶縁層を加工して前記金属塊を露出させる工程と、第２めっき膜により前記金属塊と前記金属箔を電気的に接続する工程と、前記金属箔を加工して第３導電性パターンを形成する工程を備えた電子部品内蔵基板の製造方法としたものであり、金属塊の存在により加工するビアホールの深さが浅くなり、第２めっき膜により金属塊と第３導電性パターンを確実に接続することができるという作用を有する。

請求項１６に記載の発明は、上面に第１金属からなる第１導電性パターンおよび第２導電性パターンを有し、第１導電性パターンおよび第２導電性パターン上には第２金属からなる第１めっき膜が形成された第１絶縁層の前記第１導電性パターンの上面の前記第１めっき膜上にバンプを介して電子部品を実装する工程と、前記第２導電性パターンの上面の前記第１めっき膜上に金属塊を実装する工程と、前記第１絶縁層上に前記電子部品および前記金属塊を覆うように第２絶縁層を積層する工程と、積層された前記第１絶縁層と前記第２絶縁層を加熱しながら加圧して一体化する工程と、前記第２絶縁層を加工して前記金属塊を露出させる工程と、第２めっき膜により前記第２絶縁層の上面に第３導電性パターンを形成すると共に前記金属塊と電気的に接続する工程を備えた電子部品内蔵基板の製造方法としたものであり、金属塊の存在により加工するビアホールの深さが浅くなり、第２めっき膜により金属塊と第３導電性パターンを確実に接続することができるという作用を有する。

請求項１７に記載の発明は、前記第２めっき膜は、第１金属からなる請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、第２めっき膜を第１金属からなる第３導電性パターンと同一材料で構成できるため信頼性の高いめっき膜形成を行うことができるという作用を有する。

請求項１８に記載の発明は、前記第１金属はＣｕであり、前記第２金属はＡｕである請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、安価で信頼性の高いＣｕを用いて第１〜第３導電性パターンを形成することができると共に、第２金属にＡｕを用いることで電子部品と第１導電性パターンの接続について高信頼性を確保することができるという作用を有する。

請求項１９に記載の発明は、前記第２めっき膜は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つからなる請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、金属塊および第３導電性パターンとの良好な接続が可能となるという作用を有する。

請求項２０に記載の発明は、前記バンプが少なくともＡｕまたはＳｎまたはＡｇにより構成されている請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、Ａｕ線によるスタッドバンプ、めっきによるＡｕまたははんだバンプ、導電性ペーストによるＡｇバンプ等簡易な方法で形成可能なバンプを用いて、電子部品と第１導電性パターン間の信頼性の高い接続を実現することができるという作用を有する。

請求項２１に記載の発明は、前記第２絶縁層は少なくとも１枚以上の織布または不織布に熱硬化性樹脂を含浸させたプリプレグからなる請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、第１絶縁層と略同一材料を用いることで信頼性の高い電子部品内蔵基板を実現することができるという作用を有する。

請求項２２に記載の発明は、前記積層前の前記第２絶縁層に前記電子部品より大きな空隙と前記金属塊と略同等以上空隙を形成し、前記積層時に前記電子部品と前記金属塊をそれぞれ対応する前記空隙内に配置する請求項１５または請求項１６または請求項２１に記載の電子部品内蔵基板の製造方法としたものであり、積層された前記第１絶縁層と前記第２絶縁層を加熱しながら加圧して一体化する工程において、電子部品および金属塊への不要な荷重を防止することができるという作用を有する。

請求項２３に記載の発明は、前記積層前の前記第２絶縁層に前記電子部品および前記金属塊をすべて囲むことが可能な１つの空隙を形成し、前記積層前に前記電子部品と前記金属塊のすべてを前記空隙内に配置する請求項１５または請求項１６または請求項２１に記載の電子部品内蔵基板の製造方法としたものであり、単純な空隙でありながら、積層された前記第１絶縁層と前記第２絶縁層を加熱しながら加圧して一体化する工程において、電子部品および金属塊への不要な荷重を一度に防止することができるという作用を有する。

請求項２４に記載の発明は、前記金属塊を露出させる工程はレーザ加工またはドリル加工にて行う請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、簡易な方法により高度な位置精度で第２導電性パターンを露出させることができるという作用を有する。

請求項２５に記載の発明は、前記金属塊は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つを含む請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、第２導電性パターン上に容易に実装することが可能であると共に、第２めっき膜と容易に電気的に接続することが可能であるという作用を有する。

請求項２６に記載の発明は、前記金属塊の高さは前記電子部品の高さと前記バンプの高さの和より低い請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、第２絶縁層に内蔵する電子部品の高さに応じて第２絶縁層の厚さを設定することができるので、必要以上に第２絶縁層を厚くすることが無く、金属塊が存在することで、浅いビアホールを形成することができるので、ビアホール内に安定した第２めっき膜を形成することができるという作用を有する。

請求項２７に記載の発明は、前記金属塊は、はんだにより前記第２導電性パターン上に固定されている請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、簡易な方法で所望の位置に金属塊を実装することができるという作用を有する。

請求項２８に記載の発明は、前記はんだにはＰｂが含有されていない請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、金属塊を容易に実装することが可能であると共に、環境負荷物質を含まない部品内蔵基板を作製することができるという作用を有する。

請求項２９に記載の発明は、前記金属塊は、導電性接着剤により前記第２導電性パターン上に固定されている請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、簡易な方法で所望の位置に金属塊を実装することができるという作用を有する。

請求項３０に記載の発明は、前記金属塊が略球形である請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、金属塊を球形とすることで、第２導電性パターン上へ容易に実装することができるという作用を有する。

請求項３１に記載の発明は、前記第２導電性パターンの外周を囲むようにレジスト膜が形成されている請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、金属塊を第２導電性パターン上に実装する際にはんだや導電性接着剤が不要に拡がることを防止することができるという作用を有する。

請求項３２に記載の発明は、前記第３導電性パターンは前記第２絶縁層の上面の全面に前記第２めっき膜を形成した後所望の形状にパターニングされる請求項１６に記載の電子部品内蔵基板の製造方法としたものであり、簡易なビルドアップ工法により電子部品内蔵基板を製造することができるという作用を有する。

電子部品とバンプの合計高さより低い金属塊を第２導電性パターン上に実装することにより、第２絶縁層の厚みを電子部品の高さを基準に設定することができるので、不必要に第２絶縁層の厚みを厚くすることがなく、しかも金属塊の存在により加工するビアホールの深さが浅くなり、第２めっき膜により金属塊と第３導電性パターンを確実に接続することができるものである。

（実施の形態１）
以下に、本発明の電子部品内蔵基板およびその製造方法の実施の形態について、図面を参照して説明する。図１は本発明の実施の形態１による電子部品内蔵基板の断面図である。

図１において、実施の形態１の電子部品内蔵基板は、第１絶縁層１と、この第１絶縁層１の上に設けられた第２絶縁層４とを備える。第１絶縁層１の上面には第１導電性パターン２及び第２導電性パターン６が設けられている。この第１絶縁層１は、熱硬化性樹脂を主成分とする多層配線基板である。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂またはＢＴレジン（ビスマレイミド・トリアジン樹脂）を用いることができる。エポキシ樹脂は耐熱性が高いために特に好ましい。第１導電性パターン２や第２導電性パターン６は電気導電性を有する物質から成り、例えば、Ｃｕ箔や導電性樹脂組成物から成る。本発明においてはＣｕ箔を用いている。また、第１絶縁層１に含まれるインナービア１３は、例えば、Ｃｕめっきによる金属材料や、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物などの熱硬化性の導電性物質から成る。導電性物質中の金属粒子としては、Ａｕ、ＡｇまたはＣｕなどを用いることができる。Ａｕ、ＡｇまたはＣｕは導電性が高いために好ましく、Ｃｕは導電性が高くマイグレーションも少なく、また、低コストであるため特に好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂を用いることができる。エポキシ樹脂は耐熱性が高いために特に好ましい。

また、第１絶縁層１の上面にある第１導電性パターン２上に第１めっき膜３を形成している。第１めっき膜３としては、例えば、下地金属に無電解めっき法によるＮｉめっきを行い、Ｎｉめっき上に同じく無電解めっき法によるＡｕめっき膜を形成している。なお、めっき膜形成方法については、上述した方法に限らず種々の方法によって実現することが可能であるが、後にバンプ１０を介して電子部品５を実装した際の接続安定性を考慮して、最表層にはＡｕめっき膜が形成されていることが重要である。

この第１めっき膜３が形成された第１導電性パターン２上にバンプ１０が形成された半導体ベアチップＩＣからなる電子部品５がフリップ・チップ実装されている。バンプ１０の材料としては、Ａｕ線によるスタッドバンプ、めっきによるＡｕまたははんだバンプ、導電性ペーストによるＡｇバンプ等簡易な方法で形成可能なバンプを用いることができる。なお上述した方法に限らず種々の方法でバンプ１０を形成しても良い。

半導体ベアチップＩＣからなる電子部品５のフリップ・チップ実装方法については、実装時に補助材料を用いないＡｕ−Ａｕ直接接続方式やはんだバンプによるはんだ接続方式を用いることができるが、上記した方法に限らず半導体ベアチップＩＣをフェイスダウンで実装するフリップ・チップ実装方式であるなら何れの方法も使用可能である。

第２導電性パターン６上には導電性を有する実装材料２６により金属塊２７が実装されている。実装材料２６としては、はんだや導電性接着剤を用いることができる。はんだとしては、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｚｎ系、Ａｕ−Ｚｎ系などの材料が使用可能であるが、これらの材料に限らず金属塊２７を実装できる材料であるなら何れの材料も使用可能である。ただし、このはんだは、環境汚染物質であるＰｂを含有しないもしくはほとんど含有しないＰｂフリーはんだであることが重要である。また、導電性接着剤としては、Ａｕ、ＡｇまたはＣｕなどの金属粒子とエポキシ樹脂、フェノール樹脂、シアネート樹脂などの熱硬化性樹脂とを混合した材料を使用することができる。その中でもＡｇとエポキシ樹脂の組み合わせは、導電性が高いと共に耐熱性が高いため特に好ましい。金属塊２７としては、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕなどの金属材料を単一または複数組み合わせた材料として用いることができ、Ｃｕを用いることは導電性が高く、また低コストであり、更に、後に形成する第２めっき膜９との密着性及び導電性を考えた場合特に好ましい。

また、前記金属塊の高さは前記電子部品の高さと前記バンプの高さの和より低く設定している。こうすることで、電子部品５および金属塊２７の実装後最も背の高い部品は電子部品５となるため、第２絶縁層４の厚さは電子部品５の高さに応じて設定することができるので、必要以上に第２絶縁層４を厚くすることが無くなる。即ち、金属塊２７が電子部品５の実装後の高さより大きい場合に、本来電子部品５を第２絶縁層４で覆いながらできるだけ第２絶縁層４部を薄くしたい構造であるにもかかわらず、電子部品５の実装後の高さより高い金属塊２７を覆うように第２絶縁層４を形成するため、第２絶縁層４部は非常に厚いものとなってしまう。そのため、第２絶縁層４を薄くするためには、第２絶縁層４を研磨して薄くする工程が必要となるが、この場合、研磨する工程が必要となる上、研磨による電子部品５への不必要な応力を与えることとなり、電子部品５の接続不良を引き起こすことになる。従って、金属塊２７を電子部品５の実装後の高さより低くすることで、第２絶縁層４を電子部品５の高さに起因した厚みとすることが可能となり、第２絶縁層４を研磨して薄くする工程が不要となると共に、研磨による電子部品５への不必要な応力を与えることがないため、電子部品５の接続不良を引き起こす要因を排除することができる。更に、金属塊２７は略球状であることが望ましい。球状とすることで金属塊２７には方向性がなくなるため取り扱いが容易になり、第２導電性パターン６上への実装を容易に行うことができる。

第２絶縁層４は織布または不織布に未硬化状態の熱硬化性樹脂を含浸させたプリプレグを加熱しながら加圧して熱硬化性樹脂を硬化させることにより形成している。プリプレグとしては、ガラスクロスに熱硬化性のエポキシ樹脂を含浸させたガラスエポキシプリプレグ、ガラスクロスに熱硬化性のビスマレイミド・トリアジン樹脂を含浸させたＢＴレジンプリプレグ、アラミド不織布に熱硬化性のエポキシ樹脂を含浸させたアラミドプリプレグ等を使用することが可能であるが、織布または不織布に熱硬化性樹脂を含浸させた構造であれば、様々な材料を使用することが可能である。また、織布または不織布に熱硬化性樹脂を含浸させたプリプレグ以外にも、二酸化珪素やアルミナ等の無機フィラーと熱硬化性樹脂との混合物を用いる事も可能である。

この第２絶縁層４上には、第３導電性パターン７を配置している。第３導電性パターン７は電気導電性を有する物質から成り、例えば、Ｃｕ箔や導電性樹脂組成物から成る。本発明においてはＣｕ箔を用いている。

そして、第３導電性パターン７、第２絶縁層４を貫通し、金属塊２７に接続されるブラインドビアホール８内の第２めっき膜９により、第３導電性パターン７と金属塊２７は電気的に接続されている。金属塊２７が存在することで、浅いビアホール８を形成することができるので、ビアホール８内に安定した第２めっき膜９を形成することができる。

第２めっき膜９はＰｄを核とした無電解Ｃｕめっきや電解Ｃｕめっきで構成される。また、第２めっき膜９は、Ｃｕめっきに限らず、その他Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕ等の材料で構成しても良い。ただし、第３導電性パターン７や金属塊２７と十分に反応することが可能なめっき材料を選択することが重要である。本実施の形態１においては、第２めっき膜９にはＣｕを使用している。

なお、第２めっき膜９を形成したブラインドビアホール８内は図１に示すように凹状のままでも良いが、凹部内を熱硬化性樹脂により充填した構造であっても良い。ただし、凹部内を熱硬化性樹脂により充填した場合には、ブラインドビアホール８上面部をＣｕめっき等のめっき膜で覆っておくことが望ましい。凹部内に充填する熱硬化性樹脂は導電性材料または絶縁性材料の何れの材料であっても使用可能であるが、電気的導通を伴う信頼性を考えた場合、導電性材料の方が望ましい。

次に本発明の電子部品内蔵基板の製造方法の実施の形態について、図面を参照して説明する。

図２は、本発明の実施の形態１による電子部品内蔵基板の製造工程断面図である。

図２（ａ）に示すように、第１絶縁層１の上面に配置した第１導電性パターン２と、第２導電性パターン６およびインナービア１３とを含む多層配線基板の第１導電性パターン２および第２導電性パターン６上にはＡｕめっきからなる第１めっき膜３を形成する。その後、電極上にバンプ１０を形成した半導体ベアチップＩＣからなる電子部品５を第１導電性パターン２上へフリップ・チップ実装する。

次に、図２（ｂ）に示すように、スクリーン印刷による厚膜印刷、ディスペンサによる材料塗布、スタンパによる材料転写などの方法により実装材料２６を第２導電性パターン６上に形成し、この実装材料２６上に金属塊２７を実装する。実装材料２６にははんだや導電性接着剤を用いることができる。はんだを用いた場合には、金属塊２７を装着後リフロー工程により金属塊２７を第２導電性パターン６上に固定する。また、導電性接着剤を用いた場合には、オーブン等を用いて導電性接着剤を硬化させ金属塊２７を第２導電性パターン６上に固定する。なお、実装材料２６にはんだを用いた場合には、実装後フラックス洗浄を十分に行うことが重要である。

次に、図２（ｃ）に示すように、電子部品５および金属塊２７を実装済みの第１絶縁層１の電子部品５および金属塊２７を実装している面に、電子部品５および金属塊２７を覆うようにプリプレグ４ａ、４ｂと金属箔１７を所望の位置に重ね合わせる。

なお、第１絶縁層１とプリプレグ４ａ、４ｂは、基板の反りや変形を防止するために、同一組成の材料であることが望ましいが、異種材料を使用する場合には、線膨張係数差の小さい材料を選択することが重要である。

また、プリプレグ４ａには、電子部品５および金属塊２７と接触しないように空間１４および空間２９が形成されている。この空間１４は、複数個の電子部品５を実装する場合（図示せず）でも、実装エリアをすべて囲むように１つの空間としている。また、空間２９は金属塊２７の１つずつに対応する空間であっても良いし、複数の金属塊２７を１つの空間２９で含むものであっても良いが、プリプレグ４ａを重ね合わせる時に、電子部品５や金属塊２７に接触しないように空間１４および空間２９を形成することが重要である。また、プリプレグ４ｂが、熱プレス後に電子部品５に接触することによって電子部品５に圧力がかからないように、プリプレグ４ａは、電子部品５の実装後の第１絶縁層１からの高さより厚く形成する必要がある。

一方、電子部品５への接触を避ける目的でプリプレグ４ａを厚くするために特別に厚い材料を作ることは、特注品であるが故の高コスト化を避けることが難しく、また量産性には不向きである。従って、プリプレグ４ａには、通常配線基板を作製する際に使用している一般的な厚み（例えば１００μｍ）のプリプレグを複数枚使用することで、所望の厚みを確保している。

また、プリプレグ４ａ、４ｂは、織布または不織布と未硬化状態の熱硬化性樹脂の混合シートや、無機フィラーと熱硬化性樹脂との混合物であるが、このプリプレグ４ａ、４ｂは加熱しながら加圧することにより、プリプレグ４ａ、４ｂから軟化した熱硬化性樹脂が流れ出し、加熱・加圧終了後には初期の厚みより必ず薄くなる。このため、この厚みの減少分を予め考慮して設計すれば、積層後でもプリプレグ４ｂが電子部品５に接触することを未然に防止することが可能である。そして更には、プリプレグ４ａを複数枚使用することにより、加熱・加圧時にプリプレグ４ａから流出する熱硬化性樹脂の量を十分に確保することができるため、複数の電子部品５が存在する場合（図示せず）にできる大きな空間１４であっても、その隙間を熱硬化性樹脂で確実に充填させることが可能となる。

なお、図２（ｃ）では空間１４、２９を形成していないプリプレグ４ｂを空間１４、２９を形成したプリプレグ４ａの上に配置しているが、すべて空間１４、２９を形成したプリプレグ４ａに置き換えることも可能である。

上述したプリプレグ４ａ、４ｂの特性により、図２（ｄ）に示すように、積層したそれぞれの構成材料をプレス機（図示せず）により加熱しながら加圧を行うことで、プリプレグ４ａ、４ｂを硬化させて第２絶縁層４とすることができる。

次に、図２（ｅ）に示すように、金属箔１７、第２絶縁層４の所望の位置に穴１８を加工して、金属塊２７を露出させる。金属箔１７の加工方法は、エッチングによるサブトラクティブ法、ＣＯ₂レーザやＹＡＧレーザによるレーザ加工、およびドリル加工等の加工方法を用いることができる。また、第２絶縁層４の加工方法は、ＣＯ₂レーザやＹＡＧレーザによるレーザ加工、またはドリル加工による加工方法を用いることができる。なお、各種加工方法により金属塊２７を露出させた後、穴１８部の洗浄（デスミア処理）を行うことは重要である。

デスミア処理完了後、図２（ｆ）に示すように、穴１８を介して金属箔１７と金属塊２７を電気的に接続するように、第２めっき膜９を形成する。第２めっき膜９は、例えばＰｄを核付けした後、無電解Ｃｕめっき膜を形成し、更にその上に電解Ｃｕめっき膜を形成して安定したＣｕめっき膜を形成する。Ｃｕめっき膜は、接続信頼性を確保するためには通常２０〜３０μｍ程度の膜厚が必要である。

なお、第２めっき膜９は上述した方法に限らず、金属塊２７に反応可能なめっき材料であるなら、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕ等様々なめっき膜を用いることが可能である。

次に、図２（ｇ）に示すように、金属箔１７を所望の形状にパターニングして第３導電性パターン７を形成し、必要に応じて、図２（ｈ）に示すように、表裏面にソルダーレジスト１２を形成し電子部品内蔵基板とする。なお、図２（ｈ）には表裏面の両面にソルダーレジスト１２を形成しているが、片面のみの形成、あるいは両面ともソルダーレジスト１２を形成しない場合もある。求められる基板形状により構造を選択することが可能である。

以下、実施の形態１に示す電子部品内蔵基板およびその製造方法の特徴について説明する。

本発明の電子部品内蔵基板においては、第１絶縁層１上の第１導電性パターン２上に半導体ベアチップＩＣからなる電子部品５を実装し、第２導電性パターン６上に金属塊２７を実装した後、第２絶縁層４に内蔵し、ブラインドビアホール８により電気的導通を行う構造となっている。電子部品５の実装方法は、機能素子面を第１導電性パターン２上に対向させて実装するフリップ・チップ実装方式を採用しており、電気的導通を安定化するためにＣｕ箔からなる第１導電性パターン２上に直接電子部品５を実装するのではなく、第１導電性パターン２上には表面が酸化されにくいＡｕめっきからなる第１めっき膜３を形成している。このＡｕめっき膜からなる第１めっき膜３の存在により、電子部品５は確実に電気的導通を取りながら第１導電性パターン２上に実装することができるのである。そして、電子部品５の実装後の高さより低い金属塊２７を第２導電性パターン６上に実装していることにより、第２絶縁層４を電子部品５の高さに起因した厚みとすることが可能となり、第２絶縁層４を研磨して薄くする工程が不要となると共に、研磨による電子部品５への不必要な応力を与えることがないため、電子部品５の接続不良を引き起こす要因を排除することができる。更に、金属塊２７の存在により、第３導電性パターン７と第２導電性パターン６を電気的に接続するビアホール８の深さを、第３導電性パターン７から金属塊２７までの浅い構造とすることができるため、ビアホール８内に安定した第２めっき膜９を形成することができるものである。

以上に示すように、本実施の形態１によれば、第２導電性パターン６上に電子部品５の実装後の高さより低い金属塊２７を形成しているので、第２絶縁層４の厚さを厚くすること無く、第２導電性パターン６と第３導電性パターン７を繋ぐビアホール８を浅い構造とすることができるため、ビアホール８内に安定した第２めっき膜９を形成することができるものである。

（実施の形態２）
以下、本発明に係る実施の形態２について図を用いて説明する。図３は本発明の実施の形態２による電子部品内蔵基板の断面図である。なお、特に説明しない限りは実施の形態１と同一の構造については、同一番号を付与して説明を省略する。

実施の形態２における実施の形態１との主な相違点は、図３に示すように、第２導電性パターン６の周囲にレジスト膜１９を形成していることである。レジスト膜１９を第２導電性パターン６の周囲に形成することで、第２導電性パターン６上に金属塊２７を実装する際に形成する実装材料２６の第２導電性パターン６外への拡がりを防止することができる。そのため、実装材料２６による隣接する第２導電性パターン６間のショート不良を防止することが可能となるものである。この時、レジスト膜１９の形状は、第２導電性パターン６の外周に外壁をつくる構造とし、レジスト膜１９は１００〜５００μｍ程度の幅であることが好ましい。なぜなら、レジスト膜１９の幅が１００μｍ以下であるような設計の場合、レジスト膜１９の形成歩留りが極端に悪くなる。また、レジスト膜１９の幅が広くなり過ぎると、第２絶縁層４と接するレジスト膜１９が大きくなるが、レジスト膜１９は一般的には撥水性の材料であるため、第２絶縁層４と殆ど接着せず、剥がれ易くなる。そのため可能な限りレジスト膜１９の幅を狭くして第２絶縁層４との接点を少なくすることが重要となる。従ってレジスト膜１９は１００〜５００μｍ程度の幅に設定しているのである。

なお、実装材料２６は実施の形態１と同様に、はんだまたは導電性接着剤を用いることができる。

（実施の形態３）
以下、本発明に係る実施の形態２について図を用いて説明する。図４は本発明の実施の形態３による電子部品内蔵基板の断面図である。なお、特に説明しない限りは実施の形態１と同一の構造については、同一番号を付与して説明を省略する。

実施の形態３における実施の形態１との主な相違点は、図４に示すように、半導体ベアチップＩＣからなる電子部品５の実装方式に、実装補助材１１として、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｈｉｃ Ｃｏｎｄｕｃｔｉｖ Ｆｉｌｍ；異方性導電フィルム）やＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ；絶縁性フィルム）を用いたＡｕバンプによる圧接接続方式または電子部品５実装後に電子部品５と第１絶縁層１の間にアンダーフィルを充填する方式を用いている。なお、上記した方法に限らず、実装補助材１１を用いて半導体ベアチップＩＣをフェイスダウンで実装するフリップ・チップ実装方式であるなら何れの方法も使用可能である。

この実装補助材１１を用いた実装方式を採用した電子部品５を第２絶縁層４に内蔵する場合、図２に示すような実施の形態１と同様にプリプレグ４ａに電子部品５より大きな空間１４を形成しているのであるが、実装補助材１１は電子部品５の周囲にはみ出して形成されており、このはみ出した実装補助材１１を囲むように実装補助材１１より大きな空間１４を形成することが重要である。この実装補助材１１より大きな空間１４の存在により、プリプレグ４ａが電子部品５に接触することによって電子部品５に圧力がかかるようなことがないようにすることができるのである。

なお、実施の形態３においても、実施の形態２と同様に第２導電性パターン６の外周部にレジスト膜１９を形成した構造としても良い。

（実施の形態４）
以下、本発明に係る実施の形態４について図を用いて説明する。図５は本発明の実施の形態４による電子部品内蔵基板の製造工程断面図である。なお、特に説明しない限りは実施の形態１と同一の構造については、同一番号を付与して説明を省略する。

実施の形態３における実施の形態１との主な相違点は、図５（ｃ）に示すように、プリプレグ４ａに電子部品５および金属塊２７すべてを囲むことが可能な１つの空間３０を形成している。このように１つの空間３０とすることにより、空間３０の加工を容易に行うことができるとともに、電子部品５と空間３０の内壁との距離が広がり、また電子部品５と空間３０の内壁との間に金属塊２７が存在するため、熱プレス時にプリプレグ４ａからの圧力が直接電子部品５に掛かることを防止することができ、電子部品５の接続信頼性を安定化することが可能となる。

（実施の形態５）
以下、本発明に係る実施の形態５について図を用いて説明する。図６は本発明の実施の形態５による電子部品内蔵基板の製造工程断面図である。なお、特に説明しない限りは実施の形態１と同一の構造については、同一番号を付与して説明を省略する。

実施の形態５における実施の形態１との主な相違点は、図６（ｃ）に示すようにプリプレグ４ｂ上に金属箔１７を用いず、第１絶縁層１上にプリプレグ４ａ、４ｂのみを積み重ねて加熱プレス（図示せず）により一体化するものである。その後、図６（ｅ）に示すように第２絶縁層４の所望の位置を加工して金属塊２７を露出させる。加工方法については実施の形態１と同様の方法により加工可能である。加工終了後、第２絶縁層４上面に第２めっき膜９を形成しながら、加工した穴１８部および金属塊２７に第２めっき膜９を形成する。

本実施の形態５では、実施の形態１と比較して金属箔１７を用いないため、穴１８を形成する際に金属箔１７の加工が必要ないため加工工程の簡素化および加工時間の短縮化が可能である。また、第２めっき膜９形成後パターニングして第３導電性パターン７を形成する際においても、金属箔１７に関する膜厚（例えば１８μｍ）がないため、第２めっき膜９の膜厚（例えば２０μｍ）のみのエッチングで第３導電性パターン７を加工することができるため、加工時間の短縮化を図ることが可能である。

（実施の形態６）
以下、本発明に係る実施の形態６について図を用いて説明する。図７は本発明の電子部品内蔵基板を用いた受信装置または電子機器の断面図である。なお、特に説明しない限りは実施の形態１と同一の構造については、同一番号を付与して説明を省略する。

本実施の形態６では、図７に示すように、実施の形態１で作製した電子部品内蔵基板を使用し、その表面にはんだ２３を用いて電子部品２４を実装することにより、受信装置または電子機器を作製している。電子部品内蔵基板を使用することで、電子部品内蔵基板を使用しない場合と比べて受信装置または電子機器を小型化することが可能となる。

本発明における電子部品内蔵基板とこれを用いた電子機器、およびその製造方法は、半導体ベアチップＩＣを基板内に内蔵した電子部品内蔵基板を簡易な工程で作製することができ、更に電子部品内蔵基板における電子部品の接続信頼性を向上させることができるので、例えば、超小型の３次元実装モジュールの製造に利用できる。

本発明の実施の形態１における電子部品内蔵基板の断面図 （ａ）から（ｈ）は、本発明の実施の形態１における電子部品内蔵基板の製造工程断面図 本発明の実施の形態２における電子部品内蔵基板の断面図 本発明の実施の形態３における電子部品内蔵基板の断面図 （ａ）から（ｈ）は、本発明の実施の形態４における電子部品内蔵基板の製造工程断面図 （ａ）から（ｈ）は、本発明の実施の形態５における電子部品内蔵基板の製造工程断面図 本発明の実施の形態６における受信装置または電子機器の断面図 従来の製造方法で製造された電子部品内蔵基板の断面図

符号の説明

１ 第１絶縁層
２ 第１導電性パターン
３ 第１めっき膜
４ 第２絶縁層
５ 電子部品
６ 第２導電性パターン
７ 第３導電性パターン
８ ビアホール
９ 第２めっき膜
１０ バンプ
１１ 実装補助材
１２ ソルダーレジスト
１３ インナービア
１９ レジスト膜
２６ 実装材料
２７ 金属塊

Claims (32)

1. 第１絶縁層と、
   この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンおよび第２導電性パターンと、
   前記第１導電性パターンおよび前記第２導電性パターンの上面に形成された第２金属からなる第１めっき膜と、
   前記第２導電性パターン上の前記第１めっき膜を介して前記第２導電性パターンと電気的に接続するように設けられた金属塊と、
   前記第１導電性パターンに前記第１めっき膜およびバンプを介して接続される電子部品と、
   前記金属塊と前記電子部品を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、
   前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、
   前記第２絶縁層を貫通し、前記金属塊と前記第３導電性パターンとを第２めっき膜により電気的に接続するビアホールとを備えた電子部品内蔵基板。
2. 前記第２めっき膜は、第１金属からなる請求項１に記載の電子部品内蔵基板。
3. 前記第１金属はＣｕであり、前記第２金属はＡｕである請求項１に記載の電子部品内蔵基板。
4. 前記第２めっき膜は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つからなる請求項１に記載の電子部品内蔵基板。
5. 前記バンプは少なくともＡｕまたはＳｎまたはＡｇからなる請求項１に記載の電子部品内蔵基板。
6. 前記金属塊は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つを含む請求項１に記載の電子部品内蔵基板。
7. 前記金属塊の高さは前記電子部品の高さと前記バンプの高さの和より低い請求項１に記載の電子部品内蔵基板。
8. 前記金属塊は、はんだにより前記第２導電性パターン上に固定された請求項１に記載の電子部品内蔵基板。
9. 前記はんだはＰｂフリーはんだである請求項７に記載の電子部品内蔵基板。
10. 前記金属塊は、導電性接着剤により前記第２導電性パターン上に固定された請求項１に記載の電子部品内蔵基板。
11. 前記金属塊が略球形である請求項１に記載の電子部品内蔵基板。
12. 前記第１絶縁層の上面に前記第２導電性パターンの外周を囲むようにレジスト膜が形成された請求項１に記載の電子部品内蔵基板。
13. 第１絶縁層と、
    この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンおよび第２導電性パターンと、
    前記第１導電性パターンおよび前記第２導電性パターンの上面に形成された第２金属からなる第１めっき膜と、
    前記第２導電性パターン上の前記第１めっき膜を介して前記第２導電性パターンと電気的に接続するように設けられた金属塊と、
    前記第１導電性パターンに前記第１めっき膜およびバンプを介して接続される電子部品と、
    前記金属塊と前記電子部品を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、
    前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、
    前記第２絶縁層を貫通し、前記金属塊と前記第３導電性パターンとを第２めっき膜により電気的に接続するビアホールとを備えた電子部品内蔵基板を有する受信装置。
14. 第１絶縁層と、
    この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンおよび第２導電性パターンと、
    前記第１導電性パターンおよび前記第２導電性パターンの上面に形成された第２金属からなる第１めっき膜と、
    前記第２導電性パターン上の前記第１めっき膜を介して前記第２導電性パターンと電気的に接続するように設けられた金属塊と、
    前記第１導電性パターンに前記第１めっき膜およびバンプを介して接続される電子部品と、
    前記金属塊と前記電子部品を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、
    前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、
    前記第２絶縁層を貫通し、前記金属塊と前記第３導電性パターンとを第２めっき膜により電気的に接続するビアホールとを備えた電子部品内蔵基板を有する電子機器。
15. 上面に第１金属からなる第１導電性パターンおよび第２導電性パターンを有し、第１導電性パターンおよび第２導電性パターン上には第２金属からなる第１めっき膜が形成された第１絶縁層の前記第１導電性パターンの上面の前記第１めっき膜上にバンプを介して電子部品を実装する工程と、
    前記第２導電性パターンの上面の前記第１めっき膜上に金属塊を実装する工程と、
    前記第１絶縁層上に前記電子部品および前記金属塊を覆うように第２絶縁層を積層する工程と、
    前記第２絶縁層上に前記第１金属からなる金属箔を積層する工程と、
    積層された前記第１絶縁層と前記第２絶縁層と前記金属箔を加熱しながら加圧して一体化する工程と、
    前記金属箔の所定の位置に穴加工を行い前記第２絶縁層を露出させる工程と、
    前記第２絶縁層を加工して前記金属塊を露出させる工程と、
    第２めっき膜により前記金属塊と前記金属箔を電気的に接続する工程と、
    前記金属箔を加工して第３導電性パターンを形成する工程とを備えた電子部品内蔵基板の製造方法。
16. 上面に第１金属からなる第１導電性パターンおよび第２導電性パターンを有し、第１導電性パターンおよび第２導電性パターン上には第２金属からなる第１めっき膜が形成された第１絶縁層の前記第１導電性パターンの上面の前記第１めっき膜上にバンプを介して電子部品を実装する工程と、
    前記第２導電性パターンの上面の前記第１めっき膜上に金属塊を実装する工程と、
    前記第１絶縁層上に前記電子部品および前記金属塊を覆うように第２絶縁層を積層する工程と、
    積層された前記第１絶縁層と前記第２絶縁層を加熱しながら加圧して一体化する工程と、
    前記第２絶縁層を加工して前記金属塊を露出させる工程と、
    第２めっき膜により前記第２絶縁層の上面に第３導電性パターンを形成すると共に前記金属塊と電気的に接続する工程とを備えた電子部品内蔵基板の製造方法。
17. 前記第２めっき膜は、第１金属からなる請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
18. 前記第１金属はＣｕであり、前記第２金属はＡｕである請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
19. 前記第２めっき膜は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つからなる請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
20. 前記バンプは少なくともＡｕまたはＳｎまたはＡｇからなる請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
21. 前記第２絶縁層は少なくとも１枚以上の織布または不織布に熱硬化性樹脂を含浸させたプリプレグからなる請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
22. 前記積層前の前記第２絶縁層に前記電子部品より大きな空隙と前記金属塊と略同等以上空隙を形成し、前記第２絶縁層の積層時に前記電子部品と前記金属塊をそれぞれ対応する前記空隙内に配置する請求項１５または請求項１６または請求項２１に記載の電子部品内蔵基板の製造方法。
23. 前記積層前の前記第２絶縁層に前記電子部品および前記金属塊をすべて囲むことが可能な１つの空隙を形成し、前記第２絶縁層の積層前に前記電子部品と前記金属塊のすべてを前記空隙内に配置する請求項１５または請求項１６または請求項２１に記載の電子部品内蔵基板の製造方法。
24. 前記金属塊を露出させる工程はレーザ加工またはドリル加工にて行う請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
25. 前記金属塊は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つを含む請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
26. 前記金属塊の高さは前記電子部品の高さと前記バンプの高さの和より低い請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
27. 前記金属塊は、はんだにより前記第２導電性パターン上に固定されている請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
28. 前記はんだはＰｂフリーはんだである請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
29. 前記金属塊は、導電性接着剤により前記第２導電性パターン上に固定された請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
30. 前記金属塊が略球形である請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
31. 前記第１絶縁層の上面に前記第２導電性パターンの外周を囲むようにレジスト膜が形成された請求項１５または請求項１６に記載の電子部品内蔵基板の製造方法。
32. 前記第３導電性パターンは前記第２絶縁層の上面の略全面に前記第２めっき膜を形成した後所望の形状にパターニングされた請求項１６に記載の電子部品内蔵基板の製造方法。

Images