JP2008205025A - 光半導体素子及びその製造方法 - Google Patents

光半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2008205025A
JP2008205025A JP2007036645A JP2007036645A JP2008205025A JP 2008205025 A JP2008205025 A JP 2008205025A JP 2007036645 A JP2007036645 A JP 2007036645A JP 2007036645 A JP2007036645 A JP 2007036645A JP 2008205025 A JP2008205025 A JP 2008205025A
Authority
JP
Japan
Prior art keywords
electrode
layer
optical semiconductor
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007036645A
Other languages
English (en)
Inventor
Hisao Sudo
久男 須藤
Takayuki Yamamoto
剛之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007036645A priority Critical patent/JP2008205025A/ja
Priority to US12/032,250 priority patent/US20080197377A1/en
Publication of JP2008205025A publication Critical patent/JP2008205025A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2213—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on polyimide or resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】リッジ形状又はメサ形状の半導体層上部のコンタクト層と電極とのコンタクト抵抗を十分に低減するとともに、高い自由度で電極材料を選択することができる光半導体素子及びその製造方法を提供する。
【解決手段】Ｎ型半導体基板１０ｎ上に形成され、リッジ形状の突出部１４を有する半導体層１２と、リッジ部１４の両側面部にリッジ部１４を埋め込むように形成された樹脂層２６と、樹脂層２６上に形成され、リッジ部１４の上面及び樹脂層２６のリッジ部１４の両側の部分の上面を露出する開口部３１が形成された絶縁膜３０と、開口部３１内に、リッジ部１４の上面を覆うように形成され、リッジ部１４の上部に電気的に接続されたＰ型電極２８ｐと、Ｐ型電極２８ｐ上及び絶縁膜３０上に形成され、Ｐ型電極２８ｐに電気的に接続されたパッド電極３２とを有している。
【選択図】 図１

Description

本発明は、光半導体素子及びその製造方法に係り、特に、リッジ形状又はメサ形状の半導体層を有する光半導体素子及びその製造方法に関する。
リッジ形状の半導体層を有するリッジ型の光半導体素子においては、ベンゾシクロブテン（ＢＣＢ）等の樹脂によりそのリッジ構造を埋め込むことが行われている（例えば特許文献１を参照）。
図１３は、従来のリッジ型の光半導体素子の構造を示す概略断面図である。
図示するように、Ｎ型半導体基板１００上に、活性層１０６を含む半導体層１０２が形成されている。
半導体層１０２はリッジ形状に加工されており、突出したリッジ部１０４が形成されている。リッジ部１０４には、活性層１０６が含まれている。また、リッジ部１０４の上部には、Ｐ型コンタクト層１０８が形成されている。
リッジ部１０４が形成された半導体層１０２上には、リッジ部１０４を覆うようにパシベーション膜１１０が形成されている。
リッジ部１０４の両側のパシベーション膜１１０が形成された半導体層１０２上には、ＢＣＢ樹脂よりなる樹脂層１１２が形成されている。こうして、リッジ部１０４が、樹脂層１１２により埋め込まれている。
樹脂層１１２及びリッジ部１０４上面のパシベーション膜１１０上には、ＳＯＧ（Spin On Glass）法によるシリコン酸化膜１１４が形成されている。
リッジ部１０４上のシリコン酸化膜１１４及びパシベーション膜１１０には、Ｐ型コンタクト層１０８に達するコンタクトホール１１６が形成されている。
コンタクトホール１１６が形成されたシリコン酸化膜１１４上には、コンタクトホール１１６を介してＰ型コンタクト層１０８に接続するＰ型電極１１８が形成されている。Ｐ型電極１１８は、最下層にＴｉ膜が用いられた積層膜により構成されている。
上記図１３に示す光半導体素子の製造工程において、コンタクトホール１１６は、レジストパターンをマスクとして用いたエッチングにより形成される。このレジストパターンは、コンタクトホール１１６の形成後、Ｏ２アッシングにより除去される。このとき、ＳＯＧ法によるシリコン酸化膜１１４が樹脂層１１２上に形成されていないと、Ｏ２アッシングにより樹脂層１１２までもが酸化され、樹脂層１１２が劣化する。この結果、樹脂層１１２上に形成されるＰ型電極１１８との密着性が低下し、電極剥がれが生じやすくなる。
そこで、ＳＯＧ法によりシリコン酸化膜１１４を樹脂層１１２上に形成しておくことにより、樹脂層１１２の酸化による劣化を防止し、電極剥がれの発生を防止することが行われている。シリコン酸化膜１１４と電極１１８との密着性は良好であるため、樹脂層１１２によりリッジ部１０４が埋め込まれた光半導体素子においても電極剥がれを防止することができる。
特開２００４−５５６８８号公報 特開２００２−１６４６２２号公報 特開２００３−３４７６７４号公報 特開２００４−２８００１８号公報
リッジ型の光半導体素子では、一般的に、リッジ部の上面の幅が数μｍと非常に狭くなっている。このため、リッジ部の上面内だけに達するコンタクトホールを形成するためには、コンタクトホールの幅を更に狭くする必要がある。しかしながら、コンタクトホールの幅が狭くなると、リッジ部の上部のコンタクト層と電極とのコンタクト抵抗が上昇し、素子特性が劣化してしまう。この傾向は、リッジ部の上面の幅が狭くなるほど顕著なものとなる。
また、幅が狭いリッジ部の上面内だけにコンタクトホールが達するように、更に幅が狭いコンタクトホールを形成するためには、高精度のアライメントが要求される。
さらに、電極の最下層に用いられているＴｉ膜は、一般的に、Ｐ型のコンタクト層に接続するＰ型電極に用いられる金属膜である。Ｔｉ膜には、Ｎ型等の他のコンタクト層に接続する電極の最下層には用いることができないという制約がある。
メサ形状の半導体層を有する光半導体素子にも、上記リッジ型の光半導体素子と同様の難点がある。
本発明の目的は、リッジ形状又はメサ形状の半導体層上部のコンタクト層と電極とのコンタクト抵抗を十分に低減するとともに、高い自由度で電極材料を選択することができる光半導体素子及びその製造方法を提供することにある。
本発明の一観点によれば、半導体基板上に形成され、リッジ形状の突出部を有する半導体層と、前記突出部の両側面部に前記突出部を埋め込むように形成された樹脂層と、前記樹脂層上に形成され、前記突出部の上面及び前記樹脂層の前記突出部の両側の部分の上面を露出する開口部が形成された第１の絶縁膜と、前記開口部内に、前記突出部の前記上面を覆うように形成され、前記突出部の上部に電気的に接続された第１の電極と、前記第１の電極上及び前記第１の絶縁膜上に形成され、前記第１の電極に電気的に接続された第２の電極とを有する光半導体素子が提供される。
また、本発明の他の観点によれば、半導体基板上に、リッジ形状の突出部を有する半導体層を形成する工程と、前記半導体層上に、樹脂層を形成する工程と、前記樹脂層をエッチングすることにより、前記突出部の上面を露出する工程と、前記突出部上及び前記樹脂層上に、第１の絶縁膜を形成する工程と、前記突出部上及び前記樹脂層の前記突出部の両側の部分上の第１の絶縁膜を除去する工程と、前記突出部上及び前記樹脂層の前記突出部の両側の部分上に、前記突出部の前記上面を覆うように、前記突出部の上部に電気的に接続された第１の電極を形成する工程と、前記第１の電極上及び前記第１の絶縁膜上に、前記第１の電極に電気的に接続された第２の電極を形成する工程とを有する光半導体素子の製造方法が提供される。
また、本発明の更に他の観点によれば、半導体基板上に、リッジ形状の突出部を有する半導体層を形成する工程と、前記半導体層上に、樹脂層を形成する工程と、前記樹脂層上に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜及び前記樹脂層に、前記突出部及び前記樹脂層の前記突出部の両側の部分に達する開口部を形成する工程と、前記開口部内に、前記突出部の上面を覆うように、前記突出部の上部に電気的に接続された第１の電極を形成する工程と、前記第１の電極上及び前記第１の絶縁膜上に、前記第１の電極に電気的に接続された第２の電極を形成する工程とを有する光半導体素子の製造方法が提供される。
本発明によれば、半導体層におけるリッジ形状の突出部の両側面部に突出部を埋め込むように形成された樹脂層と、樹脂層上に形成され、突出部の上面及び樹脂層の突出部の両側の部分の上面を露出する開口部が形成された絶縁膜と、開口部内に、半導体層の突出部の上面を覆うように形成され、突出部の上部に電気的に接続された第１の電極と、第１の電極上及び絶縁膜上に形成され、第１の電極に電気的に接続された第２の電極とを有するように光半導体素子を構成するので、突出部の上部と電極とのコンタクト抵抗を十分に低減するとともに、高い自由度で電極材料を選択することができる。また、本発明によれば、第１の電極を覆うように第２の電極を形成するので、電極剥がれの発生を抑制することができる。
［第１実施形態］
本発明の第１実施形態による光半導体素子及びその製造方法について図１乃至図４を用いて説明する。図１は本実施形態による光半導体素子の構造を示す概略断面図、図２乃至図４は本実施形態による光半導体素子の製造方法を示す工程断面図である。
まず、本実施形態による光半導体素子の構造について図１を用いて説明する。
本実施形態による光半導体素子は、リッジ形状に加工された半導体層を有するリッジ型半導体レーザである。
図示するように、Ｎ型半導体基板１０ｎ上には、リッジ形状に加工され、突出したリッジ部１４を有する半導体層１２が形成されている。
半導体層１２は、Ｎ型半導体基板１０ｎ上に形成された下部クラッド層１６と、下部クラッド層１６上に形成された活性層１８と、活性層１８上に形成された上部クラッド層２０と、上部クラッド層２０上に形成されたＰ型コンタクト層２２ｐとを有している。Ｐ型コンタクト層２２ｐ及び上部クラッド層２０の上部は、リッジ形状に加工されており、リッジ部１４が形成されている。
リッジ部１４の側面及びリッジ部１４の両側の半導体層１２上には、シリコン酸化膜よりなる絶縁膜２４が形成されている。絶縁膜２４は、パシベーション膜として機能するものである。リッジ部１４の側面に形成された絶縁膜２４の上面の高さは、Ｐ型コンタクト層２２ｐの上面の高さと同程度になっている。
リッジ部１４の両側の絶縁膜２４が形成された半導体層１２上には、ＢＣＢ樹脂よりなる樹脂層２６が形成されている。こうして、リッジ部１４の両側面部には、リッジ部１４を埋め込むように樹脂層２６が形成されている。樹脂層２６の上面の高さは、リッジ部１４近傍の領域においてＰ型コンタクト層２２ｐの上面の高さと同程度になっており、他の領域においてＰ型コンタクト層２２ｐの上面の高さと同程度又はＰ型コンタクト層２２ｐの上面の高さよりも高くなっている。
リッジ部１４のＰ型コンタクト層２２ｐ上、並びにリッジ部１４の両側の絶縁膜２４及び樹脂層２６上には、これらの上面を覆うようにリッジ部１４の幅方向にわたって、Ｐ型コンタクト層２２ｐに電気的に接続されたＰ型電極２８ｐが形成されている。Ｐ型電極２８ｐは、Ａｕ膜とＺｎ膜とＡｕ膜とが順次積層されてなるＡｕ／Ｚｎ／Ａｕ積層膜により構成されている。Ｐ型電極２８ｐの下層は、Ｐ型コンタクト層２２ｐの上層と合金化されている。なお、Ｐ型電極２８ｐとして、Ｔｉ膜とＰｔ膜とが順次積層されてなるＰｔ／Ｔｉ積層膜を用いてもよい。
Ｐ型電極２８ｐが形成されていない樹脂層２６上には、シリコン窒化膜よりなる絶縁膜３０が形成されている。すなわち、絶縁膜３０には、リッジ部１４の上面、リッジ部１４両側面部の絶縁膜２４の上面及び樹脂層２６の上面を露出する開口部３１が形成されており、開口部３１内にＰ型電極２８ｐが形成されている。絶縁膜３０には、シリコン酸化膜よりなる絶縁膜２４とはエッチング特性が異なるシリコン窒化膜が用いられている。なお、絶縁膜２４、３０はそれぞれシリコン酸化膜、シリコン窒化膜に限定されるものではない。絶縁膜２４、３０としては、互いにエッチング特性が異なる絶縁膜を用いることができる。より具体的には、絶縁膜３０をエッチングする際に用いるエッチング液に対して、絶縁膜３０のエッチングレートが、絶縁膜２４のエッチングレートよりも速ければよく、このような絶縁膜２４、３０の材料を適宜選択することができる。また、絶縁膜２４、３０として、エッチング特性が互いにほぼ等しく、絶縁膜３０をエッチングする際に用いるエッチング液に対してエッチングレートが互いにほぼ等しい絶縁膜を用いてもよい。例えば、絶縁膜２４、３０として、ともにシリコン酸化膜を用いてもよい。また、絶縁膜２４、３０として、ともにシリコン窒化膜を用いてもよい。なお、絶縁膜２４、３０のエッチングレートについては後述する。
Ｐ型電極２８ｐ上及び絶縁膜３０上には、Ｐ型電極２８ｐを覆うように、Ｐ型電極２８ｐに電気的に接続されたパッド電極３２が形成されている。パッド電極３２は、Ｔｉ膜とＰｔ膜とＡｕ膜とが順次積層されてなるＡｕ／Ｐｔ／Ｔｉ積層膜により構成されており、Ｐ型電極２８ｐとは異なる金属構成となっている。このように、パッド電極３２の最下層には、接触する絶縁膜３０との密着性が良好なＴｉ膜が用いられている。また、パッド電極３２の最上層には、デバイスを組み立てる際に用いられる配線金属であるＡｕと同じＡｕ膜が用いられている。なお、パッド電極３２の最下層は、Ｔｉ膜に限定されるものではなく、絶縁膜３０と密着性が良好なＴｉＷ膜、Ｎｉ膜、Ｃｒ膜等を用いてもよい。パッド電極３２として、ＴｉＷ膜とＡｕ膜とが順次積層されてなるＡｕ／ＴｉＷ積層膜を用いてもよい。また、デバイスを組み立てる際に用いられる配線金属にＡｌが用いられる場合には、パッド電極３２の最上層にはＡｌ膜を用いる。
こうして、本実施形態による光半導体素子が構成されている。
本実施形態による光半導体素子は、Ｐ型コンタクト層２２ｐの上面を覆うようにＰ型コンタクト層２２ｐの幅方向にわたって形成されたＰ型電極２８ｐと、Ｐ型電極２８ｐを覆うように形成されたパッド電極３２とを有することに主たる特徴がある。
本実施形態による光半導体素子では、Ｐ型コンタクト層２２ｐの上面内だけに達するコンタクトホールを介して電極が接続されるのではなく、Ｐ型コンタクト層２２ｐの上面を覆うようにＰ型コンタクト層２２ｐの幅方向にわたってＰ型電極２８ｐが形成されている。これにより、コンタクトホールの微細化によるコンタクト抵抗の上昇を回避し、Ｐ型コンタクト層２２ｐとＰ型電極２８ｐとのコンタクト抵抗を十分に低減することができる。
例えば、Ｐ型電極２８ｐの固有コンタクト抵抗を２×１０−６Ωｃｍ２、素子の共振器長を５００μｍ，リッジ部１４の幅を３μｍとした場合、本実施形態によれば、リッジ部１４の上面の全面にＰ型電極２８ｐを形成することができるため、コンタクト抵抗は０．１３Ωになる。
これに対して、仮に、リッジ部１４の上面内だけに達するコンタクトホールを形成した場合には、コンタクトホールの幅は１μｍ程度になる。このときのコンタクト抵抗は、計算上０．４Ω程度と本実施形態による場合の３倍以上の値となる。
また、本実施形態による光半導体素子では、Ｐ型電極２８ｐとパッド電極３２とが互いに別個独立に形成されているので、Ｐ型電極２８ｐ及びパッド電極３２の電極材料を高い自由度で選択することができる。Ｐ型電極２８ｐの電極材料には、Ｐ型コンタクト層２２ｐの導電型に応じた材料を選択することができる。また、パッド電極３２の電極材料には、下地の絶縁膜３０との密着性及びデバイスを組み立てる際に用いられる配線金属の種類を考慮した材料を選択することができる。
さらに、Ｐ型電極２８ｐを覆うようにパッド電極３２が形成されているので、電極剥がれの発生を抑制することができる。
次に、本実施形態による光半導体素子の製造方法について図２乃至図４を用いて説明する。
まず、Ｎ型半導体基板１０上に、下部クラッド層１６と、活性層１８と、上部クラッド層２０と、Ｐ型コンタクト層２２ｐとが順次積層されてなる半導体層１２を形成する（図２（ａ））。
次いで、例えばドライエッチング等を用いて半導体層１２のＰ型コンタクト層２２ｐ及び上部クラッド層２０をリッジ形状に加工し、リッジ部１４を形成する（図２（ｂ））。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚４００ｎｍのシリコン酸化膜よりなる絶縁膜２４を形成する（図２（ｃ））。
次いで、全面に、高分子樹脂であるＢＣＢ樹脂を塗布し、これを硬化させる。こうして、例えば膜厚２μｍのＢＣＢ樹脂よりなる樹脂層２６が形成される（図３（ａ））。なお、ＢＣＢ樹脂の塗布及び硬化は、形成される樹脂層２６の表面がほぼ平坦になるように行う。
次いで、樹脂層２６上に、フォトリソグラフィにより、リッジ部１４に沿ったリッジ部１４よりも幅広の領域を露出し、他の領域を覆うフォトレジスト膜３４を形成する。
次いで、フォトレジスト膜３４をマスクとして、樹脂層２６及び絶縁膜２４を順次エッチングする。これにより、リッジ部１４上部のＰ型コンタクト層２２ｐの上面を露出させる（図３（ｂ））。こうしてＰ型コンタクト層２２ｐの上面を露出させた後、マスクとして用いたフォトレジスト膜３４を除去する。
次いで、全面に、例えばプラズマＣＶＤ法により、例えば膜厚３００ｎｍのシリコン窒化膜よりなる絶縁膜３０を形成する（図３（ｃ））。
次いで、絶縁膜３０上に、フォトリソグラフィにより、Ｐ型電極２８ｐの形成予定領域を露出し、他の領域を覆うフォトレジスト膜３６を形成する。
次いで、フォトレジスト膜３６をマスクとして、絶縁膜３０をエッチングする。これにより、絶縁膜３０に開口部３１を形成し、Ｐ型電極２８ｐの形成予定領域におけるＰ型コンタクト層２２ｐの上面、絶縁膜２４の上面及び樹脂層２６の上面を露出させる（図４（ａ））。前述のように、絶縁膜３０には、絶縁膜２４とはエッチング特性が異なる絶縁膜、具体的には、絶縁膜３０をエッチングする際に用いるエッチング液に対して、絶縁膜２４よりもエッチングレートが速い絶縁膜を用いている。このようなエッチング特性の絶縁膜２４、３０を用いることにより、絶縁膜３０をエッチングする際に、リッジ部１４の側面の絶縁膜２４がエッチングにより過度に除去されるのを防止することができる。なお、絶縁膜２４、３０として、互いにエッチング特性がほぼ等しく、絶縁膜３０をエッチングする際に用いるエッチング液に対して、エッチングレートが互いにほぼ等しい絶縁膜を用いてもよい。
次いで、フォトレジスト膜３６を残存させたまま、全面に、例えば蒸着法により、膜厚２００ｎｍのＡｕ膜と、例えば膜厚２０ｎｍのＺｎ膜と、例えば膜厚２０ｎｍのＡｕ膜とを順次積層する。
次いで、フォトレジスト膜３６上のＡｕ／Ｚｎ／Ａｕ積層膜をフォトレジスト膜３６とともに除去する。こうして、リフトオフ法により、Ａｕ／Ｚｎ／Ａｕ積層膜よりなるＰ型電極２８ｐが形成される（図４（ｂ））。
次いで、熱処理を行うことにより、Ｐ型電極２８ｐの下層を、Ｐ型コンタクト層２２ｐの上層と合金化する。
次いで、絶縁膜３０上に、フォトリソグラフィにより、Ｐ型電極２８ｐを含むパッド電極３２の形成予定領域を露出し、他の領域を覆うフォトレジスト膜（図示せず）を形成する。
次いで、全面に、例えば蒸着法又はスパッタ法により、例えば膜厚１００ｎｍのＴｉ膜と、例えば膜厚２００ｎｍのＰｔ膜と、例えば膜厚１μｍのＡｕ膜とを順次積層する。
次いで、フォトレジスト膜上のＡｕ／Ｐｔ／Ｔｉ積層膜をフォトレジスト膜とともに除去する。こうして、リフトオフ法により、Ａｕ／Ｐｔ／Ｔｉ積層膜よりなるパッド電極３２が形成される（図４（ｃ））。
こうして、図１に示す本実施形態による光半導体素子が製造される。
このように、本実施形態によれば、Ｐ型コンタクト層２２ｐの上面を覆うようにＰ型コンタクト層２２ｐの幅方向にわたってＰ型電極２８ｐが形成されているので、Ｐ型コンタクト層２２ｐとＰ型電極２８ｐとのコンタクト抵抗を低減することができる。
また、本実施形態によれば、Ｐ型電極２８ｐとパッド電極３２とが互いに別個独立に形成されているので、Ｐ型電極２８ｐ及びパッド電極３２の電極材料を高い自由度で選択することができる。
さらに、本実施形態によれば、Ｐ型電極２８ｐを覆うようにパッド電極３２が形成されているので、電極剥がれの発生を抑制することができる。
［第２実施形態］
本発明の第２実施形態による光半導体素子及びその製造方法について図５乃至図７を用いて説明する。図５は本実施形態による光半導体素子の構造を示す概略断面図、図６及び図７は本実施形態による光半導体素子の製造方法を示す工程断面図である。なお、第１実施形態による光半導体素子及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
まず、本実施形態による光半導体素子の構造について図５を用いて説明する。
本実施形態による光半導体素子の基本的構成は、第１実施形態による光半導体素子とほぼ同様である。本実施形態による光半導体素子は、Ｎ型半導体基板１０ｎに代えてＰ型半導体基板１０ｐが用いられ、これに伴い、リッジ部１４の上部のコンタクト層及びコンタクト層に接続する電極の構成が第１実施形態による光半導体素子と異なっている。
図示するように、Ｐ型半導体基板１０ｐ上には、リッジ形状に加工され、突出したリッジ部１４を有する半導体層１２が形成されている。
半導体層１２は、Ｐ型半導体基板１０ｐ上に形成された下部クラッド層１６と、下部クラッド層１６上に形成された活性層１８と、活性層１８上に形成された上部クラッド層２０と、上部クラッド層２０上に形成されたＮ型コンタクト層２２ｎとを有している。Ｎ型コンタクト層２２ｎ及び上部クラッド層２０の上部は、リッジ形状に加工されており、リッジ部１４が形成されている。
リッジ部１４が形成された半導体層１２上には、第１実施形態による光半導体素子と同様に、シリコン酸化膜よりなる絶縁膜２４と、ＢＣＢ樹脂よりなる樹脂層２６とが形成されている。
リッジ部１４のＮ型コンタクト層２２ｎ上、並びにリッジ部１４の両側の絶縁膜２４及び樹脂層２６上には、これらの上面を覆うようにリッジ部１４の幅方向にわたって、Ｎ型コンタクト層２２ｎに電気的に接続されたＮ型電極２８ｎが形成されている。Ｎ型電極２８ｎは、ＡｕＧｅ膜とＡｕ膜とが順次積層されてなるＡｕ／ＡｕＧｅ積層膜により構成されている。Ｎ型電極２８ｎの下層は、Ｎ型コンタクト層２２ｎの上層と合金化されている。なお、Ｎ型電極２８ｎとして、ＡｕＧｅ膜とＮｉ膜とＡｕ膜とが順次積層されてなるＡｕ／Ｎｉ／ＡｕＧｅ積層膜を用いてもよい。
Ｎ型電極２８ｎが形成されていない樹脂層２６上には、シリコン窒化膜よりなる絶縁膜３０が形成されている。すなわち、絶縁膜３０には、リッジ部１４の上面、リッジ部１４両側面部の絶縁膜２４の上面及び樹脂層２６の上面を露出する開口部３１が形成されており、開口部３１内にＮ型電極２８ｎが形成されている。
Ｎ型電極２８ｎ上及び絶縁膜３０上には、Ｎ型電極２８ｐを覆うように、Ｎ型電極２８ｎに電気的に接続されたパッド電極３２が形成されている。パッド電極３２は、Ｔｉ膜とＰｔ膜とＡｕ膜とが順次積層されてなるＡｕ／Ｐｔ／Ｔｉ積層膜により構成されており、Ｎ型電極２８ｎとは異なる金属構成となっている。
こうして、本実施形態による光半導体素子が構成されている。
本実施形態による光半導体素子は、Ｎ型コンタクト層２２ｎの上面を覆うようにＮ型コンタクト層２２ｎの幅方向にわたって形成されたＮ型電極２８ｎと、Ｎ型電極２８ｎを覆うように形成されたパッド電極３２とを有することに主たる特徴がある。
本実施形態による光半導体素子では、第１実施形態による光半導体素子におけるＰ型電極２８ｐと同様に、Ｎ型コンタクト層２２ｎの上面を覆うようにＮ型コンタクト層２２ｎの幅方向にわたってＮ型電極２８ｎが形成されているので、コンタクトホールの微細化によるコンタクト抵抗の上昇を回避し、Ｎ型コンタクト層２２ｎとＮ型電極２８ｎとのコンタクト抵抗を十分に低減することができる。
また、本実施形態による光半導体素子では、Ｎ型電極２８ｎとパッド電極３２とが互いに別個独立に形成されているので、Ｎ型電極２８ｎ及びパッド電極３２の電極材料を高い自由度で選択することができる。Ｎ型電極２８ｎの電極材料には、Ｎ型コンタクト層２２ｎの導電型に応じた材料を選択することができる。また、パッド電極３２の電極材料には、下地の絶縁膜３０との密着性及びデバイスを組み立てる際に用いられる配線金属の種類を考慮した材料を選択することができる。
さらに、Ｎ型電極２８ｎを覆うようにパッド電極３２が形成されているので、電極剥がれの発生を抑制することができる。
次に、本実施形態による光半導体素子の製造方法について図６及び図７を用いて説明する。
まず、Ｎ型半導体基板１０ｎに代えてＰ型半導体基板１０ｐを用いる点、及びリッジ部１４上部のコンタクト層としてＮ型コンタクト層２２ｎを形成する点を除いて、図２（ａ）乃至図３（ａ）に示す第１実施形態による光半導体素子の製造方法と同様にして、樹脂層２６までを形成する（図６（ａ））。
次いで、樹脂層２６上に、フォトリソグラフィにより、リッジ部１４に沿ったリッジ部１４よりも幅広の領域を露出し、他の領域を覆うフォトレジスト膜３４を形成する。
次いで、フォトレジスト膜３４をマスクとして、樹脂層２６及び絶縁膜２４を順次エッチングする。これにより、リッジ部１４上部のＮ型コンタクト層２２ｎの上面を露出させる（図６（ｂ））。こうしてＮ型コンタクト層２２ｎの上面を露出させた後、マスクとして用いたフォトレジスト膜３４を除去する。
次いで、全面に、例えばプラズマＣＶＤ法により、例えば膜厚３００ｎｍのシリコン窒化膜よりなる絶縁膜３０を形成する（図６（ｃ））。
次いで、絶縁膜３０上に、フォトリソグラフィにより、Ｎ型電極２８ｎの形成予定領域を露出し、他の領域を覆うフォトレジスト膜３６を形成する。
次いで、フォトレジスト膜３６をマスクとして、絶縁膜３０をエッチングする。これにより、絶縁膜３０に開口部３１を形成し、Ｎ型電極２８ｎの形成予定領域におけるＮ型コンタクト層２２ｎの上面、絶縁膜２４の上面及び樹脂層２６の上面を露出させる（図７（ａ））。
次いで、フォトレジスト膜３６を残存させたまま、全面に、例えば蒸着法により、膜厚２００ｎｍのＡｕＧｅ膜と、例えば膜厚５０ｎｍのＡｕ膜とを順次積層する。
次いで、フォトレジスト膜３６上のＡｕ／ＡｕＧｅ積層膜をフォトレジスト膜３６とともに除去する。こうして、リフトオフ法により、Ａｕ／ＡｕＧｅ積層膜よりなるＮ型電極２８ｎが形成される（図７（ｂ））。
次いで、熱処理を行うことにより、Ｎ型電極２８ｎの下層を、Ｎ型コンタクト層２２ｎの上層と合金化する。
次いで、第１実施形態による光半導体素子の製造方法と同様に、リフトオフ法により、Ａｕ／Ｐｔ／Ｔｉ積層膜よりなるパッド電極３２を形成する（図７（ｃ））。
こうして、図５に示す本実施形態による光半導体素子が製造される。
このように、本実施形態によれば、Ｎ型コンタクト層２２ｎの上面を覆うようにＮ型コンタクト層２２ｎの幅方向にわたってＮ型電極２８ｎが形成されているので、Ｎ型コンタクト層２２ｎとＮ型電極２８ｎとのコンタクト抵抗を低減することができる。
また、本実施形態によれば、Ｎ型電極２８ｎとパッド電極３２とが互いに別個独立に形成されているので、Ｎ型電極２８ｎ及びパッド電極３２の電極材料を高い自由度で選択することができる。
さらに、本実施形態によれば、Ｎ型電極２８ｎを覆うようにパッド電極３２が形成されているので、電極剥がれの発生を抑制することができる。
［第３実施形態］
本発明の第３実施形態による光半導体素子及びその製造方法について図８乃至図１０を用いて説明する。図８は本実施形態による光半導体素子の構造を示す概略断面図、図９及び図１０は本実施形態による光半導体素子の製造方法を示す工程断面図である。なお、第１実施形態による光半導体素子及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
まず、本実施形態による光半導体素子の構造について図８を用いて説明する。
本実施形態による光半導体素子の基本的構成は、第１実施形態による光半導体素子とほぼ同様である。本実施形態による光半導体素子は、Ｐ型電極２８ｐが、絶縁膜３０及び樹脂層２６に形成された開口部３８を介してＰ型コンタクト層２２ｐに接続されている点で第１実施形態による光半導体素子と異なっている。
図示するように、Ｎ型半導体基板１０ｎ上には、第１実施形態による光半導体素子と同様に、リッジ部１４を有する半導体層１２が形成されている。
リッジ部１４が形成された半導体層１２上には、シリコン酸化膜よりなる絶縁膜２４が形成されている。
絶縁膜２４上には、ＢＣＢよりなる樹脂層２６が形成されている。
樹脂層２６上には、シリコン窒化膜よりなる絶縁膜３０が形成されている。
絶縁膜３０、樹脂層２６及び絶縁膜２４には、リッジ部１４の長手方向に沿って開口部３８が形成されている。開口部３８の底面には、Ｐ型コンタクト層２２ｐの上面、並びにリッジ部１４両側の絶縁膜２４の上面及び樹脂層２６の上面が露出している。
開口部３８の底面及び側面には、Ｐ型コンタクト層２２ｐに電気的に接続されたＰ型電極２８ｐが形成されている。Ｐ型電極２２ｐは、開口部３８の底面に露出したＰ型コンタクト層２２ｐの上面、並びにリッジ部１４両側の絶縁膜２４及び樹脂層２６の上面を覆うようにリッジ部１４の幅方向にわたって形成されている。
Ｐ型電極２８ｐ上及び絶縁膜３０上には、開口部３８内に形成されたＰ型電極２８ｐを覆うように、Ｐ型電極２８ｐに電気的に接続されたパッド電極３２が形成されている。
こうして、本実施形態による光半導体素子が構成されている。
本実施形態による光半導体素子のように、絶縁膜３０、樹脂層２６及び絶縁膜２４に形成された開口部３８を介して、Ｐ型コンタクト層２２ｐの上面を覆うようにＰ型コンタクト層２２ｐの幅方向にわたってＰ型電極２８ｐが形成されていてもよい。このような構造を有する本実施形態による光半導体素子は、以下に述べるように、第１実施形態による光半導体素子と比較して少ない工程数で製造することができる。
次に、本実施形態による光半導体素子の製造方法について図９及び図１０を用いて説明する。
まず、図２（ａ）乃至図３（ａ）に示す第１実施形態による光半導体素子の製造方法と同様にして、樹脂層２６までを形成する（図９（ａ））。
次いで、樹脂層２６上に、例えばプラズマＣＶＤ法により、例えば膜厚３００ｎｍのシリコン窒化膜よりなる絶縁膜３０を形成する（図９（ｂ））。
次いで、絶縁膜３０上に、フォトリソグラフィにより、開口部３８の形成予定領域を露出し、他の領域を覆うフォトレジスト膜４０を形成する。
次いで、フォトレジスト膜４０をマスクとして、絶縁膜３０、樹脂層２６及び絶縁膜２４を順次エッチングする。これにより、リッジ部１４の長手方向に沿って、Ｐ型コンタクト層２２ｐの上面、並びにリッジ部１４両側の絶縁膜２４の上面及び樹脂層２６の上面が底面に露出した開口部３８が形成される（図９（ｃ））。
次いで、フォトレジスト膜４０を残存させたまま、全面に、例えば蒸着法により、膜厚２００ｎｍのＡｕ膜と、例えば膜厚２０ｎｍのＺｎ膜と、例えば膜厚２０ｎｍのＡｕ膜とを順次積層する。
次いで、フォトレジスト膜４０上のＡｕ／Ｚｎ／Ａｕ積層膜をフォトレジスト膜４０とともに除去する。こうして、リフトオフ法により、Ａｕ／Ｚｎ／Ａｕ積層膜よりなるＰ型電極２８ｐが形成される（図１０（ａ））。
次いで、熱処理を行うことにより、Ｐ型電極２８ｐの下層を、Ｐ型コンタクト層２２ｐの上層と合金化する。
次いで、絶縁膜３０上に、フォトリソグラフィにより、開口部３８内に形成されたＰ型電極２８ｐを含むパッド電極３２の形成予定領域を露出し、他の領域を覆うフォトレジスト膜（図示せず）を形成する。
次いで、全面に、例えば蒸着法又はスパッタ法により、例えば膜厚１００ｎｍのＴｉ膜と、例えば膜厚２００ｎｍのＰｔ膜と、例えば膜厚１μｍのＡｕ膜とを順次積層する。
次いで、フォトレジスト膜上のＡｕ／Ｐｔ／Ｔｉ積層膜をフォトレジスト膜とともに除去する。こうして、リフトオフ法により、Ａｕ／Ｐｔ／Ｔｉ積層膜よりなるパッド電極３２が形成される（図１０（ｂ））。
こうして、図８に示す本実施形態による光半導体素子が製造される。本実施形態による光半導体素子の製造方法では、フォトレジスト膜４０をマスクとするエッチング工程において、絶縁膜３０、樹脂層２６及び絶縁膜２４を一括してエッチングするため、第１実施形態による光半導体素子の製造方法と比較して工程数を低減することができる。
なお、上記では、第１実施形態による光半導体素子と同様にＮ型半導体基板１０ｎを用いる場合について説明したが、第２実施形態による光半導体素子と同様にＰ型半導体基板１０ｐを用いる場合についても上記と同様に構成することができる。
［第４実施形態］
本発明の第４実施形態による光半導体素子及びその製造方法について図１１を用いて説明する。図１１は本実施形態による光半導体素子の構造を示す概略断面図である。なお、第１実施形態による光半導体素子及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による光半導体素子の基本的構成は、第１実施形態による光半導体素子と同様である。本実施形態による光半導体素子は、半導体層１２がメサ形状の突出部、すなわち、半導体層１２に形成された並行する一対の溝部４２の間に形成されたリッジ部１４を有している点で、第１実施形態による光半導体素子と異なっている。
図示するように、Ｎ型半導体基板１０ｎ上に、半導体層１２が形成されている。
半導体層１２は、Ｎ型半導体基板１０ｎ上に形成された下部クラッド層１６と、下部クラッド層１６上に形成された活性層１８と、活性層１８上に形成された上部クラッド層２０と、上部クラッド層２０上に形成されたＰ型コンタクト層２２ｐとを有している。
半導体層１２のＰ型クラッド層２２ｐ及び上部クラッド層２０の上部には、並行する一対の溝部４２が形成されている。一対の溝部４２の間には、突出したリッジ部１４が形成されている。
リッジ部１４の側面、一対の溝部４２の側面及び底面、並びに一対の溝部４２の両側の半導体層１２上には、シリコン酸化膜よりなる絶縁膜２４が形成されている。リッジ部１４の側面に形成された絶縁膜２４の上面の高さは、Ｐ型コンタクト層２２ｐの上面の高さと同程度になっている。
絶縁膜２４が形成された一対の溝部４２内、及び一対の溝部４２の両側の半導体層１２上の絶縁膜２４上には、ＢＣＢ樹脂よりなる樹脂層２６が形成されている。こうして、リッジ部１４の両側面部には、リッジ部１４を埋め込むように樹脂層２６が形成されている。樹脂層２６の上面の高さは、リッジ部１４近傍の領域においてＰ型コンタクト層２２ｐの上面の高さと同程度になっており、他の領域においてＰ型コンタクト層２２ｐの上面の高さと同程度又はＰ型コンタクト層２２ｐの上面の高さよりも高くなっている。
リッジ部１４のＰ型コンタクト層２２ｐ上、並びにリッジ部１４の両側の絶縁膜２４及び樹脂層２６上には、これらの上面を覆うようにリッジ部１４の幅方向にわたって、Ｐ型コンタクト層２２ｐに電気的に接続されたＰ型電極２８ｐが形成されている。
Ｐ型電極２８ｐ上及び絶縁膜３０上には、Ｐ型電極２８ｐを覆うように、Ｐ型電極２８ｐに電気的に接続されたパッド電極３２が形成されている。
こうして、本実施形態による光半導体素子が構成されている。
本実施形態による光半導体素子のように、半導体層１４に形成された並行する一対の溝部４２の間に、リッジ部１４が形成されていてもよい。
本実施形態による光半導体素子は、ドライエッチング等を用いて半導体層１２に一対の溝部４２を形成し、これらの間にリッジ部１４を形成する点以外は、第１実施形態による光半導体素子と同様に製造することができる。
なお、上記では、第１実施形態による光半導体素子と同様にＮ型半導体基板１０ｎを用いる場合について説明したが、第２実施形態による光半導体素子と同様にＰ型半導体基板１０ｐを用いる場合についても上記と同様に構成することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、光半導体素子として半導体レーザを例に説明したが、本発明は、半導体レーザのみならず、光変調器、光増幅器等の種々の光半導体素子に適用することができる。
また、上記実施形態では、リッジ部１４を有する半導体層１２の上部にＰ型電極２８ｐ又はＮ型電極２８ｎが電気的に接続される場合に説明したが、本発明は、半導体層におけるリッジ形状又はメサ形状の突出部の上部に、その導電型に応じた電極を接続する場合に広く適用することができる。例えば、本発明は、メサ形状に加工された半導体層に活性層が含まれるいわゆるハイメサ構造を有する光半導体素子にも適用することができる。
例えば図１２に示すように、半導体層１２のコンタクト層２２、上部クラッド層２０、活性層１８、及び下部クラッド層１６の上部がリッジ形状又はメサ形状に加工されてなる突出部の上部に電極を接続する場合にも本発明を適用することができる。
また、上記実施形態では、樹脂層２６の材料としてＢＣＢ樹脂を用いる場合について説明したが、樹脂層２６の材料はＢＣＢ樹脂に限定されるものではない。樹脂層２６の材料としては、ＢＣＢ樹脂のほか、例えばポリイミド樹脂を用いることができる。
また、上記実施形態では、下部クラッド層１６等を有する半導体層１２について説明したが、半導体層１２の積層構造は、上記実施形態において示した構造に限定されるものではない。
また、上記実施形態では、リフトオフ法により電極２８ｐ、２８ｎ、パッド電極３２を形成する場合について説明したが、これら電極の形成方法はリフトオフ法に限定されるものではなく、種々の電極形成方法を用いることができる。
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１） 半導体基板上に形成され、リッジ形状の突出部を有する半導体層と、
前記突出部の両側面部に前記突出部を埋め込むように形成された樹脂層と、
前記樹脂層上に形成され、前記突出部の上面及び前記樹脂層の前記突出部の両側の部分の上面を露出する開口部が形成された第１の絶縁膜と、
前記開口部内に、前記突出部の前記上面を覆うように形成され、前記突出部の上部に電気的に接続された第１の電極と、
前記第１の電極上及び前記第１の絶縁膜上に形成され、前記第１の電極に電気的に接続された第２の電極と
を有することを特徴とする光半導体素子。
（付記２） 付記１記載の光半導体素子において、
前記第２の電極は、前記第１の電極を覆うように形成されている
ことを特徴とする光半導体素子。
（付記３） 付記１又は２記載の光半導体素子において、
前記開口部は、前記第１の絶縁膜と、前記樹脂層とに形成され、
前記第１の電極は、前記開口部の底面及び側面に形成されている
ことを特徴とする光半導体素子。
（付記４） 付記１乃至３のいずれか１項に記載の光半導体素子において、
前記突出部の前記側面部と前記樹脂層との間に形成された第２の絶縁膜を更に有する
ことを特徴とする光半導体素子。
（付記５） 付記４記載の光半導体素子において、
前記第１の絶縁膜は、第２の絶縁膜とはエッチング特性が異なる
ことを特徴とする光半導体素子。
（付記６） 付記５記載の光半導体素子において、
前記第１の絶縁膜は、シリコン窒化膜であり、
前記第２の絶縁膜は、シリコン酸化膜である
ことを特徴とする光半導体素子。
（付記７） 付記４記載の光半導体素子において、
前記第１の絶縁膜は、第２の絶縁膜とエッチング特性が等しい
ことを特徴とする光半導体素子。
（付記８） 付記７記載の光半導体素子において、
前記第１の絶縁膜及び第２の絶縁膜は、シリコン酸化膜又はシリコン窒化膜である
ことを特徴とする光半導体素子。
（付記９） 付記１乃至８のいずれか１項に記載の光半導体素子において、
前記第１の電極は、前記突出部の前記上部と合金化されている
ことを特徴とする光半導体素子。
（付記１０） 付記１乃至９のいずれか１項に記載の光半導体素子において、
前記第２の電極の金属構成は、前記第１の電極の金属構成とは異なっている
ことを特徴とする光半導体素子。
（付記１１） 付記１乃至１０のいずれか１項に記載の光半導体素子において、
前記第２の電極は、前記第１の絶縁膜と密着性が良好な金属膜を最下層に有する
ことを特徴とする光半導体素子。
（付記１２） 付記１１記載の光半導体素子において、
前記金属膜は、Ｔｉ膜、ＴｉＷ膜、Ｎｉ膜、又はＣｒ膜である
ことを特徴とする光半導体素子。
（付記１３） 付記１乃至１２のいずれか１項に記載の光半導体素子において、
前記樹脂層は、ＢＣＢ樹脂又はポリイミド樹脂よりなる
ことを特徴とする光半導体素子。
（付記１４） 半導体基板上に、リッジ形状の突出部を有する半導体層を形成する工程と、
前記半導体層上に、樹脂層を形成する工程と、
前記樹脂層をエッチングすることにより、前記突出部の上面を露出する工程と、
前記突出部上及び前記樹脂層上に、第１の絶縁膜を形成する工程と、
前記突出部上及び前記樹脂層の前記突出部の両側の部分上の第１の絶縁膜を除去する工程と、
前記突出部上及び前記樹脂層の前記突出部の両側の部分上に、前記突出部の前記上面を覆うように、前記突出部の上部に電気的に接続された第１の電極を形成する工程と、
前記第１の電極上及び前記第１の絶縁膜上に、前記第１の電極に電気的に接続された第２の電極を形成する工程と
を有することを特徴とする光半導体素子の製造方法。
（付記１５） 付記１４記載の光半導体素子の製造方法において、
前記半導体層を形成する工程の後、前記樹脂層を形成する工程の前に、前記半導体層上に、第２の絶縁膜を形成する工程を更に有し、
前記突出部の前記上面を露出する工程では、前記樹脂層及び前記第２の絶縁膜をエッチングすることにより、前記突出部の前記上面を露出する
ことを特徴とする光半導体素子の製造方法。
（付記１６） 半導体基板上に、リッジ形状の突出部を有する半導体層を形成する工程と、
前記半導体層上に、樹脂層を形成する工程と、
前記樹脂層上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜及び前記樹脂層に、前記突出部及び前記樹脂層の前記突出部の両側の部分に達する開口部を形成する工程と、
前記開口部内に、前記突出部の上面を覆うように、前記突出部の上部に電気的に接続された第１の電極を形成する工程と、
前記第１の電極上及び前記第１の絶縁膜上に、前記第１の電極に電気的に接続された第２の電極を形成する工程と
を有することを特徴とする光半導体素子の製造方法。
（付記１７） 付記１６記載の光半導体素子において、
前記半導体層を形成する工程の後、前記樹脂層を形成する前に、前記半導体層上に、第２の絶縁膜を形成する工程を更に有し、
前記開口部を形成する工程では、前記第１の絶縁膜、前記樹脂層、及び前記第２の絶縁膜に、前記開口部を形成する
ことを特徴とする光半導体素子の製造方法。
（付記１８） 付記１４乃至１７のいずれか１項に記載の光半導体素子の製造方法において、
前記第２の電極を形成する工程では、前記第１の電極を覆うように前記第２の電極を形成する
ことを特徴とする光半導体素子の製造方法。
本発明の第１実施形態による光半導体素子の構造を示す概略断面図である。 本発明の第１実施形態による光半導体素子の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による光半導体素子の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による光半導体素子の製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による光半導体素子の構造を示す概略断面図である。 本発明の第２実施形態による光半導体素子の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による光半導体素子の製造方法を示す工程断面図（その２）である。 本発明の第３実施形態による光半導体素子の構造を示す概略断面図である。 本発明の第３実施形態による光半導体素子の製造方法を示す工程断面図（その１）である。 本発明の第３実施形態による光半導体素子の製造方法を示す工程断面図（その２）である。 本発明の第４実施形態による光半導体素子の構造を示す概略断面図である。 本発明の変形例による光半導体素子の構造を示す概略断面図である。 従来のリッジ型の光半導体素子の構造を示す概略断面図である。
符号の説明
１０ｎ…Ｎ型半導体基板
１０ｐ…Ｐ型半導体基板
１２…半導体層
１４…リッジ部
１６…下部クラッド層
１８…活性層
２０…上部クラッド層
２２ｐ…Ｐ型コンタクト層
２２ｎ…Ｎ型コンタクト層
２４…絶縁膜
２６…樹脂層
２８ｐ…Ｐ型電極
２８ｎ…Ｎ型電極
３０…絶縁膜
３１…開口部
３２…パッド電極
３４…フォトレジスト膜
３６…フォトレジスト膜
３８…開口部
４０…フォトレジスト膜
４２…溝部
１００…Ｎ型半導体基板
１０２…半導体層
１０４…リッジ部
１０６…活性層
１０８…Ｐ型コンタクト層
１１０…パシベーション膜
１１２…樹脂層
１１４…シリコン酸化膜
１１６…コンタクトホール
１１８…Ｐ型電極

Claims (10)

  1. 半導体基板上に形成され、リッジ形状の突出部を有する半導体層と、
    前記突出部の両側面部に前記突出部を埋め込むように形成された樹脂層と、
    前記樹脂層上に形成され、前記突出部の上面及び前記樹脂層の前記突出部の両側の部分の上面を露出する開口部が形成された第１の絶縁膜と、
    前記開口部内に、前記突出部の前記上面を覆うように形成され、前記突出部の上部に電気的に接続された第１の電極と、
    前記第１の電極上及び前記第１の絶縁膜上に形成され、前記第１の電極に電気的に接続された第２の電極と
    を有することを特徴とする光半導体素子。
  2. 請求項１記載の光半導体素子において、
    前記第２の電極は、前記第１の電極を覆うように形成されている
    ことを特徴とする光半導体素子。
  3. 請求項１又は２記載の光半導体素子において、
    前記開口部は、前記第１の絶縁膜と、前記樹脂層とに形成され、
    前記第１の電極は、前記開口部の底面及び側面に形成されている
    ことを特徴とする光半導体素子。
  4. 請求項１乃至３のいずれか１項に記載の光半導体素子において、
    前記突出部の前記側面部と前記樹脂層との間に形成された第２の絶縁膜を更に有する
    ことを特徴とする光半導体素子。
  5. 請求項４記載の光半導体素子において、
    前記第１の絶縁膜は、第２の絶縁膜とはエッチング特性が異なる
    ことを特徴とする光半導体素子。
  6. 請求項４記載の光半導体素子において、
    前記第１の絶縁膜は、第２の絶縁膜とエッチング特性が等しい
    ことを特徴とする光半導体素子。
  7. 請求項１乃至６のいずれか１項に記載の光半導体素子において、
    前記第１の電極は、前記突出部の前記上部と合金化されている
    ことを特徴とする光半導体素子。
  8. 半導体基板上に、リッジ形状の突出部を有する半導体層を形成する工程と、
    前記半導体層上に、樹脂層を形成する工程と、
    前記樹脂層をエッチングすることにより、前記突出部の上面を露出する工程と、
    前記突出部上及び前記樹脂層上に、第１の絶縁膜を形成する工程と、
    前記突出部上及び前記樹脂層の前記突出部の両側の部分上の第１の絶縁膜を除去する工程と、
    前記突出部上及び前記樹脂層の前記突出部の両側の部分上に、前記突出部の前記上面を覆うように、前記突出部の上部に電気的に接続された第１の電極を形成する工程と、
    前記第１の電極上及び前記第１の絶縁膜上に、前記第１の電極に電気的に接続された第２の電極を形成する工程と
    を有することを特徴とする光半導体素子の製造方法。
  9. 半導体基板上に、リッジ形状の突出部を有する半導体層を形成する工程と、
    前記半導体層上に、樹脂層を形成する工程と、
    前記樹脂層上に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記樹脂層に、前記突出部及び前記樹脂層の前記突出部の両側の部分に達する開口部を形成する工程と、
    前記開口部内に、前記突出部の上面を覆うように、前記突出部の上部に電気的に接続された第１の電極を形成する工程と、
    前記第１の電極上及び前記第１の絶縁膜上に、前記第１の電極に電気的に接続された第２の電極を形成する工程と
    を有することを特徴とする光半導体素子の製造方法。
  10. 請求項８又は９記載の光半導体素子の製造方法において、
    前記第２の電極を形成する工程では、前記第１の電極を覆うように前記第２の電極を形成する
    ことを特徴とする光半導体素子の製造方法。
JP2007036645A 2007-02-16 2007-02-16 光半導体素子及びその製造方法 Pending JP2008205025A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007036645A JP2008205025A (ja) 2007-02-16 2007-02-16 光半導体素子及びその製造方法
US12/032,250 US20080197377A1 (en) 2007-02-16 2008-02-15 Photonic semiconductor device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007036645A JP2008205025A (ja) 2007-02-16 2007-02-16 光半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008205025A true JP2008205025A (ja) 2008-09-04

Family

ID=39705879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007036645A Pending JP2008205025A (ja) 2007-02-16 2007-02-16 光半導体素子及びその製造方法

Country Status (2)

Country Link
US (1) US20080197377A1 (ja)
JP (1) JP2008205025A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278154A (ja) * 2009-05-27 2010-12-09 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子
JP2011022281A (ja) * 2009-07-14 2011-02-03 Fujitsu Ltd 半導体装置及びその製造方法
JP2012123184A (ja) * 2010-12-08 2012-06-28 Sumitomo Electric Ind Ltd 半導体光変調素子及びその製造方法
US8450128B2 (en) 2010-10-19 2013-05-28 Sumitomo Electric Industries, Ltd. Method for producing semiconductor optical device and semiconductor optical device
JP2014219442A (ja) * 2013-05-01 2014-11-20 住友電気工業株式会社 半導体光素子の製造方法
US9280004B2 (en) 2013-03-29 2016-03-08 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor modulator and semiconductor modulator

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010046793B4 (de) 2010-09-28 2024-05-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Kantenemittierende Halbleiterlaserdiode und Verfahren zu dessen Herstellung
JP2013250527A (ja) * 2012-06-04 2013-12-12 Sumitomo Electric Ind Ltd 半導体マッハツェンダ変調器および半導体マッハツェンダ変調器の製造方法
JP5636604B2 (ja) * 2012-06-29 2014-12-10 住友電工デバイス・イノベーション株式会社 半導体受光素子
JP5942785B2 (ja) * 2012-10-31 2016-06-29 住友電気工業株式会社 半導体光素子を作製する方法
JP6236947B2 (ja) * 2013-07-16 2017-11-29 住友電気工業株式会社 半導体光素子を製造する方法、および半導体光素子
JP6672721B2 (ja) * 2015-11-09 2020-03-25 三菱電機株式会社 半導体レーザーおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096568A3 (en) * 1999-10-28 2007-10-24 Sony Corporation Display apparatus and method for fabricating the same
JP2002076522A (ja) * 2000-09-01 2002-03-15 Nec Corp 窒化物半導体レーザ
JP2003347674A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP4692314B2 (ja) * 2006-02-14 2011-06-01 住友電気工業株式会社 半導体デバイスの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278154A (ja) * 2009-05-27 2010-12-09 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子
JP2011022281A (ja) * 2009-07-14 2011-02-03 Fujitsu Ltd 半導体装置及びその製造方法
US8450128B2 (en) 2010-10-19 2013-05-28 Sumitomo Electric Industries, Ltd. Method for producing semiconductor optical device and semiconductor optical device
JP2012123184A (ja) * 2010-12-08 2012-06-28 Sumitomo Electric Ind Ltd 半導体光変調素子及びその製造方法
US9280004B2 (en) 2013-03-29 2016-03-08 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor modulator and semiconductor modulator
JP2014219442A (ja) * 2013-05-01 2014-11-20 住友電気工業株式会社 半導体光素子の製造方法

Also Published As

Publication number Publication date
US20080197377A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
JP2008205025A (ja) 光半導体素子及びその製造方法
US8101440B2 (en) Method for fabricating light emitting diode chip
US20110193126A1 (en) Semiconductor light-emitting element and method for manufacturing the same
US20090184336A1 (en) Semiconductor light emitting device and manufacturing method therefor
US20120148184A1 (en) Semiconductor optical modulator and method for manufacturing the same
JP2006339247A (ja) 光素子
JP2019062176A (ja) 発光素子の製造方法
JP7259530B2 (ja) 面発光レーザ、電子装置、面発光レーザの製造方法
JP2009117550A (ja) 半導体レーザ素子及びその作製方法
US6548319B2 (en) Method for manufacturing semiconductor laser diode
JP2008277492A (ja) 半導体発光素子及びその製造方法
JP4640752B2 (ja) 窒化ガリウム系半導体レーザ及びその製造方法
JP2010238715A (ja) 半導体発光素子の製造方法および半導体発光素子
JP2019212840A (ja) 半導体装置の製造方法
JP2010067650A (ja) 半導体装置、その半導体装置の製造方法及びパワーモジュール
CN111684344B (zh) 光半导体元件及其制造方法
CN110036489B (zh) 氮化物类电子器件及其制造方法
US20060093004A1 (en) Semiconductor laser device and method for manufacturing the same
JP4534763B2 (ja) 半導体素子の製造方法
JP2007335564A (ja) リッジ部を有する半導体素子の製造方法
JP5204170B2 (ja) 窒化ガリウム系半導体レーザ及びその製造方法
JP4873179B2 (ja) 半導体装置の製造方法
JP2006186275A5 (ja)
US20190378955A1 (en) Light-emitting device and method for manufacturing same
JP4873180B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929