CN117012743A - 电子器件组件 - Google Patents
电子器件组件 Download PDFInfo
- Publication number
- CN117012743A CN117012743A CN202310499510.7A CN202310499510A CN117012743A CN 117012743 A CN117012743 A CN 117012743A CN 202310499510 A CN202310499510 A CN 202310499510A CN 117012743 A CN117012743 A CN 117012743A
- Authority
- CN
- China
- Prior art keywords
- electronic device
- device assembly
- molded body
- substrate
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 238000000465 moulding Methods 0.000 claims description 100
- 150000001875 compounds Chemical class 0.000 claims description 80
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 description 76
- 238000005476 soldering Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 28
- 238000005219 brazing Methods 0.000 description 16
- 239000000853 adhesive Substances 0.000 description 15
- 230000001070 adhesive effect Effects 0.000 description 15
- 238000004140 cleaning Methods 0.000 description 14
- 230000004907 flux Effects 0.000 description 14
- 238000005245 sintering Methods 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000009966 trimming Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000000712 assembly Effects 0.000 description 7
- 238000000429 assembly Methods 0.000 description 7
- 238000001816 cooling Methods 0.000 description 7
- 239000012530 fluid Substances 0.000 description 7
- 238000007639 printing Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000001721 transfer moulding Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请涉及电子器件组件,该电子器件组件包括具有表面的衬底、设置在衬底的表面上的图案化金属层、实现在图案化金属层上的半导体器件电路、以及包括多个信号引脚的模制体。多个信号引脚中的信号引脚包括第一部分,所述第一部分从模制体的第一表面伸出。第一部分从外部可及。多个信号引脚中的信号引脚还包括第二部分,所述第二部分从模制体的与第一表面相对的第二表面伸出。多个信号引脚中的单个信号引脚的第二部分位于电子器件组件的内部,与图案化金属层电耦接,并且与第一部分电气性连续。
Description
技术领域
本申请涉及电子器件组件。更具体地,本申请涉及半导体器件模块,例如功率半导体器件模块和相关的电子器件组件。
背景技术
半导体器件(例如,半导体管芯)可被包括在封装组件或模块中。这种模块可包括衬底、设置在衬底上的半导体管芯、电互连部和模制化合物。电互连部可包括导电夹、导线连接、信号引脚和/或电源突片。模制化合物可将组件的多个部分封装,其中,信号引脚的至少部分和电源突片的部分可从模制化合物的外部可及,例如,以便实现相关***中的电连接。在之前的实施方式中,用于模制化合物中的封装的模制腔中的衬底的对准可能是困难的,这可能导致信号引脚和/或电源突片在模块上的位置不正确。此外,由于电源突片的长度和/或物理配置,之前的实施方式中的电源突片会显著增加相关模块的杂散电感。
此外,在之前的实施方式中,在不同封装构型中实现的具有相同或相似功能的模块可能改变了它们的信号引脚的布置,这有碍相关***中一个模块构型与另一个模块构型的互换性。也就是说,包括(结合、集成)有给定的模块的印刷电路板的布局对于模块的信号引脚布置是特定的。另外,在之前的实施方式中,单个信号引脚容易错位,例如,由于在连接到模块中期间倾斜而造成。此外,在之前的实施方式中,由于与长期使用和/或在可靠性测试期间相关联的热循环,模制化合物可能从与模块耦接的相关散热设备(例如,散热器、流体冷却套等)上的剥离。
发明内容
在总体方面,电子器件组件包括具有表面的衬底、设置在衬底的表面上的图案化金属层、实现在图案化金属层上的半导体器件电路、以及包括多个信号引脚的模制体。多个信号引脚中的信号引脚包括第一部分,所述第一部分从模制体的第一表面伸出。信号引脚的第一部分从外部可及。多个信号引脚中的信号引脚还包括第二部分,所述第二部分从模制体的与第一表面相对的第二表面伸出。多个信号引脚中的单个信号引脚的第二部分位于电子器件组件的内部,与图案化金属层电耦接,并且与第一部分电气性连续。
实施例可单独或组合包含以下特征中的一个或多个。例如,所述信号引脚的第二部分可包括多个弯曲部。
模制体可包括多个对准特征,所述对准特征被配置成将电子器件组件定位在封装模制工具中。多个对准特征可包括下述中的至少一者:模制体的第一表面中的多个凹部,或模制体中的多个通孔。
模制体可包括多个电源突片。多个电源突片中的电源突片可包括:布置在与模制体的第一表面平行的平面内的第一部分,以及与第一部分正交的第二部分。电源突片的第二部分可从模制体的第二表面延伸,与电源突片的第一部分电气性连续,并且与图案化金属层电耦接。
电源突片的第一部分可被设置在限定在模制体中的槽中。
电源突片是单体,所述单体被弯曲以限定出所述电源突片的第一部分和所述电源突片的第二部分。
所述电源突片的第二部分可以是导电柱,所述导电柱将所述电源突片的第一部分与所述图案化金属层电耦接。
在另一总体方面中,电子器件组件包括具有表面的衬底、设置在衬底的表面上的图案化金属层、实现在图案化金属层上的半导体器件电路和中介层,所述中介层具有第一侧和与第一侧相对的第二侧。该中介层包括多个信号引脚插座、多个帽和至少一个信号再分布层,所述多个信号引脚插座从所述中介层的第一侧可及,所述多个帽分别在所述中介层的第二侧上围封所述多个信号引脚插座、所述信号再分布层分别将多个信号引脚插座电耦接到中介层第二侧上的多个接触焊盘。所述电子器件组件还包括多个导电柱,所述多个导电柱分别将所述多个接触焊盘与所述图案化金属层电耦接。
实施例可单独或组合包含以下特征中的一个或多个。例如,电子器件组件可包括设置在中介层的第一侧上的至少一个电子部件。所述至少一个电子部件可经由至少一个信号再分配层与多个信号引脚插座中的至少一个信号引脚插座电耦接。
所述中介层可包括印刷电路板。
至少一个信号再分布层可包括多个信号再分布层。
中介层可包括多个切口。电子器件组件可包括多个电源突片和多个导电柱,所述多个电源突片分别设置在所述多个切口中,所述多个导电柱分别将多个电源突片与图案化金属层电耦接。
电子器件组件可包括模制化合物。多个信号引脚插座可从模制化合物暴露。
电子器件组件可包括多个信号引脚,所述多个信号引脚分别***在多个信号引脚插座中。
在另一总体方面中,电子器件组件包括具有表面的散热设备。散热设备包括限定在所述表面中的第一凹槽和限定在所述表面中的第二凹槽。第二凹槽与第一凹槽间隔开并平行于第一凹槽。电子器件组件还包括与散热设备的表面耦接的衬底。衬底设置在第一凹槽和第二凹槽之间。电子器件组件还包括实现在衬底上的半导体器件电路和模制化合物。模制化合物的第一部分对衬底和半导体器件电路进行封装。模制化合物的第二部分设置在第一凹槽中,模制化合物的第三部分设置在第二凹槽中。
实施例可单独或组合包含以下特征中的一个或多个。例如,所述第一凹槽可从所述散热设备的第一边缘延伸至所述散热设备的第二边缘,所述第二边缘与所述第一边缘相对。所述第二凹槽可从所述散热设备的第一边缘延伸到散热设备的第二边缘。
散热设备可包括第一突起,所述第一突起沿着散热设备的第一边缘设置在第一凹槽和第二凹槽之间。模制化合物的第四部分可对第一突起进行封装。散热设备可包括第二突起,所述第二突起沿着散热设备的第二边缘设置在第一凹槽和第二凹槽之间。模制化合物的第五部分可对第二突起进行封装。
散热设备可以是散热器或流体冷却套。
电子器件组件可包括多个从外部可及的信号引脚;以及多个从外部可及的电源突片。
附图说明
图1是示出示例性电子器件组件的示图。
图2A和图2B是示出可包括在图1的电子器件组件中的示例性模制体的示图。
图3是示出示例性衬底组件的示图。
图4A和图4B是示出诸如图1的电子器件组件的电子器件组件的示例性方面的示图。
图5A和图5B是示出可包括在电子器件组件中的另一示例性模制体的示图。
图6A至图6C是示出包括图5A和图5B的模制体的电子器件组件的示例性方面的示图。
图7A和图7B是示出另一个示例性电子器件组件的示图。
图8A至图8D是示出可包括在图7A和图7B的电子器件组件中的中介层的多个视图的示图。
图9A和9B是示出诸如图7A和图7B的电子器件组件的电子器件组件的示例性方面的示图。
图10是示出另一示例性电子器件组件的示图。
图11A至图11D是示出另一个示例性电子器件组件的示图。
图12A和图12B是示出另一个电子器件组件的示例性方面的示图。
图13A和图13B是示出另一个电子器件组件的示例性方面的示图。
图14是示出单体电源突片框架的示图。
图15是示出用于制造电子器件组件的示例性方法的流程图。
图16是示出用于制造电子器件组件的另一示例性方法的流程图。
图17是示出用于制造电子器件组件的另一示例性方法的流程图。
图18是示出用于制造电子器件组件的另一示例性方法的流程图。
不同附图中相同的附图标记表示相同的元件。对于所有这样的元件,一些类似元件的附图标记可以不重复。在某些情况下,不同的附图标记可用于类似或相似的元件。特定实施例的某些元件的一些附图标记可不在对应于该实施例的每个附图中重复地标出。特定实施例的某些元件的一些附图标记可以在对应于该实施例的其他附图中重复标出,但是可以不参照每个对应的附图来具体讨论。附图用于说明示例性实施例的目的,并且不一定是按比例绘制的。
具体实施方式
本公开涉及封装的半导体器件装置,其可被称为模块、组件、电子器件组件、半导体器件模块、功率半导体器件模块等,以及涉及用于制造这种装置的相关方法。本文所示和描述的方法可用于实现半导体器件模块(例如,本文所描述的示例性实施例中的半桥功率模块),其可克服上述现有方法的至少一些缺点。例如,本文描述的实施例可以促进模腔对准的改进、减少杂散电感、不同模块的***信号引脚布置一致性、减少信号引脚未对准和/或减少模制化合物从相关散热设备剥离。虽然本文描述的方法大体上是针对半桥功率模块描述的,但是在一些实施例中,实现其他电路的半导体器件模块也是可能的,例如,全桥功率模块、三相半桥模块、多相半桥模块等。
图1是示出示例性电子器件组件100的示图。电子器件组件100可以实现半导体器件功率模块,例如半桥电路。如图1所示,电子器件组件100包括多个信号引脚110、正电源突片130a(正电源供给突片)、正电源突片130b(正电源供给突片)、负电源突片140(负电源供给突片)和输出电源突片150,在该示例中,它们可以被包括在模制体中,例如图2A和图2B所示的示例模制体中。电子器件组件100还包括模制化合物160,其中,多个信号引脚110、正电源突片130a、正电源突片130b、负电源突片140和输出电源突片150的部分从模制化合物160的外部可及(例如,它们具有设置在模制化合物160的外部的部分)。
如上所述,电子器件组件100可包括半桥电路。在一些实施例中,半桥电路可以使用被包括在衬底上并封装在模制化合物160中的一个或多个高边开关和一个或多个低边开关来实现。出于说明的目的,在本公开中,描述了包括多个高边开关和多个对应的低边开关的半桥电路。在一些实施例中,在一些示例中,高边开关和低边开关可以使用功率金属氧化物半导体场效应晶体管(MOSFET)(例如碳化硅(SiC)MOSFET)来实现,或者可以使用绝缘栅双极晶体管(IGBT)来实现。
在这种实施例中,正电源突片130a和正电源突片130b可与高边开关耦接(例如,与MOSFET的漏极端子或IGBT的集电极端子耦接)。负电源突片140可以与低边开关耦接(例如,与MOSFET的源极端子或IGBT的发射极端子耦接)。输出电源突片150可以与半桥电路的输出节点耦接(例如,MOSFET的高边源极端子和低边漏极端子的公共节点,或者IGBT的高边发射极端子和低边集电极端子的公共节点)。电子器件组件100的多个信号引脚110可用于传送用于控制和/或监控半桥电路的操作的信号,例如栅极控制信号、电压感测信号、热感测等。
图2A和图2B是示出可包括在图1的电子器件组件中的示例性模制体200的示图。因此,进一步参照图1的电子器件组件100的元件来描述模制体200。图2A示出了模制体200的等距视图,并且图2B示出了模制体200的侧视图。如图2A和图2B所示,模制体200包括模制部分210,该模制部分可使用例如注射模制来形成。模制部分210包括表面S1和与平坦表面S1相对的表面S2。
在该示例中,多个信号引脚110、正电源突片130a、正电源突片130b、负电源突片140和输出电源突片150集成在(包括在或一体地集成在)模制体200的模制部分210中。例如,在一些实施例中,可将多个信号引脚和电源突片置于模制工具中,然后可例如使用注射模制或其他模制工艺来形成模制部分210,以制造包括多个信号引脚和电源突片的模制体200。
图2A和图2B所示的模制体200在表面S1上包括多个突起214,多个信号引脚110分别从所述突起伸出。也就是说,多个突起214分别围绕多个信号引脚110的靠近表面S1的部分。多个突起214可为多个信号引脚110提供机械支撑,以例如帮助防止信号引脚的错位和/或信号引脚的弯曲。
模制体200在表面S1上还包括多个对准特征216。在该示例中,多个对准特征216是表面S1上的圆筒形突起,其限定出了相应的圆形凹部216a。在一些实施例中,圆形凹部可以是模制部分210中的圆形通孔。多个对准特征216的对应圆形凹部216a可与被包括在模制腔中的销配合地接合,所述模制腔用于形成电子器件组件100的模制化合物160。也就是说,多个对准特征216可以促进模制体200和相关联的衬底的对准(这种对准作为转移模制工艺的一部分)。在一些实施例中,可以省略多个对准特征216的突起,并且对准特征可以被限定为模制部分210中的凹部或通孔。
在此例子中,电源突片的一部分可设置在模制部分210中限定的槽中,例如图2A所示的与输出电源突片150相关联的槽151。这些槽可由例如注射模制工艺期间围绕电源突片形成的模制部分210产生。
在图2B(即从图2A所示的视图的右侧观察模制体200的侧视图)中,模制部分210被示出为透明的,以便模制体200的内部结构可见。如图2B所示,多个信号引脚110的每个信号引脚包括部分110a和部分110b,其中,部分110a伸出到模制部分210的表面S1之外(例如,从多个突起214中的相应突起伸出),并且部分110b伸出到模制部分210的表面S2之外。对于给定的信号引脚,部分110a和部分110b是电气性连续的。也就是说,部分110a和部分110b可以是物理连续的,或者可以在模制部分210内彼此电耦接。如图2B所示,每个信号引脚的部分110b可以包括多个弯曲部。这些弯曲部可用于将多个信号引脚110分别构造成:基于衬底上用于信号引脚的接触焊盘的位置接触相应的衬底。也就是说,使用如图2B所示的布置,通过适当地构造(弯曲)内信号引脚部分(部分110b),可以将相同的外信号引脚布置(部分110a)用于不同的模块(例如,不同的衬底尺寸和布局、不同的封装尺寸等)。由于对不同模块使用相同的外信号引脚布置,这使得能够实现给定***中的模块的互换性。
图2B还示出了模制体200的模制部分210中的正电源突片130b和输出电源突片150的布置。其他电源突片(正电源突片130a和负电源突片140)可以类似地布置,尽管因为它们布置在至少正电源突片130b的后面而在图2B的视图中不可见。如图2B所示,正电源突片130b包括部分130b1和部分130b2。同样,输出电源突片150包括部分150a和部分150b。在该示例中,部分130b1和部分150b布置在平面P中,并且具有与模制部分210的表面S1平行的表面(在图2B的视图的左侧并且从模制化合物160暴露)。如图2B中进一步所示,部分130b2和部分150b延伸到模制部分的表面S2之外并且正交于平面P。在该示例中,正电源突片130b和输出电源突片150(以及其他电源突片)是各自的单个主体,被弯曲以限定正电源突片130b的部分130b1和130b2以及输出电源突片150的部分150a和150b。
图3是示出示例性衬底组件300的示图。衬底组件300以示例的方式给出,并出于说明的目的。衬底组件的具体布置将取决于具体的实施方式。例如,晶体管的数量可以变化,接触焊盘的尺寸和位置可以不同,等等。同样,虽然衬底组件300被示出为实现半桥电路,但在一些实施例中,其他电路也可以在包括在本文描述的电子器件组件中的衬底组件上实现。在该示例中,衬底组件300可以被包括在图1的电子器件组件100中,并且结合图2A和图2B的模制体200来实现。因此,进一步参照图电子器件组件100和模制体200的元件来描述衬底组件300。
在图3的示例中,衬底组件300包括直接结合金属(direct-bonded metal,DBM)衬底,例如直接结合铜(direct-bonded copper,DBC)衬底。衬底组件300的DBM衬底包括陶瓷层305。诸如图案化铜层的图案化金属层310设置在(直接结合到)陶瓷层305上。图案化金属层310包括用于实现衬底组件300的半桥电路的多个部分(区段)。衬底组件300还包括多个高边晶体管312、多个低边晶体管313、多个导电夹314和多个导线连接316。导电夹和导线连接用于实现电连接,以将多个高边晶体管312、多个低边晶体管313和图案化金属层310互连,从而实现半桥电路。
衬底组件300还包括限定在图案化金属层310上的多个接触焊盘,接触焊盘用于将信号引脚和电源突片与半桥电路耦接。例如,衬底组件300包括接触焊盘330a、接触焊盘330b、接触焊盘340和接触焊盘350。在图1的电子器件组件100中,正电源突片130a可与接触焊盘330a耦接,正电源突片130b可与接触焊盘330b耦接,负电源突片140可与接触焊盘340耦接,并且输出电源突片150可与接触焊盘350耦接。衬底组件300还包括多个信号引脚接触焊盘355,多个信号引脚110(例如,多个信号引脚110的部分110b)可分别耦接到多个信号引脚接触焊盘。
图4A和图4B是示出电子器件组件400(其可为图1的电子器件组件100的实施例)的示例性方面的示图。例如,电子器件组件400包括图2A和图2B的模制体200以及图3的衬底组件300。因此,图4A和图4B进一步参照电子器件组件100、模制体200和衬底组件300的元件进行描述。图4A和图4B是电子器件组件400的侧视图,例如,图1的视图中的电子器件组件100的布置的右侧视图。在图4A和图4B中,模制体200的模制化合物160和模制部分210被示出为透明的,以便示出电子器件组件400的内部结构。此外,在图4A和图4B中,为了清楚起见,未示出电子器件组件400的一个或多个元件。
图4A示出了多个信号引脚110与衬底组件300的连接(例如,多个信号引脚与衬底组件300的多个信号引脚接触焊盘355的连接)。如图4A所示,模制体200的模制部分210设置在模制化合物160内,多个信号引脚110的相应部分110b延伸出模制部分210并且也设置在模制化合物内。如图4A所示,信号引脚110的部分110b位于电子器件组件400的内部。也就是说,部分110b不暴露在外,例如,部分110b设置在模制部分210和/或模制化合物160内。图4A中未示出电子器件组件400的所有信号引脚,因为一些信号引脚位于背面并且被图中示出的信号引脚110遮挡。类似地,这些被遮挡的信号引脚可与衬底组件300耦接。多个信号引脚110的部分110b中的多个弯曲部被配置成将相应的部分110b与它们在衬底组件300上的相应的接触焊盘对准。可以使用锡焊、烧结、钎焊、导电粘合剂等来将部分110b与衬底组件300耦接。
图4B示出了正电源突片130b和输出电源突片150与衬底组件300的连接。正电源突片130a和负电源突片140在图4B中未示出,因为它们被设置在正电源突片130b的背面并在该视图中被遮挡。类似地,这些被遮挡的电源突片可与衬底组件300耦接。如图4A所示,图4B中的模制体200的模制部分210设置在模制化合物160内,正电源突片130b的部分130b2和输出电源突片150的部分150b延伸出模制部分210并且也设置在模制化合物内。可以使用锡焊、烧结、钎焊、导电粘合剂等来将部分130b1和部分150b与衬底组件300耦接。例如,部分130b1可与接触焊盘330b耦接,部分150b可与接触焊盘350耦接。
图5A和图5B是示出可包括在电子器件组件中的另一示例性模制体500的示图。模制体500包括与图2A和图2B的模制体200相似的方面。例如,模制体500包括模制部分510、集成在模制部分510中的多个信号引脚110(具有部分110a和部分110b)、围绕信号引脚110的部分的多个突起514、以及多个对准特征516。为了简洁起见,不再参照图5A和图5B详细描述模制体500的这些特征。如关于模制体200的图1和图2所示出的,图5A示出了模制体500的等距视图,图5B示出了图5A中布置的模制体500的右侧视图。与图2B一样,在图5B的视图中,模制部分510被示出为透明的,使得可以看到模制体500的内部结构。
模制体500与模制体200的不同之处在于,模制体500不包括用于相关电子器件组件的电源突片,所述电子器件组件被包括(集成、合并)在模制部分510中。在包括模制体500的电子器件组件的实施例中,电源突片可实施成独立于模制体500,并且与相应的衬底组件耦接,所述电源突片要么直接(例如,使用直接引线连接)与衬底组件耦接,要么经由相应的导电柱与衬底组件耦接。
图6A至图6C是示出包括图5A和图5B的模制体500的电子器件组件600的示例性方面的示图。因此,在图6A至图6C所示的电子器件组件600的视图中参照了模制体500的元件。与电子器件组件100和电子器件组件400一样,电子器件组件600可以实现半桥电路,然而其他电路实施例也是可能的。图6A示出了电子器件组件600的前侧视图,图6B和图6C示出了从图6A的视图所示的电子器件组件600的右侧观察的视图。在该示例中,模制体500的模制部分510可被封装在模制化合物660中。在一些实施例中,多个突起514的相应上表面可从模制化合物660暴露。出于参照的目的,在图6A至图6C中示出了模制部分510,以说明其在模制化合物660中的布置。
电子器件组件600包括正电源突片630a、正电源突片630b、负电源突片640和输出电源突片650。与电源突片的表面从模制化合物160暴露的电子器件组件100相比,在电子器件组件600中,电源突片从模制化合物660的侧表面或边缘延伸(伸出)。例如,在图6A的视图中,正电源突片630a、正电源突片630b和负电源突片640从电子器件组件600的底部边缘伸出,而输出电源突片650从电子器件组件600的顶部边缘伸出。
在图6A和图6C中的电子器件组件600的侧视图中,与图4A和图4B中的电子器件组件400的侧视图一样,模制体500的模制化合物660和模制部分510被示出为透明的,以便示出电子器件组件600的内部结构。此外,在图6B和图6C中,为了清楚起见,未示出电子器件组件600的一个或多个元件。
图6B示出了多个信号引脚110与衬底组件300a的连接。根据具体的实施方式,衬底组件300a可以具有与图3的衬底组件300相同或不同的构型。如图6B所示,模制体500的模制部分510设置在模制化合物660内,多个信号引脚110的相应部分110b延伸出模制部分510并且也设置在模制化合物内。如图6A所示,与图4A所示的电子器件组件400一样,信号引脚110的部分110b位于电子器件组件600的内部。也就是说,部分110b不暴露在外,例如,部分110b设置在模制部分510和/或模制化合物160内。图6B中未示出电子器件组件600的所有信号引脚,因为一些信号引脚位于背面并且被图中示出的信号引脚110遮挡。类似地,这些被遮挡的信号引脚可与衬底组件300a耦接。多个信号引脚110的部分110b中的多个弯曲部被配置成将相应的部分110b与它们在衬底组件300a上的相应的接触焊盘对准。在该示例中,多个信号引脚110可以具有与电子器件组件100和400的多个信号引脚110相同的布置和相应的功能。可以使用锡焊、烧结、钎焊、导电粘合剂等来将电子器件组件600的信号引脚110的部分110b与衬底组件300a耦接。
图6C示出了正电源突片630b和输出电源突片650与衬底组件300a的连接。正电源突片630a和负电源突片640在图6C中未示出,因为它们被设置在正电源突片630b的背面并在该视图中被其遮挡。类似地,这些被遮挡的电源突片可与衬底组件300a耦接。如图6B所示,图6C中的模制体500的模制部分510设置在模制化合物660内。在该示例中,正电源突片630b和输出电源突片650的设置在模制化合物660内的相应部分被弯曲,并且弯曲部分的接触表面被附接到(耦接到)衬底组件300a的相应接触焊盘。可以使用锡焊、烧结、钎焊、导电粘合剂等来将正电源突片630b和输出电源突片650与衬底组件300a耦接。
图7A和图7B是示出另一个示例性电子器件组件700的示图。与电子器件组件100和电子器件组件400一样,电子器件组件700可以实现半桥电路或其他功率半导体器件模块。出于说明的目的,电子器件组件700被描述为实现半桥电路。如图7A所示,电子器件组件700包括多个***到中介层720中的信号引脚710。多个信号引脚710可以被配置为:压入配合地***在中介层720中包括的相应信号引脚插座中。在该示例中,多个信号引脚710还可被配置为:压入配合地***在包括电子器件组件700的相关***中。在一些实施例中,多个信号引脚710可被配置成用于锡焊连接在中介层720和/或相关***中。
电子器件组件700还包括正电源突片730a、正电源突片730b、负电源突片740和输出电源突片750。电子器件组件700还包括对电子器件组件700的部分进行封装的模制化合物760。如图7A所示,中介层720的部分可从模制化合物760暴露,使得中介层720的信号引脚插座从外部可及,以便***多个信号引脚710。还如图7A所示,电源突片的相应表面从模制化合物760暴露。这些表面可用于电连接相关***中的电源突片。
图7B示出图7A的电子器件组件700的元件的分解示图。例如,图7B示出了多个信号引脚710、中介层720、正电源突片730a、正电源突片730b、负电源突片740、输出电源突片750和模制化合物760。另外,图7B示出了电子器件组件700的衬底组件300b。在一些实施例中,衬底组件300b可与图3的衬底组件300a一致,或者可具有与其不同的构型(例如,尺寸、布局等)。图7B还示出了与正电源突片730a耦接的导电柱732a,与正电源突片730b耦接的导电柱732b,以及与负电源突片740耦接的导电柱742。虽然在图7B中不可见,但输出电源突片750也可具有与其耦接的多于一个的导电柱。这些导电柱可便于将电源突片与电子器件组件700中的衬底组件300b电耦接。
图8A至图8D是示出可包括在图7A和图7B的电子器件组件700中的中介层(例如,中介层720)的多个视图的示图。因此,出于说明的目的,进一步参照图7A和图7B所示的电子器件组件700对图8A至图8D进行描述。图8A示出了中介层720的前侧视图,图8B示出了从图8A的视图中的右侧观察中介层720的侧视图。图8C示出了中介层720的后侧视图。图8D示出了中介层720的背面的等距视图,所述中介层具有耦接到中介层720的接触焊盘的导电柱。
如图8A所示,中介层720包括印刷电路板721。印刷电路板721可包括多个层,并且具有一个或多个信号分布层(再分布层等。)。印刷电路板721还包括多个信号引脚插座722,所述信号引脚插座可以是分别与一个或多个再分布层的印刷电路迹线电耦接的导电通孔。中介层720的印刷电路板721还包括切口830a、切口830b、切口840和切口850。在该示例中,电子器件组件700的电源突片可分别设置在印刷电路板721的切口中。在一些实施例中,例如通过粘接地联接在印刷电路板721的切口中,电源突片可以与中介层720一体地集成。
如图8B的侧视图所示,中介层720包括设置在中介层720的印刷电路板721的背面上的多个帽724,其中,多个帽724分别围封(密封、覆盖)中介层720的背面上的多个信号引脚插座722。在该示例中,多个帽724可防止模制化合物在电子器件组件700的模制封装期间到达多个信号引脚插座722,以防止模制化合物妨碍多个信号引脚710***到多个信号引脚插座722中。多个帽724还防止湿气和/或其他污染物通过多个信号引脚插座722进入电子器件组件700中。图8B还示出了与中介层720的印刷电路板721电耦接的多个导电柱726,例如,多个导电柱与设置在印刷电路板721的背面上的接触焊盘电耦接。在该示例中,印刷电路板721的一个或多个再分布层可将多个信号引脚710分别与多个导电柱726电耦接,其中,多个导电柱726以与衬底组件300b上的接触焊盘相对应的方式布置。与模制体200和模制体500一样,信号的再分配(例如,从多个信号引脚710到多个导电柱726)有利于使不同的半导体器件模块(例如不同的封装尺寸、衬底组件上的接触焊盘位置不同)具有一致的信号引脚布置。
图8C示出了不具有多个导电柱726的中介层720背面。例如,如图8C所示,印刷电路板721包括多个接触焊盘725,多个导电柱726可耦接到所述多个接触焊盘(例如,通过锡焊、烧结、钎焊等)。图8D示出了中介层720的等距视图,其中,多个导电柱726耦接到多个接触焊盘725。在一些实施例中,多个导电柱726可被包括在衬底组件300b中,而不是中介层720中。在这种实施例中,在电子器件组件700的组装过程中,多个导电柱726于是可与多个接触焊盘725耦接。
图9A和9B是示出诸如图7A和图7B的电子器件组件700的电子器件组件的示例性方面的示图。因此,图9A和图9B进一步参照电子器件组件700和中介层720的元件进行描述和示出。图9A和图9B是电子器件组件700的侧视图,例如,图7A的视图中的电子器件组件700的布置的右侧视图。在图9A和图9B中模制化合物760和/或多个帽724被示出为透明的,以便示出电子器件组件700的内部结构。此外,在图9A和图9B的视图中,为了清楚起见,未示出电子器件组件700的一个或多个元件。图9A示出了在***中介层720的多个信号引脚插座722之后的多个信号引脚710。
如图9A所示,多个信号引脚710的相应部分被设置在多个帽724内。多个信号引脚插座722、印刷电路板721的一层或再分布层以及多个接触焊盘725可将多个信号引脚710与多个导电柱726中的相应的导电柱电耦接。图9A中未示出电子器件组件700的所有信号引脚,因为一些信号引脚位于背面并且被图中示出的信号引脚710遮挡。类似地,这些被遮挡的信号引脚可***到多个信号引脚插座722中的相应的信号引脚插座中。
图9B示出了正电源突片730b和输出电源突片750与衬底组件300b的电连接。正电源突片730a和负电源突片740在图9B中未示出,因为它们被设置在正电源突片730b的背面并在该视图中被遮挡。类似地,这些被遮挡的电源突片可与衬底组件300b耦接。如图9B所示,正电源突片730b的位于模制化合物760内部的部分经由导电柱732b与衬底组件300b耦接,而输出电源突片750的位于模制化合物760内部的部分经由导电柱752与衬底组件300b耦接。正电源突片730b和输出电源突片750可分别与导电柱732b和导电柱752耦接,可以使用锡焊、烧结、钎焊、导电粘合剂等将导电柱732b和752与衬底300d耦接。
图10是示出另一示例性电子器件组件700a的示图。在该示例中,电子器件组件700a是图7A和图7B的电子器件组件700的变型。因此,进一步参照电子器件组件700的元件来描述和示出电子器件组件700a。如图10中示意性示出的,电子器件组件700a的中介层720上可包括至少一个电子部件1010。虽然在图10中可见,但在一些实施例中,电子部件1010可设置在(封装在)模制化合物760内。同样如图10中示意性示出的,电子部件1010可经由再分布层1015与多个信号引脚710电耦接,所述再分布层可以是中介层720的多个再分布层之一。在一些实施例中,电子部件1010可包括集成电路(例如,栅极驱动器电路)、无源元件(例如,电容器、电阻器和/或电感器)等。
图11A至图11D是示出另一个示例性电子器件组件1100的示图。如图11A所示,电子器件组件1100包括散热设备1110,作为两个示例,散热装置1110可以是散热器或流体冷却套。如图11A所示,多个半导体器件模块1120可被设置在散热设备1110上。在一些实施例中,可以使用本文描述的方法来实现多个半导体器件模块1120。在电子器件组件1100中,散热设备1110的表面可具有限定在该表面中的多个凹槽,其中,所述凹槽被配置成将多个半导体器件模块1120的模制化合物锚固到散热设备1110的表面。例如,对于特定的半导体器件模块1120,凹槽1112a和凹槽1112b可各自从散热设备1110的边缘E1延伸到散热设备1110的边缘E2,其中,边缘E2与边缘E1相对。在此例中,凹槽1112b与凹槽1112a间隔开并平行。
图11B示出了特定半导体器件模块1120的散热设备1110的一部分。如图11B所示,可用于实现特定半导体器件模块1120的功率半导体电路的衬底300c可被设置在凹槽1112a和凹槽1112b之间。在一些实施例中,凹槽1112a和凹槽1112b可使用机加工操作形成,或在铸造散热设备1110期间形成。如图11B进一步所示,散热设备1110可包括沿边缘E1设置的突起1114a和沿边缘E2设置的突起1114b。如下面参照图11D进一步描述的,突起1114a和突起1114b可设置成将半导体模块的模制化合物进一步锚固到散热设备1110的表面。
图11C示出了电子器件组件1100的半导体器件模块1120和散热设备1100的表面的对应部分的分解图,其中,半导体器件模块1120在电子器件组件1100中设置在散热设备的表面的对应部分上。如图11C所示,模块1120包括对模块1120的部分进行封装的模制化合物1160。在该示例中,模制化合物1160包括与凹槽1112a对应的锚固部分1122a和与凹槽1112b对应的锚固部分1122b。换言之,如图11D所示,模块1120的衬底300c通过烧结材料1170耦接到散热设备1110,并且在封装模制操作之后,模制化合物1160的锚固部分1122a将被设置在凹槽1112a中,并且模制化合物1160的锚固部分1122b将被设置在凹槽1112b中。图11C进一步示出了凹槽1112a的放大图(该图也可以应用于凹槽1112b),其中,凹槽1112a(和凹槽1112b)被配置成分别经由锚固部分1122a和锚固部分1122b将模制化合物1160锚固到散热设备1110的表面。
图11D示出了从图11A所示的布置的右侧观察模块1120的侧视图,例如,电子器件组件1100被沿着凹槽1112b剖切。如图11D所示,模制化合物1160可在突起1114a下方围绕突起1114a延伸并在突起1114b下方围绕突起1114b延伸。也就是说,模制化合物可将突起1114a和突起1114b封装,以进一步将模制化合物1160锚固到散热设备1110的表面。图11A至图11D的方法有助于防止模制化合物1160由于与长期使用相关联的热循环而从散热设备1110剥离,和/或模制化合物在可靠性测试期间从散热设备1110剥离。
图12A和图12B是示出另一个电子器件组件1200的示例性方面的示图。示例性地并且出于说明的目的,电子器件组件1200被描述为实现半桥电路。电子器件组件1200的外信号引脚(例如针对信号引脚1210)和电源突片布置与电子器件组件600的外信号引脚和电源突片布置一致。然而,与电子器件组件600相比,电子器件组件1200不包括模制体500,并且至少在电源突片如何与相应的衬底(衬底300d)耦接方面不同。例如,电子器件组件1200包括正电源突片1230a、正电源突片1230b、负电源突片1240和用于半桥电路的输出电源突片1250。与电子器件组件600的电源突片一样,电子器件组件1200的电源突片的部分可从模制化合物1260的边缘延伸(延伸出)。
在该示例中,电源突片各自可包括通过相应的导电柱与衬底300c耦接的相应的直的主体(铜主体)。例如,图12B示出了从图12A所示的电子器件组件1200的右侧观察的电子器件组件1200的侧视图。与电子器件组件400(图4A和图4B中)的侧视图和电子器件组件600(图6B和图6C中)的侧视图一样,模制化合物1260被示出为透明的,以便示出电子器件组件1200的内部结构。此外,在图12B中,为了清楚起见,未示出电子器件组件1200的一个或多个元件。图12B示出了正电源突片1230b和输出电源突片1250与衬底300d的连接。正电源突片1230b和负电源突片1240在图12B中未示出,因为它们被设置在正电源突片1230b的背面并在该视图中被遮挡。类似地,这些被遮挡的电源突片可与衬底300d耦接。
如图12B所示,正电源突片1230b的位于模制化合物1260内部的部分经由导电柱1232b与衬底300d耦接,而输出电源突片1250的位于模制化合物1260内部的部分经由导电柱1252与衬底300d耦接。正电源突片1230b和输出电源突片1250可分别与导电柱1232b和导电柱1252耦接,并且可以使用锡焊、烧结、钎焊、导电粘合剂等将导电柱1232b和1252与衬底300d耦接。
图13A和图13B是示出另一个电子器件组件1300的示例性方面的示图。示例性地并且出于说明的目的,电子器件组件1300被描述为实现半桥电路。与电子器件组件1200相比,电子器件组件1300具有外部电源突片布置,其中,电源突片的相应表面从模制化合物1360暴露。例如,电子器件组件1300包括正电源突片1330a、正电源突片1330b、负电源突片1340和用于半桥电路的输出电源突片1350,所述正电源突片、所述正电源突片、所述负电源突片和所述输出电源突片各自具有从模制化合物1360暴露的表面。与电子器件组件1200的电源突片一样,电源突片组件1300的电子器件可各自包括相应的直的主体(铜主体),所述直的主体经由相应的导电柱与衬底300c耦接。
例如,图13B示出了从图13A所示的电子器件组件1300的右侧观察的电子器件组件1300的侧视图。与图12A中的电子器件组件1200的侧视图一样,模制化合物1360被示出为透明的,以便示出电子器件组件1300的内部结构。此外,在图13B中,为了清楚起见,未示出电子器件组件1300的一个或多个元件。图13B示出了正电源突片1330b和输出电源突片1350与衬底300e的连接。正电源突片1330b和负电源突片1340在图13B中未示出,因为它们被设置在正电源突片1330b的背面并在该视图中被遮挡。类似地,这些被遮挡的电源突片可与衬底300e耦接。
如图13B所示,正电源突片1330b的位于模制化合物1360内部的部分经由导电柱1332b与衬底300e耦接,而输出电源突片1350的位于模制化合物1360内部的部分经由导电柱1352与衬底300e耦接。正电源突片1330b和输出电源突片1350可分别与导电柱1332b和导电柱1352耦接,并且可以使用锡焊、烧结、钎焊、导电粘合剂等将导电柱1332b和1352与衬底300d耦接。
由于使用了直主体电源突片和导电柱,与之前的实施方式相比,电子器件组件1200和电子器件组件1300的电源突片布置可以减少杂散电感。例如,由于减少了与电源突片相关联的总传导长度和/或减少了电源突片电流路径中的电流路径方向变化,本实施例可减少杂散电感。在此处描述的实施例中,导电柱可例如是铜柱。
图14是示出单体电源突片框架的示图。在一些实施例中,单体电源突片框架1400可用于生产图13A和图13B的电子器件组件1300。类似的单体电源突片框架可用于生产图12A和图12B的电子器件组件1200。如图14所示,单体电源突片框架1400包括框架部分1410、电源突片1430a(例如,正电源突片)、电源突片1430b(例如,正电源突片)、电源突片1440(例如,负电源突片)和电源突片1450(例如,输出电源突片)。例如,使用冲压工艺,将单体电源突片框架1400的电源突片和框架部分1410形成为单体。例如在本文描述的方法中,在模块组装过程中,单体电源突片框架1400的电源突片可利用例如相应的导电柱来与电子器件组件的衬底耦接。然后,框架部分1410可被用作对准机构,用于将衬底定位在用于封装模制(例如,转移模制)的模制腔中。这有助于防止衬底在模制腔中错位。在完成模制工艺之后,可使用修剪工艺将电源突片与框架部分1410分离。
图15是示出用于制造电子器件组件的示例性方法1500的流程图。在一些实施例中,方法1500可用于生产图1的电子器件组件100,示例性地,其可实现诸如半桥电路的半导体器件功率模块。如图15所示,方法1500包括:在方框1505处,将一个或多个半导体管芯烧结到衬底,例如烧结到DBM衬底的图案化金属层。在一些实施例中,可使用其他方法将半导体管芯耦接到衬底,例如锡焊、钎焊、导电粘合剂等。在方框1510处,方法1500包括将一个或多个导电夹安置(布置、安装)在半导体管芯和/或衬底上的图案化金属层上。方框1510处的操作可包括执行锡膏印刷操作,以在半导体管芯和/或图案化金属层的表面上涂覆电锡膏,导电夹的对应表面将被附接到上述表面。在方框1515处,方法1500包括执行锡焊操作以将方框1510的导电夹与半导体管芯和/或图案化金属层电气性和物理性耦接。在方框1520处,方法1500包括清洁操作(例如,焊剂清洁操作)以去除方框1515的锡焊操作中的焊剂。在方框1525处,方法1500包括在半导体管芯和图案化金属层之间形成导线连接。
在方框1530处,方法1500还包括在衬底的图案化金属层上安置(布置、安装)一个以上的信号引脚和一个或多个电源突片。信号引脚和/或电源突片可被包括在诸如图2A和图2B的模制体的模制体(包括信号引脚和电源突片二者)中,或包括在诸如图5A和图5B的模制体的模制体(包括信号引脚)中。方框1530处的操作可包括执行锡膏印刷操作,以在图案化金属层的表面上涂覆电锡膏,信号引脚和电源突片的对应表面将被附接到上述表面。在方框1535处,方法1500包括执行锡焊操作以将方框1530的信号引脚和电源突片与图案化金属层电气性和物理性耦接。在方框1540处,方法1500包括清洁操作(例如,焊剂清洁操作)以去除方框1535的锡焊操作中的焊剂。
在方框1545处,方法1500包括模制操作(例如,转移模制操作),模制操作可被执行以对生产的电子器件组件的部分进行封装。在方框1550处,方法1500包括修边操作,以去除方框1545的模制操作中的多余的模制化合物。在方框1555处,方法1500包括修剪操作,以将电源突片从相关联的框架分离。在一些实施例中,例如,在电源突片被包括在模制体中(例如图2A和图2B的模制体200)的实施例中,可以省略方框1555处的修剪操作。在方框1560处,方框1505至方框1555生产的封装半导体器件组件可通过烧结附接到散热设备(散热装置、散热机构等),散热设备例如为散热器或流体冷却套。在方框1560处可使用其他附接方法,例如锡焊、钎焊、导热粘合剂等。
图16是示出用于制造电子器件组件的另一示例性方法1600的流程图。在一些实施例中,方法1600可用于生产图7A的电子器件组件700,示例性地,其可实现诸如半桥电路的半导体器件功率模块。如图16所示,方法1600包括:在方框1605处,将一个或多个半导体管芯烧结到衬底,例如烧结到DBM衬底的图案化金属层。在一些实施例中,可使用其他方法将半导体管芯耦接到衬底,例如锡焊、钎焊、导电粘合剂等。在方框1610,方法1600包括将一个或多个导电夹安置(布置、安装)在半导体管芯和/或衬底上的图案化金属层上。方框1610处的操作可包括执行锡膏印刷操作,以在半导体管芯和/或图案化金属层的表面上涂覆电锡膏,导电夹的对应表面将被附接到上述表面。在方框1615处,方法1600包括执行锡焊操作以将方框1610的导电夹与半导体管芯和/或图案化金属层电气性和物理性耦接。在方框1620处,方法1600包括清洁操作(例如,焊剂清洁操作)以去除方框1615的锡焊操作中的焊剂。在方框1625处,方法1600包括在半导体管芯和图案化金属层之间形成导线连接。
在方框1630处,方法1600还包括在衬底的图案化金属层上安置(布置、安装)多个导电柱。方框1630处的操作还可包括在导电柱上分别安置(布置、安装)中介层(例如,中介层720)和一个或多个电源突片。在一些实施例中,导电柱可被包括在中介层中、衬底中和/或电源突片中。方框1630处的操作可包括执行锡膏印刷操作,以在图案化金属层和/或中介层的接触焊盘的表面上涂覆电锡膏,信号引脚,导电柱和/或电源突片的对应表面将被附接到上述表面。在方框1635处,方法1600包括执行锡焊操作以将导电柱与图案化金属层、中介层的接触焊盘和/或一个或多个电源突片电气性和物理性地耦接。在方框1640处,方法1600包括清洁操作(例如,焊剂清洁操作)以去除方框1635的锡焊操作中的焊剂。
在方框1645处,方法1600包括模制操作(例如,转移模制操作),模制操作可被执行以对生产的电子器件组件的部分进行封装。在方框1650处,方法1600包括修边操作,以去除方框1645的模制操作中的多余的模制化合物。在方框1655处,方法1600包括修剪操作,以将电源突片从相关联的框架分离。在一些实施例中,例如,在电源突片被整体地包括在中介层中的实施例中,可以省略方框1655处的修剪操作。在方框1660处,方框1605至方框1655生产的封装半导体器件组件可利用烧结附接到散热设备(散热装置、散热机构等),散热设备例如为散热器或流体冷却套。在方框1660处可使用其它附接方法,例如锡焊、钎焊、导热粘合剂等。在方框1665处,可将信号引脚***(例如,压入配合)到中介层的信号引脚插座中。
图17是示出用于制造电子器件组件的另一示例性方法1700的流程图。在一些实施例中,方法1700可用于生产图11A的电子器件组件1100,电子器件组件可包括设置在散热器或流体冷却套上的多个半导体器件功率模块(例如半桥电路)。如图17所示,在方框1705处,方法1700包括将一个或多个衬底(例如,DBM衬底)烧结到散热设备上。在一些实施例中,可以使用其他工艺(例如锡焊、铜焊、导电粘合剂等)将一个或多个衬底与散热设备耦接。在方框1710处,方法1700包括将一个或多个半导体管芯烧结到一个或多个衬底中的每一个上,例如烧结到DBM衬底的图案化金属层。在一些实施例中,可以使用其他方法(例如锡焊、钎焊、导电粘合剂等)将半导体管芯耦接到衬底。
在方框1715处,方法1700包括将一个或多个导电夹安置(布置、安装)到半导体管芯和/或衬底上的图案化金属层上。方框1715处的操作可包括执行锡膏印刷操作,以在半导体管芯和/或图案化金属层的表面上涂覆电锡膏,导电夹的对应表面将被附接到上述表面。在方框1720处,方法1700包括执行锡焊操作以将方框1715的导电夹与半导体管芯和/或图案化金属层电气性和物理性耦接。在方框1725处,方法1700包括清洁操作(例如,焊剂清洁操作)以去除方框1720的锡焊操作中的焊剂。在方框1730处,方法1700包括在半导体管芯和图案化金属层之间形成导线连接。
在方框1735处,方法1700还包括将信号引脚(或中介层组件的导电柱)和电源突片安置(布置、安装)在衬底的图案化金属层上。在一些实施例中,信号引脚、导电柱和/或电源突片可被包括在模制体或中介层组件中,例如本文中描述的那样。在一些实施例,例如在使用压入配合的信号引脚的实施例中,方框1735处可以省略施加信号引脚。方框1735处的操作可包括执行锡膏印刷操作,以在图案化金属层的表面上涂覆电锡膏,信号引脚、导电柱和/或电源突片的对应表面将被附接到上述表面。在方框1740处,方法1700包括执行锡焊操作以将方框1735的信号引脚、导电柱和/或电源突片与图案化金属层电气性和物理性耦接。在方框1745处,方法1700包括清洁操作(例如,焊剂清洁操作)以去除方框1740的锡焊操作中的焊剂。
在框1750处,可执行模制操作(例如,转移模制操作),以对产生在散热设备上的电子器件组件的部分进行封装,例如对图11C和图11D所示的模制化合物1160进行封装。在方框1755处,方法1700包括修边操作,以去除方框1750的模制操作中的多余的模制化合物。在方框1760处,方法1700包括修剪操作,以将电源突片从相关联的框架分离。在一些实施例中,例如,在电源突片被整体地包括在模制体或中介层中的实施例中,可以省略方框1760处的修剪操作。在方框1765处,***信号引脚(例如压入配合信号引脚)。在实施例中,在方框1735处施加信号引脚,并在方框1740处锡焊信号引脚,方框1765处的信号引脚***操作可被省略。
图18是示出用于制造电子器件组件的另一示例性方法1800的流程图。在一些实施例中,方法1800可用于生产图12A的电子器件组件1200或图13A的电子器件组件1300,电子器件组件可实现诸如半桥电路的半导体器件功率模块。如图18所示,方法1800包括:在方框1805处,将一个或多个半导体管芯烧结到衬底,例如烧结到DBM衬底的图案化金属层。在一些实施例中,可以使用其他方法(例如锡焊、钎焊、导电粘合剂等)将半导体管芯耦接到衬底。在方框1810处,方法1800包括安置(布置、安装)电子器件组件的一个或多个导电夹、一个或多个信号引脚、一个或多个导电柱和/或一个或多个导电突片。方框1810处的操作可包括执行锡膏印刷操作,以涂覆电锡膏,从而将相应的表面彼此耦接。在方框1815处,方法1800包括执行锡焊操作,以将方框1810的导电夹、信号引脚、导电柱和/或电源突片的表面与半导体管芯和/或图案化金属层的相应表面电气性和物理性耦接。在方框1820处,方法1800包括清洁操作(例如,焊剂清洁操作)以去除方框1815的锡焊操作中的焊剂。在方框1825处,方法1800包括在半导体管芯和图案化金属层之间形成导线连接。
在方框1830处,方法1800包括模制操作(例如,转移模制操作),模制操作可被执行以对生产的电子器件组件的部分进行封装。在方框1835处,方法1800包括修边操作,以去除方框1830的模制操作中的多余的模制化合物。在方框1840处,方法1800包括修剪操作,以将电源突片从相关联的框架分离。在方框1845处,方框1805至方框1840生产的封装半导体器件组件可被附接(耦接)到散热设备(散热装置、散热机构等),所述散热设备例如为散热器或流体冷却套。在方框1845处可使用其他附接方法,例如锡焊、钎焊、导热粘合剂等。
需理解,在前述描述中,当诸如层、区域或衬底之类的元件被称为在另一元件上、连接到另一元件上、电连接到另一元件上、耦接到另一元件上或电耦接到另一元件上时,它可以直接在另一元件上、直接连接到另一元件上或直接耦接到另一元件上,或者可以存在一个或多个中间元件。相反,当元件被称为“直接在另一元件上”、“直接连接到”或“直接耦接到”另一元件或层,则不存在中间元件或层。尽管可能没有贯穿整篇使用术语“直接在……上”、“直接连接到”或“直接耦接到”,但是示出为“直接在……上”、“直接连接到”或“直接耦接到”的元件可以被称为“直接在……上”、“直接连接到”或“直接耦接到”。本申请的权利要求可以被修改以记载在说明书中描述的或在附图中示出的示例性关系。
除非根据上下文有明确的说明,如在本说明书中所使用的,单数形式的措词可以包括复数形式的情况。除了图中所示的方位之外,空间上相对的术语(例如,上方、上面、之上、下方、下面、之下、下、顶部、底部等)旨在包括装置在使用或操作中的不同方位。在一些实施方式中,相对术性语“上方”和“下方”可以分别包括垂直上方和垂直下方。在一些实施方式中,术语“相邻”可以包括横向相邻或水平相邻。
一些实施方式可以使用多种不同的半导体处理和/或封装技术来实现。一些实施方式可以使用与半导体衬底相关的多种不同类型的半导体器件处理技术实现,所述半导体衬底包括但不限于例如硅(Si)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)和/或其它等等。
尽管已如本文所述地示出了所述实施方式的某些特征,但本领域技术人员将能想到许多修改、替换、改变和等同物。因此,应当理解,所附的权利要求旨在涵盖落入实施方式范围内的所有此类修改和改变。应当理解,它们只是作为示例而不是限制,并且可以在形式和细节上进行多种改变。除了互斥的组合之外,本文所描述的设备和/或方法的任何部分能够以任何组合方式来组合。本文描述的实施方式可以包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。
Claims (12)
1.一种电子器件组件,其特征在于,所述电子器件组件包括:
具有表面的衬底;
设置在所述衬底的表面上的图案化金属层;
实现在所述图案化金属层上的半导体器件电路;以及
模制体,所述模制体包括多个信号引脚,所述多个信号引脚中的单个信号引脚包括:
从所述模制体的第一表面伸出的第一部分,第一部分从外部可及;和
从所述模制体的与所述第一表面相对的第二表面伸出的第二部分,所述第二部分:
在所述电子器件组件的内部;
与所述图案化金属层电耦接;以及
与所述第一部分电气性连续。
2.根据权利要求1所述的电子器件组件,其中,所述信号引脚的第二部分包括多个弯曲部。
3.根据权利要求1所述的电子器件组件,其中,所述模制体包括多个对准特征,所述多个对准特征被配置成将所述电子器件组件定位在封装模制工具中,所述多个对准特征包括以下中的至少一者:
所述模制体的第一表面中的多个凹部;或者
所述模制体中的多个通孔。
4.根据权利要求1所述的电子器件组件,其中,所述模制体还包括多个电源突片,所述多个电源突片中的单个电源突片包括:
第一部分,所述第一部分布置在平行于所述模制体的第一表面的平面内;以及
第二部分,所述第二部分与所述第一部分正交,所述电源突片的所述第二部分:
从所述模制体的第二表面延伸;
与所述电源突片的第一部分电气性连续;并且
与所述图案化金属层电耦接,
所述电源突片的第一部分设置在限定在所述模制体中的槽中,并且
所述电源突片是单体,所述单体被弯曲以限定出所述电源突片的第一部分和所述电源突片的第二部分。
5.根据权利要求1所述的电子器件组件,其中,所述模制体还包括多个电源突片,所述多个电源突片中的单个电源突片包括:
第一部分,所述第一部分布置在平行于所述模制体的第一表面的平面内;以及
第二部分,所述第二部分与所述第一部分正交,所述电源突片的所述第二部分:
从所述模制体的第二表面延伸;
与所述电源突片的第一部分电气性连续;并且
与所述图案化金属层电耦接,
所述电源突片的第二部分是导电柱,所述导电柱将所述电源突片的第一部分与所述图案化金属层电耦接。
6.一种电子器件组件,其特征在于,所述电子器件组件包括:
具有表面的衬底;
设置在所述衬底的表面上的图案化金属层;
实现在所述图案化金属层上的半导体器件电路;
中介层,所述中介层具有第一侧和与第一侧相对的第二侧,所述中介层包括:
多个信号引脚插座,所述多个信号引脚插座从所述中介层的第一侧可及;
多个帽,所述多个帽分别在所述中介层的第二侧上围封所述多个信号引脚插座;以及
至少一个信号再分布层,所述至少一个信号再分布层分别将所述多个信号引脚插座电耦接到所述中介层的第二侧上的多个接触焊盘;以及
多个导电柱,所述多个导电柱分别将所述多个接触焊盘与所述图案化金属层电耦接。
7.根据权利要求6所述的电子器件组件,其中,所述电子器件组件还包括设置在所述中介层的第一侧上的至少一个电子部件,所述至少一个电子部件经由所述至少一个信号再分配层与所述多个信号引脚插座中的至少一个信号引脚插座电耦接。
8.根据权利要求6所述的电子器件组件,其中:
所述中介层包括印刷电路板;并且
所述中介层还包括多个切口,所述电子器件组件还包括:
多个电源突片,所述多个电源突片分别设置在所述多个切口中;以及
多个导电柱,所述多个导电柱分别将所述多个电源突片与所述图案化金属层电耦接。
9.根据权利要求6所述的电子器件组件,其中,所述电子器件组件还包括:
模制化合物,所述多个信号引脚插座从所述模制化合物暴露;以及
多个信号引脚,所述多个信号引脚分别***在所述多个信号引脚插座中。
10.一种电子器件组件,其特征在于,所述电子器件组件包括:
具有表面的散热设备,所述散热设备包括:
限定在所述表面中的第一凹槽;以及
限定在所述表面中的第二凹槽,所述第二凹槽与所述第一凹槽间隔开并平行于所述第一凹槽;
与所述散热设备的表面耦接的衬底,所述衬底被设置在所述第一凹槽和所述第二凹槽之间;
实现在所述衬底上的半导体器件电路;以及
模制化合物,所述模制化合物的第一部分对所述衬底和半导体器件电路进行封装,所述模制化合物的第二部分被设置在所述第一凹槽中,所述模制化合物的第三部分被设置在所述第二凹槽中。
11.根据权利要求10所述的电子器件组件,其中:
所述第一凹槽从所述散热设备的第一边缘延伸至所述散热设备的第二边缘,所述第二边缘与所述第一边缘相对;并且
所述第二凹槽从所述散热设备的第一边缘延伸到散热设备的第二边缘,
所述散热设备还包括:
第一突起,所述第一突起沿着所述散热设备的第一边缘设置在所述第一凹槽和所述第二凹槽之间,所述模制化合物的第四部分对所述第一突起进行封装;以及
第二突起,所述第二突起沿着所述散热设备的第二边缘设置在所述第一凹槽和所述第二凹槽之间,所述模制化合物的第五部分对所述第二突起进行封装。
12.根据权利要求10所述的电子器件组件,其中,所述电子器件组件还包括:
多个从外部可及的信号引脚;以及
多个从外部可及的电源突片。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63/364,166 | 2022-05-04 | ||
US18/308,467 | 2023-04-27 | ||
US18/308,467 US20230361011A1 (en) | 2022-05-04 | 2023-04-27 | Molded power modules |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117012743A true CN117012743A (zh) | 2023-11-07 |
Family
ID=88569883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310499510.7A Pending CN117012743A (zh) | 2022-05-04 | 2023-05-04 | 电子器件组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117012743A (zh) |
-
2023
- 2023-05-04 CN CN202310499510.7A patent/CN117012743A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
US9468087B1 (en) | Power module with improved cooling and method for making | |
JP2008199022A (ja) | パワー半導体モジュールおよびその製造方法 | |
US11915999B2 (en) | Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element | |
US10825753B2 (en) | Semiconductor device and method of manufacture | |
EP2398302B1 (en) | Semiconductor device | |
EP1696484B1 (en) | Process for assembling a double-sided circuit component | |
US20070145576A1 (en) | Power Semiconductor Circuit And Method Of Manufacturing A Power Semiconductor Circuit | |
US20220059443A1 (en) | Vertical and horizontal circuit assemblies | |
JPH08306855A (ja) | 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法 | |
US20230327350A1 (en) | Transfer molded power modules and methods of manufacture | |
US8471370B2 (en) | Semiconductor element with semiconductor die and lead frames | |
EP3370332B1 (en) | Stray inductance reduction in packaged semiconductor devices and modules | |
EP1531494A2 (en) | Double-sided multi-chip circuit component | |
WO2005122250A2 (en) | High power mcm package with improved planarity and heat dissipation | |
US11935807B2 (en) | Plurality of dies electrically connected to a printed circuit board by a clip | |
EP4283670A2 (en) | Molded power modules | |
CN117012743A (zh) | 电子器件组件 | |
CN110957283A (zh) | 功率模块和相关方法 | |
JPH11220074A (ja) | 半導体装置 | |
US20230052830A1 (en) | Power circuit module | |
EP4123696A2 (en) | Power module | |
US20240112977A1 (en) | Isolated power packaging with flexible connectivity | |
WO2024086573A1 (en) | Assemblies with embedded semiconductor device modules and related methods | |
CN115397090A (zh) | 齿形板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |