JP2007328356A - 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置 - Google Patents
表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置 Download PDFInfo
- Publication number
- JP2007328356A JP2007328356A JP2007176361A JP2007176361A JP2007328356A JP 2007328356 A JP2007328356 A JP 2007328356A JP 2007176361 A JP2007176361 A JP 2007176361A JP 2007176361 A JP2007176361 A JP 2007176361A JP 2007328356 A JP2007328356 A JP 2007328356A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- display device
- electrode
- pixel electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】表示媒体層を挟んで互いに対向するアクティブマトリクス基板及び対向基板とを備え、上記アクティブマトリクス基板が表示媒体層側にマトリクス状に配置された画素電極9を有し、上記対向基板が表示媒体層側に画素電極9に対向する共通電極を有する構造をもつ表示装置用基板であって、上記表示装置用基板は、画素電極9又は共通電極に形成された電極スリット11を有し、上記電極スリットの電気的接続部13は、少なくとも1つが遮光領域外に設けられたものである表示装置用基板。
【選択図】図1−1
Description
MVA方式は、CF基板上に設けた帯状の構造物(配向制御用突起)と、AM基板側に設けた画素電極の抜き(スリット)とを、これらの基板面に交互に配置し、該構造物やスリットを境界として液晶分子のダイレクタ(ディレクタ)の方向が180°異なる液晶配向を形成して垂直配向型液晶の配向分割を行う方式であり、該ダイレクタ方向が180°異なるドメインを1つの表示絵素領域内に複数形成することにより、視角特性を均一にする方式である(例えば、特許文献1参照)。このようにMVA方式の画素電極には液晶分子の配向を規制するためのスリットが存在しており、画素内で連続した電極パターンとするため、例えば、図1−2に示すように、電極スリット間接続部(画素電極接続部)12を設けている。一般的に、画素電極接続部12は、画素電極9の周囲に設けられ、データ信号用配線(信号線)4付近の配向不良(ディスクリネーション)や漏洩光を合わせて、CF基板側に設けたブラックマトリクスと呼ばれる遮光膜にて遮光することにより、開口率の低下を抑える構造としている。しかしながら、従来のMVA方式の画素電極構造では、上下リークが発生した画素を修正することができず、画素単位の欠陥となってしまう点で工夫の余地があった。
また特許文献2及び4の液晶表示装置では、補助容量近傍にて不良が発生した場合に該当箇所の画素電極を切除すると、補助容量を形成している画素電極が切り離されることから、修正後においても補助容量を充分に機能させ、表示品位を保つための工夫の余地があった。
更に特許文献2〜4の液晶表示装置等においては、トランジスタ近傍にてコンタクトホールから画素電極にドレイン電位を供給する構造を採用しており、トランジスタから補助容量配線間にて上下リークが発生した場合に画素電極を部分修正できるようにするための工夫の余地があった。また、上下リークの他、ドレイン引出電極と補助容量配線(Cs)との電気的短絡(以下、「D−Csリーク」と称する)や、補助容量配線上に形成された容量電極とデータ信号用配線間の電気的短絡等の不良モードに対してもより充分に対応できるようにするための工夫の余地があった。
また、隣接画素の遮光用構造物と不連続の遮光用構造物から遮光領域を形成することや、遮光用構造物の形状により電極スリット接続部の設置位置に目印を付すことで、遮光領域内に該接続部を配置する場合であっても該接続部の位置が目視で容易に確認することができるため修正が可能であり、同様の作用効果を発揮できることを見いだし、本発明に到達したものである。
なお、このような本発明の表示装置用基板は、上下リークの他にも、D−Csリークや、補助容量配線上に形成された容量電極と信号線間の電気的短絡等の不良モードに対しても充分に対応することができるものである。
本発明の表示装置用基板としては、上述した表示装置が有するアクティブマトリクス基板又は対向基板として用いられることとなる。アクティブマトリクス基板としては、TFT(薄膜トランジスタ)アレイ基板等が挙げられ、対向基板としては、例えば、カラーフィルタ基板等が挙げられる。
上記電極スリットの電気的接続部の形態としては、(1)遮光領域外に設けられた形態、(2)隣接画素の遮光用構造物と不連続の遮光用構造物から形成される遮光領域内に設けられた形態、(3)遮光領域内に設けられ、かつ遮光用構造物の形状により設置位置に目印が付されたものである形態の3形態が挙げられる。本発明の表示装置用基板は、上記(1)〜(3)の形態の電極スリットの電気的接続部のうち、基板内にいずれか1形態の電極スリットの電気的接続部を有するものであればよく、基板内に複数形態の電極スリットの電気的接続部を有するものであってもよい。したがって、本発明においては、1画素内に上記(2)の形態の隣接画素と不連続の遮光用構造物と、上記(3)の形態の電極スリットの電気的接続部の設置位置に付した目印とが混在していてもよい。また、本発明においては、電極スリットの電気的接続部は遮光領域の内外に混在していてもよい。
なお、遮光領域としては、透過光が遮断された領域であれば特に限定されず、例えば、(a)アクティブマトリクス基板に形成された金属配線、(b)アクティブマトリクス基板又は対向基板に形成されたブラックマトリクス、(c)アクティブマトリクス基板又は対向基板に形成されたカラーフィルタの多色重ねのうち、少なくともいずれかの遮光用構造物から形成される領域であることが好適である。ここで、遮光領域は、本発明の表示装置用基板に形成されるものであってもよいし、本発明の表示装置用基板がアクティブマトリクス基板である場合に、対向基板に形成されるものであってもよく、対向基板である場合に、アクティブマトリクス基板に形成されるものであってもよい。
上記(2)の形態では、電極間スリット接続部は隣接画素の遮光用構造物と不連続の遮光用構造物下に配置されることとなるが、具体的には、例えば、図6に示すように、金属配線が存在しない領域に設けられた電極間スリット接続部を、ブラックマトリクス等の遮光物下に配置する形態が挙げられる。このような形態では、光漏れ等を防止することができる。なお、遮光用構造物(遮光物)としては、金属配線、ブラックマトリクス、カラーフィルタの多色重ね等が挙げられる。また、上記(2)の形態では、電極間スリット接続部が内部に設けられる遮光領域が、隣接画素と不連続の遮光物から形成されたものであればよく、通常では、隣接画素と不連続の遮光物と、隣接画素と連続する遮光物とが共に基板上に存在することとなる。このとき、隣接画素と不連続の遮光物と、隣接画素と連続する遮光物とは、同じ材料からなるものであってもよく、別の材料からなるものであってもよい。
上記(3)の形態では、遮光用構造物の形状により電極スリット接続部の設置位置に目印を付すこととなるが、これにより、遮光領域内に電極スリット間接続部を設けた場合であっても遮光物下の修正箇所を認識することが可能となる。遮光用構造物の形状による目印としては、修正箇所の目印となるものであれば特に限定されず、例えば、図7の目印29に示す三角形状の切れ込みの他、三角形状の突起、矩形の切れ込みや突起等であってもよく、また、球形状等の独立したパターンであってもよい。なお、電極スリット接続部の設置位置を示す目印は、電極スリットの電気的接続部を遮光する遮光用構造物に形成されたものであってもよく、別の部材で形成されたものであってもよい。別の部材で形成された目印が用いられる例としては、信号配線上の遮光はCF基板側のBM(ブラックマトリクス)で行い、その遮光物(BM)内に配置した電極スリット間接続部の位置をAM基板側の信号配線の形状で目印を付す例等が挙げられる。
これらの形態の中でも、上記(1)の形態が特に好適である。
上記表示装置用基板は、電極スリットが形成された画素電極を有するアクティブマトリクス基板であることが好適であり、このようなアクティブマトリクス基板としては、絶縁性基板上に、走査線、信号線、スイッチング素子及び補助容量配線を備え、更に層間絶縁膜及び画素電極を備え、該スイッチング素子は、走査線と信号線とが交差する交差部に設けられ、走査線に接続されたゲート電極と、信号線に接続されたソース電極と、画素電極に接続されたドレイン引出電極とを有し、該層間絶縁膜は、補助容量配線上に絶縁層を介して複数配置された容量電極それぞれに接続され、スイッチング素子のドレイン引出電極と画素電極とを接続させる複数のコンタクトホールを有し、該コンタクトホール間に補助容量配線をまたがって電極スリットが形成されたものである形態が好ましい。
このような形態において、層間絶縁膜は、信号線、走査線及びスイッチング素子の上部に設けられるが、この層間絶縁膜にコンタクトホールが設けられ、更に層間絶縁膜の上部に画素電極が設けられることとなる。本発明では、信号線と画素電極間の層間絶縁膜を充分に厚くし、信号線と画素電極とが重なっていても容量増加が少なくなるようにすることが好適である。これにより、信号線と画素電極とが重なる構造を採用でき、画素電極周囲の配向不良を隠す遮光膜領域(遮光領域)を極力少なくすることが可能となる。
上記電極スリットの電気的接続部としては上述した(1)〜(3)の形態であればよいが、その配置形態は、例えば、図4−1に示すように、電極領域24を囲んで配置することが好ましい。これによって、電極領域24内にて上下リークが発生した場合には、発生部位を最小限の独立した電極にできる周囲のスリット接続部25をレーザーカットすることにより切り離し可能となる。この場合のレーザー出力/波長についてはCFの膜厚や膜質により異なるため、確実に切断できる出力に調整することが必要である。
上記形態において、CF基板側に着色層を形成する場合には、赤の着色層上の電極パターンであれば赤外線レーザーのエネルギーは着色層内に吸収されないため、赤外線レーザーによる修正は可能であるが、他の着色層(緑、青等)においてはエネルギーを吸収するため、切断されてしまうおそれがある。したがって、CF基板と対向する基板(AM基板)に遮光用の金属等を配置し、レーザーカット修正後の光漏れを遮光する等の対策を行うことが好ましい。一方、この形態の表示装置用基板をレントゲン用途等に用いられるモノクロ表示装置や、TFT基板上にCFパターンを形成するCFonTFT構造(例えば、特開2000−147555号公報等に記載。)等の表示装置に用いる場合には、問題なく本発明によるレーザーカット修正を実行することが可能である。
このようにレーザー照射する箇所としては、本発明の表示装置用基板が有する電極スリット間接続部であることが好適であり、不良発生箇所周囲の電極スリット間接続部をレーザー照射にて切断して不良発生箇所を切り離すことにより、上下リーク発生箇所を微小欠陥にすることで欠陥として認識しにくくすることができ、表示装置の表示品位の低下を防止し、歩留りを向上させることが可能となる。
上記表示装置の修正方法においては、紫外線よりもガラスを透過しやすい赤外線(IR)であるイットリウムアルミニウムガーネット(YAG)レーザーの基本波(波長1064nm)を用いることが好適である。
このようにレーザー照射する箇所としては、不良発生箇所を切り離すこととなる限り特に限定されず、例えば、図10に示すように、D−Csリークが確認されたコンタクトホール8’上の画素電極周囲35を切除し、該コンタクトホール8’に接続されたドレイン引出配線5’をレーザーカットすることとしてもよいが、本発明の表示装置用基板が有する電極スリット間接続部を切断することが好適であり、例えば、図10では、電極スリット間接続部13を切断する方が配向不良を充分に抑制できるため好ましい。
上記表示装置用基板の修正方法においては、イットリウムアルミニウムガーネット(YAG)レーザーの第4高調波(波長266nm)を用いることが好適である。
上記液晶表示装置としては、MVA方式の液晶表示装置が好ましいが、画素電極に形成された電極スリットにより液晶分子の配向分割を行う表示方式のものであれば特に限定されるものではない。また、液晶表示装置の駆動方式としては、ドット(DOT)反転方式、ライン反転方式等を用いることが可能である。また、透過型のみならず、反射型又は反射投下両用型の表示装置であってもよい。
このような液晶表示装置としては、上記表示装置用基板がアクティブマトリクス基板又は対向基板に用いられることにより、上下リークやD−Csリーク、補助容量配線上に形成された容量電極と信号線間の電気的短絡等の欠陥を微小欠陥にすることで欠陥として認識しにくくすることができ、表示品位の低下が防止され、高い歩留りで製造される。
図2は、本発明に係る実施形態1の液晶表示装置100の構成を模式的に示す断面図であり、図3は、図2に示す液晶表示装置100に備えられるアクティブマトリクス基板の画素電極形状を模式的に示す平面図である。
液晶表示装置100は、互いに対向する1対の基板を有し、プラスチックビーズや、カラーフィルタ基板20上等に設けた柱状樹脂構造物をスペーサ(図示せず)として用い、基板間隔が一定に保持されている。液晶表示装置100は、アクティブマトリクス型液晶表示装置であり、カラーフィルタ基板20及びTFT等のスイッチング素子を有するアクティブマトリクス基板30を有する。
透明基板10の上に、スパッタリングによりTi/Al/Ti積層膜等の金属を成膜し、フォトリソグラフィー法によりレジストパターンを形成し、塩素系ガス等のエッチングガスを用いてドライエッチングし、レジストを剥離することで、走査信号用配線(ゲート配線、走査線)1及び補助容量配線2を同時に形成する。その後、窒化シリコン(SiNx)等からなるゲート絶縁膜、アモルファスシリコン等からなる活性半導体層、及び、リン等をドープしたアモルファスシリコン等からなる低抵抗半導体層を化学蒸着(CVD)にて成膜した後、スパッタリングによりAl/Ti等の金属を成膜し、フォトリソグラフィー法によりレジストパターンを形成し、塩素系ガス等のエッチングガスを用いてドライエッチングし、レジストを剥離することで、データ信号用配線(ソース配線、信号線)4、ドレイン引出配線5及び補助容量形成用電極(補助容量電極)6を同時に形成する。なお、補助容量は、補助容量配線2と補助容量形成電極6との間に約4000Åのゲート絶縁膜を挟んで形成されている。その後、低抵抗半導体層を、塩素ガス等を用いたドライエッチングにてソースドレイン分離し、TFT素子3を形成する。次に、アクリル系感光性樹脂等からなる層間絶縁膜7をスピンコートにより塗布し、ドレイン引出配線5と画素電極9とを電気的にコンタクトするためのコンタクトホール8をフォトリソグラフィー法により形成する。層間絶縁膜7の厚さは約3μmである。更に、画素電極9及び配向膜(図示せず)をこの順に形成する。なお、本実施形態は、MVA(Multi−domain Vertical Alignment)型液晶表示装置の1実施形態であり、ITO等からなる画素電極9にはスリットパターン11が設けられる。具体的には、スパッタリングにより成膜し、フォトリソグラフィー法によりレジストパターンを形成し、塩化第二鉄等のエッチング液によりエッチングし、図3に示すような画素電極パターンを得る。以上により、アクティブマトリクス基板30が得られる。
透明基板10上にスピンコートによりカーボンの微粒子を分散したネガ型のアクリル系感光性樹脂液を塗布した後、乾燥を行い、黒色感光性樹脂層を形成する。続いて、フォトマスクを介して黒色感光性樹脂層を露光した後、現像を行って、ブラックマトリクス層(BM)を形成する。このとき、第1着色層(例えば赤色層)、第2着色層(例えば緑色層)、及び、第3着色層(例えば青色層)が形成される領域に、それぞれ第1着色層用の開口部、第2着色層用の開口部、及び、第3着色層用の開口部(各開口部は各画素電極に対応)が形成されるように、BMを形成する。
次に、第1着色層用の開口部にスピンコートにより顔料を分散したネガ型のアクリル系感光性樹脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光及び現像を行い、第1着色層(赤色層)を形成する。その後、第2着色層(例えば緑色層)、及び、第3着色層(例えば青色層)についても同様に形成することで、カラーフィルタ層21が完成する。更に、ITO等からなる透明電極(対向電極)23をスパッタリングにより形成し、その後、スピンコートによりポジ型のフェノールノボラック系感光性樹脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光及び現像を行い、垂直配向制御用突起22を形成する。以上により、カラーフィルタ基板20が得られる。
図4−1は、本発明に係る実施形態2の液晶表示装置に備えられるCF基板の画素電極形状を概略的に示す平面図である。本実施形態では、MVA方式の液晶表示装置について、AM基板の電極に垂直配向用突起22を設け、AM基板と対向するCF基板の電極23にはスリット11を設けた構造においても、本発明が適応可能であることを示す。
本実施形態におけるCF基板側の対向電極23において、上下リーク発生箇所を切り離し可能とした対向電極23のパターンを図4−1に示す。図4−1におけるスリット接続部25は電極領域24を囲んで配置されており、電極領域24内にて上下リークが発生した場合は、発生部位を最小限の独立した電極にできるスリット接続部25をレーザーカットすることにより切り離し可能となる。この場合のレーザー出力/波長についてはCFの膜厚や膜質により異なるため、確実に切断できるように調整することが必要である。
なお、この構造にてレーザーカット修正を行う場合には、レントゲン用途等に用いられるモノクロ表示装置や、TFT基板上にCFパターンを有するCFonTFT(Color Filter on TFT Array)構造の表示装置等についても、問題なく修正を行うことが可能である。
しかし、従来通りCF基板側に着色層を形成する場合、赤の着色層上の電極パターンであれば、赤外線レーザーのエネルギーは着色層に吸収されないため、赤外線レーザーによる修正は可能であるが、他(緑、青等)の着色層においては赤外線レーザーのエネルギーは吸収されるため、切断されてしまう恐れがある。したがって、対向基板側に遮光用の金属を配置し、レーザーカット修正後の光漏れを遮光する等の対策を行うことが望ましい。
図5は、本発明に係る実施形態3の表示装置用基板の画素電極形状を模式的に示す平面図である。
上下リークを修正する場合、TFT基板とCF基板とを貼り合わせた状態で基板裏面から電極間接続部をレーザーカットするため、接続部と基板との間にメタル配線が存在すると、メタル配線も同時に切断してしまうおそれがある。そのため、本発明はメタル配線外に接続部を形成することを特徴としているが、本実施形態においては、図5に示すように、ドレイン電位を画素電極9に供給するための複数のコンタクトホール8、8’が補助配線2上において独立して存在し、各々がドレイン配線5’に接続されている画素構造において、あるコンタクトホール8’に接続された画素電極の領域で上下リークが発生した場合、コンタクトホール8’に接続されたドレイン配線5’及び画素電極接続部13’をレーザーカットして切り離す。このように、上下リークによって切断する必要があるメタル配線の切断箇所26上に画素電極接続部13’を配置すれば、各々をレーザーカットするタクトも減少するため、上下リーク修正時に切断するメタル配線上に画素電極接続部を配置してもよい。
図6は、本発明に係る実施形態4の表示装置用基板の画素電極形状を模式的に示す平面図である。
上下リークを修正する場合、TFT基板とCF基板とを貼り合わせた状態で基板裏面から電極間接続部をレーザーカットするため、接続部がブラックマトリクス(BM)やメタル配線等の遮光物と重なっていると、レーザーカット修正の対象箇所が見えなくなる。そのため、実施形態1〜3では、遮光物下に電極間接続部を配置しない構造を採っているが、図6に示すように、隣接画素の遮光物と連続していない遮光物27であれば、光漏れ等を防止するためにも切断箇所に配置してもよい。
図7(a)、(b)は、本発明に係る実施形態5の表示装置用基板の画素電極形状を模式的に示す平面図である。
実施形態4では隣接画素と連続していない遮光物(図6中の27)下には電極間接続部13を配置してもよいと記載したが、隣接画素の遮光物と連続している遮光物(例えばブラックマトリクス28)下に電極スリット間接続部13を配置しても、図7に示すように、修正箇所に遮光物で目印29を配置することにより、遮光物下の修正箇所を認識しやすくした構造であれば、遮光物に電極スリット間接続部13が重なる構造を採ってもよい。目印29のパターン例として、図7中に三角形状の目印29を示したが、修正箇所の目印となれば、矩形状や遮光物から独立したパターン等、他のパターンであってもよい。
図8(a)、(b)は、本発明に係る実施形態6の表示装置用基板の画素電極形状を模式的に示す平面図であり、(c)は、(a)、(b)の表示装置用基板をA−A’線にて切断したときの断面を模式的に示す断面図である。
電極スリット接続部13、すなわちレーザーカット対象箇所が信号配線(例えばデータ信号用配線4)近傍に存在する場合は、レーザーカット時に電極スリット接続部13と同時に信号配線も切断するおそれがある。そのため、図8(a)、(b)に示すように、修正部近傍のデータ信号用配線4を並列させ、かつ各々を部分的に接続することで、レーザーカットによりデータ信号用配線4の片側の配線4bが切断されても、もう片側の配線4aにてデータ信号を迂回できる構造にする方がよい。図8では、レーザーカット対象箇所の近傍のデータ信号用配線4の本数を2本としているが、それ以上の本数を配置してもよい。
図9は、本発明に係る実施形態7の表示装置用基板の画素電極形状を模式的に示す平面図である。
ドレイン電位の供給源であるコンタクトホールが接続されている画素電極上において、上下リークが発生した場合、不良箇所を切り離すと残りの画素電極にも信号が供給されなくなるため、画素全体が欠陥となる。そのため、例えば図9に示すように、隣接画素同士を接続させるためのコンタクト構造32を形成しておくと、不良が発生した場合、コンタクトホール8に接続された画素電極9をレーザーカットで分離することで独立した画素電極9にドレイン電位を供給するために、コンタクトホール8aに接続された電極33と、隣接画素同士の電極33間に交差するよう配置された配線34との交差部31をレーザー照射により導通させる。なお、コンタクトホール8a下の電極33とコンタクトホール間の配線34とは絶縁層を介して交差している。以上の修正方法により、コンタクトホール8に障害が発生しても、隣接画素から残りの画素電極にほぼ正常のドレイン電位を供給させ、機能させることが可能である。なお、図9は、本発明の1例であり、隣接画素からドレイン電位を供給でき、配置することでの表示品位の低下が少ないのであれば、他の構造であってもよい。
図10は、本発明に係る実施形態8の表示装置用基板の画素電極形状を模式的に示す平面図である。本実施形態において、D−Csリークの修正方法を示す。
D−Csリークは、ドレイン電極−補助容量配線間に起こる不良モードであるため、アクティブマトリクス基板側のパターニング完了状態で欠陥箇所を特定し、膜面側(画素電極側)からレーザー修正することが可能である。修正方法としては、図10に示すように、目視でD−Csリークが確認されたコンタクトホール8’上の画素電極周囲35を切除し、コンタクトホール8’に接続されたドレイン引出配線5’をレーザーカットする。修正に用いるレーザーとしては、例えば、YAGレーザーの第4高調波(波長266nm)等が挙げられる。図10では、電極周辺を修正箇所35の形状で切断したが、電極スリット接続部13で切断する方が配向不良も少なく好ましい。
実施形態1〜8ではMVA方式を例に挙げたが、電極スリットにより液晶分子の配向分割を行う他の表示方式でもよい。また、DOT(ドット)反転方式やライン反転方式等、その他の駆動方式でもよい。
2:補助容量配線
3:TFT素子(スィッチング素子)
4、4a、4b:データ信号用配線(ソース配線)
5、5’:ドレイン引出配線
6:補助容量形成用電極
7:層間絶縁膜
8、8’:コンタクトホール
9:画素電極
10:ガラス
11:画素電極スリット
12、13、13’:電極スリット間接続部(電極スリットの電気的接続部)
20:CF(カラーフィルタ)基板
21:CF層
22:配向制御用突起(垂直配向用突起)
23:対向電極(共通電極)
24:対向電極領域
25:電極スリット間接続部(電極スリットの電気的接続部)
26:実施形態3における修正対象箇所
27:実施形態4における遮光膜
28:ブラックマトリクス
29:実施形態5における突起物(目印)
30:AM(アクティブマトリクス)基板
31:修正メルト部(配線34の交差部)
32:コンタクト構造(コンタクトホール)
33:電極
34:コンタクトホール間の配線
35:コンタクトホール8’の画素電極周囲
Claims (9)
- 表示媒体層を挟んで互いに対向するアクティブマトリクス基板及び対向基板を備え、
該アクティブマトリクス基板は表示媒体層側にマトリクス状に配置された画素電極を有し、
該対向基板は表示媒体層側に画素電極に対向する共通電極を有する構造をもつ表示装置用基板であって、
該表示装置用基板は、電極スリットが形成された画素電極を有するアクティブマトリクス基板であり、
該電極スリットの電気的接続部は、少なくとも1つが遮光領域外に設けられたものであり、
該アクティブマトリクス基板は、絶縁性基板上に、走査線、信号線、スイッチング素子及び補助容量配線を備え、更に層間絶縁膜及び画素電極を備え、
該スイッチング素子は、走査線と信号線とが交差する交差部に設けられ、走査線に接続されたゲート電極と、信号線に接続されたソース電極と、画素電極に接続されたドレイン引出電極とを有し、
該層間絶縁膜は、補助容量配線上に絶縁層を介して配置された電極と画素電極とを接続させる複数のコンタクトホール、及び、スイッチング素子のドレイン引出電極と画素電極とを接続させるコンタクトホールを有し、
該複数のコンタクトホール間に補助容量配線をまたがって電極スリットが形成されたものであることを特徴とする表示装置用基板。 - 前記遮光領域は、アクティブマトリクス基板に形成された金属配線から形成される領域であることを特徴とする請求項1記載の表示装置用基板。
- 前記遮光領域は、アクティブマトリクス基板又は対向基板に形成されたブラックマトリクスから形成される領域であることを特徴とする請求項1記載の表示装置用基板。
- 前記遮光領域は、アクティブマトリクス基板又は対向基板に形成されたカラーフィルタの多色重ね部から形成される領域であることを特徴とする請求項1記載の表示装置用基板。
- 前記表示装置用基板は、コンタクトホールに接続された画素電極同士が接続されていないことを特徴とする請求項1記載の表示装置用基板。
- 前記表示装置用基板は、ドレイン引出電極が1画素内に複数存在するものであることを特徴とする請求項1記載の表示装置用基板。
- 前記表示装置用基板は、電極スリット近傍の信号線が複数本並列して配置され、その各々が部分的に接続された構造を有するものであることを特徴とする請求項1記載の表示装置用基板。
- 前記表示装置用基板は、電極スリットが形成された画素電極に隣接画素のドレイン電位を供給する修正構造を有するものであることを特徴とする請求項1記載の表示装置用基板。
- 請求項1から8のいずれかに記載の表示装置用基板を備えてなる液晶表示装置であって、
前記液晶表示装置は、電極スリットにより液晶分子の配向分割を行うことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007176361A JP4048228B2 (ja) | 2004-05-28 | 2007-07-04 | 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004160115 | 2004-05-28 | ||
JP2007176361A JP4048228B2 (ja) | 2004-05-28 | 2007-07-04 | 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547226A Division JP4048225B2 (ja) | 2004-05-28 | 2005-05-20 | 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007328356A true JP2007328356A (ja) | 2007-12-20 |
JP4048228B2 JP4048228B2 (ja) | 2008-02-20 |
Family
ID=38928810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007176361A Expired - Fee Related JP4048228B2 (ja) | 2004-05-28 | 2007-07-04 | 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4048228B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009037892A1 (ja) * | 2007-09-20 | 2009-03-26 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、および、アクティブマトリクス基板の製造方法 |
JP2020194165A (ja) * | 2010-01-24 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2007
- 2007-07-04 JP JP2007176361A patent/JP4048228B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009037892A1 (ja) * | 2007-09-20 | 2009-03-26 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、および、アクティブマトリクス基板の製造方法 |
JP4970545B2 (ja) * | 2007-09-20 | 2012-07-11 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、および、アクティブマトリクス基板の製造方法 |
JP2020194165A (ja) * | 2010-01-24 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11362112B2 (en) | 2010-01-24 | 2022-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
JP2022113679A (ja) * | 2010-01-24 | 2022-08-04 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP7443415B2 (ja) | 2010-01-24 | 2024-03-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US11935896B2 (en) | 2010-01-24 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4048228B2 (ja) | 2008-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4048225B2 (ja) | 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置 | |
US7557886B2 (en) | Liquid crystal display device and method of fabricating the same | |
JP4484881B2 (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
JP2005326834A (ja) | Lcdパネル構造とその形成方法 | |
JP2006018287A (ja) | 液晶表示素子及びその製造方法 | |
KR20120033584A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법 | |
JP2005107504A (ja) | 露光マスク、これを含む露光装置及びこれを利用した表示装置用表示板の製造方法 | |
JP4048228B2 (ja) | 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置 | |
WO2006126405A1 (ja) | 液晶表示装置用基板、液晶表示装置用基板の製造方法、液晶表示装置および液晶表示装置の製造方法 | |
JP2001125137A (ja) | 液晶表示装置及び画素欠陥修復方法 | |
JP2005173499A (ja) | 液晶表示装置及びその製造方法 | |
JP2010181482A (ja) | アクティブマトリクス基板及びその製造方法並びに表示装置 | |
JP2011138061A (ja) | 液晶表示パネル及びその製造方法 | |
JP2006011150A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2004151744A (ja) | アクティブマトリックス型液晶表示パネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070927 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20071017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4048228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |