JP2006294857A - リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型 - Google Patents

リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型 Download PDF

Info

Publication number
JP2006294857A
JP2006294857A JP2005113334A JP2005113334A JP2006294857A JP 2006294857 A JP2006294857 A JP 2006294857A JP 2005113334 A JP2005113334 A JP 2005113334A JP 2005113334 A JP2005113334 A JP 2005113334A JP 2006294857 A JP2006294857 A JP 2006294857A
Authority
JP
Japan
Prior art keywords
resin
gate
lead frame
sealing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005113334A
Other languages
English (en)
Inventor
Akimori Kunie
明守 国江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005113334A priority Critical patent/JP2006294857A/ja
Priority to TW095108422A priority patent/TW200707689A/zh
Priority to US11/402,427 priority patent/US20060267162A1/en
Priority to CNB2006100753919A priority patent/CN100501988C/zh
Publication of JP2006294857A publication Critical patent/JP2006294857A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 ゲート樹脂部の密着性を向上する変形部をリードフレームに形成することにより、ゲート樹脂部を確実に除去することができ、ゲート樹脂部の樹脂残りの発生を防止することができるリードフレーム、このリードフレームを用いた半導体装置、半導体装置の製造方法および射出成型用金型を提供する。
【解決手段】 リードフレーム１１を射出成型用金型に適宜配置し、ランナ部１２から封止樹脂を樹脂流れＲＦに沿って注入する。封止樹脂はゲート部１３を介してキャビティ（樹脂封止部１５に対応する射出成型用金型の空間）に射出され、半導体素子チップを樹脂封止して樹脂封止部１５を成型する。ゲート樹脂部１３ｒ（射出成型用金型のゲート部１３）に対応するリードフレーム１１に変形部（孔１６）を形成する。
【選択図】 図１

Description

本発明は、射出成型用金型のゲート部に対応して形成されたゲート樹脂部の封止樹脂を確実に除去することができるリードフレーム、このようなリードフレームを用いた半導体装置、このような半導体装置の製造方法およびこのような半導体装置の製造に適用できる射出成型用金型に関する。
従来、光センサや光ピックアップなど透明樹脂を用いた樹脂封止により樹脂封止部を成型した半導体装置（光半導体装置）が知られており、光半導体素子チップである受光素子チップをリードフレームに搭載したものやメタル配線基板に搭載したものなどがある。
図１２は、従来の半導体装置の樹脂封止方法を説明する概略部分断面図である。半導体装置についてはハッチングを省略し、透視的に示している。
リードフレーム８１に受光素子チップ８２を例えばＡｇペーストなどで接合し、さらにリードフレーム８１の一部であるリード端子８１ｔと受光素子チップ８２とを例えばＡｕワイヤなどの内部配線８３によって接続することにより、受光素子チップ８２をリードフレーム８１に実装する。なお、リードフレーム８１には相互に分離される複数の受光素子チップ８２が実装されることは言うまでもない。
次に、受光素子チップ８２を透明樹脂で樹脂封止するために、リードフレーム８１と受光素子チップ８２を射出成型用金型（以下金型）である上金型８５と下金型８６とで挟み込み、透明樹脂を注入（射出）して成型することにより樹脂封止部８７を形成する（成型工程）。
この成型工程で用いる金型には、複数の受光素子チップ８２それぞれに対応して樹脂封止部８７を形成するために、隣り合う受光素子チップ８２の間を連通するゲート部８８が設けてある。したがって、ゲート部８８に対応して、樹脂封止部８７に密着した状態のゲート樹脂部８９が樹脂封止部８７と共に形成される。複数の受光素子チップ８２は、同時に樹脂成型することにより量産性を向上することができるが、完成品とするためには半導体装置として単品化する必要があることから、ゲート樹脂部８９は除去される。
図１３は、従来の半導体装置の成型工程で形成されるゲート樹脂部を除去するときの状態を説明する概略断面図であり、（Ａ）は、ゲートカットパンチによりゲート樹脂部を除去している状態を示し、（Ｂ）は、除去後の状態を示す。このような従来例は例えば特許文献１に記載してある。
同図（Ａ）の状態では、ゲートカットパンチ９１は矢印方向に押し下げられ、ゲート樹脂部９２を半導体装置の樹脂封止部９４から除去（切断）する。しかし、透明樹脂で樹脂封止した半導体装置（光半導体装置）の場合、透明樹脂の弾性が集積回路などの半導体装置で一般的に用いられる黒色樹脂に比較して大きいことから、ゲート樹脂部９２は割れにくくなり切断されずにゲートカットパンチ９１と樹脂封止部９４との隙間に入り込んでしまうことがある。
同図（Ｂ）の状態では、ゲートカットパンチ９１は矢印方向に戻り、切断されずに残ったゲート樹脂部９２は、弾性でそのまま元の状態に復帰することとなり、ゲート樹脂部９２は樹脂残りを発生することとなる。ゲート樹脂部９２の樹脂残りは樹脂封止部９４の形状不良となり、後工程の処理でトラブルを発生する恐れがあり、また信頼性に影響を及ぼす恐れがあることから、エアーで飛ばすなどの追加の工程（樹脂飛ばし工程）が必要となる。
また、ゲート樹脂部９２を切断するときに、ゲートカットパンチ９１が滑り、切断位置がずれることにより、ゲート樹脂部９２が切断されずに半導体装置の樹脂封止部９４に樹脂残りが発生することがあった。
したがって、ゲート樹脂部９２の樹脂残りは、製造工程でのトラブルを発生する恐れがあることから、樹脂残りを除去するために余分な工程（樹脂飛ばし工程）を必要とし、製造効率の向上が困難となり、また歩留まり低下の原因となるという問題がある。
特開２００２−１８４９２８号公報
本発明はこのような状況に鑑みてなされたものであり、リードフレームに対するゲート樹脂部の密着性を向上する変形部をリードフレームに形成することにより、ゲート樹脂部（の封止樹脂）を確実に除去することができ、ゲート樹脂部の樹脂残りの発生を防止することができるリードフレームを提供することを目的とする。
また、本発明は、ゲート樹脂部の密着性を向上したリードフレームを用いることにより、ゲート樹脂部の樹脂残りの発生を防止し製造工程を簡略化できる半導体装置を提供することを他の目的とする。
また、本発明は、ゲート樹脂部の密着性を向上したリードフレームを用いることにより、ゲート樹脂部の樹脂残りの発生を防止し製造工程を簡略化できる半導体装置の製造方法を提供することを他の目的とする。
また、本発明は、射出成型用金型のゲート部にくびれを設けてゲート樹脂部を割れやすくすることにより、ゲート樹脂部の樹脂残りの発生を防止、抑制することができる半導体装置の製造方法を提供することを他の目的とする。
また、本発明は、射出成型用金型のゲート部の表面にシボを設けてゲート樹脂部の表面にシボを形成することにより、ゲートカットパンチのすべりを防止して、ゲート樹脂部の切断位置のずれを抑制するので、樹脂残りの発生を防止、抑制することができる半導体装置の製造方法を提供することを他の目的とする。
また、本発明は、ゲート部にくびれを設けた射出成型用金型とすることにより、ゲート樹脂部を割れやすくしてゲート樹脂部の樹脂残りの発生を防止、抑制することができる射出成型用金型を提供することを他の目的とする。
また、本発明は、ゲート部表面にシボを設けた射出成型用金型とすることにより、ゲート樹脂部でのゲートカットパンチのすべりを防止して、ゲート樹脂部の切断位置のずれを抑制することにより、樹脂残りの発生を防止、抑制することができる射出成型用金型を提供することを他の目的とする。
本発明に係るリードフレームは、半導体素子チップを実装し、射出成型用金型のゲート部を介して封止樹脂を射出することにより樹脂封止部を成型するリードフレームにおいて、前記ゲート部に形成されるゲート樹脂部に対応する変形部を有することを特徴とする。
この構成により、ゲート部に対応して形成されるゲート樹脂部のリードフレームに対する接触面積を拡大し、リードフレームに対してゲート樹脂部を係合状態とすることができるので、リードフレームに対するゲート樹脂部（封止樹脂）の密着性を向上することが可能となり、ゲート樹脂部を除去する際にゲート樹脂部の封止樹脂を確実に除去することから、ゲート樹脂部が半導体装置に付着したままで残るということがなくなる。
本発明に係るリードフレームでは、前記変形部は、孔であることを特徴とする。
この構成により、簡単な構成で接触面積を拡大し、係合状態を強固にすることができることから、リードフレームに対する封止樹脂の密着性を向上することが可能となる。
本発明に係るリードフレームでは、前記孔は、貫通孔であることを特徴とする。
この構成により、リードフレームに対する封止樹脂の密着性をより確実に向上することが可能となる。
本発明に係るリードフレームでは、前記変形部は、溝であることを特徴とする。
この構成により、ゲート樹脂部での封止樹脂に対するリードフレームの接触面積をさらに拡大し、係合状態の領域を拡大することができることから、リードフレームに対する封止樹脂の密着性をさらに向上することが可能となる。
本発明に係るリードフレームでは、前記溝は、前記封止樹脂の射出方向に対して交差する方向に形成してあることを特徴とする。
この構成により、リードフレームに対する封止樹脂の係合状態をより強固にすることができるので、リードフレームに対する封止樹脂の密着性をさらに向上することが可能となる。
本発明に係るリードフレームでは、前記変形部は、突起であることを特徴とする。
この構成により、ゲート樹脂部での封止樹脂に対するリードフレームの接触面積を拡大することができることから、リードフレームに対する封止樹脂の密着性を向上することが可能となる。
本発明に係るリードフレームでは、前記突起は、前記ゲート樹脂部を切断する範囲の境界である切断端部に位置整合して形成してあることを特徴とする。
この構成により、突起上のゲート樹脂部は封止樹脂の厚さが薄くなり、ゲート樹脂部は突起の位置で割れやすくなることから、突起に対応して位置決めした切断端部でゲート樹脂部の封止樹脂を確実に除去することができる。したがって、半導体装置の外形寸法のバラツキを抑えることができる。
本発明に係るリードフレームでは、前記突起は、前記切断端部と前記樹脂封止部の間に形成してあることを特徴とする。
この構成により、切断端部と樹脂封止部との間でのゲート樹脂部の封止樹脂を確実に除去することができる。
本発明に係るリードフレームでは、前記変形部は、前記射出成型用金型のゲート部に対応する一平面に形成してあることを特徴とする。
この構成により、変形部を確実に作用させることが可能となる。
本発明に係る半導体装置は、リードフレームに実装した半導体素子チップと、射出成型用金型のゲート部を介して封止樹脂を射出することにより前記半導体素子チップを樹脂封止した樹脂封止部とを有する半導体装置において、前記リードフレームは、請求項１ないし請求項９のいずれか一つに記載のリードフレームであることを特徴とする。
この構成により、ゲート樹脂部の封止樹脂による樹脂残りの発生を防止できることから、樹脂飛ばし工程が不要となり製造工程を簡略化した半導体装置とすることができる。
本発明に係る半導体装置では、前記封止樹脂は、透明樹脂であることを特徴とする。
この構成により、弾性の強い透明樹脂による樹脂封止をした場合でも、ゲート樹脂部での樹脂残りが発生しない半導体装置とすることができる。
本発明に係る半導体装置では、前記半導体素子チップは、光半導体素子チップであることを特徴とする。
この構成により、ゲート樹脂部の樹脂残りの発生を防止した光半導体装置とすることができ、工程トラブルが少なく、製造歩留まりを向上した信頼性の高い光半導体装置とすることができる。
本発明に係る半導体装置の製造方法は、リードフレームに半導体素子チップを実装し、射出成型用金型のゲート部を介して封止樹脂を射出することにより前記半導体素子チップを樹脂封止し、前記ゲート部に形成されたゲート樹脂部の封止樹脂を除去する半導体装置の製造方法において、前記リードフレームは、請求項１ないし請求項９のいずれか一つに記載のリードフレームであることを特徴とする。
この構成により、リードフレームに対するゲート樹脂部（封止樹脂）の密着性を向上することが可能となり、ゲート樹脂部を除去する際に封止樹脂を確実に除去することから、ゲート樹脂部除去工程後の半導体装置に樹脂残りが発生することを防止することができる。
本発明に係る半導体装置の製造方法では、前記ゲート部は、前記封止樹脂の射出方向に対して交差する方向にくびれを有することを特徴とする。
この構成により、ゲート樹脂部（封止樹脂）がくびれの位置で割れやすくなることから、ゲート樹脂部の樹脂残りの発生を確実に防止、抑制することが可能となる。
本発明に係る半導体装置の製造方法では、前記ゲート部は、表面にシボを有することを特徴とする。
この構成により、ゲート樹脂部の表面にシボを形成することから、ゲート樹脂部を除去する際にゲートカットパンチがゲート樹脂部の表面ですべることを防止できるので、正確な位置でゲート樹脂部を確実に除去することができ、樹脂残りの発生を防止、抑制することができる。
本発明に係る半導体装置の製造方法では、前記ゲート部は、前記リードフレームの一平面に対応して配置してあることを特徴とする。
この構成により、必要な封止圧力を有する封止樹脂の射出が可能となり精密に制御した樹脂封止が可能となる。
本発明に係る半導体装置の製造方法では、前記封止樹脂は、透明樹脂であることを特徴とする。
この構成により、弾性の強い透明樹脂による樹脂封止をした場合でも、ゲート樹脂部での樹脂残りが発生しない半導体装置（光半導体装置）とすることができる。
本発明に係る半導体装置の製造方法では、前記半導体素子チップは、光半導体素子チップであることを特徴とする。
この構成により、ゲート樹脂部の樹脂残りの発生を防止した光半導体装置とすることができるので、工程トラブルが少なく、製造歩留まりを向上した信頼性の高い光半導体装置とすることができる。
本発明に係る射出成型用金型は、リードフレームに実装した半導体素子チップをゲート部から封止樹脂を射出することにより樹脂封止する射出成型用金型において、前記ゲート部は、くびれを有することを特徴とする。
この構成により、ゲート樹脂部をくびれで割れやすくすることができるので、ゲート樹脂部の樹脂残りの発生を防止、抑制することができる射出成型用金型とすることができる。
本発明に係る射出成型用金型では、リードフレームに実装した半導体素子チップをゲート部から封止樹脂を射出することにより樹脂封止する射出成型用金型において、前記ゲート部の表面は、シボを有することを特徴とする。
この構成により、ゲート樹脂部でのゲートカットパンチのすべりを防止して、ゲート樹脂部の切断位置のずれを抑制することができるので、樹脂残りの発生を防止、抑制することができる射出成型用金型とすることができる。
本発明に係るリードフレームによれば、リードフレームに対するゲート樹脂部の密着性を向上する変形部を有することから、ゲート樹脂部の樹脂残りの発生を防止することができ、樹脂残りのない半導体装置を実現できるという効果を奏する。
本発明に係る半導体装置によれば、ゲート樹脂部の密着性を向上したリードフレームを用いることから、ゲート樹脂部の樹脂残りの発生を防止して製造工程を簡略化でき、また、外形寸法のばらつきを低減した信頼性の高い半導体装置を実現できるという効果を奏する。
本発明に係る半導体装置の製造方法によれば、ゲート樹脂部の密着性を向上したリードフレームを用いることから、ゲート樹脂部の樹脂残りの発生を防止し製造工程を簡略化でき、また、外形寸法のばらつきを低減した信頼性の高い半導体装置を製造できるという効果を奏する。
本発明に係る半導体装置の製造方法によれば、射出成型用金型のゲート部にくびれを設けてゲート樹脂部を割れやすくすることから、ゲート樹脂部の樹脂残りの発生を防止、抑制することができるという効果を奏する。
本発明に係る半導体装置の製造方法によれば、射出成型用金型のゲート部の表面にシボを設けてゲート樹脂部の表面にシボを形成することにより、ゲートカットパンチのすべりを防止して、ゲート樹脂部の切断位置のずれを抑制するので、樹脂残りの発生を防止、抑制することができるという効果を奏する。
本発明に係る射出成型用金型によれば、ゲート部にくびれを設けたことから、ゲート樹脂部を割れやすくしてゲート樹脂部の樹脂残りの発生を防止、抑制することができるという効果を奏する。
本発明に係る射出成型用金型によれば、ゲート部表面にシボを設けたことから、ゲート樹脂部でのゲートカットパンチのすべりを防止でき、ゲート樹脂部の切断位置のずれを抑制することができるので、樹脂残りの発生を防止、抑制することができるという効果を奏する。
以下、本発明の実施の形態を図面に基づいて説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１に係るリードフレームを用いて樹脂封止部を形成した直後の半導体装置を示す平面図である。図２は、図１の矢符Ｘ−Ｘでの拡大概略断面図である。
半導体装置は概略以下の実装工程、成型工程、ゲート樹脂部除去工程（およびリードフレーム分離工程）により製造される。
リードフレーム１１に半導体素子チップ（不図示）を例えばＡｇペーストなどで接合し、さらにリードフレーム１１の一部を構成するリード端子１１ｔと半導体素子チップとを例えばＡｕワイヤなどの内部配線によって接続することにより、半導体素子チップがリードフレーム１１に実装される（実装工程）。
その後、リードフレーム１１を射出成型用金型（不図示）に適宜配置し、ランナ部１２から封止樹脂を樹脂流れＲＦに沿って注入する。ゲート部１３はリードフレーム１１の一平面に当接するように配置されることから、必要な封止圧力を有する封止樹脂の射出が可能となり精密に制御した樹脂封止が可能となる。
封止樹脂はゲート部１３を介してキャビティ（樹脂封止部１５に対応する射出成型用金型の空間）に射出され、半導体素子チップを樹脂封止して樹脂封止部１５を成型する（成型工程）。なお、樹脂封止部１５の内部でのリードフレーム１１の状態は図示を省略している。
樹脂封止部１５の成型の際にゲート部１３に対応してゲート樹脂部１３ｒが成型（形成）され図１、図２の状態となる。なお、ゲート樹脂部１３ｒは個々の半導体装置には不要な部分であるから後の工程でゲートカットパンチ２２（図７、図８参照）により適宜除去される（ゲート樹脂部除去工程）。
ゲート樹脂部１３ｒ（射出成型用金型のゲート部１３）に対応（対向、対面）するリードフレーム１１（の一平面）に変形部を形成することにより、変形部がゲート樹脂部１３ｒに対して確実に作用することができる構成としてある。本実施の形態では、変形部として孔１６を設けてある。
したがって、ゲート樹脂部１３ｒは封止樹脂が孔１６に流れ込んで成型された状態となることから、リードフレーム１１に対するゲート樹脂部１３ｒの接触面積を拡大し、リードフレーム１１に対してゲート樹脂部１３ｒを係合状態とすることができるので、リードフレーム１１に対するゲート樹脂部１３ｒ（封止樹脂）の密着性を向上することとなる。
リードフレーム１１に対するゲート樹脂部１３ｒの密着性を向上することができることから、ゲート樹脂部１３ｒ（および対応する位置のリードフレーム１１）を除去する際（ゲート樹脂部除去工程）に、ゲート樹脂部１３ｒの封止樹脂がリードフレーム１１と共に確実に除去されることとなり、ゲート樹脂部１３ｒの封止樹脂が樹脂封止部１５に付着して樹脂残りを発生することがなくなる。したがって、従来必要であった樹脂飛ばし工程が不要となり製造工程でのトラブルも防止できることから、製造歩留まりの向上、製造効率の向上が可能となり、また、外形寸法のばらつきを低減した信頼性の高い半導体装置とすることができる。
ゲート樹脂部１３ｒを確実に除去することができるので、黒色樹脂に比べて弾性の強い透明樹脂を封止樹脂とした場合でも、樹脂残りを発生することのない半導体装置とすることができる。したがって、透明樹脂による樹脂封止が必要な光半導体装置に適用することができる。
半導体素子チップを光半導体素子チップとすることができるので、樹脂残りの発生を防止した信頼性の高い光半導体装置とすることができ、また、光半導体装置の製造歩留まりを向上することができる。
孔１６は、リードフレーム１１を貫通しない深さであっても良いが、貫通孔とすることにより、簡単な構成で接触面積をさらに拡大し、係合状態をより強固にすることができ、リードフレーム１１に対するゲート樹脂部１３ｒの密着性をさらに向上することができる。
孔１６は、リードフレーム１１の表面を適宜エッチングすること、またはパンチングすることで容易に形成することができる。
＜実施の形態２＞
図３は、本発明の実施の形態２に係るリードフレームを用いて樹脂封止部を形成した直後の半導体装置を示す平面図である。図４は、図３の矢符Ｘ−Ｘでの拡大概略断面図である。実施の形態１と同一の構成には同一の符号を付して説明を適宜省略する。
樹脂封止部１５の成型の際にゲート部１３に対応してゲート樹脂部１３ｒが成型（形成）され図３、図４の状態となる。
ゲート樹脂部１３ｒに対応させてリードフレーム１１に変形部としての溝１８を設けてある。したがって、ゲート樹脂部１３ｒは封止樹脂が溝１８に流れ込んで成型された状態となることから、リードフレーム１１に対するゲート樹脂部１３ｒの接触面積を孔１６に比較してさらに拡大し、リードフレーム１１に対してゲート樹脂部１３ｒを係合状態とすることができるので、リードフレーム１１に対するゲート樹脂部１３ｒ（封止樹脂）の密着性をさらに向上することとなる。
リードフレーム１１に対するゲート樹脂部１３ｒ（封止樹脂）の密着性を向上することができることから、ゲート樹脂部１３ｒ（および対応する位置のリードフレーム１１）を除去する際に、ゲート樹脂部１３ｒの封止樹脂がリードフレーム１１と共に確実に除去されることとなり、ゲート樹脂部１３ｒの封止樹脂が樹脂封止部１５に付着して樹脂残りを発生することがなくなる。したがって、従来必要であった樹脂飛ばし工程が不要となり製造工程でのトラブルも防止できることから、製造歩留まりを向上でき、また、信頼性の高い半導体装置とすることができる。
溝１８は封止樹脂の射出方向に対して交差する方向に形成することにより、さらに係合状態を向上することができ、密着性をさらに向上することができる。
溝１８は、リードフレーム１１の表面を適宜エッチングすること、またはパンチングすることで容易に形成することができる。
＜実施の形態３＞
図５は、本発明の実施の形態３に係るリードフレームを用いて樹脂封止部を形成した直後の半導体装置を示す平面図である。図６は、図５の矢符Ｘ−Ｘでの拡大概略断面図である。実施の形態１、実施の形態２と同一の構成には同一の符号を付して説明を適宜省略する。
樹脂封止部１５の成型の際にゲート部１３に対応してゲート樹脂部１３ｒが成型（形成）され図５、図６の状態となる。
ゲート樹脂部１３ｒに対応させてリードフレーム１１に変形部としての突起２０を設けてある。なお、突起２０は溝１８と同様の方向で尾根状とすることが作用を大きくする観点からより好ましい。
ゲート樹脂部１３ｒは封止樹脂が突起２０を包囲して成型された状態となることから、リードフレーム１１に対するゲート樹脂部１３ｒの接触面積を拡大し、リードフレーム１１に対してゲート樹脂部１３ｒを係合状態とすることができるので、リードフレーム１１に対するゲート樹脂部１３ｒ（封止樹脂）の密着性を向上することとなる。
リードフレーム１１に対するゲート樹脂部１３ｒ（封止樹脂）の密着性を向上することができることから、ゲート樹脂部１３ｒ（および対応する位置のリードフレーム１１）を除去する際に、ゲート樹脂部１３ｒの封止樹脂がリードフレーム１１と共に確実に除去されることとなり、ゲート樹脂部１３ｒの封止樹脂が樹脂封止部１５に付着して樹脂残りを発生することがなくなる。したがって、従来必要であった樹脂飛ばし工程が不要となり製造工程でのトラブルも防止できることから、製造歩留まりを向上でき、また、信頼性の高い半導体装置とすることができる。
突起２０は、リードフレーム１１を反対側から適宜プレスすることにより容易に形成することができる。
図７は、図５および図６の変形例を示す拡大概略断面図である。
ゲート樹脂部１３ｒは、ゲート樹脂部１３ｒの封止樹脂を除去する範囲の境界である切断端部２４に位置合わせしたゲートカットパンチ２２により切断（除去）される（ゲート樹脂部除去工程）。
突起２０に対応する位置でのゲート樹脂部１３ｒの封止樹脂の厚さは薄くなり割れやすくなることから、切断端部２４に対して突起２０を位置整合して形成することにより、ゲート樹脂部１３ｒを突起２０（切断端部２４）の位置で割れやすくすることができ、ゲート樹脂部の封止樹脂を確実に除去することができる。
つまり、突起２０の位置によりゲート樹脂部１３ｒの切断端部２４を画定することができることとなることから、ゲート樹脂部１３ｒを除去した後の半導体装置（樹脂封止部１５）の外形寸法のバラツキを抑えることが可能となる。
図８は、図５および図６の他の変形例を示す拡大概略断面図である。
ゲート樹脂部１３ｒを切断（除去）するためのゲートカットパンチ２２が画定する切断端部２４（の位置）と樹脂封止部１５（の端部位置）との間に突起２０を形成してある。つまり、切断端部２４の外側に突起２０を形成してある。
この構成とすることにより、切断端部２４と樹脂封止部１５との間にあるゲート樹脂部１３ｒの封止樹脂を突起２０により除去しやすくすることができるので、樹脂封止部１５に付着する樹脂残りを確実に削減することができる。
なお、実施の形態１ないし実施の形態３では、変形部の形状／位置の調整は適宜行うことができることは言うまでもない。
＜実施の形態４＞
図９は、本発明の実施の形態４に係る樹脂封止部を形成した直後の半導体装置を示す平面図である。実施の形態１ないし実施の形態３と同一の構成には同一の符号を付して説明を適宜省略する。
リードフレーム１１を射出成型用金型に適宜配置し、ランナ部１２から封止樹脂を樹脂流れＲＦに沿って注入する。注入された封止樹脂は、ゲート部１３を介してキャビティに射出され半導体素子チップを樹脂封止して樹脂封止部１５を成型（成型工程）し、また、同時にゲート樹脂部１３ｒを成型して図９の状態となる。
射出成型用金型のゲート部１３はくびれ（くびれ２６に対応する）を有することから、ゲート樹脂部１３ｒにはくびれ２６が形成される。ゲート樹脂部１３ｒはくびれ２６を有することから、くびれ２６の部分で封止樹脂が割れやすくなり、ゲート樹脂部１３ｒを除去するとき（ゲート樹脂部除去工程）に、ゲート樹脂部１３ｒの封止樹脂がリードフレーム１１と共に確実に除去されることとなる。つまり、ゲート樹脂部１３ｒの封止樹脂が樹脂封止部１５に付着して樹脂残りを発生することがなくなる。
なお、リードフレーム１１は、本発明に係るリードフレーム１１であっても、従来のものであっても、いずれでも良いが、本発明に係るリードフレーム１１であることがより好ましい。
＜実施の形態５＞
図１０は、本発明の実施の形態５に係る樹脂封止部を形成した直後の半導体装置を示す平面図である。図１１は、図１０の矢符Ｘ−Ｘでの拡大概略断面図である。実施の形態１ないし実施の形態４と同一の構成には同一の符号を付して説明を適宜省略する。
リードフレーム１１を射出成型用金型に適宜配置し、ランナ部１２から封止樹脂を樹脂流れＲＦに沿って注入する。注入された封止樹脂は、ゲート部１３を介してキャビティに射出され半導体素子チップを樹脂封止して樹脂封止部１５を成型（成型工程）し、また、同時にゲート樹脂部１３ｒを成型して図１０、図１１の状態となる。
射出成型用金型のゲート部１３は表面（ゲート樹脂部１３ｒでのゲートカットパンチ２２に対向する表面に対する表面）にシボ（シボ２８に対応する）を有することから、ゲート樹脂部１３ｒの表面（ゲートカットパンチ２２に対向する表面）にはシボ２８が成型される。
ゲート樹脂部１３ｒの表面にシボ２８が成型されることにより、ゲートカットパンチ２２の先端表面がゲート樹脂部１３ｒの表面で滑ることを防止することができ、ゲートカットパンチ２２の滑りにより発生する樹脂残りを抑制することができる。また、半導体装置の外形寸法のばらつきを確実に低減することができる。
なお、リードフレーム１１は、実施の形態４と同様とすることができる。
本発明の実施の形態１に係るリードフレームを用いて樹脂封止部を形成した直後の半導体装置を示す平面図である。 図１の矢符Ｘ−Ｘでの拡大概略断面図である。 本発明の実施の形態２に係るリードフレームを用いて樹脂封止部を形成した直後の半導体装置を示す平面図である。 図３の矢符Ｘ−Ｘでの拡大概略断面図である。 本発明の実施の形態３に係るリードフレームを用いて樹脂封止部を形成した直後の半導体装置を示す平面図である。 図５の矢符Ｘ−Ｘでの拡大概略断面図である。 図５および図６の変形例を示す拡大概略断面図である。 図５および図６の他の変形例を示す拡大概略断面図である。 本発明の実施の形態４に係る樹脂封止部を形成した直後の半導体装置を示す平面図である。 本発明の実施の形態５に係る樹脂封止部を形成した直後の半導体装置を示す平面図である。 図１０の矢符Ｘ−Ｘでの拡大概略断面図である。 従来の半導体装置の樹脂封止方法を説明する概略部分断面図である。 従来の半導体装置の成型工程で形成されるゲート樹脂部を除去するときの状態を説明する概略断面図であり、（Ａ）は、ゲートカットパンチによりゲート樹脂部を除去している状態を示し、（Ｂ）は、除去後の状態を示す。
符号の説明
１１ リードフレーム
１１ｔ リード端子
１２ ランナ部
１３ ゲート部
１３ｒ ゲート樹脂部
１５ 樹脂封止部
１６ 孔（貫通孔：変形部）
１８ 溝（変形部）
２０ 突起（変形部）
２２ ゲートカットパンチ
２４ 切断端部
２６ くびれ
２８ シボ
ＲＦ 樹脂流れ

Claims (20)

  1. 半導体素子チップを実装し、射出成型用金型のゲート部を介して封止樹脂を射出することにより樹脂封止部を成型するリードフレームにおいて、
    前記ゲート部に形成されるゲート樹脂部に対応する変形部を有することを特徴とするリードフレーム。
  2. 前記変形部は、孔であることを特徴とする請求項１に記載のリードフレーム。
  3. 前記孔は、貫通孔であることを特徴とする請求項２に記載のリードフレーム。
  4. 前記変形部は、溝であることを特徴とする請求項１に記載のリードフレーム。
  5. 前記溝は、前記封止樹脂の射出方向に対して交差する方向に形成してあることを特徴とする請求項４に記載のリードフレーム。
  6. 前記変形部は、突起であることを特徴とする請求項１に記載のリードフレーム。
  7. 前記突起は、前記ゲート樹脂部を切断する範囲の境界である切断端部に位置整合して形成してあることを特徴とする請求項６に記載のリードフレーム。
  8. 前記突起は、前記切断端部と前記樹脂封止部の間に形成してあることを特徴とする請求項６に記載のリードフレーム。
  9. 前記変形部は、前記射出成型用金型のゲート部に対応する一平面に形成してあることを特徴とする請求項１ないし請求項８のいずれか一つに記載のリードフレーム。
  10. リードフレームに実装した半導体素子チップと、射出成型用金型のゲート部を介して封止樹脂を射出することにより前記半導体素子チップを樹脂封止した樹脂封止部とを有する半導体装置において、
    前記リードフレームは、請求項１ないし請求項９のいずれか一つに記載のリードフレームであることを特徴とする半導体装置。
  11. 前記封止樹脂は、透明樹脂であることを特徴とする請求項１０に記載の半導体装置。
  12. 前記半導体素子チップは、光半導体素子チップであることを特徴とする請求項１１に記載の半導体装置。
  13. リードフレームに半導体素子チップを実装し、射出成型用金型のゲート部を介して封止樹脂を射出することにより前記半導体素子チップを樹脂封止し、前記ゲート部に形成されたゲート樹脂部の封止樹脂を除去する半導体装置の製造方法において、
    前記リードフレームは、請求項１ないし請求項９のいずれか一つに記載のリードフレームであることを特徴とする半導体装置の製造方法。
  14. 前記ゲート部は、前記封止樹脂の射出方向に対して交差する方向にくびれを有することを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記ゲート部は、表面にシボを有することを特徴とする請求項１３または請求項１４に記載の半導体装置の製造方法。
  16. 前記ゲート部は、前記リードフレームの一平面に対応して配置してあることを特徴とする請求項１３ないし請求項１５のいずれか一つに記載の半導体装置の製造方法。
  17. 前記封止樹脂は、透明樹脂であることを特徴とする請求項１３ないし１６のいずれか一つに記載の半導体装置の製造方法。
  18. 前記半導体素子チップは、光半導体素子チップであることを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. リードフレームに実装した半導体素子チップをゲート部から封止樹脂を射出することにより樹脂封止する射出成型用金型において、
    前記ゲート部は、くびれを有することを特徴とする射出成型用金型。
  20. リードフレームに実装した半導体素子チップをゲート部から封止樹脂を射出することにより樹脂封止する射出成型用金型において、
    前記ゲート部の表面は、シボを有することを特徴とする射出成型用金型。
JP2005113334A 2005-04-11 2005-04-11 リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型 Pending JP2006294857A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005113334A JP2006294857A (ja) 2005-04-11 2005-04-11 リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
TW095108422A TW200707689A (en) 2005-04-11 2006-03-13 Lead frame, semiconductor device, method for producing semiconductor device, and injection mold
US11/402,427 US20060267162A1 (en) 2005-04-11 2006-04-11 Lead frame, semiconductor device, method for producing semiconductor device, and injection mold
CNB2006100753919A CN100501988C (zh) 2005-04-11 2006-04-11 引线框架、半导体器件及其制造方法以及注射模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005113334A JP2006294857A (ja) 2005-04-11 2005-04-11 リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型

Publications (1)

Publication Number Publication Date
JP2006294857A true JP2006294857A (ja) 2006-10-26

Family

ID=37077908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005113334A Pending JP2006294857A (ja) 2005-04-11 2005-04-11 リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型

Country Status (4)

Country Link
US (1) US20060267162A1 (ja)
JP (1) JP2006294857A (ja)
CN (1) CN100501988C (ja)
TW (1) TW200707689A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659843B2 (en) 2014-11-05 2017-05-23 Infineon Technologies Ag Lead frame strip with molding compound channels
JP6619356B2 (ja) * 2014-11-07 2019-12-11 三菱電機株式会社 電力用半導体装置およびその製造方法
DE102015113438B4 (de) * 2015-08-14 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Trägersubstrat für ein optoelektronisches Halbleiterbauteil
CN108745799A (zh) * 2018-04-20 2018-11-06 四川旭茂微科技有限公司 一种矩阵式焊接框架及其使用方法
JP6986539B2 (ja) * 2019-11-25 2021-12-22 Ｔｏｗａ株式会社 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4862586A (en) * 1985-02-28 1989-09-05 Michio Osada Lead frame for enclosing semiconductor chips with resin
US5391439A (en) * 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
JP3552613B2 (ja) * 1999-10-28 2004-08-11 インターナショナル・ビジネス・マシーンズ・コーポレーション モールド装置及びモールディング方法
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7264456B2 (en) * 2001-10-10 2007-09-04 Micron Technology, Inc. Leadframe and method for reducing mold compound adhesion problems
JP3666594B2 (ja) * 2002-10-17 2005-06-29 ローム株式会社 パッケージ型電子部品におけるリード端子の切断方法
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad

Also Published As

Publication number Publication date
US20060267162A1 (en) 2006-11-30
TW200707689A (en) 2007-02-16
CN100501988C (zh) 2009-06-17
CN1848422A (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
JP5004601B2 (ja) パッケージ部品の製造方法および半導体装置の製造方法
WO2006126438A1 (ja) インサートモールド品の製造方法および製造装置
JP5246662B2 (ja) 半導体装置用パッケージおよびその製造方法
JP2006294857A (ja) リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
US6653564B2 (en) Conductor strip arrangement for a molded electronic component and process for molding
JP2010021374A (ja) 半導体パッケージ
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
WO2004036647A1 (ja) パッケージ型電子部品におけるリード端子の切断方法
JP2000228415A (ja) 半導体装置の製造方法およびそれに用いられる基板フレーム
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JP3748380B2 (ja) 多チャンネル型光結合素子の製造方法
JP2002223002A (ja) パッケージ成形体と発光装置
JP5066833B2 (ja) 半導体パッケージの製造方法
JP2011238963A (ja) パッケージ部品の製造方法
JP2011192683A (ja) 半導体装置用パッケージ、半導体装置およびそれらの製造方法
JP2002223003A (ja) パッケージ成形体とその製造方法及び発光装置
JP2004146729A (ja) 半導体樹脂封止用金型及び樹脂封止方法
JP2009194057A (ja) 半導体装置およびその製造方法、並びに、電子機器
JP2007103597A (ja) リードフレーム、樹脂封止型半導体装置および電子機器
JP2560194B2 (ja) パッケージ型半導体装置の製造方法
JPH05315514A (ja) リードフレームのディゲート方法およびこれに用いるリードフレーム
JP4726210B2 (ja) 半導体装置
JP2001044314A (ja) 半導体装置及びその製造方法
JP4973033B2 (ja) パワーモジュールの製造方法
JP2006229160A (ja) リードフレームおよび半導体パッケージ並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302