JP2008166414A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008166414A JP2008166414A JP2006352801A JP2006352801A JP2008166414A JP 2008166414 A JP2008166414 A JP 2008166414A JP 2006352801 A JP2006352801 A JP 2006352801A JP 2006352801 A JP2006352801 A JP 2006352801A JP 2008166414 A JP2008166414 A JP 2008166414A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- groove
- seal ring
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000002093 peripheral effect Effects 0.000 claims abstract description 32
- 230000004888 barrier function Effects 0.000 claims description 100
- 229910052751 metal Inorganic materials 0.000 claims description 87
- 239000002184 metal Substances 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 75
- 239000010410 layer Substances 0.000 claims description 73
- 238000009792 diffusion process Methods 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 53
- 230000002265 prevention Effects 0.000 claims description 24
- 239000002243 precursor Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 6
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 5
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910008807 WSiN Inorganic materials 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 3
- 239000002861 polymer material Substances 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- -1 tungsten nitride Chemical class 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 2
- 238000007790 scraping Methods 0.000 claims 2
- 239000011148 porous material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 273
- 229910000881 Cu alloy Inorganic materials 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 9
- 238000000227 grinding Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置10は、上面20a及び当該上面と対向する下面20bを有していて、機能素子24が設けられている素子領域12及び当該素子領域を囲む周辺領域14が設定されている基板20と、周辺領域に設けられ、かつ配線が設けられている配線層(40、60、80)と同一層に設けられているリング部であって、チップ領域の周囲を囲む環状のリング本体16a、及び当該リング本体から素子領域側に突出する複数の突出部16bを有するリング部を含むシールリング16とを具えている。
【選択図】図2
Description
図1、図2及び図3を参照して、この発明の半導体装置の構成例につき詳細に説明する。
以下、図を参照して、上述した構成を有するこの発明の半導体装置の製造方法につき説明する。
図8(A)を参照して、この発明の半導体装置の構成例2につき説明する。
図8(B)を参照して、この発明の半導体装置の構成例3につき説明する。
11:チップ領域
12:素子領域
14:周辺領域
16:シールリング(リング部)
16a:リング本体
16b:突出部
20:基板(半導体基板)
20a:上面
20b:下面
22:素子分離構造
24:拡散層
30:第1絶縁膜
32:コンタクトホール
33:シールリング用第1溝
34:埋込みコンタクト
35:シールリング用第1埋込み部
40:第1配線層
41:第1拡散防止膜
42:第2絶縁膜
43:第1キャップ膜
44:第1溝部
44A:シールリング用第2溝
44Aa:第1突出領域
44B:配線用第1溝
45X:第1バリアメタル膜
45:第1バリアメタル
45A:シールリング用第1バリアメタル
45Aa:屈曲部
45B:配線用第1バリアメタル
46:第2埋込み部
46X:第1配線膜
46A:シールリング用第2埋込み部
46Aa:第1突出部
46B:配線用第1埋込み部
48:第1リング部
52:第2拡散防止膜
54:第3絶縁膜
56:第2溝部
56A:シールリング用第3溝
56Aa:シールリング用下部溝
56Ab:シールリング用上部溝
56Ac:第2突出領域
56AX:シールリング用前駆第3溝
56B:配線用第2溝
56Ba:配線用下部ヴィアホール
56Bb:配線用上部溝
56BX:配線用前駆第2溝
60:第2配線層
61:第3拡散防止膜
62:第4絶縁膜
63:第2キャップ膜
65:第2バリアメタル
65A:シールリング用第2バリアメタル
65Aa:屈曲部
65B:配線用第2バリアメタル
65X:第2バリアメタル膜
66:第3埋込み部
66A:シールリング用第3埋込み部
66Aa:第2突出部
66B:配線用第2埋込み部
66X:第2配線膜
68:第2リング部
72:第4拡散防止膜
74:第5絶縁膜
76:第3溝部
76A:シールリング用下部溝
76B:シールリング用上部溝
76Ba:第3突出領域
80:第3配線層
81:第5拡散防止膜
82:第6絶縁膜
83:第3キャップ膜
85:第3バリアメタル
85A:屈曲部
86:第4埋込み部
88:第3リング部
Claims (19)
- 上面及び当該上面と対向する下面を有していて、機能素子が設けられている素子領域及び当該素子領域を囲む周辺領域が設定されている基板と、
前記周辺領域に設けられ、かつ前記素子領域に設けられている配線を含む配線層と同一層に設けられたリング部であって、前記素子領域の周囲を囲む環状のリング本体、及び当該リング本体から前記素子領域側に突出する複数の突出部を有する当該リング部を含むシールリングと
を具えていることを特徴とする半導体装置。 - 上面及び当該上面と対向する下面を有していて、機能素子が設けられている素子領域及び当該素子領域を囲む周辺領域が設定されている基板と、
前記基板の上側に設けられている絶縁膜と、
前記絶縁膜を貫通するシールリング用溝を埋め込んで前記周辺領域に設けられているリング部を含むシールリングとを具え、
前記リング部は、前記絶縁膜を貫通する配線用溝を埋め込んで前記素子領域に設けられた銅を材料とする配線を含む配線層と同一層に設けられており、前記素子領域の周囲を囲む環状のリング本体、及び当該リング本体から前記素子領域側に突出する複数の突出部を有していることを特徴とする半導体装置。 - 複数の前記突出部はいずれも同一形状、及び同一サイズであって、複数の当該突出部は、前記リング本体の延在方向に対して同一方向に並列配置されており、かつ隣接する突出部同士の離間距離を等間隔としてあることを特徴とする請求項1又は2に記載の半導体装置。
- 複数の隣接する前記突出部同士の離間距離は、最小でも、使用される露光装置の光学系の解像限界により規定される最小間隔としてあることを特徴とする請求項1から3のいずれか一項に記載の半導体装置。
- 複数の前記突出部の平面形状はいずれも長方形であり、当該長方形の短辺又は長辺は前記リング本体の延在方向に対して垂直方向に配置されており、当該長方形は使用される露光装置の光学系の解像限界により規定される最小サイズとしてあることを特徴とする請求項3又は4に記載の半導体装置。
- 複数の前記配線層が互いに層間絶縁膜により離間されて積層されている多層配線構造を有しており、複数の前記配線層それぞれに設けられている複数の前記リング部が前記層間絶縁膜を貫通する埋込み部により互いに接続され、かつ前記基板の前記上面に至って構成されている前記シールリングを具えていることを特徴とする請求項1から5のいずれか一項に記載の半導体装置。
- 前記リング部は、当該リング部の直下の埋込み部と一体的に構成されていることを特徴とする請求項6に記載の半導体装置。
- 前記層間絶縁膜は、比誘電率が最大でも3.0である絶縁材料により構成されていることを特徴とする請求項6又は7に記載の半導体装置。
- 前記材料は、二酸化ケイ素水素シルセスシオキサン、メチルシルセスシオキサン、SiOC、有機成分からなるポリマー材料及び多孔質材料を含む絶縁材料の群から選択される絶縁材料であることを特徴とする請求項8に記載の半導体装置。
- 前記層間絶縁膜の膜厚は、100nmから5000nmの範囲の値であることを特徴とする請求項8又は9に記載の半導体装置。
- 前記リング部及び前記埋込み部は、当該リング部及び当該埋込み部の側面を覆っているバリアメタルをさらに具えていることを特徴とする請求項6から10のいずれか一項に記載の半導体装置。
- 前記バリアメタルは、タンタル、窒化タンタル、タングステン、窒化タングステン、WSiN、窒化チタン及びTiSiNを含む金属群から選択される単層膜又は2層以上の積層膜であることを特徴とする請求項11に記載の半導体装置。
- 前記バリアメタルの膜厚は、2nmから50nmの範囲であることを特徴とする請求項11又は12に記載の半導体装置。
- 複数の配線層が互いに層間絶縁膜により離間されて積層されている多層配線構造を具えている半導体装置の製造方法において、
上面及び当該上面と対向する下面を有していて、素子領域及び当該素子領域を囲む周辺領域が設定されている基板を準備する工程と、
前記素子領域の周囲を囲む環状のリング本体、及び当該リング本体から前記素子領域側に突出する複数の突出部を有するリング部を前記周辺領域に、かつ前記配線層と同一層に形成する配線層形成工程と、
複数の前記配線層同士及び前記基板の前記上面と最下層の前記配線層とを離間する前記層間絶縁膜を貫通する環状の埋込み部により各配線層に形成されている前記リング部同士を隙間なく互いに接続する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記リング部及び前記埋込み部の形成工程は、当該リング部の直下の前記埋込み部と同時かつ一体的に形成することを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記リング部の形成工程は、複数の前記突出部がいずれも同一形状及び同一サイズであって、複数の当該突出部が前記シールリングの延在方向に対して同一方向に並列配置されており、かつ隣接する突出部同士の離間距離を等間隔として形成することを特徴とする請求項14又は15に記載の半導体装置の製造方法。
- 前記リング部の形成工程は、複数の隣接する前記突出部同士の離間距離を、最小でも、使用される露光装置の光学系の解像限界により規定される最小間隔として形成することを特徴とする請求項14から16のいずれか一項に記載の半導体装置の製造方法。
- 前記リング部の形成工程は、複数の前記突出部の平面形状がいずれも長方形であり、当該長方形の短辺又は長辺は前記シールリングの延在方向に対して垂直方向に配置されており、当該長方形は使用される露光装置の光学系の解像限界により規定される最小サイズとして形成することを特徴とする請求項14から17のいずれか一項に記載の半導体装置の製造方法。
- 上面及び当該上面と対向する下面を有していて、素子領域及び当該素子領域を囲む周辺領域が設定されている基板を準備する工程と、
前記基板に、複数の機能素子及び当該機能素子同士を電気的に分離する素子分離構造を形成する工程と、
前記基板上に、前記機能素子及び前記素子分離構造を覆う第1絶縁膜を形成する工程と、
前記素子領域に前記第1絶縁膜を貫通しているコンタクトホールを形成するとともに、及び前記周辺領域に前記第1絶縁膜を貫通するシールリング用第1溝を形成する工程と、
前記コンタクトホールを埋め込む埋込みコンタクトを形成するとともに、前記シールリング用第1溝を埋め込み、埋込み部本体と前記素子領域側に突出する突出部とを有するシールリング用第1埋込み部を形成する工程と、
前記第1絶縁膜の表面上を覆う第1拡散防止膜、当該第1拡散防止膜上を覆う第2絶縁膜、及び当該第2絶縁膜上を覆う第1キャップ膜をこの順に積層する工程と、
前記第1拡散防止膜、前記第2絶縁膜及び前記第1キャップ膜を貫通して、前記埋込みコンタクトの頂面を露出させる配線用第1溝及び前記シールリング用第1埋込み部の頂面を露出させて前記素子領域を囲み、前記周辺領域内で前記素子領域側に突出する複数の第1突出領域を有しているシールリング用第2溝を含む第1溝部を形成する工程と、
前記第1キャップ膜の表面及び前記第1溝部の表面を覆う第1バリアメタル膜を形成する工程と、
前記第1バリアメタル膜が成膜されている前記第1溝部を埋め込んで前記第1バリアメタル膜上を覆う第1配線膜を成膜する工程と、
前記第1配線膜の表面から前記第1キャップ膜の表面が露出するまで、当該第1配線膜及び前記第1バリアメタル膜を削り取って、前記配線用第1溝内を覆う配線用第1バリアメタル及び前記シールリング用第2溝内を覆うシールリング用第1バリアメタル、並びに前記配線用第1バリアメタルが設けられている前記配線用第1溝を埋め込む配線用第1埋込み部及び前記シールリング用第1バリアメタルが設けられている前記シールリング用第2溝を埋め込んでいて、環状の埋込み部本体と前記素子領域側に突出する突出部とを有するシールリング用第2埋込み部を含む第2埋込み部を形成する工程と、
露出した前記第1キャップ膜、前記配線用第1バリアメタル、前記シールリング用第1バリアメタル、前記配線用第1埋込み部及び前記シールリング用第2埋込み部上を覆う第2拡散防止膜、当該第2拡散防止膜上を覆う第3絶縁膜、当該第3絶縁膜上を覆う第3拡散防止膜、当該第3拡散防止膜上を覆う第4絶縁膜及び当該第4絶縁膜上を覆う第2キャップ膜をこの順に積層する工程と、
前記第2キャップ膜、前記第4絶縁膜、前記第3拡散防止膜、前記第3絶縁膜及び前記第2拡散防止膜を貫通して、前記第1埋込み部の頂面の一部分を露出させる配線用前駆第2溝及び前記素子領域を囲むシールリング用前駆第3溝をそれぞれ形成する工程と、
前記配線用前駆第2溝を含む領域に当該配線用前駆第2溝よりも幅広であって前記第2キャップ膜から前記第3拡散防止膜まで貫通して下部溝に連通するより幅広の上部溝をさらに形成して得られる配線用第2溝、及び前記シールリング用前駆第3溝を含む領域に当該シールリング用前駆第3溝よりも幅広であって、前記素子領域側に突出する複数の第2突出領域を有していて、前記第2キャップ膜から前記第3拡散防止膜まで貫通して下部溝に連通するより幅広の上部溝をさらに形成して得られるシールリング用第3溝を含む第2溝部を完成させる工程と、
前記第2キャップ膜の表面及び前記第2溝部の表面を覆う第2バリアメタル膜を形成する工程と、
前記第2バリアメタル膜が成膜されている前記第2溝部を埋め込んで前記第2バリアメタル膜上を覆う第2配線膜を成膜する工程と、
前記第2配線膜の表面から前記第2キャップ膜の表面が露出するまで、当該第2配線膜及び前記第2バリアメタル膜を削り取って、前記配線用第2溝内を覆う配線用第2バリアメタル及び前記シールリング用第3溝内を覆うシールリング用第2バリアメタル、並びに前記配線用第2バリアメタルが設けられている前記配線用第2溝を埋め込む配線用第2埋込み部及び前記シールリング用第2バリアメタルが設けられている前記シールリング用第3溝を埋め込むシールリング用第3埋込み部を含む第3埋込み部を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006352801A JP4553892B2 (ja) | 2006-12-27 | 2006-12-27 | 半導体装置及びその製造方法 |
US11/931,234 US7737474B2 (en) | 2006-12-27 | 2007-10-31 | Semiconductor device with seal ring having protruding portions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006352801A JP4553892B2 (ja) | 2006-12-27 | 2006-12-27 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008166414A true JP2008166414A (ja) | 2008-07-17 |
JP4553892B2 JP4553892B2 (ja) | 2010-09-29 |
Family
ID=39582677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006352801A Expired - Fee Related JP4553892B2 (ja) | 2006-12-27 | 2006-12-27 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7737474B2 (ja) |
JP (1) | JP4553892B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7448429B2 (ja) | 2020-06-26 | 2024-03-12 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7955952B2 (en) * | 2008-07-17 | 2011-06-07 | International Business Machines Corporation | Crackstop structures and methods of making same |
JP5830843B2 (ja) | 2010-03-24 | 2015-12-09 | 富士通セミコンダクター株式会社 | 半導体ウエハとその製造方法、及び半導体チップ |
CN116631954A (zh) * | 2022-02-11 | 2023-08-22 | 联华电子股份有限公司 | 裸片密封环结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004297022A (ja) * | 2003-02-03 | 2004-10-21 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2004363340A (ja) * | 2003-06-05 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005129717A (ja) * | 2003-10-23 | 2005-05-19 | Renesas Technology Corp | 半導体装置 |
JP2005167198A (ja) * | 2003-11-10 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5834829A (en) * | 1996-09-05 | 1998-11-10 | International Business Machines Corporation | Energy relieving crack stop |
JP3502288B2 (ja) | 1999-03-19 | 2004-03-02 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP2005142262A (ja) * | 2003-11-05 | 2005-06-02 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
CN1617312A (zh) | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
JP4636839B2 (ja) | 2004-09-24 | 2011-02-23 | パナソニック株式会社 | 電子デバイス |
JP2006140404A (ja) | 2004-11-15 | 2006-06-01 | Renesas Technology Corp | 半導体装置 |
US7224069B2 (en) * | 2005-07-25 | 2007-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy structures extending from seal ring into active circuit area of integrated circuit chip |
-
2006
- 2006-12-27 JP JP2006352801A patent/JP4553892B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-31 US US11/931,234 patent/US7737474B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004297022A (ja) * | 2003-02-03 | 2004-10-21 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2004363340A (ja) * | 2003-06-05 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005129717A (ja) * | 2003-10-23 | 2005-05-19 | Renesas Technology Corp | 半導体装置 |
JP2005167198A (ja) * | 2003-11-10 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7448429B2 (ja) | 2020-06-26 | 2024-03-12 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080157285A1 (en) | 2008-07-03 |
JP4553892B2 (ja) | 2010-09-29 |
US7737474B2 (en) | 2010-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10672725B2 (en) | Semiconductor device | |
JP5106933B2 (ja) | 半導体装置 | |
KR20200052893A (ko) | 상호연결부를 위한 확산 배리어 칼라 | |
TWI398913B (zh) | 具有密封環結構之半導體裝置及其製造方法 | |
JP5021992B2 (ja) | 半導体装置およびその製造方法 | |
US7675175B2 (en) | Semiconductor device having isolated pockets of insulation in conductive seal ring | |
US7932602B2 (en) | Metal sealed wafer level CSP | |
WO2004097916A1 (ja) | 半導体装置の製造方法、半導体ウエハおよび半導体装置 | |
US7955952B2 (en) | Crackstop structures and methods of making same | |
JP2009283858A (ja) | 半導体装置 | |
JP2012209287A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004152939A (ja) | 半導体装置 | |
JP4553892B2 (ja) | 半導体装置及びその製造方法 | |
JP5613272B2 (ja) | 半導体装置 | |
JP2006269519A (ja) | 半導体装置およびその製造方法 | |
US9059110B2 (en) | Reduction of fluorine contamination of bond pads of semiconductor devices | |
JP2006019427A (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
JP2005142481A (ja) | 半導体装置の製造方法 | |
JP2007317736A (ja) | 半導体装置およびその製造方法 | |
JP2012160547A (ja) | 半導体装置及びその製造方法 | |
CN111403345A (zh) | 隔离保护环、半导体结构及其制备方法 | |
JP2008041804A (ja) | 半導体装置及びその製造方法 | |
JP2007073808A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2002373893A (ja) | パッドを有する半導体装置とその製造方法 | |
JP4007317B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080811 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |