JP3502288B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3502288B2 JP3502288B2 JP07673099A JP7673099A JP3502288B2 JP 3502288 B2 JP3502288 B2 JP 3502288B2 JP 07673099 A JP07673099 A JP 07673099A JP 7673099 A JP7673099 A JP 7673099A JP 3502288 B2 JP3502288 B2 JP 3502288B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- groove
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【０００２】本発明は一般に半導体装置に関し、特にガ
ードリングを備えた半導体装置に関する。
ードリングを備えた半導体装置に関する。
【０００３】半導体装置では、一般に前記共通基板上の
多数の半導体素子を相互接続するために、前記基板上に
前記多数の半導体素子を覆うように複数の層間絶縁膜を
積層し、各々の層間絶縁膜中に配線パターンを埋設した
多層配線構造が使われることが多い。かかる半導体装置
では、前記多層配線構造を構成する層間絶縁膜の間の界
面に沿って、水分あるいは腐食性ガスが半導体装置内部
へ侵入することがあるため、前記多層配線構造中に、基
板周辺部に沿ってガードリングを形成し、かかる水分や
腐食性ガスの侵入を阻止することが一般的に行なわれて
いる。
多数の半導体素子を相互接続するために、前記基板上に
前記多数の半導体素子を覆うように複数の層間絶縁膜を
積層し、各々の層間絶縁膜中に配線パターンを埋設した
多層配線構造が使われることが多い。かかる半導体装置
では、前記多層配線構造を構成する層間絶縁膜の間の界
面に沿って、水分あるいは腐食性ガスが半導体装置内部
へ侵入することがあるため、前記多層配線構造中に、基
板周辺部に沿ってガードリングを形成し、かかる水分や
腐食性ガスの侵入を阻止することが一般的に行なわれて
いる。
【０００４】図１（Ａ）は、典型的な従来のガードリン
グの一部を拡大して示す拡大図、また図１（Ｂ）は図１
（Ａ）のガードリング全体の構成を示す平面図。
グの一部を拡大して示す拡大図、また図１（Ｂ）は図１
（Ａ）のガードリング全体の構成を示す平面図。
【０００５】図１（Ａ），（Ｂ）を参照するに、半導体
装置１１が形成された半導体チップの周辺部には、前記
半導体装置１１を連続して囲むように、ガードリング構
造１２が形成されている。
装置１１が形成された半導体チップの周辺部には、前記
半導体装置１１を連続して囲むように、ガードリング構
造１２が形成されている。
【０００６】図２は、図１（Ｂ）の構造の、線２−２’
に沿った断面図を示す。
に沿った断面図を示す。
【０００７】図２を参照するに、半導体装置１１は、フ
ィールド酸化膜２２を形成されたＳｉ基板２１上に形成
されており、前記フィールド酸化膜２２は前記Ｓｉ基板
２１表面において拡散領域２１Ａを画成する。
ィールド酸化膜２２を形成されたＳｉ基板２１上に形成
されており、前記フィールド酸化膜２２は前記Ｓｉ基板
２１表面において拡散領域２１Ａを画成する。
【０００８】前記Ｓｉ基板上には、前記フィールド酸化
膜２２および拡散領域２１Ａを覆うように、ＳｉＯ
２ ，ＰＳＧ，ＢＰＳＧ等の無機絶縁膜、あるいはフル
オロカーボン、炭化水素、ポリイミド、有機ＳＯＧ等の
有機絶縁膜よりなる層間絶縁膜２３，２４，２５が順次
堆積されており、前記層間絶縁膜２３中には前記拡散領
域２１Ａを露出するコンタクト溝２３Ａが、前記半導体
装置１１の外周縁に沿って、連続的に形成されている。
前記コンタクト溝２３ＡはＷ等の導体壁２３Ｂにより充
填され、前記層間絶縁膜２３上には前記導体壁２３Ｂに
電気的かつ機械的にコンタクトするように、Ｗ，ＷＳｉ
あるいはポリシリコンよりなる導体パターン２４Ａが、
前記半導体装置１１の外周縁に沿って、前記コンタクト
溝２３Ａに対応するように形成される。
膜２２および拡散領域２１Ａを覆うように、ＳｉＯ
２ ，ＰＳＧ，ＢＰＳＧ等の無機絶縁膜、あるいはフル
オロカーボン、炭化水素、ポリイミド、有機ＳＯＧ等の
有機絶縁膜よりなる層間絶縁膜２３，２４，２５が順次
堆積されており、前記層間絶縁膜２３中には前記拡散領
域２１Ａを露出するコンタクト溝２３Ａが、前記半導体
装置１１の外周縁に沿って、連続的に形成されている。
前記コンタクト溝２３ＡはＷ等の導体壁２３Ｂにより充
填され、前記層間絶縁膜２３上には前記導体壁２３Ｂに
電気的かつ機械的にコンタクトするように、Ｗ，ＷＳｉ
あるいはポリシリコンよりなる導体パターン２４Ａが、
前記半導体装置１１の外周縁に沿って、前記コンタクト
溝２３Ａに対応するように形成される。
【０００９】前記導体パターン２４Ａは前記層間絶縁膜
２４により覆われ、前記層間絶縁膜２４中には前記導体
パターン２４Ａを露出するコンタクト溝２４Ｂが、前記
半導体装置１１の外周縁に沿って、前記コンタクト溝２
４Ａに平行に、かつ連続的に延在する。
２４により覆われ、前記層間絶縁膜２４中には前記導体
パターン２４Ａを露出するコンタクト溝２４Ｂが、前記
半導体装置１１の外周縁に沿って、前記コンタクト溝２
４Ａに平行に、かつ連続的に延在する。
【００１０】前記コンタクト溝２４ＢはＷ等の導体壁２
４Ｃにより充填され、前記層間絶縁膜２４上には前記導
体壁２４Ｃに電気的かつ機械的にコンタクトするよう
に、Ｗ，ＷＳｉあるいはポリシリコンよりなる導体パタ
ーン２５Ａが、前記半導体装置１１の外周縁に沿って、
前記コンタクト溝２４Ｂに対応するように形成される。
４Ｃにより充填され、前記層間絶縁膜２４上には前記導
体壁２４Ｃに電気的かつ機械的にコンタクトするよう
に、Ｗ，ＷＳｉあるいはポリシリコンよりなる導体パタ
ーン２５Ａが、前記半導体装置１１の外周縁に沿って、
前記コンタクト溝２４Ｂに対応するように形成される。
【００１１】前記導体パターン２５Ａは前記層間絶縁膜
２５により覆われ、前記層間絶縁膜２５中には前記導体
パターン２５Ａを露出するコンタクト溝２５Ｂが、前記
半導体装置１１の外周縁に沿って、前記コンタクト溝２
４Ｂに平行に、かつ連続的に延在する。
２５により覆われ、前記層間絶縁膜２５中には前記導体
パターン２５Ａを露出するコンタクト溝２５Ｂが、前記
半導体装置１１の外周縁に沿って、前記コンタクト溝２
４Ｂに平行に、かつ連続的に延在する。
【００１２】さらに、前記コンタクト溝２５ＢはＷ等の
導体壁２５Ｃにより充填され、前記層間絶縁膜２５上に
は前記導体壁２５Ｃに電気的かつ機械的にコンタクトす
るように、Ｗ，ＷＳｉあるいはポリシリコンよりなる導
体パターン２６Ａが、前記半導体装置１１の外周縁に沿
って、前記コンタクト溝２５Ｂに対応するように形成さ
れる。前記導体パターン２６Ａは、前記層間絶縁膜２５
上に形成されたＳｉＮ等よりなる保護膜２６により覆わ
れる。
導体壁２５Ｃにより充填され、前記層間絶縁膜２５上に
は前記導体壁２５Ｃに電気的かつ機械的にコンタクトす
るように、Ｗ，ＷＳｉあるいはポリシリコンよりなる導
体パターン２６Ａが、前記半導体装置１１の外周縁に沿
って、前記コンタクト溝２５Ｂに対応するように形成さ
れる。前記導体パターン２６Ａは、前記層間絶縁膜２５
上に形成されたＳｉＮ等よりなる保護膜２６により覆わ
れる。
【００１３】図２の構成によれば、前記導体壁２３Ｂ，
２４Ｃおよび２５Ｃは、前記導体パターン２４Ａ．２５
Ａおよび２６Ａと共に、図１（Ｂ）のガードリング１２
を構成する。かかるガードリング１２を形成することに
より、図２に示すように層間絶縁膜の間の界面、例えば
層間絶縁膜２３と層間絶縁膜２４との間の界面に沿った
Ｈ２Ｏあるいは腐食性ガスの半導体装置１１内部への侵
入が効果的に阻止される。
２４Ｃおよび２５Ｃは、前記導体パターン２４Ａ．２５
Ａおよび２６Ａと共に、図１（Ｂ）のガードリング１２
を構成する。かかるガードリング１２を形成することに
より、図２に示すように層間絶縁膜の間の界面、例えば
層間絶縁膜２３と層間絶縁膜２４との間の界面に沿った
Ｈ２Ｏあるいは腐食性ガスの半導体装置１１内部への侵
入が効果的に阻止される。
【００１４】従来より、半導体装置においては図２に示
すようなガードリング構造は、多層配線構造と同時に形
成されていた。従来の多層配線構造では、下地層上に先
に導体パターンを形成した後、これを絶縁膜で覆い、さ
らに前記絶縁膜を平坦化する工程が行われていた。
すようなガードリング構造は、多層配線構造と同時に形
成されていた。従来の多層配線構造では、下地層上に先
に導体パターンを形成した後、これを絶縁膜で覆い、さ
らに前記絶縁膜を平坦化する工程が行われていた。
【００１５】しかし、最近のサブミクロンあるいはサブ
クォータミクロンサイズの半導体装置を含む超微細化半
導体装置では、かかる多層配線構造中において生じる信
号遅延を回避するために、導体パターンとして低抵抗の
Ｃｕを低誘電率の有機層間絶縁膜と組み合わせて使うこ
とが行われている。その際、Ｃｕは従来より導電パター
ンに使われてきたＡｌやＷ，あるいはＳｉさらにはＡｕ
と異なりドライエッチングによるパターニングが困難で
あるため、先に層間絶縁膜中に配線溝およびコンタクト
ホールを形成しておき、かかる配線溝およびコンタクト
ホールを埋めるようにＣｕ層を電解めっき法等により堆
積する、いわゆるデュアルダマシン法が使われる。かか
るデュアルダマシン法では、かかるＣｕ層の堆積の後、
前記層間絶縁膜上に残留しているＣｕ層を化学機械研磨
（ＣＭＰ）工程により除去し、前記配線溝あるいはコン
タクトホールを埋めるＣｕパターンあるいはＣｕプラグ
を形成する。
クォータミクロンサイズの半導体装置を含む超微細化半
導体装置では、かかる多層配線構造中において生じる信
号遅延を回避するために、導体パターンとして低抵抗の
Ｃｕを低誘電率の有機層間絶縁膜と組み合わせて使うこ
とが行われている。その際、Ｃｕは従来より導電パター
ンに使われてきたＡｌやＷ，あるいはＳｉさらにはＡｕ
と異なりドライエッチングによるパターニングが困難で
あるため、先に層間絶縁膜中に配線溝およびコンタクト
ホールを形成しておき、かかる配線溝およびコンタクト
ホールを埋めるようにＣｕ層を電解めっき法等により堆
積する、いわゆるデュアルダマシン法が使われる。かか
るデュアルダマシン法では、かかるＣｕ層の堆積の後、
前記層間絶縁膜上に残留しているＣｕ層を化学機械研磨
（ＣＭＰ）工程により除去し、前記配線溝あるいはコン
タクトホールを埋めるＣｕパターンあるいはＣｕプラグ
を形成する。
【００１６】図３は、図１（Ａ），（Ｂ）の半導体装置
１１に、かかるＣＭＰ工程を行なった場合の様子を示
す。ただし、図３（Ｂ）は図３（Ａ）図の拡大図であ
る。
１１に、かかるＣＭＰ工程を行なった場合の様子を示
す。ただし、図３（Ｂ）は図３（Ａ）図の拡大図であ
る。
【００１７】図３（Ａ），（Ｂ）を参照するに、前記Ｃ
ＭＰ工程は研磨布を被せた回転台上において実行され、
前記研磨布上に研磨剤を滴下しながら前記半導体装置が
多数形成された半導体ウェハ１０を前記研磨布に、所定
の圧力で押し付ける。その際、図３（Ａ）に示すよう
に、ウェハ１０自体も所定の速度で回転されるこのよう
なＣＭＰ工程を前記ガードリング構造を有する半導体装
置１１に対して行なった場合、図３（Ｂ）に示すように
ＣＭＰの作用する方向が、前記ガードリング構造１２の
延在方向に略一致する場合が必ず生じる。
ＭＰ工程は研磨布を被せた回転台上において実行され、
前記研磨布上に研磨剤を滴下しながら前記半導体装置が
多数形成された半導体ウェハ１０を前記研磨布に、所定
の圧力で押し付ける。その際、図３（Ａ）に示すよう
に、ウェハ１０自体も所定の速度で回転されるこのよう
なＣＭＰ工程を前記ガードリング構造を有する半導体装
置１１に対して行なった場合、図３（Ｂ）に示すように
ＣＭＰの作用する方向が、前記ガードリング構造１２の
延在方向に略一致する場合が必ず生じる。
【００１８】図４は、図３（Ａ）のウェハ１０を０．８
５７回転／秒の速度で回転する研磨台に押し付け、同時
に０．８５７回転／秒の速度で自転させた場合の、ウェ
ハ１０に対する研磨剤粒子の相対速度分布を示す。
５７回転／秒の速度で回転する研磨台に押し付け、同時
に０．８５７回転／秒の速度で自転させた場合の、ウェ
ハ１０に対する研磨剤粒子の相対速度分布を示す。
【００１９】図３および４をともに参照するに、ウェハ
１０の中央部では研磨剤粒子のｘ方向およびｙ方向への
速度ｖｘ およびｖｙ は、ウェハ１０の自転に伴い斜線
で示す円周上を変化するが、ウェハ１０の周辺部分で
は、かかる速度ｖｘ ，ｖｙ の変化は連続線で示す円周
上を変化する。ただし、前記ｘおよびｙ方向はウェハ１
０に固定した座標系における直交方向を示す。
１０の中央部では研磨剤粒子のｘ方向およびｙ方向への
速度ｖｘ およびｖｙ は、ウェハ１０の自転に伴い斜線
で示す円周上を変化するが、ウェハ１０の周辺部分で
は、かかる速度ｖｘ ，ｖｙ の変化は連続線で示す円周
上を変化する。ただし、前記ｘおよびｙ方向はウェハ１
０に固定した座標系における直交方向を示す。
【００２０】図４よりわかるように、研磨剤の相対速度
は、ウェハ１０の周辺部分の方が、回転台の回転中心か
らの距離が大きい分だけ、中央部分よりも大きくなる。
また、この効果はウェハ１０の径が大きくなればなるほ
ど大きくなる。
は、ウェハ１０の周辺部分の方が、回転台の回転中心か
らの距離が大きい分だけ、中央部分よりも大きくなる。
また、この効果はウェハ１０の径が大きくなればなるほ
ど大きくなる。
【００２１】再び図３（Ａ），（Ｂ）を参照するに、こ
のようにウェハ１０上に形成された半導体装置１１で
は、前記ガードリング構造１２は必然的に研磨剤粒子と
の係合により大きな応力を受けることになり、特にウェ
ハ１０の周辺部に形成される半導体装置１１では、その
影響が著しい。
のようにウェハ１０上に形成された半導体装置１１で
は、前記ガードリング構造１２は必然的に研磨剤粒子と
の係合により大きな応力を受けることになり、特にウェ
ハ１０の周辺部に形成される半導体装置１１では、その
影響が著しい。
【００２２】図３（Ｂ）の状態においては、研磨剤は前
記ガードリング構造１２の長手方向に応力を及ぼすこと
になるが、このように一方向に連続するパターンでは、
その途中に必ず下地との密着性が弱い部分が含まれてい
るものであり、そのような弱い個所において剥離が発生
しやすい。前記ガードリング構造１２が研磨方向に対し
て交差する方向に延在している場合には、このようガー
ドリング１２中にこのように弱い部分が存在しても、左
右の側壁がガードリング構造１２を両側から支持するた
め、剥離等の欠陥の発生にはつながらずにすむ。また、
同様に、半導体装置１１内部においても、多層配線構造
中の配線パターンは頻繁に屈曲を繰り返すため、このよ
うな問題は生じない。
記ガードリング構造１２の長手方向に応力を及ぼすこと
になるが、このように一方向に連続するパターンでは、
その途中に必ず下地との密着性が弱い部分が含まれてい
るものであり、そのような弱い個所において剥離が発生
しやすい。前記ガードリング構造１２が研磨方向に対し
て交差する方向に延在している場合には、このようガー
ドリング１２中にこのように弱い部分が存在しても、左
右の側壁がガードリング構造１２を両側から支持するた
め、剥離等の欠陥の発生にはつながらずにすむ。また、
同様に、半導体装置１１内部においても、多層配線構造
中の配線パターンは頻繁に屈曲を繰り返すため、このよ
うな問題は生じない。
【００２３】これに対し、図３（Ｂ）の状態では、前記
ｙ方向に延在するガードリング１２を側方から支持する
構造が存在しないため、導体壁２３Ｂ，２４Ｃあるいは
２５Ｃ中に密着性が弱い部分が存在すると、図５のよう
にその部分が破壊されてしまい、欠陥が発生する。ただ
し、図５中、先に説明した部分には同一の参照符号を付
し、説明を省略する。また、図５の構造では、前記コン
タクト溝２３Ａの側壁面と底面とは、密着性を改善する
ために設けられたＴｉＮ等の高融点金属化合物膜（２３
Ｂ）１ に覆われている。
ｙ方向に延在するガードリング１２を側方から支持する
構造が存在しないため、導体壁２３Ｂ，２４Ｃあるいは
２５Ｃ中に密着性が弱い部分が存在すると、図５のよう
にその部分が破壊されてしまい、欠陥が発生する。ただ
し、図５中、先に説明した部分には同一の参照符号を付
し、説明を省略する。また、図５の構造では、前記コン
タクト溝２３Ａの側壁面と底面とは、密着性を改善する
ために設けられたＴｉＮ等の高融点金属化合物膜（２３
Ｂ）１ に覆われている。
【００２４】そこで、本発明は上記の課題を解決した、
新規で有用な半導体装置を提供することを概括的課題と
する。
新規で有用な半導体装置を提供することを概括的課題と
する。
【００２５】本発明のより具体的な課題は、周辺部にガ
ードリング構造を有する半導体装置において、ＣＭＰ工
程の際に生じる前記ガードリングの剥離を解消すること
にある。
ードリング構造を有する半導体装置において、ＣＭＰ工
程の際に生じる前記ガードリングの剥離を解消すること
にある。
【００２６】本発明は、上記の課題を、例えば基板と、
前記基板上に形成された多層配線構造とを含み、前記多
層配線構造は、前記基板周辺部に沿って連続して延在
し、前記基板表面に連続してコンタクトするガードリン
グパターンと、前記ガードリングパターンを埋める層間
絶縁膜とよりなり、前記ガードリングパターンは、前記
基板に垂直な方向から見た場合に屈曲を繰り返し、前記
ガードリングパターンは、前記層間絶縁膜の下主面から
上主面方向に延在する導体壁と、前記導体壁上端部にコ
ンタクトし、前記層間絶縁膜の上主面に一致する上主面
を有する導体パターンとより構成され、前記導体壁を、
前記基板に垂直な方向から見た場合に、前記ガードリン
グパターンに対応して屈曲を繰り返すことを特徴とする
半導体装置により解決する。
前記基板上に形成された多層配線構造とを含み、前記多
層配線構造は、前記基板周辺部に沿って連続して延在
し、前記基板表面に連続してコンタクトするガードリン
グパターンと、前記ガードリングパターンを埋める層間
絶縁膜とよりなり、前記ガードリングパターンは、前記
基板に垂直な方向から見た場合に屈曲を繰り返し、前記
ガードリングパターンは、前記層間絶縁膜の下主面から
上主面方向に延在する導体壁と、前記導体壁上端部にコ
ンタクトし、前記層間絶縁膜の上主面に一致する上主面
を有する導体パターンとより構成され、前記導体壁を、
前記基板に垂直な方向から見た場合に、前記ガードリン
グパターンに対応して屈曲を繰り返すことを特徴とする
半導体装置により解決する。
【００２７】また、上記構成において、前記導体パター
ンを前記基板周辺部に沿って、直線的に延在するように
構成してもよい。
ンを前記基板周辺部に沿って、直線的に延在するように
構成してもよい。
【００２８】さらに、前記導体パターンを前記基板周辺
部に沿って、前記基板に垂直な方向から見た場合に、前
記導体壁に対応して屈曲を繰り返すように構成してもよ
い。
部に沿って、前記基板に垂直な方向から見た場合に、前
記導体壁に対応して屈曲を繰り返すように構成してもよ
い。
【００２９】特に、前記導体壁および前記導体パターン
は、Ｃｕより構成してもよい。
は、Ｃｕより構成してもよい。
【００３０】さらに、前記層間絶縁膜は、前記導体壁を
側方から保持する第１の絶縁膜と、前記導体パターンを
側方から保持する第２の絶縁膜とより構成してもよい。
側方から保持する第１の絶縁膜と、前記導体パターンを
側方から保持する第２の絶縁膜とより構成してもよい。
【００３１】さらに、前記第１の絶縁膜と第２の絶縁膜
との間にエッチングストッパ膜を形成してもよい。
との間にエッチングストッパ膜を形成してもよい。
【００３２】また、本発明は上記の課題を、例えば基板
上に層間絶縁膜を堆積する工程と、前記層間絶縁膜中
に、前記基板周辺部に沿って連続して延在する第１の溝
を形成する工程と、前記層間絶縁膜中に、前記第１の溝
中を連続して延在するように第２の溝を形成する工程
と、前記層間絶縁膜上に、前記第１および第２の溝を埋
めるように導体層を堆積する工程と、前記導体層のう
ち、前記層間絶縁膜の表面上に堆積した部分を化学機械
研磨により除去し、前記第１および第２の溝を埋めるガ
ードリングパターンを形成する工程とを含む半導体装置
の製造方法において、前記第２の溝を形成する工程は、
前記第２の溝が前記基板面内において屈曲を繰り返すよ
うに実行されることにより、解決する。
上に層間絶縁膜を堆積する工程と、前記層間絶縁膜中
に、前記基板周辺部に沿って連続して延在する第１の溝
を形成する工程と、前記層間絶縁膜中に、前記第１の溝
中を連続して延在するように第２の溝を形成する工程
と、前記層間絶縁膜上に、前記第１および第２の溝を埋
めるように導体層を堆積する工程と、前記導体層のう
ち、前記層間絶縁膜の表面上に堆積した部分を化学機械
研磨により除去し、前記第１および第２の溝を埋めるガ
ードリングパターンを形成する工程とを含む半導体装置
の製造方法において、前記第２の溝を形成する工程は、
前記第２の溝が前記基板面内において屈曲を繰り返すよ
うに実行されることにより、解決する。
【００３３】その際、前記第１の溝を形成する工程を、
前記第１の溝が前記基板周辺部に沿って、直線的に延在
するように実行してもよい。
前記第１の溝が前記基板周辺部に沿って、直線的に延在
するように実行してもよい。
【００３４】また、前記第１の溝を形成する工程を、前
記第１の溝が前記基板周辺部に沿って、前記第２の溝に
対応して前記基板面内で屈曲を繰り返すように実行して
もよい。
記第１の溝が前記基板周辺部に沿って、前記第２の溝に
対応して前記基板面内で屈曲を繰り返すように実行して
もよい。
【００３５】前記導体層はＣｕより構成するのが好まし
い。
い。
【００３６】また、前記層間絶縁膜を形成する工程を、
前記基板上に第１の絶縁膜を堆積する工程と、前記第１
の絶縁膜上にエッチングストッパ膜を堆積する工程と、
前記エッチングストッパ膜上に第２の絶縁膜を堆積する
工程とより構成し、前記第１の溝を形成する工程を、前
記第１の絶縁膜を、前記エッチングストッパ膜が露出す
るまでエッチングすることにより実行し、前記第２の溝
を形成する工程を、前記エッチングストッパ膜および前
記第２の絶縁膜を、前記第２の溝が前記第２の絶縁膜の
下主面に到達するまでエッチングすることにより実行し
てもよい。
前記基板上に第１の絶縁膜を堆積する工程と、前記第１
の絶縁膜上にエッチングストッパ膜を堆積する工程と、
前記エッチングストッパ膜上に第２の絶縁膜を堆積する
工程とより構成し、前記第１の溝を形成する工程を、前
記第１の絶縁膜を、前記エッチングストッパ膜が露出す
るまでエッチングすることにより実行し、前記第２の溝
を形成する工程を、前記エッチングストッパ膜および前
記第２の絶縁膜を、前記第２の溝が前記第２の絶縁膜の
下主面に到達するまでエッチングすることにより実行し
てもよい。
【００３７】本発明によれば、前記ガードリングパター
ンを、基板周辺部において屈曲を繰り返す形状に形成す
ることにより、ガードリングパターンが一方向に長く延
在し、かかる延在方向がＣＭＰ工程における研磨方向と
一致した場合に生じるガードリングパターンの損傷の問
題が回避される。かかるガードリングパターンを形成す
ることにより、前記基板内部に形成される半導体素子
は、水分や腐食性ガスの侵入から防護される。
ンを、基板周辺部において屈曲を繰り返す形状に形成す
ることにより、ガードリングパターンが一方向に長く延
在し、かかる延在方向がＣＭＰ工程における研磨方向と
一致した場合に生じるガードリングパターンの損傷の問
題が回避される。かかるガードリングパターンを形成す
ることにより、前記基板内部に形成される半導体素子
は、水分や腐食性ガスの侵入から防護される。
【００３８】図６は、本発明の第１実施例による半導体
装置４０の構成を示す平面図、また図７は図６の半導体
装置４０の断面図を示す。
装置４０の構成を示す平面図、また図７は図６の半導体
装置４０の断面図を示す。
【００３９】最初に図７の断面図を参照するに、半導体
装置４０はフィールド酸化膜４２を形成されたＳｉ基板
４１上に形成されており、前記フィールド酸化膜４２は
前記Ｓｉ基板４１表面において拡散領域４１Ａを画成す
る。
装置４０はフィールド酸化膜４２を形成されたＳｉ基板
４１上に形成されており、前記フィールド酸化膜４２は
前記Ｓｉ基板４１表面において拡散領域４１Ａを画成す
る。
【００４０】前記Ｓｉ基板上には、前記フィールド酸化
膜４２および拡散領域４１Ａを覆うように、ＳｉＯ
２ ，ＰＳＧ，ＢＰＳＧ等の無機絶縁膜、あるいはフル
オロカーボン、炭化水素、ポリイミド、有機ＳＯＧ等の
有機絶縁膜よりなる層間絶縁膜４３１が堆積されてお
り、前記層間絶縁膜４３１中には前記拡散領域４１Ａを
露出するコンタクト溝４３１ａが、後程図６の平面図を
参照しながら説明するように、前記装置４１の外周縁に
沿って、連続的に、しかもジグザグに形成されている。
前記コンタクト溝４３１ａはＷ等の導体壁４３１ｂによ
り充填される。
膜４２および拡散領域４１Ａを覆うように、ＳｉＯ
２ ，ＰＳＧ，ＢＰＳＧ等の無機絶縁膜、あるいはフル
オロカーボン、炭化水素、ポリイミド、有機ＳＯＧ等の
有機絶縁膜よりなる層間絶縁膜４３１が堆積されてお
り、前記層間絶縁膜４３１中には前記拡散領域４１Ａを
露出するコンタクト溝４３１ａが、後程図６の平面図を
参照しながら説明するように、前記装置４１の外周縁に
沿って、連続的に、しかもジグザグに形成されている。
前記コンタクト溝４３１ａはＷ等の導体壁４３１ｂによ
り充填される。
【００４１】図７の構成では、前記層間絶縁膜４３１は
エッチングストッパとなるＳｉＮ膜４３２により覆わ
れ、前記エッチングストッパ膜４３２上には、別の層間
絶縁膜４３３が堆積される。前記別の層間絶縁膜４３３
は、前記層間絶縁膜４３１と同様に、ＳｉＯ２，ＰＳ
Ｇ，ＢＰＳＧ等の無機絶縁膜、あるいはフルオロカーボ
ン、炭化水素、ポリイミド、有機ＳＯＧ等の有機絶縁膜
よりなる。さらに、前記別の層間絶縁膜４３３およびそ
の下のエッチングストッパ膜４３２には前記コンタクト
溝４３１ａを含むように前記層間絶縁膜４３１の上主面
を露出する溝４３３ａが形成される。さらに、前記溝４
３３ａはＣｕあるいはＷ等の導体パターン４３３ｂによ
り充填される。その際、前記導体壁４３１ｂは前記導体
パターン４３３ｂに連続的にコンタクトする。
エッチングストッパとなるＳｉＮ膜４３２により覆わ
れ、前記エッチングストッパ膜４３２上には、別の層間
絶縁膜４３３が堆積される。前記別の層間絶縁膜４３３
は、前記層間絶縁膜４３１と同様に、ＳｉＯ２，ＰＳ
Ｇ，ＢＰＳＧ等の無機絶縁膜、あるいはフルオロカーボ
ン、炭化水素、ポリイミド、有機ＳＯＧ等の有機絶縁膜
よりなる。さらに、前記別の層間絶縁膜４３３およびそ
の下のエッチングストッパ膜４３２には前記コンタクト
溝４３１ａを含むように前記層間絶縁膜４３１の上主面
を露出する溝４３３ａが形成される。さらに、前記溝４
３３ａはＣｕあるいはＷ等の導体パターン４３３ｂによ
り充填される。その際、前記導体壁４３１ｂは前記導体
パターン４３３ｂに連続的にコンタクトする。
【００４２】前記導体パターン４３３ｂは前記層間絶縁
膜４３３と同一面を有し、前記層間絶縁膜４３１，エッ
チングストッパ膜４３２および層間絶縁膜４３３は、層
間絶縁膜構造４３を構成する。
膜４３３と同一面を有し、前記層間絶縁膜４３１，エッ
チングストッパ膜４３２および層間絶縁膜４３３は、層
間絶縁膜構造４３を構成する。
【００４３】さらに、前記層間絶縁膜構造４３上には、
前記導体パターン４３３ｂを覆うように、ＳｉＯ２，Ｐ
ＳＧ，ＢＰＳＧ等の無機絶縁膜、あるいはフルオロカー
ボン、炭化水素、ポリイミド、有機ＳＯＧ等の有機絶縁
膜よりなる層間絶縁膜４４１が前記層間絶縁膜４３１と
同様に堆積されており、前記層間絶縁膜４４１中には前
記導体パターン４３３ｂ を露出するコンタクト溝４４
１ａが、後程図６の平面図を参照しながら説明するよう
に、前記集積回路装置４１の外周縁に沿って、連続的
に、しかもジグザグに形成されている。前記コンタクト
溝４４１ａはＣｕあるいはＷ等の導体壁４４１ｂにより
充填される。
前記導体パターン４３３ｂを覆うように、ＳｉＯ２，Ｐ
ＳＧ，ＢＰＳＧ等の無機絶縁膜、あるいはフルオロカー
ボン、炭化水素、ポリイミド、有機ＳＯＧ等の有機絶縁
膜よりなる層間絶縁膜４４１が前記層間絶縁膜４３１と
同様に堆積されており、前記層間絶縁膜４４１中には前
記導体パターン４３３ｂ を露出するコンタクト溝４４
１ａが、後程図６の平面図を参照しながら説明するよう
に、前記集積回路装置４１の外周縁に沿って、連続的
に、しかもジグザグに形成されている。前記コンタクト
溝４４１ａはＣｕあるいはＷ等の導体壁４４１ｂにより
充填される。
【００４４】さらに、前記層間絶縁膜４４１はエッチン
グストッパとなるＳｉＮ膜４４２により覆われ、前記エ
ッチングストッパ膜４４２上には、別の層間絶縁膜４４
３が堆積される。前記別の層間絶縁膜４４３は、前記層
間絶縁膜４４１と同様に、ＳｉＯ２，ＰＳＧ，ＢＰＳＧ
等の無機絶縁膜、あるいはフルオロカーボン、炭化水
素、ポリイミド、有機ＳＯＧ等の有機絶縁膜よりなる。
さらに、前記別の層間絶縁膜４４３およびその下のエッ
チングストッパ膜４４２には前記コンタクト溝４４１ａ
を含むように前記層間絶縁膜４４１の上主面を露出する
溝４４３ａが形成される。さらに、前記溝４４３ａはＣ
ｕあるいはＷ等の導体パターン４４３ｂにより充填され
る。その際、前記導体壁４４１ｂは前記導体パターン４
４３ｂに連続的にコンタクトする。
グストッパとなるＳｉＮ膜４４２により覆われ、前記エ
ッチングストッパ膜４４２上には、別の層間絶縁膜４４
３が堆積される。前記別の層間絶縁膜４４３は、前記層
間絶縁膜４４１と同様に、ＳｉＯ２，ＰＳＧ，ＢＰＳＧ
等の無機絶縁膜、あるいはフルオロカーボン、炭化水
素、ポリイミド、有機ＳＯＧ等の有機絶縁膜よりなる。
さらに、前記別の層間絶縁膜４４３およびその下のエッ
チングストッパ膜４４２には前記コンタクト溝４４１ａ
を含むように前記層間絶縁膜４４１の上主面を露出する
溝４４３ａが形成される。さらに、前記溝４４３ａはＣ
ｕあるいはＷ等の導体パターン４４３ｂにより充填され
る。その際、前記導体壁４４１ｂは前記導体パターン４
４３ｂに連続的にコンタクトする。
【００４５】前記導体パターン４４３ｂは前記層間絶縁
膜４４３と同一面を有し、前記層間絶縁膜４４１，エッ
チングストッパ膜４４２および層間絶縁膜４４３は、層
間絶縁膜構造４４を構成する。
膜４４３と同一面を有し、前記層間絶縁膜４４１，エッ
チングストッパ膜４４２および層間絶縁膜４４３は、層
間絶縁膜構造４４を構成する。
【００４６】さらに、前記層間絶縁膜構造４４上には、
前記導体パターン４４３ｂを覆うように、ＳｉＯ２，Ｐ
ＳＧ，ＢＰＳＧ等の無機絶縁膜、あるいはフルオロカー
ボン、炭化水素、ポリイミド、有機ＳＯＧ等の有機絶縁
膜よりなる層間絶縁膜４５１が前記層間絶縁膜４４１と
同様に堆積されており、前記層間絶縁膜４５１中には前
記導体パターン４４３ｂを露出するコンタクト溝４５
１ａが、後程図６の平面図を参照しながら説明するよう
に、前記集積回路装置４１の外周縁に沿って、連続的
に、しかもジグザグに形成されている。前記コンタクト
溝４５１ａはＣｕあるいはＷ等の導体壁４５１ｂにより
充填される。
前記導体パターン４４３ｂを覆うように、ＳｉＯ２，Ｐ
ＳＧ，ＢＰＳＧ等の無機絶縁膜、あるいはフルオロカー
ボン、炭化水素、ポリイミド、有機ＳＯＧ等の有機絶縁
膜よりなる層間絶縁膜４５１が前記層間絶縁膜４４１と
同様に堆積されており、前記層間絶縁膜４５１中には前
記導体パターン４４３ｂを露出するコンタクト溝４５
１ａが、後程図６の平面図を参照しながら説明するよう
に、前記集積回路装置４１の外周縁に沿って、連続的
に、しかもジグザグに形成されている。前記コンタクト
溝４５１ａはＣｕあるいはＷ等の導体壁４５１ｂにより
充填される。
【００４７】さらに、前記層間絶縁膜４５１ はエッチ
ングストッパとなるＳｉＮ膜４５２により覆われ、前記
エッチングストッパ膜４５２上には、別の層間絶縁膜４
５３が堆積される。前記別の層間絶縁膜４５３は、前記
層間絶縁膜４５１と同様に、ＳｉＯ２，ＰＳＧ，ＢＰＳ
Ｇ等の無機絶縁膜、あるいはフルオロカーボン、炭化水
素、ポリイミド、有機ＳＯＧ等の有機絶縁膜よりなる。
さらに、前記別の層間絶縁膜４５３およびその下のエッ
チングストッパ膜４５２には前記コンタクト溝４５１ａ
を含むように前記層間絶縁膜４５１の上主面を露出する
溝４５３ａが形成される。さらに、前記溝４５３ａはＣ
ｕあるいはＷ等の導体パターン４５３ｂにより充填され
る。その際、前記導体壁４５１ｂは前記導体パターン４
５３ｂに連続的にコンタクトする。
ングストッパとなるＳｉＮ膜４５２により覆われ、前記
エッチングストッパ膜４５２上には、別の層間絶縁膜４
５３が堆積される。前記別の層間絶縁膜４５３は、前記
層間絶縁膜４５１と同様に、ＳｉＯ２，ＰＳＧ，ＢＰＳ
Ｇ等の無機絶縁膜、あるいはフルオロカーボン、炭化水
素、ポリイミド、有機ＳＯＧ等の有機絶縁膜よりなる。
さらに、前記別の層間絶縁膜４５３およびその下のエッ
チングストッパ膜４５２には前記コンタクト溝４５１ａ
を含むように前記層間絶縁膜４５１の上主面を露出する
溝４５３ａが形成される。さらに、前記溝４５３ａはＣ
ｕあるいはＷ等の導体パターン４５３ｂにより充填され
る。その際、前記導体壁４５１ｂは前記導体パターン４
５３ｂに連続的にコンタクトする。
【００４８】前記導体パターン４５３ｂは前記層間絶縁
膜４５３と同一面を有し、前記層間絶縁膜４５１，エッ
チングストッパ膜４５２および層間絶縁膜４５３は、層
間絶縁膜構造４５を構成する。さらに、前記層間絶縁膜
４５３上には、ＳｉＮよりなる保護膜４６が形成され
る。
膜４５３と同一面を有し、前記層間絶縁膜４５１，エッ
チングストッパ膜４５２および層間絶縁膜４５３は、層
間絶縁膜構造４５を構成する。さらに、前記層間絶縁膜
４５３上には、ＳｉＮよりなる保護膜４６が形成され
る。
【００４９】かかる層間絶縁膜構造４３，４４および４
５を積層した構造においては、層境界に沿って侵入する
水分や腐食性ガスが、前記導体壁４３１ｂ，４４１ｂあ
るいは４５１ｂ、あるいは導体パターン４３３ｂ，４４
３ｂあるいは４５３ｂにより阻止される。換言すると、
前記導体壁４３１ｂ，４４１ｂ，４５１ｂ、および導体
パターン４３３ｂ，４４３ｂ，４５３ｂは、半導体集積
回路装置４０のガードリング４０Ａを構成する。
５を積層した構造においては、層境界に沿って侵入する
水分や腐食性ガスが、前記導体壁４３１ｂ，４４１ｂあ
るいは４５１ｂ、あるいは導体パターン４３３ｂ，４４
３ｂあるいは４５３ｂにより阻止される。換言すると、
前記導体壁４３１ｂ，４４１ｂ，４５１ｂ、および導体
パターン４３３ｂ，４４３ｂ，４５３ｂは、半導体集積
回路装置４０のガードリング４０Ａを構成する。
【００５０】図８（Ａ）〜図９（Ｄ）は、図７の半導体
装置４０の製造工程を示す。
装置４０の製造工程を示す。
【００５１】図８（Ａ）を参照するに、前記拡散領域４
１Ａおよびフィールド酸化膜４２が形成されたＳｉ基板
４１上には、層間絶縁膜４３１，ＳｉＮエッチングスト
ッパ膜４３２および層間絶縁膜４３３が順次堆積され、
さらに前記層間絶縁膜４３３上には開口部５１Ａ有する
レジストパターン５１が形成される。さらに、前記レジ
ストパターン５１をマスクに、前記エッチングストッパ
膜４３２ が露出するまでドライエッチング工程を実行
し、前記層間絶縁膜４３３中に、溝４３３ａを形成す
る。
１Ａおよびフィールド酸化膜４２が形成されたＳｉ基板
４１上には、層間絶縁膜４３１，ＳｉＮエッチングスト
ッパ膜４３２および層間絶縁膜４３３が順次堆積され、
さらに前記層間絶縁膜４３３上には開口部５１Ａ有する
レジストパターン５１が形成される。さらに、前記レジ
ストパターン５１をマスクに、前記エッチングストッパ
膜４３２ が露出するまでドライエッチング工程を実行
し、前記層間絶縁膜４３３中に、溝４３３ａを形成す
る。
【００５２】次に図８（Ｂ）の工程において前記レジス
トパターン５１を除去し、得られた構造上に、前記溝４
３３ａ中に開口部５２Ａ有するレジストパターン５２を
形成する。さらに前記レジストパターン５２をマスクに
前記ＳｉＮ膜４３２および層間絶縁膜４３１をドライエ
ッチングによりパターニングし、図９（Ｃ）に示す構造
を得る。
トパターン５１を除去し、得られた構造上に、前記溝４
３３ａ中に開口部５２Ａ有するレジストパターン５２を
形成する。さらに前記レジストパターン５２をマスクに
前記ＳｉＮ膜４３２および層間絶縁膜４３１をドライエ
ッチングによりパターニングし、図９（Ｃ）に示す構造
を得る。
【００５３】次に、図９（Ｄ）の工程において図９
（Ｃ）の構造上にＣｕ層５３をスパッタリングあるいは
電解めっき法により形成し、さらにＣＭＰ工程を行なう
ことにより、前記層間絶縁膜４３３上からＣｕ層５３を
除去する。さらに同様な工程を繰り返すことにより、図
７の構造が得られる。
（Ｃ）の構造上にＣｕ層５３をスパッタリングあるいは
電解めっき法により形成し、さらにＣＭＰ工程を行なう
ことにより、前記層間絶縁膜４３３上からＣｕ層５３を
除去する。さらに同様な工程を繰り返すことにより、図
７の構造が得られる。
【００５４】再び図６の平面図を参照するに、前記最上
層の導体パターン４５３ｂは前記半導体基板４１の端面
４１Ｅに沿って、典型的には１０μｍの幅Ｌで延在し、
最上部の前記導体壁４５１ｂは、前記導体パターン中、
典型的には８μｍの幅Ｌｗ を有する帯状領域中を、典
型的には０．５μｍの幅Ｗｃ でジグザグに延在する。
また、図７の断面図よりわかるように、最下層および中
間層の導体パターン４３３ｂおよび４４３ｂは前記最上
層の導体パターン４５３ｂに平行に延在するのに対し、
前記中間層の導体壁４４１ｂは、前記最上層の導体壁４
５１ｂに対して逆相でジグザグに延在する。最下層の導
体壁４３１ｂは、最上層の導体壁４５１ｂに平行に、す
なわち同相で延在する。
層の導体パターン４５３ｂは前記半導体基板４１の端面
４１Ｅに沿って、典型的には１０μｍの幅Ｌで延在し、
最上部の前記導体壁４５１ｂは、前記導体パターン中、
典型的には８μｍの幅Ｌｗ を有する帯状領域中を、典
型的には０．５μｍの幅Ｗｃ でジグザグに延在する。
また、図７の断面図よりわかるように、最下層および中
間層の導体パターン４３３ｂおよび４４３ｂは前記最上
層の導体パターン４５３ｂに平行に延在するのに対し、
前記中間層の導体壁４４１ｂは、前記最上層の導体壁４
５１ｂに対して逆相でジグザグに延在する。最下層の導
体壁４３１ｂは、最上層の導体壁４５１ｂに平行に、す
なわち同相で延在する。
【００５５】より具体的には、前記導体壁４３１ｂ，４
４１ｂおよび４５１ｂの各々は、典型的には６．４μｍ
の単位長さＬｃ毎に１２０°の角度θで折り返され、
前記基板４１の端面４１Ｅに直角方向に測った幅ＷＣＬ
は、約０．５８μｍになる。また、前記折り返し部分に
おいて、前記導体パターンの側縁部との間には、１μｍ
の余裕Ｌａが確保される。
４１ｂおよび４５１ｂの各々は、典型的には６．４μｍ
の単位長さＬｃ毎に１２０°の角度θで折り返され、
前記基板４１の端面４１Ｅに直角方向に測った幅ＷＣＬ
は、約０．５８μｍになる。また、前記折り返し部分に
おいて、前記導体パターンの側縁部との間には、１μｍ
の余裕Ｌａが確保される。
【００５６】このような構造のガードリング４０Ａに対
して、図９（Ｄ）の工程において前記端面４１Ｅに平行
な方向に化学機械研磨が行なわれると、前記ガードリン
グ４０Ａには前記研磨方向と逆方向に作用する応力が印
加される。その結果、前記ジグザグに延在する導体壁４
３１ｂ，４４１ｂおよび４５１ｂの各々には、その延在
方向に応力成分が作用するが、各々の導体壁の延在する
長さはほぼＬｃ （より厳密には（ＬＷ ２ ＋Ｌｃ ２）
１／２）に限定されるため、図１（Ａ），（Ｂ）におけ
るような、長い距離にわたって応力がガードリングの延
在方向に作用することがない。換言すると、前記ガード
リング構造４０Ａを構成する導体壁４３１ｂ，４４１ｂ
および４５１ｂの各々は、その長手方向端部を対応する
層間絶縁膜構造４３，４４あるいは４５により支持さ
れ、その結果図５で説明したようなガードリングの欠陥
は生じない。 ［第２実施例］ 図１０は、本発明の第２実施例による半導体装置５０の
構成を示す平面図である。ただし、半導体装置５０は先
に説明した半導体装置４０の一変形例であり、先に説明
した部分には同一の参照符号を付して説明を省略する。
して、図９（Ｄ）の工程において前記端面４１Ｅに平行
な方向に化学機械研磨が行なわれると、前記ガードリン
グ４０Ａには前記研磨方向と逆方向に作用する応力が印
加される。その結果、前記ジグザグに延在する導体壁４
３１ｂ，４４１ｂおよび４５１ｂの各々には、その延在
方向に応力成分が作用するが、各々の導体壁の延在する
長さはほぼＬｃ （より厳密には（ＬＷ ２ ＋Ｌｃ ２）
１／２）に限定されるため、図１（Ａ），（Ｂ）におけ
るような、長い距離にわたって応力がガードリングの延
在方向に作用することがない。換言すると、前記ガード
リング構造４０Ａを構成する導体壁４３１ｂ，４４１ｂ
および４５１ｂの各々は、その長手方向端部を対応する
層間絶縁膜構造４３，４４あるいは４５により支持さ
れ、その結果図５で説明したようなガードリングの欠陥
は生じない。 ［第２実施例］ 図１０は、本発明の第２実施例による半導体装置５０の
構成を示す平面図である。ただし、半導体装置５０は先
に説明した半導体装置４０の一変形例であり、先に説明
した部分には同一の参照符号を付して説明を省略する。
【００５７】図１０を参照するに、前記最上層の導体パ
ターン４５３ｂは前記半導体基板４１の端面４１Ｅに沿
って、典型的には１０μｍの幅Ｌで延在し、最上部の前
記導体壁４５１ｂは、前記導体パターン中、典型的には
８μｍの幅Ｌｗを有する帯状領域中を、典型的には０．
５μｍの幅Ｗｃ で矩形波状に延在する。また、本実施
例においても、最下層および中間層の導体パターン４３
３ｂおよび４４３ｂは、前記最上層の導体パターン４５
３ｂに平行に延在するのに対し、前記中間層の導体壁４
４１ｂは、前記最上層の導体壁４５１ｂに対して逆相で
矩形波状に延在する。最下層の導体壁４３１ｂは、最上
層の導体壁４５１ｂに平行に、すなわち同相で延在す
る。
ターン４５３ｂは前記半導体基板４１の端面４１Ｅに沿
って、典型的には１０μｍの幅Ｌで延在し、最上部の前
記導体壁４５１ｂは、前記導体パターン中、典型的には
８μｍの幅Ｌｗを有する帯状領域中を、典型的には０．
５μｍの幅Ｗｃ で矩形波状に延在する。また、本実施
例においても、最下層および中間層の導体パターン４３
３ｂおよび４４３ｂは、前記最上層の導体パターン４５
３ｂに平行に延在するのに対し、前記中間層の導体壁４
４１ｂは、前記最上層の導体壁４５１ｂに対して逆相で
矩形波状に延在する。最下層の導体壁４３１ｂは、最上
層の導体壁４５１ｂに平行に、すなわち同相で延在す
る。
【００５８】より具体的には、前記導体壁４３１ｂ，４
４１ｂおよび４５１ｂの各々は、典型的には６．４μｍ
の単位長さＬｃ毎に９０°の角度θで屈曲され、約
０．５８μｍの幅Ｗｃを有する。また、前記折り返し部
分において、前記導体パターンの側縁部との間には、１
μｍの余裕Ｌａが確保される。
４１ｂおよび４５１ｂの各々は、典型的には６．４μｍ
の単位長さＬｃ毎に９０°の角度θで屈曲され、約
０．５８μｍの幅Ｗｃを有する。また、前記折り返し部
分において、前記導体パターンの側縁部との間には、１
μｍの余裕Ｌａが確保される。
【００５９】このような構造のガードリング４０Ａに対
して、図９（Ｄ）の工程において前記端面４１Ｅに平行
な方向に化学機械研磨が行なわれると、前記ガードリン
グ４０Ａには前記研磨方向と逆方向に作用する応力が印
加される。その結果、前記矩形波状に延在する導体壁４
３１ｂ，４４１ｂおよび４５１ｂの各々には、その延在
方向に応力成分が作用するが、各々の導体壁の延在する
長さはＬｃ に限定されるため、図１（Ａ），（Ｂ）に
おけるような、長い距離にわたって応力がガードリング
の延在方向に作用することがない。換言すると、前記ガ
ードリング構造４０Ａを構成する導体壁４３１ｂ，４４
１ｂおよび４５１ｂの各々は、その長手方向端部を対応
する層間絶縁膜構造４３，４４あるいは４５により支持
され、その結果図５で説明したようなガードリングの欠
陥は生じない。 ［第３実施例］ 図１１は、本発明の第３実施例による半導体装置６０の
構成を示す平面図である。ただし、半導体装置６０は図
６の半導体装置４０の一変形例であり、先に説明した部
分には同一の参照符号を付して説明を省略する。
して、図９（Ｄ）の工程において前記端面４１Ｅに平行
な方向に化学機械研磨が行なわれると、前記ガードリン
グ４０Ａには前記研磨方向と逆方向に作用する応力が印
加される。その結果、前記矩形波状に延在する導体壁４
３１ｂ，４４１ｂおよび４５１ｂの各々には、その延在
方向に応力成分が作用するが、各々の導体壁の延在する
長さはＬｃ に限定されるため、図１（Ａ），（Ｂ）に
おけるような、長い距離にわたって応力がガードリング
の延在方向に作用することがない。換言すると、前記ガ
ードリング構造４０Ａを構成する導体壁４３１ｂ，４４
１ｂおよび４５１ｂの各々は、その長手方向端部を対応
する層間絶縁膜構造４３，４４あるいは４５により支持
され、その結果図５で説明したようなガードリングの欠
陥は生じない。 ［第３実施例］ 図１１は、本発明の第３実施例による半導体装置６０の
構成を示す平面図である。ただし、半導体装置６０は図
６の半導体装置４０の一変形例であり、先に説明した部
分には同一の参照符号を付して説明を省略する。
【００６０】図１１を参照するに、前記最上部の導体壁
４５１ｂは、前記導体パターン中、典型的には８μｍの
幅を有する帯状領域中を、典型的には０．５μｍの幅Ｗ
ｃ でジグザグに延在し、前記最上層の導体パターン４
５３ｂは前記導体壁４５１ｂに沿って、典型的には１０
μｍの幅Ｌを有する帯状領域中をジグザグに延在する。
また、本実施例においても、前記中間層の導体壁４４
１ｂは、前記最上層の導体壁４５１ｂに対して逆相でジ
グザグに延在する。最下層の導体壁４３１ｂは、最上層
の導体壁４５１ｂに平行に、すなわち同相でジグザグに
延在する。これに伴って、前記中間層の導体パターン４
４３ｂも前記中間層の導体壁４４１ｂに沿ってジグザグ
に延在し、また前記最下層の導体パターン４３３ｂも、
前記最下層の導体壁４３１ｂに沿って、ジグザグに延在
する。
４５１ｂは、前記導体パターン中、典型的には８μｍの
幅を有する帯状領域中を、典型的には０．５μｍの幅Ｗ
ｃ でジグザグに延在し、前記最上層の導体パターン４
５３ｂは前記導体壁４５１ｂに沿って、典型的には１０
μｍの幅Ｌを有する帯状領域中をジグザグに延在する。
また、本実施例においても、前記中間層の導体壁４４
１ｂは、前記最上層の導体壁４５１ｂに対して逆相でジ
グザグに延在する。最下層の導体壁４３１ｂは、最上層
の導体壁４５１ｂに平行に、すなわち同相でジグザグに
延在する。これに伴って、前記中間層の導体パターン４
４３ｂも前記中間層の導体壁４４１ｂに沿ってジグザグ
に延在し、また前記最下層の導体パターン４３３ｂも、
前記最下層の導体壁４３１ｂに沿って、ジグザグに延在
する。
【００６１】より具体的には、前記導体壁４３１ｂ，４
４１ｂおよび４５１ｂの各々は、典型的には６．４μｍ
の単位長さＬｃ毎に１２０°の角度θで折り返され、
また前記折り返し部分において、前記導体パターンの側
縁部との間には、１μｍの余裕Ｌａ が確保される。
４１ｂおよび４５１ｂの各々は、典型的には６．４μｍ
の単位長さＬｃ毎に１２０°の角度θで折り返され、
また前記折り返し部分において、前記導体パターンの側
縁部との間には、１μｍの余裕Ｌａ が確保される。
【００６２】このような構造のガードリング４０Ａに対
して、図９（Ｄ）の工程において前記端面４１Ｅに平行
な方向に化学機械研磨が行なわれると、前記ガードリン
グ４０Ａには前記研磨方向と逆方向に作用する応力が印
加される。その結果、前記ジグザグに延在する導体壁４
３１ｂ，４４１ｂおよび４５１ｂの各々には、その延在
方向に応力成分が作用するが、各々の導体壁の延在する
長さは限定されているため、図１（Ａ），（Ｂ）におけ
るような、長い距離にわたって応力がガードリングの延
在方向に作用することがない。換言すると、前記ガード
リング構造４０Ａを構成する導体壁４３１ｂ，４４１ｂ
および４５１ｂの各々は、その長手方向端部を対応する
層間絶縁膜構造４３，４４あるいは４５により支持さ
れ、その結果図５で説明したようなガードリングの欠陥
は生じない。 ［第４実施例］ 図１２は、本発明の第４実施例による半導体装置７０の
構成を示す平面図である。ただし、半導体装置７０は図
１０の半導体装置５０の一変形例であり、先に説明した
部分には同一の参照符号を付して説明を省略する。
して、図９（Ｄ）の工程において前記端面４１Ｅに平行
な方向に化学機械研磨が行なわれると、前記ガードリン
グ４０Ａには前記研磨方向と逆方向に作用する応力が印
加される。その結果、前記ジグザグに延在する導体壁４
３１ｂ，４４１ｂおよび４５１ｂの各々には、その延在
方向に応力成分が作用するが、各々の導体壁の延在する
長さは限定されているため、図１（Ａ），（Ｂ）におけ
るような、長い距離にわたって応力がガードリングの延
在方向に作用することがない。換言すると、前記ガード
リング構造４０Ａを構成する導体壁４３１ｂ，４４１ｂ
および４５１ｂの各々は、その長手方向端部を対応する
層間絶縁膜構造４３，４４あるいは４５により支持さ
れ、その結果図５で説明したようなガードリングの欠陥
は生じない。 ［第４実施例］ 図１２は、本発明の第４実施例による半導体装置７０の
構成を示す平面図である。ただし、半導体装置７０は図
１０の半導体装置５０の一変形例であり、先に説明した
部分には同一の参照符号を付して説明を省略する。
【００６３】図１２を参照するに、前記最上部の導体壁
４５１ｂは、前記導体パターン中、典型的には８μｍの
幅を有する帯状領域中を、典型的には０．５μｍの幅Ｗ
ｃで矩形波状に延在し、前記最上層の導体パターン４５
３ｂは前記導体壁４５１ｂに沿って、典型的には１０μ
ｍの幅Ｌを有する帯状領域中を同様に矩形波状に延在す
る。また、本実施例においても、前記中間層の導体壁４
４１ｂは、前記最上層の導体壁４５１ｂに対して逆相で
矩形波状に延在する。最下層の導体壁４３１ｂは、最上
層の導体壁４５１ｂに平行に、すなわち同相で矩形波状
に延在する。これに伴って、前記中間層の導体パターン
４４３ｂも前記中間層の導体壁４４１ｂに沿って矩形波
状に延在し、また前記最下層の導体パターン４３
３ｂも、前記最下層の導体壁４３１ｂに沿って、矩形波
状に延在する。
４５１ｂは、前記導体パターン中、典型的には８μｍの
幅を有する帯状領域中を、典型的には０．５μｍの幅Ｗ
ｃで矩形波状に延在し、前記最上層の導体パターン４５
３ｂは前記導体壁４５１ｂに沿って、典型的には１０μ
ｍの幅Ｌを有する帯状領域中を同様に矩形波状に延在す
る。また、本実施例においても、前記中間層の導体壁４
４１ｂは、前記最上層の導体壁４５１ｂに対して逆相で
矩形波状に延在する。最下層の導体壁４３１ｂは、最上
層の導体壁４５１ｂに平行に、すなわち同相で矩形波状
に延在する。これに伴って、前記中間層の導体パターン
４４３ｂも前記中間層の導体壁４４１ｂに沿って矩形波
状に延在し、また前記最下層の導体パターン４３
３ｂも、前記最下層の導体壁４３１ｂに沿って、矩形波
状に延在する。
【００６４】より具体的には、前記導体壁４３１ｂ，４
４１ｂおよび４５１ｂの各々は、典型的には６．４μｍ
の単位長さ毎に９０°の角度θで折り返され、また前
記折り返し部分において、前記導体パターンの側縁部と
の間には、１μｍの余裕Ｌａが確保される。
４１ｂおよび４５１ｂの各々は、典型的には６．４μｍ
の単位長さ毎に９０°の角度θで折り返され、また前
記折り返し部分において、前記導体パターンの側縁部と
の間には、１μｍの余裕Ｌａが確保される。
【００６５】このような構造のガードリング４０Ａに対
して、図９（Ｄ）の工程において前記端面４１Ｅに平行
な方向に化学機械研磨が行なわれると、前記ガードリン
グ４０Ａには前記研磨方向と逆方向に作用する応力が印
加される。その結果、前記ジグザグに延在する導体壁４
３１ｂ，４４１ｂおよび４５１ｂの各々には、その延在
方向に応力成分が作用するが、各々の導体壁の延在する
長さは限定されているため、図１（Ａ），（Ｂ）におけ
るような、長い距離にわたって応力がガードリングの延
在方向に作用することがない。換言すると、前記ガード
リング構造４０Ａを構成する導体壁４３１ｂ，４４１ｂ
および４５１ｂの各々は、その長手方向端部を対応する
層間絶縁膜構造４３，４４あるいは４５により支持さ
れ、その結果図５で説明したようなガードリングの欠陥
は生じない。
して、図９（Ｄ）の工程において前記端面４１Ｅに平行
な方向に化学機械研磨が行なわれると、前記ガードリン
グ４０Ａには前記研磨方向と逆方向に作用する応力が印
加される。その結果、前記ジグザグに延在する導体壁４
３１ｂ，４４１ｂおよび４５１ｂの各々には、その延在
方向に応力成分が作用するが、各々の導体壁の延在する
長さは限定されているため、図１（Ａ），（Ｂ）におけ
るような、長い距離にわたって応力がガードリングの延
在方向に作用することがない。換言すると、前記ガード
リング構造４０Ａを構成する導体壁４３１ｂ，４４１ｂ
および４５１ｂの各々は、その長手方向端部を対応する
層間絶縁膜構造４３，４４あるいは４５により支持さ
れ、その結果図５で説明したようなガードリングの欠陥
は生じない。
【００６６】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載に要旨内において様
々な変形・変更が可能である。
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載に要旨内において様
々な変形・変更が可能である。
【００６７】本発明によれば、前記ガードリングパター
ンを、基板周辺部において屈曲を繰り返す形状に形成す
ることにより、ガードリングパターンが一方向に長く延
在し、かかる延在方向がＣＭＰ工程における研磨方向と
一致した場合に生じるガードリングパターンの損傷の問
題が回避される。かかるガードリングパターンを形成す
ることにより、前記基板内部に形成される半導体素子
は、水分や腐食性ガスの侵入から防護される。
ンを、基板周辺部において屈曲を繰り返す形状に形成す
ることにより、ガードリングパターンが一方向に長く延
在し、かかる延在方向がＣＭＰ工程における研磨方向と
一致した場合に生じるガードリングパターンの損傷の問
題が回避される。かかるガードリングパターンを形成す
ることにより、前記基板内部に形成される半導体素子
は、水分や腐食性ガスの侵入から防護される。
【図１】（Ａ），（Ｂ）は、従来のガードリング構造を
示す平面図である。
示す平面図である。
【図２】従来のガードリング構造を示す断面図である。
【図３】従来のＣＭＰ工程を示す図である。
【図４】従来のＣＭＰ工程中における研磨剤の相対速度
分布を示す図である。
分布を示す図である。
【図５】ＣＭＰ工程の結果ガードリングに発生する損傷
を説明する図である。
を説明する図である。
【図６】本発明の第１実施例による半導体装置における
ガードリング構造を示す平面図である。
ガードリング構造を示す平面図である。
【図７】本発明の第１実施例による半導体装置における
ガードリング構造を示す断面図である。
ガードリング構造を示す断面図である。
【図８】（Ａ），（Ｂ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その１）である。
半導体装置の製造工程を示す図（その１）である。
【図９】（Ｃ），（Ｄ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その２）である。
半導体装置の製造工程を示す図（その２）である。
【図１０】本発明の第２実施例による半導体装置におけ
るガードリング構造を示す平面図である。
るガードリング構造を示す平面図である。
【図１１】本発明の第３実施例による半導体装置におけ
るガードリング構造を示す平面図である。
るガードリング構造を示す平面図である。
【図１２】本発明の第４実施例による半導体装置におけ
るガードリング構造を示す平面図である。
るガードリング構造を示す平面図である。
【符号の説明】
１０ ウェハ
１１，４０，５０，６０ 半導体装置
１２ ガードリング構造
２１，４１ 基板
２１Ａ，４１Ｅ 拡散領域
２２，４２ フィールド酸化膜
２３，２４，２５，４３1 ，４４1 ，４５1 ，４３3 ，
４４3 ，４５3 層間絶縁膜 ２３Ａ，２４Ｂ，２５Ｂ コンタクト溝 ２３Ｂ，２４Ｃ，２５Ｃ 導体壁 （２３Ｂ）1 ＴｉＮ膜 ２４Ａ，２５Ａ，２６Ａ 導体パターン ２６ 保護膜 ４１Ｅ 基板端面 ４３2 ，４４2 ，４５2 エッチングストッパ
４４3 ，４５3 層間絶縁膜 ２３Ａ，２４Ｂ，２５Ｂ コンタクト溝 ２３Ｂ，２４Ｃ，２５Ｃ 導体壁 （２３Ｂ）1 ＴｉＮ膜 ２４Ａ，２５Ａ，２６Ａ 導体パターン ２６ 保護膜 ４１Ｅ 基板端面 ４３2 ，４４2 ，４５2 エッチングストッパ
Claims (11)
- 【請求項１】 基板と、 前記基板上に形成された多層配線構造とを含み、 前記多層配線構造は、前記基板周辺部に沿って連続して
延在し、前記基板表面に連続してコンタクトするガード
リングパターンと、前記ガードリングパターンを埋める
層間絶縁膜とよりなり、 前記ガードリングパターンは、前記基板面内に屈曲を繰
り返し、 前記ガードリングパターンは、前記層間絶縁膜の下主面
から上主面方向に延在する導体壁と、前記導体壁上端部
にコンタクトし、前記層間絶縁膜の上主面に一致する上
主面を有する導体パターンとより構成され、前記導体壁
は、前記ガードリングパターンに対応して前記基板面内
に屈曲を繰り返すことを特徴とする半導体装置 。 - 【請求項２】 前記導体パターンは前記基板周辺部に沿
って、直線的に延在することを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記導体パターンは前記基板周辺部に沿
って、前記導体壁に対応して前記基板面内で屈曲を繰り
返すことを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記導体壁および前記導体パターンは、
Ｃｕより構成されることを特徴とする請求項１〜３のう
ち、いずれか一項記載の半導体装置。 - 【請求項５】 前記層間絶縁膜は、前記導体壁を側方か
ら保持する第１の絶縁膜と、前記導体パターンを側方か
ら保持する第２の絶縁膜とよりなることを特徴とする請
求項１〜４のうち、いずれか一項記載の半導体装置。 - 【請求項６】 前記第１の絶縁膜と第２の絶縁膜との間
には、エッチングストッパ膜が形成されていることを特
徴とする請求項５記載の半導体装置。 - 【請求項７】 基板上に層間絶縁膜を堆積する工程と、 前記層間絶縁膜中に、前記基板周辺部に沿って連続して
延在する第１の溝を形成する工程と、 前記層間絶縁膜中に、前記第１の溝中を連続して延在す
るように第２の溝を形成する工程と、 前記層間絶縁膜上に、前記第１および第２の溝を埋める
ように導体層を堆積する工程と、 前記導体層のうち、前記層間絶縁膜の表面上に堆積した
部分を化学機械研磨により除去し、前記第１および第２
の溝を埋めるガードリングパターンを形成する工程とを
含む半導体装置の製造方法において、 前記第２の溝を形成する工程は、前記第２の溝が前記基
板面内において屈曲を繰り返すように実行されることを
特徴とする半導体装置の製造方法。 - 【請求項８】 前記第１の溝を形成する工程は、前記第
１の溝が前記基板周辺部に沿って、直線的に延在するよ
うに実行されることを特徴とする請求項７記載の半導体
装置の製造方法。 - 【請求項９】 前記第１の溝を形成する工程は、前記第
１の溝が前記基板周辺部に沿って、前記第２の溝に対応
して前記基板面内で屈曲を繰り返すように実行されるこ
とを特徴とする請求項７または８記載の半導体装置の製
造方法。 - 【請求項１０】 前記導体層Ｃｕより構成されることを
特徴とする請求項７〜９のうち、いずれか一項記載の半
導体装置の製造方法。 - 【請求項１１】 前記層間絶縁膜を形成する工程は、前
記基板上に第１の絶縁膜を堆積する工程と、前記第１の
絶縁膜上にエッチングストッパ膜を堆積する工程と、前
記エッチングストッパ膜上に第２の絶縁膜を堆積する工
程とを含み、前記第１の溝を形成する工程は、前記第１
の絶縁膜を、前記エッチングストッパ膜が露出するまで
エッチングする工程を含み、前記第２の溝を形成する工
程は、前記エッチングストッパ膜および前記第２の絶縁
膜を、前記第２の溝が前記第２の絶縁膜の下主面に到達
するまでエッチングする工程を含むことを特徴とする請
求項８〜１１のうち、いずれか一項記載の半導体装置の
製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07673099A JP3502288B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体装置およびその製造方法 |
| TW089104614A TW459358B (en) | 1999-03-19 | 2000-03-14 | Semiconductor device having a guard ring |
| US09/528,296 US6949775B1 (en) | 1999-03-19 | 2000-03-17 | Semiconductor device having a guard ring |
| KR1020000013672A KR100617276B1 (ko) | 1999-03-19 | 2000-03-17 | 반도체 장치 |
| US11/120,980 US7169699B2 (en) | 1999-03-19 | 2005-05-04 | Semiconductor device having a guard ring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07673099A JP3502288B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269219A JP2000269219A (ja) | 2000-09-29 |
| JP3502288B2 true JP3502288B2 (ja) | 2004-03-02 |
Family
ID=13613706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07673099A Expired - Lifetime JP3502288B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6949775B1 (ja) |
| JP (1) | JP3502288B2 (ja) |
| KR (1) | KR100617276B1 (ja) |
| TW (1) | TW459358B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI300971B (en) | 2002-04-12 | 2008-09-11 | Hitachi Ltd | Semiconductor device |
| JP2006128722A (ja) * | 2002-04-12 | 2006-05-18 | Renesas Technology Corp | 半導体装置 |
| JP3779243B2 (ja) | 2002-07-31 | 2006-05-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4502173B2 (ja) * | 2003-02-03 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4519411B2 (ja) * | 2003-04-01 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4596464B2 (ja) * | 2005-03-17 | 2010-12-08 | 次世代半導体材料技術研究組合 | 半導体装置 |
| KR100781850B1 (ko) * | 2005-07-20 | 2007-12-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US7547572B2 (en) * | 2005-11-16 | 2009-06-16 | Emcore Corporation | Method of protecting semiconductor chips from mechanical and ESD damage during handling |
| DE102006037633B4 (de) | 2006-08-10 | 2008-06-19 | Infineon Technologies Ag | Halbleiterchip mit Beschädigungs-Detektierschaltung und ein Verfahren zum Herstellen eines Halbleiterchips |
| JP4553892B2 (ja) | 2006-12-27 | 2010-09-29 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| US20080203388A1 (en) * | 2007-02-28 | 2008-08-28 | Jun He | Apparatus and method for detection of edge damages |
| KR100906934B1 (ko) | 2007-07-20 | 2009-07-10 | 주식회사 동부하이텍 | 반도체 칩의 가드 링 형성방법 |
| JP4926918B2 (ja) * | 2007-11-14 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20090166810A1 (en) * | 2007-12-28 | 2009-07-02 | Daniel Joseph Stillman | Semiconductor Device Crack-Deflecting Structure and Method |
| US8008750B2 (en) * | 2008-02-01 | 2011-08-30 | Infineon Technologies Ag | Crack stops for semiconductor devices |
| US7968974B2 (en) * | 2008-06-27 | 2011-06-28 | Texas Instruments Incorporated | Scribe seal connection |
| US7948060B2 (en) * | 2008-07-01 | 2011-05-24 | Xmos Limited | Integrated circuit structure |
| US8106487B2 (en) * | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
| JP5407422B2 (ja) * | 2009-02-27 | 2014-02-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR101576036B1 (ko) * | 2009-05-06 | 2015-12-21 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| JP2014103311A (ja) * | 2012-11-21 | 2014-06-05 | Denso Corp | 半導体装置 |
| KR102276546B1 (ko) * | 2014-12-16 | 2021-07-13 | 삼성전자주식회사 | 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법 |
| JP7350583B2 (ja) | 2019-09-12 | 2023-09-26 | キオクシア株式会社 | 半導体記憶装置 |
| JP2022075275A (ja) | 2020-11-06 | 2022-05-18 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739579A (en) * | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
| JPH07201855A (ja) | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | 半導体装置 |
| US5674787A (en) * | 1996-01-16 | 1997-10-07 | Sematech, Inc. | Selective electroless copper deposited interconnect plugs for ULSI applications |
| US5834829A (en) * | 1996-09-05 | 1998-11-10 | International Business Machines Corporation | Energy relieving crack stop |
| KR19980055962A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 가드링 형성방법 |
| GB2325083B (en) * | 1997-05-09 | 1999-04-14 | United Microelectronics Corp | A dual damascene process |
| KR100444012B1 (ko) * | 1997-05-08 | 2004-11-06 | 삼성전자주식회사 | 반도체칩의가드링(guard-ring) |
| KR19990000485A (ko) * | 1997-06-05 | 1999-01-15 | 윤종용 | 반도체 칩의 가드링(guard-ring) |
| US6022791A (en) * | 1997-10-15 | 2000-02-08 | International Business Machines Corporation | Chip crack stop |
| US6163065A (en) * | 1997-12-31 | 2000-12-19 | Intel Corporation | Energy-absorbing stable guard ring |
-
1999
- 1999-03-19 JP JP07673099A patent/JP3502288B2/ja not_active Expired - Lifetime
-
2000
- 2000-03-14 TW TW089104614A patent/TW459358B/zh not_active IP Right Cessation
- 2000-03-17 US US09/528,296 patent/US6949775B1/en not_active Expired - Lifetime
- 2000-03-17 KR KR1020000013672A patent/KR100617276B1/ko active IP Right Grant
-
2005
- 2005-05-04 US US11/120,980 patent/US7169699B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7169699B2 (en) | 2007-01-30 |
| KR20000076899A (ko) | 2000-12-26 |
| US6949775B1 (en) | 2005-09-27 |
| US20050191845A1 (en) | 2005-09-01 |
| JP2000269219A (ja) | 2000-09-29 |
| TW459358B (en) | 2001-10-11 |
| KR100617276B1 (ko) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502288B2 (ja) | 半導体装置およびその製造方法 | |
| US5985762A (en) | Method of forming a self-aligned copper diffusion barrier in vias | |
| US6162583A (en) | Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers | |
| US6638867B2 (en) | Method for forming a top interconnection level and bonding pads on an integrated circuit chip | |
| JP3469976B2 (ja) | 多層配線の形成方法 | |
| JP7471305B2 (ja) | 積層された導体ライン及び空隙を有する半導体チップ | |
| US6693028B2 (en) | Semiconductor device having multilayer wiring structure and method for manufacturing the same | |
| JP3109478B2 (ja) | 半導体装置 | |
| JP4387654B2 (ja) | 半導体装置およびその製造方法 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JPH04313256A (ja) | 半導体集積回路装置及びその形成方法 | |
| KR100457044B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| US5420068A (en) | Semiconductor integrated circuit and a method for manufacturing a fully planar multilayer wiring structure | |
| JPS60124951A (ja) | 半導体装置の製造方法 | |
| JP3415563B2 (ja) | 半導体装置の製造方法 | |
| KR100467815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TW415004B (en) | Manufacture of low-k inter-metal dielectric layer | |
| KR100450244B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20030080311A (ko) | 반도체 소자의 스크래치 결함 방지 방법 | |
| KR100202188B1 (ko) | 반도체장치의 제조방법 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| KR100271402B1 (ko) | 반도체소자의접촉구형성방법 | |
| TW408436B (en) | The manufacture method of metal plug having passivation layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |