CN113035688A - 一种半导体结构及其制作方法 - Google Patents

一种半导体结构及其制作方法 Download PDF

Info

Publication number
CN113035688A
CN113035688A CN201911251882.8A CN201911251882A CN113035688A CN 113035688 A CN113035688 A CN 113035688A CN 201911251882 A CN201911251882 A CN 201911251882A CN 113035688 A CN113035688 A CN 113035688A
Authority
CN
China
Prior art keywords
wafer
layer
silicon dioxide
warping degree
dioxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911251882.8A
Other languages
English (en)
Other versions
CN113035688B (zh
Inventor
曹兴旺
杜丽
黄盛境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Resources Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Chongqing Ltd filed Critical China Resources Microelectronics Chongqing Ltd
Priority to CN201911251882.8A priority Critical patent/CN113035688B/zh
Publication of CN113035688A publication Critical patent/CN113035688A/zh
Application granted granted Critical
Publication of CN113035688B publication Critical patent/CN113035688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

本发明提供一种半导体结构及其制作方法，该制作方法包括以下步骤提供一晶圆，所述晶圆包括用于形成半导体器件的正面和相对于所述正面的背面，在所述晶圆背面生长有掺杂多晶硅层，所述晶圆具有第一翘曲度；去除所述掺杂多晶硅层，使所述晶圆具有第二翘曲度，所述第二翘曲度小于所述第一翘曲度。本发明通过在晶圆背面减少一层多晶硅膜层，可以改善晶圆拉伸方向的翘曲度变化。并且可以在去除晶圆背面的多晶硅膜层之后，进一步形成二氧化硅层于晶圆背面，在晶圆总厚度不增加，甚至有所减少的情况下，可以进一步改善晶圆拉伸方向的翘曲度变化，并避免晶圆厚度增加带来的不良影响。晶圆翘曲度的改善使得后续制程可以顺利进行，有利于提高生产良率。

Description

一种半导体结构及其制作方法
技术领域
本发明属于半导体集成电路制造领域，涉及一种半导体结构及其制作方法。
背景技术
晶圆制造过程中，不同的晶圆尺寸，各种晶圆制造过程，各种膜层的应力间相互影响会使晶圆在中间制程过程中表现出各种翘曲度。
翘曲度的问题会影响机台或制程：比如无法抓取晶圆，抓取晶圆过程中出现刮伤，制程过程出现各种异常(黄光制程对焦不良、蚀刻制程均匀性差、水槽制程出现叠片等)。
影响晶圆翘曲度的因素正在研究过程中，但目前的研究方向主要在晶圆正面的膜层、图形排布等，不同的膜层对翘曲度的影响不明确。并且现有的研究基本上都是通过增加膜层的方式来改善翘曲，例如中国专利CN201910297077.2是通过在电极材料层上增加二氧化硅层和ONO层来改善翘曲。通过增加膜层来改善翘曲不利于器件的轻薄化，对后续工艺也可能产生一系列影响。
因此，如何提供一种新的半导体结构及其制作方法，以改善晶圆翘曲度，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制作方法，用于解决现有技术中晶圆在中间制程过程中表现出各种翘曲度的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制作方法，包括以下步骤：
提供一晶圆，所述晶圆包括用于形成半导体器件的正面和相对于所述正面的背面，在所述晶圆背面生长有掺杂多晶硅层，所述晶圆具有第一翘曲度；
去除所述掺杂多晶硅层，使所述晶圆具有第二翘曲度，所述第二翘曲度小于所述第一翘曲度。
可选地，采用干法刻蚀去除所述掺杂多晶硅层。
可选地，在背离所述晶圆背面的方向上，所述晶圆背面依次设有第一二氧化硅层、所述掺杂多晶硅层及第二二氧化硅层，所述掺杂多晶硅层的厚度大于所述第二二氧化硅层的厚度，在去除所述掺杂多晶硅层的过程中，预先去除所述第二二氧化硅层。
可选地，采用干法刻蚀去除所述第二二氧化硅层及所述掺杂多晶硅层。
可选地，所述晶圆正面设有与所述掺杂多晶硅层同步形成的正面多晶硅层及与所述第二二氧化硅层同步形成的栅氧化层。
可选地，去除所述掺杂多晶硅层之后，进一步形成二氧化硅层于所述晶圆背面，使所述晶圆具有第三翘曲度，所述第三翘曲度小于所述第二翘曲度。
可选地，所述二氧化硅层的厚度范围是200nm～1500nm。
可选地，形成所述二氧化硅层于所述晶圆背面包括以下步骤：
采用炉管加热法在所述晶圆正面及背面分别形成正面二氧化硅层与背面二氧化硅层；
去除所述正面二氧化硅层。
可选地，采用干法刻蚀去除所述正面二氧化硅层。
本发明还提供一种半导体结构，所述半导体结构采用如上任意一项所述的半导体结构的制作方法制作得到。
如上所述，本发明的半导体结构及其制作方法在晶圆背面减少一层多晶硅膜层，可以改善晶圆拉伸方向的翘曲度变化，并且可以在至少部分去除晶圆背面的多晶硅膜层之后，进一步形成二氧化硅层于晶圆背面，在晶圆总厚度不增加或者总厚度减少的情况下，进一步改善晶圆拉伸方向的翘曲度变化，并避免晶圆厚度增加带来的不良影响。晶圆翘曲度的改善使得后续制程可以顺利进行，有利于提高生产良率。
附图说明
图1显示为本发明的半导体结构的制作方法的工艺流程图。
图2显示为本发明的半导体结构的制作方法提供一晶圆的示意图。
图3显示为本发明的半导体结构的制作方法去除晶圆背面的第二二氧化硅层的示意图。
图4显示为本发明的半导体结构的制作方法去去除晶圆背面的掺杂多晶硅层的示意图。
图5显示为本发明的半导体结构的制作方法采用炉管加热法在晶圆正面及背面分别形成正面二氧化硅层与背面二氧化硅层的示意图。
图6显示为本发明的半导体结构的制作方法去除正面二氧化硅层的示意图。
元件标号说明
1 晶圆
2 第一二氧化硅层
3 掺杂多晶硅层
4 第二二氧化硅层
5 正面二氧化硅层
6 背面二氧化硅层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
基于目前晶圆翘曲度对制程的研究，缺点如下：
1、没有晶圆背面结构对翘曲度的影响；
2、不同的膜层对翘曲度的影响不明确；
3、缺乏晶圆背面膜层的增加或减少对翘曲度的具体影响方向。
本发明主要针对的是晶圆背面膜层的增加或减少对翘曲度的影响方向。
由于在晶圆制造过程中会在晶圆表面淀积各种膜层，而这些膜层淀积到晶圆表面后，因膜层本身的应力和晶圆的应力综合作用后，晶圆会表现出不同程度的翘曲现象。所以需要首先将膜层自身的应力表现研究清楚，再与膜层淀积到晶圆上的表现作对比，以确定膜层在晶圆整体翘曲度中的作用。
以上述发明思路为指导，本发明的发明人进行了如下晶圆背面膜层作用的研究。
一、膜层自身应力的研究：
主要研究前段制程使用最多的膜层：掺杂多晶硅和二氧化硅
1)掺杂多晶硅的薄膜相对于晶圆应力研究：
掺杂多晶硅只能通过炉管淀积，必然会在晶圆正面和背面都有多晶硅膜层。
实验过程如下：准备一片干净的晶圆，通过炉管淀积法在晶圆正面与背面形成一层掺杂多晶硅，然后在晶圆正面涂布一层光阻，再使用湿法蚀刻方式去除晶圆背面的掺杂多晶硅，再将晶圆正面的光阻拔除，这时只保留了晶圆正面的多晶硅。量测此时晶圆的曲率半径，与淀积掺杂多晶硅前的晶圆曲率半径作比较，可得出晶圆正面生长多晶硅膜层所产生的相对的翘曲形变为拉伸方向。
2)二氧化硅的研究：
由于二氧化硅有化学气相沉积(CVD)方式和炉管淀积两种方式，所以需要先比较这两种方式沉积出来的二氧化硅膜层有何区别。
实验过程如下：首先准备一片干净的晶圆，除了单晶硅外没有其它的膜层，在应力量测机台上量测其曲率半径，此时晶圆整体翘曲度趋近于水平。再在晶圆表面使用CVD方式淀积一层二氧化硅，然后量测晶圆曲率半径。通过将二氧化硅膜层增加前后晶圆曲率半径进行比较，可以得到二氧化硅膜对晶圆的相对形变方向。
再准备一片干净的晶圆，使用炉管的方式在晶圆表面淀积一层二氧化硅，这时候晶圆正面和背面均会淀积上二氧化硅，要得到单层薄膜的翘曲度情况，需去除背面的二氧化硅膜层，可以在晶圆正面涂布一层光阻，再使用湿法蚀刻方式去除背面二氧化硅，再将正面光阻拔除，这时只保留了正面的二氧化硅。量测此时晶圆的曲率半径，与淀积二氧化硅前的晶圆曲率半径作比较，可以得到二氧化硅膜对晶圆的相对形变方向与CVD制法一致，可得出晶圆正面生长二氧化硅膜层所产生的相对的翘曲形变为压缩方向。
通过两种膜层的研究可以得出结论：
1、二氧化硅与掺杂多晶硅本身的应力表现相反；
2、晶圆正面生长二氧化硅膜层所产生的相对的翘曲形变为压缩方向；
4、晶圆正面生长多晶硅膜层所产生的相对的翘曲形变为拉伸方向。
二、主要研究二氧化硅的添加和掺杂多晶硅的减少对有图形晶圆的影响。
由于晶圆制造主最终是要根据设计好的电路进行生产，制造流程已经标准化。在中间制程添加膜层可能会对芯片功能产生影响，所以此次研究是在不考虑对芯片功能的影响情况下进行。
实验过程如下：提供一在中间制程时拉伸方向翘曲度较大的晶圆，该晶圆达到了0.266mm的形变，已经对制程产生了不良影响，通过炉管的方式淀积一层二氧化硅膜层(晶圆正面与背面均有)，然后用干法蚀刻的方式去除正面的二氧化硅，对比淀积前后曲率半径，可以得到晶圆的翘曲度减少到0.234mm，对翘曲度的改善达到了12％的幅度。
提供另一在中间制程时拉伸方向翘曲度较大的晶圆，该晶圆翘曲度的拉伸方向达到0.334mm形变，该晶圆背面膜层是掺杂多晶硅加上栅氧化层。通常本领域技术人员是通过增加膜层来改善翘曲度，本案发明人尝试去除晶圆背面的掺杂多晶硅来研究晶圆翘曲度的改变。由于背面多晶硅与晶圆背面之间还有另一二氧化硅膜层，如果使用湿法蚀刻会将此二氧化硅膜层也一并去除，所以采用干法蚀刻方式将晶圆背面栅氧化层蚀刻后再将多晶硅蚀刻掉。再对比晶圆前后曲率半径，本案发明人意外发现在晶圆背面减少掺杂多晶硅层也能达到改善晶圆翘曲的效果，其中，晶圆的翘曲度减少到0.283mm，对翘曲度的改善达到15％。相对于传统增加膜层改善晶圆翘曲度的方案，在晶圆背面减少掺杂多晶硅层不仅可以减小晶圆拉伸方向的翘曲度形变，还避免了增加膜层带来的不良影响，更有利于器件轻薄化，并降低对后续工艺的影响。
下面通过具体的实施例说明本发明的技术方案。
实施例一
本实施例中提供一种半导体结构的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
提供一晶圆，所述晶圆包括用于形成半导体器件的正面和相对于所述正面的背面，所述晶圆具有第一翘曲度，且所述晶圆背面生长有掺杂多晶硅层；
去除所述掺杂多晶硅层，使所述晶圆具有第二翘曲度，所述第二翘曲度小于所述第一翘曲度。
首先请参阅图2，执行步骤S1：提供一晶圆1，所述晶圆1具有第一翘曲度，且所述晶圆1背面设有掺杂多晶硅层3。
作为示例，在背离所述晶圆1背面的方向上，所述晶圆1背面依次设有第一二氧化硅层2、所述掺杂多晶硅层3及第二二氧化硅层4，所述掺杂多晶硅层3的厚度大于所述第二二氧化硅层4的厚度。
需要指出的是，所述晶圆1背面的膜层非刻意形成，而是在晶圆正面形成相应膜层的过程中被动形成(例如炉管淀积法)。本实施例中，所述晶圆1正面也设有与所述掺杂多晶硅层3同步形成的正面多晶硅层(未图示)及与所述第二二氧化硅层4同步形成的栅氧化层(未图示)。
然后请参阅图3及图4，执行步骤S2：去除所述掺杂多晶硅层2，使所述晶圆1具有第二翘曲度，所述第二翘曲度小于所述第一翘曲度。
需要指出的是，由于所述晶圆1背面与所述掺杂多晶硅层3之间还设有所述第一二氧化硅层2，若采用湿法蚀刻会将此二氧化硅膜层也一并去除，所以本步骤优选采用干法刻蚀去除所述掺杂多晶硅层2。
本实施例中，先采用干法刻蚀先去除所述第二二氧化硅层4(如图3所示)，并继续采用干法刻蚀去除所述掺杂多晶硅层3(如图4所示)。
需要指出的是，虽然二氧化硅与掺杂多晶硅本身的应力表现相反，但由于所述掺杂多晶硅层3的厚度大于所述第二二氧化硅层4的厚度，因此去除所述掺杂多晶硅层3减少的翘曲程度大于去除所述第二二氧化硅层4增加的翘曲程度，所述晶圆1整体的翘曲程度仍然有所减少。
本实施例的半导体结构的制作方法通过在晶圆背面减少一层掺杂多晶硅层，可以改善晶圆拉伸方向的翘曲度变化，并且不会增加晶圆厚度，可以避免晶圆厚度增加带来的不良影响。晶圆翘曲度的改善使得后续制程能够顺利进行，有利于提升生产良率。
实施例二
本实施例与实施例一采用基本相同的技术方案，不同之处在于，本实施例在去除所述掺杂多晶硅层之后，进一步形成二氧化硅层于所述晶圆背面，使所述晶圆具有第三翘曲度，所述第三翘曲度小于所述第二翘曲度。
首先请参阅图2至图4，执行与实施例一基本相同的步骤S1-S2。
再请参阅图5及图6，进一步形成二氧化硅层于所述晶圆1背面。
具体的，由于化学气相法无法在晶圆背面形成二氧化硅层，因此本实施例中采用炉管加热法在所述晶圆1正面及背面分别形成正面二氧化硅层5与背面二氧化硅层6(如图5所示)，并采用干法刻蚀去除所述正面二氧化硅层5。
作为示例，形成所述二氧化硅层于所述晶圆背面之后，所述晶圆的总厚度小于或等于去除所述掺杂多晶硅层之前所述晶圆的总厚度。
作为示例，所述二氧化硅层的厚度范围是200nm～1500nm。
本实施例可以在实施例一的基础上可以进一步改善晶圆拉伸方向的翘曲度变化，并且晶圆总厚度不增加，甚至有所减少，可以避免晶圆厚度增加带来的不良影响。晶圆翘曲度的改善使得后续制程可以更为顺利地进行，进一步提高生产良率。
实施例三
本实施例中提供一种半导体结构，所述半导体结构在其制造过程中采用了如实施例一中所述的半导体结构的制作方法。
实施例四
本实施例中提供一种半导体结构，所述半导体结构在其制造过程中采用了如实施例二中所述的半导体结构的制作方法。
综上所述，本发明的半导体结构及其制作方法在晶圆背面减少一层多晶硅膜层，可以改善晶圆拉伸方向的翘曲度变化。并且可以在去除晶圆背面的多晶硅膜层之后，进一步形成二氧化硅层于晶圆背面，在晶圆总厚度不增加或者总厚度减少的情况下，可以进一步改善晶圆拉伸方向的翘曲度变化。晶圆翘曲度的改善使得后续制程可以顺利进行，有利于提高生产良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种半导体结构的制作方法，其特征在于，包括以下步骤：
提供一晶圆，所述晶圆包括用于形成半导体器件的正面和相对于所述正面的背面，在所述晶圆背面生长有掺杂多晶硅层，所述晶圆具有第一翘曲度；
去除所述掺杂多晶硅层，使所述晶圆具有第二翘曲度，所述第二翘曲度小于所述第一翘曲度。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于：采用干法刻蚀去除所述掺杂多晶硅层。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述晶圆背面依次生长第一二氧化硅层、所述掺杂多晶硅层及第二二氧化硅层，所述掺杂多晶硅层的厚度大于所述第二二氧化硅层的厚度，在去除所述掺杂多晶硅层的过程中，预先去除所述第二二氧化硅层。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于：采用干法刻蚀去除所述第二二氧化硅层及所述掺杂多晶硅层。
5.根据权利要求3所述的半导体结构的制作方法，其特征在于：所述晶圆正面设有与所述掺杂多晶硅层同步形成的正面多晶硅层及与所述第二二氧化硅层同步形成的栅氧化层。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于：去除所述掺杂多晶硅层之后，进一步形成二氧化硅层于所述晶圆背面，使所述晶圆具有第三翘曲度，所述第三翘曲度小于所述第二翘曲度。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于：形成所述二氧化硅层于所述晶圆背面之后，所述晶圆的总厚度小于或等于去除所述掺杂多晶硅层之前所述晶圆的总厚度。
8.根据权利要求6所述的半导体结构的制作方法，其特征在于：所述二氧化硅层的厚度范围是200nm～1500nm。
9.根据权利要求6所述的半导体结构的制作方法，其特征在于，形成所述二氧化硅层于所述晶圆背面包括以下步骤：
采用炉管加热法在所述晶圆正面及背面分别形成正面二氧化硅层与背面二氧化硅层；
去除所述正面二氧化硅层。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于：采用干法刻蚀去除所述正面二氧化硅层。
11.一种半导体结构，其特征在于：所述半导体结构采用如权利要求1～10任意一项所述的半导体结构的制作方法制作得到。
CN201911251882.8A 2019-12-09 2019-12-09 一种半导体结构及其制作方法 Active CN113035688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911251882.8A CN113035688B (zh) 2019-12-09 2019-12-09 一种半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911251882.8A CN113035688B (zh) 2019-12-09 2019-12-09 一种半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113035688A true CN113035688A (zh) 2021-06-25
CN113035688B CN113035688B (zh) 2023-02-28

Family

ID=76451775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911251882.8A Active CN113035688B (zh) 2019-12-09 2019-12-09 一种半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113035688B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964023A (zh) * 2021-12-21 2022-01-21 广州粤芯半导体技术有限公司 半导体器件的制备方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07102368A (ja) * 1993-10-04 1995-04-18 Asahi Glass Co Ltd 薄膜の形成方法
JPH07161824A (ja) * 1993-12-08 1995-06-23 Hitachi Ltd 半導体装置
EP0798770A2 (en) * 1996-03-28 1997-10-01 Shin-Etsu Handotai Company Limited Silicon wafer with superimposed polycrystalline silicon films on one main surface and its fabrication method
US5856230A (en) * 1996-12-31 1999-01-05 Hyundai Electronics Industries Co., Ltd. Method for making field oxide of semiconductor device
US5922212A (en) * 1995-06-08 1999-07-13 Nippondenso Co., Ltd Semiconductor sensor having suspended thin-film structure and method for fabricating thin-film structure body
US20020132393A1 (en) * 1999-09-29 2002-09-19 Manfred Kraxenberger Method for clamping a semiconductor device in a manufacturing process
JP2004158711A (ja) * 2002-11-07 2004-06-03 Denso Corp 半導体装置の製造方法
JP2007165663A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置の製造方法および半導体装置
CN101075588A (zh) * 2006-05-16 2007-11-21 台湾积体电路制造股份有限公司 半导体结构、半导体晶片及其制造方法
JP2008147207A (ja) * 2006-12-06 2008-06-26 Dainippon Printing Co Ltd 薄膜トランジスタ基板
CN103888886A (zh) * 2014-03-14 2014-06-25 上海先进半导体制造股份有限公司 低应力原位掺杂的多晶硅薄膜的制造方法
CN104157577A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN105448666A (zh) * 2015-12-02 2016-03-30 苏州工业园区纳米产业技术研究院有限公司 利用二氧化硅的应力来改变晶圆硅片基体弯曲度的方法
JP2017001951A (ja) * 2016-10-07 2017-01-05 株式会社Sumco シリコン単結晶の製造方法
CN107611012A (zh) * 2017-08-31 2018-01-19 长江存储科技有限责任公司 一种预制背面薄膜的应力控制方法及结构
CN107946215A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 晶圆翘曲状态调整方法
CN108110043A (zh) * 2017-12-15 2018-06-01 德淮半导体有限公司 晶圆弯曲度的优化方法
US20190229181A1 (en) * 2018-01-23 2019-07-25 Texas Instruments Incorporated Trench capacitor with warpage reduction

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07102368A (ja) * 1993-10-04 1995-04-18 Asahi Glass Co Ltd 薄膜の形成方法
JPH07161824A (ja) * 1993-12-08 1995-06-23 Hitachi Ltd 半導体装置
US5922212A (en) * 1995-06-08 1999-07-13 Nippondenso Co., Ltd Semiconductor sensor having suspended thin-film structure and method for fabricating thin-film structure body
EP0798770A2 (en) * 1996-03-28 1997-10-01 Shin-Etsu Handotai Company Limited Silicon wafer with superimposed polycrystalline silicon films on one main surface and its fabrication method
US5856230A (en) * 1996-12-31 1999-01-05 Hyundai Electronics Industries Co., Ltd. Method for making field oxide of semiconductor device
US20020132393A1 (en) * 1999-09-29 2002-09-19 Manfred Kraxenberger Method for clamping a semiconductor device in a manufacturing process
JP2004158711A (ja) * 2002-11-07 2004-06-03 Denso Corp 半導体装置の製造方法
JP2007165663A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置の製造方法および半導体装置
CN101075588A (zh) * 2006-05-16 2007-11-21 台湾积体电路制造股份有限公司 半导体结构、半导体晶片及其制造方法
JP2008147207A (ja) * 2006-12-06 2008-06-26 Dainippon Printing Co Ltd 薄膜トランジスタ基板
CN103888886A (zh) * 2014-03-14 2014-06-25 上海先进半导体制造股份有限公司 低应力原位掺杂的多晶硅薄膜的制造方法
CN104157577A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN105448666A (zh) * 2015-12-02 2016-03-30 苏州工业园区纳米产业技术研究院有限公司 利用二氧化硅的应力来改变晶圆硅片基体弯曲度的方法
JP2017001951A (ja) * 2016-10-07 2017-01-05 株式会社Sumco シリコン単結晶の製造方法
CN107611012A (zh) * 2017-08-31 2018-01-19 长江存储科技有限责任公司 一种预制背面薄膜的应力控制方法及结构
CN107946215A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 晶圆翘曲状态调整方法
CN108110043A (zh) * 2017-12-15 2018-06-01 德淮半导体有限公司 晶圆弯曲度的优化方法
US20190229181A1 (en) * 2018-01-23 2019-07-25 Texas Instruments Incorporated Trench capacitor with warpage reduction

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王阳元等: "硅基MEMS加工技术及其标准工艺研究", 《电子学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964023A (zh) * 2021-12-21 2022-01-21 广州粤芯半导体技术有限公司 半导体器件的制备方法
CN113964023B (zh) * 2021-12-21 2022-03-04 广州粤芯半导体技术有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
CN113035688B (zh) 2023-02-28

Similar Documents

Publication Publication Date Title
WO2022105192A1 (zh) 一种基于PECVD技术的高效低成本N型TOPCon电池的制备方法
US9337380B2 (en) Method for fabricating heterojunction interdigitated back contact photovoltaic cells
WO2021068586A1 (zh) 晶体硅太阳能电池及其制备方法、光伏组件
CN108231917B (zh) 一种perc太阳能电池及其制备方法
CN109273557B (zh) 一种太阳能电池用硅片的处理方法
CN113540269B (zh) 太阳能电池及其制备方法、光伏组件
US20220238748A1 (en) Solar cell and preparation method therefor, method for processing n-type doped silicon film, and semiconductor device
CN115188835B (zh) 钝化接触的多层多晶硅电池及其制备方法
WO2023221510A1 (zh) 太阳电池及其制备方法
CN113035688B (zh) 一种半导体结构及其制作方法
CN102354669B (zh) 硅纳米线器件的制作方法
CN111192930A (zh) 一种钝化接触太阳能电池及其制作方法
CN112735941A (zh) 用于量产晶圆的ono膜厚控制方法、终端设备和存储介质
JP2002277605A (ja) 反射防止膜の成膜方法
WO2022100408A1 (zh) 一种多层外延减压生长方法
CN116435385A (zh) 一种TOPCon电池及其制备方法
CN115377226A (zh) 选择性发射极结构、制备方法及选择性发射极晶硅电池
CN115621362A (zh) 一种TOPCon电池的制备方法
TWI384563B (zh) 晶背之封裝結構
CN104659031B (zh) Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法
CN111816732A (zh) 一种钝化接触太阳能电池的制备方法
US8309442B2 (en) Semiconductor stacking layer and fabricating method thereof
CN112151511A (zh) 一种半导体结构及其制备方法
CN218647945U (zh) SiC金属电极结构及SiC基半导体器件
CN102543724B (zh) 低温制造齐纳二极管工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant