KR101281706B1 - 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법 - Google Patents
불휘발성 메모리 장치 및 그의 소거 동작 제어 방법 Download PDFInfo
- Publication number
- KR101281706B1 KR101281706B1 KR1020110018215A KR20110018215A KR101281706B1 KR 101281706 B1 KR101281706 B1 KR 101281706B1 KR 1020110018215 A KR1020110018215 A KR 1020110018215A KR 20110018215 A KR20110018215 A KR 20110018215A KR 101281706 B1 KR101281706 B1 KR 101281706B1
- Authority
- KR
- South Korea
- Prior art keywords
- soft program
- voltage
- level
- erase
- erase operation
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 신뢰도를 향상시킬 수 있는 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법에 관한 것으로, 상기 불휘발성 메모리 장치의 소거 동작 제어 방법은 복수 개의 메모리 셀 블록 중 소거 동작이 실시될 적어도 하나의 메모리 셀 블록을 선택하는 단계, 소거 명령이 입력되면 상기 선택된 적어도 하나의 메모리 셀 블록에 소거 동작을 실시하는 단계, 상기 소거 동작이 패스되면 상기 선택된 적어도 하나의 메모리 셀 블록에 제1소프트 프로그램을 실시하는 단계 및 상기 제1소프트 프로그램이 패스되면 상기 선택된 적어도 하나의 메모리 셀 블록에 제2소프트 프로그램을 실시하는 단계를 포함할 수 있다.
Description
본 발명은 불휘발성 메모리 장치에 관한 것으로, 보다 상세하게는 소거 셀들의 문턱 전압 분포를 개선시켜 불휘발성 메모리 장치의 신뢰도를 향상시킬 수 있도록 하는 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법에 관한 것이다.
일반적으로 불휘발성 메모리 장치의 셀 어레이는 다수 개의 스트링(string)들을 포함하며, 각각의 스트링은 직렬 연결된 메모리 셀들의 양단에 형성된 셀렉트 트랜지스터(select transistor)들을 포함한다. 서로 다른 스트링에 형성된 메모리 셀들은 워드라인(word line)을 통하여 전기적으로 각각 연결된다. 또한, 스트링들 각각은 비트라인(bit line)을 통하여 데이터를 센싱(sensing)하는 페이지 버퍼(page buffer)와 전기적으로 연결된다.
이와 같은 불휘발성 메모리 장치는 전기적으로 프로그램(program)과 소거(erase)가 가능하다. 여기서, 소거 과정은 F-N 터널링 현상을 이용하여 동작을 수행하는 방식으로, 저전압의 게이트 전압을 컨트롤 게이트에 인가하여 플로팅 게이트 내에 주입된 전자를 빼내는 동작을 수행하게 된다. 이러한 불휘발성 메모리 장치의 소거 과정을 좀 더 자세히 살펴보면 다음과 같다.
도 1은 종래 불휘발성 메모리 장치의 소거 과정을 설명하기 위한 도면이다.
도 1을 참조하면, 종래 불휘발성 메모리 장치의 소거 과정은 소스 선택 라인과 드레인 선택 라인을 플로팅시키고, 블록 단위에 포함된 워드 라인에 접지전압(예컨대, 0V)의 전압을 인가한 후, 반도체 기판에 마련된 웰(well)에 고전압을 인가함으로써 이루어진다. 이와 같은 과정을 통해 소거된 셀들의 문턱전압은, 도 1에 도시된 바와 같이, EV1 상태로 분포하게 된다.
그러나, 메모리 셀들의 특성에 따라 과도하게 소거된 셀이 발생할 수 있다. 여기서, 과도하게 소거된 셀이란, 소거 전압 레벨(Erase Voltage Level, EVL)에 맞춰 소거 셀들의 문턱 전압이 분포되어야 하는데, 도 1에 도시된 바와 같이, 과도하게 소거되어 소거 전압 레벨(EVL)보다 낮은 문턱 전압 분포를 갖는 경우를 말한다.
이에 따라, 과도하게 소거된 셀들의 문턱 전압 분포를 보정하기 위해 소프트 프로그램(Soft program On Chip: SOC)을 실시한다. 소프트 프로그램은 프로그램과 검증동작을 반복하여 수행함으로써 EV1 상태로 분포된 문턱 전압 분포를 EV2 상태의 문턱 전압 분포를 갖도록, 즉, 소거 전압 레벨(EVL)의 근처로 문턱 전압 분포를 보정한다.
그러나, 상기와 같은 소프트 프로그램은 소거된 셀들의 문턱 전압 분포를 소거 전압 레벨(EVL) 근처로 조절하는 역할만 할 뿐, 소거된 셀들의 문턱 전압 분포의 폭을 좁히지는 못한다.
이와 같이, 종래 불휘발성 메모리 장치는 소거된 셀들의 문턱 전압 분포의 폭이 넓으면 프로그램 동작 시간이 길어지게 된다. 또한, 소거된 셀들의 문턱 전압 분포가 넓으면 프로그램되는 셀들의 문턱 전압 분포가 넓어져 간섭 현상이 일어나게 되고, 이로 인해 불휘발성 메모리 장치의 신뢰도가 저하될 수 있는 문제점이 있다.
본 발명이 해결하려는 과제는 소거 셀의 문턱전압 분포를 개선하여 불휘발성 메모리 장치의 신뢰도를 향상시킬 수 있도록 하는 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법을 제공하려는 것이다.
본 발명의 일실시예에 따른 불휘발성 메모리 장치는 공통 소스 라인과 복수 개의 메모리 셀들이 연결된 워드라인을 포함하는 메모리 셀 어레이, 소거 동작 명령이 입력되면 상기 복수 개의 메모리 셀 중 적어도 하나 이상의 메모리 셀을 선택하여 소거 동작을 실시한 후 제1소프트 프로그램을 실시하고, 상기 제1소프트 프로그램이 패스되면 제2소프트 프로그램을 실시하도록 제어하는 제어로직부 및 상기 제1소프트 프로그램 실시 시 상기 선택된 적어도 하나 이상의 메모리 셀의 워드라인에 제1전압을 인가하고, 상기 제2소프트 프로그램 실시 시 상기 제1전압과 다른 레벨의 제2전압을 상기 워드라인에 인가하기 위한 전압발생부를 포함할 수 있다.
본 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거 동작 제어 방법은 복수 개의 메모리 셀 블록 중 소거 동작이 실시될 적어도 하나의 메모리 셀 블록을 선택하는 단계, 소거 명령이 입력되면 상기 선택된 적어도 하나의 메모리 셀 블록에 소거 동작을 실시하는 단계, 상기 소거 동작이 패스되면 상기 선택된 적어도 하나의 메모리 셀 블록에 제1소프트 프로그램을 실시하는 단계 및
상기 제1소프트 프로그램이 패스되면 상기 선택된 적어도 하나의 메모리 셀 블록에 제2소프트 프로그램을 실시하는 단계를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거 동작 제어 방법은 소거 명령이 입력되면 복수 개의 메모리 셀 블록 중 적어도 하나의 셀 블록을 선택하는 단계, 상기 선택된 블록의 워드 라인에 제1레벨의 전압을 인가하여 소거 동작을 실시하는 단계, 상기 소거 동작이 패스되면 상기 워드 라인에 제2레벨의 전압을 인가하여 제1소프트 프로그램을 실시하는 단계 및 상기 제1소프트 프로그램이 패스되면 상기 워드 라인에 제3레벨의 전압을 인가하여 제2소프트 프로그램을 실시하는 단계를 포함할 수 있다.
본 발명에 따른 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법은 제1소프트 프로그램을 실시하여 제1소거 전압 레벨에 문턱 전압 분포를 쉬프트 한 후, 제2소거 전압 레벨을 설정하여 제2소거 전압 레벨에 문턱 전압 분포를 쉬프트하여 문턱 전압 분포의 폭을 줄임으로써 프로그램되는 셀들의 간섭현상을 줄여 불휘발성 메모리 장치의 신뢰도를 향상시킬 수 있게 된다.
도 1은 종래 불휘발성 메모리 장치의 소거 과정을 설명하기 위한 도면,
도 2는 본 발명의 일실시예에 따른 불휘발성 메모리 장치를 나타내는 도면,
도 3은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 일부를 나타내는 도면,
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 제1소프트 프로그램 과정과 제2소프트 프로그램 과정을 나타내는 도면,
도 5는 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 전압 변화를 나타내는 도면, 및
도 6은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거 동작 제어 방법을 순차적으로 나타내는 순서도이다.
도 2는 본 발명의 일실시예에 따른 불휘발성 메모리 장치를 나타내는 도면,
도 3은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 일부를 나타내는 도면,
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 제1소프트 프로그램 과정과 제2소프트 프로그램 과정을 나타내는 도면,
도 5는 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 전압 변화를 나타내는 도면, 및
도 6은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거 동작 제어 방법을 순차적으로 나타내는 순서도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 불휘발성 메모리 장치를 나타내는 도면이고, 도 3은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 일부를 나타내는 도면이다.
도 2 및 도 3을 참고하면, 본 발명의 일실시예에 따른 불휘발성 메모리 장치(200)는 메모리 셀 어레이(210), 입력 버퍼부(220), 제어로직부(230), 전압 발생부(240), X-디코더(250), 페이지 버퍼부(260) 및 Y-디코더(270)를 포함할 수 있다.
메모리 셀 어레이(210)는 복수 개의 셀들을 포함하는 메모리 셀 블록들(MB0, MB1…MBn)을 포함한다. 또한, 메모리 셀 어레이(210)는 각각 복수 개의 비트 라인(BL0, BL1…BLn)과 공통 소스 라인(CSL) 사이에 배치되는 복수 개의 셀 스트링(CS0, CS1…CSn)을 포함한다. 이와 같은 복수 개의 셀 스트링(CS0, CS1…CSn) 각각은 직렬 연결되는 드레인 선택 트랜지스터(DST), 복수 개의 셀 트랜지스터(CT0…CTn-1, CTn) 및 소스 선택 트랜지스터(SST)를 포함한다. 여기서, 드레인 선택 트랜지스터(DST)의 게이트는 드레인 선택 라인(DSL)과 연결되고, 셀 트랜지스터(CT0…CTn-1, CTn)의 게이트는 각각의 로컬워드라인(WL0,…WLn-1, WLn)에 연결되며, 소스 선택 트랜지스터(SST)의 게이트는 소스 선택 라인(SSL)에 연결된다. 또한, 다수 개의 비트 라인(BL0, BL1…BLn)은 각각의 페이지 버퍼(PB0, PB1…PBn)와 연결된다.
입력버퍼부(220)는 외부로부터 커맨드 신호 또는 어드레스 신호를 입력받아 제어로직부(230)로 출력한다.
제어로직부(230)는 상기 입력버퍼부(220)로부터 커맨드 신호를 수신하여 소거 명령, 제1소프트 프로그램 실시 명령, 제2소프트 프로그램 실시 명령 등을 발생한다. 또한, 페이지 버퍼부(260) 및 Y-디코더(270)로부터 출력되는 데이터를 입력받아 입력된 데이터에 대응되도록 전압발생부(240), X-디코더(250) 등의 동작을 제어한다.
또한, 제어로직부(230)는 제2소프트 프로그램 동작 시 제2소거 전압 레벨을 설정한다. 이때, 제2소거 전압 레벨은 워드 라인(WL0…WLn-1, WLn)에 인가되는 전압 레벨에 대응하여 설정된다. 즉, 워드 라인(WL0…WLn-1, WLn)에 인가되는 전압 레벨이 높으면 제2소거 전압 레벨은 높게 설정되고, 워드 라인(WL0…WLn-1, WLn)에 인가되는 전압 레벨이 낮으면 제2소거 전압 레벨은 낮게 설정된다. 이때, 미리 설정된 제1소거 전압 레벨보다 낮은 영역에 위치되도록 제2소거 전압 레벨이 설정된다. 여기서, 제1소거 전압 레벨은 제1소프트 프로그램 동작 시 기준이 되는 전압 레벨로, 소거 동작 시의 문턱 전압 분포와 제1프로그램 시의 문턱 전압 분포 사이에 설정된다.
전압발생부(240)는 상기 제어로직부(230)에서 발생되는 명령에 대응하여 전압을 발생시킨다. 상기 제어로직부(230)에서 소거 명령이 입력되는 경우 벌크전압(Vb)을 발생시켜 메모리 셀들의 웰에 공급한다. 이때, 발생되는 벌크 전압(Vb)은 고전압의 레벨을 갖는 것이 바람직할 것이다. 이와 동시에 글로벌 워드 라인(GWL0…GWLn-1, GWLn)에 0V보다 높은 제1레벨을 갖는 포지티브 전압을 인가한다. 이렇게 인가된 제1레벨의 전압을 인가받아 제1소프트 프로그램을 실시한 후 문턱 전압의 분포가 제1소거 전압 레벨 부근에 위치하지 않으면 벌크 전압(Vb)의 레벨을 상승시켜 제1소프트 프로그램이 다시 한번 실시되도록 한다.
한편, 제1소프트 프로그램 실시 후 문턱 전압의 분포가 넓으면 문턱 전압 분포의 폭을 줄이기 위해 제2소프트 프로그램을 실시하게 되는데, 이때 전압발생부(240)는 글로벌 워드라인(GWL0…GWLn-1, GWLn)에 제1레벨보다 낮은 제2레벨을 갖는 포지티브 전압을 인가한다. 이는 글로벌 워드라인(GWL0…GWLn-1, GWLn)에 인가되는 전압 레벨에 대응하여 소거 전압 레벨이 설정되기 때문이다. 이와 같은 제1소프트 프로그램 및 제2소프트 프로그램에 대한 자세한 설명은 다음 도 4에서 후술하기로 한다.
X-디코더(250)는 상기 제어로직부(230)로부터 어드레스 신호를 입력받아 이를 디코딩하여 디코딩 신호를 발생시키고, 발생된 디코딩 신호에 응답하여 메모리 셀 어레이(210)의 블록들 중 하나 또는 일부를 선택하여 선택된 블록의 글로벌 워드라인들(GWL0…GWLn-1, GWLn)과 로컬 워드라인들(WL0…WLn-1, WLn)을 연결시킨다. 이렇게 선택된 블록들에 소거 동작이 이루어진다.
페이지 버퍼부(260)는 소거 동작과 제1소프트 프로그램 동작이 실시된 메모리 블록의 문턱 전압 분포를 통해 설정되는 제2소거 전압 레벨을 저장한다. 이때, 페이지 버퍼부(260)는 문턱 전압 분포에서 제2소거 전압 레벨보다 낮은 영역에 위치하는 셀들은 0으로 저장하고, 제2소거 전압 레벨보다 높은 영역에 위치하는 셀들은 1로 저장한다.
Y-디코더(270)는 소거 동작, 제1소프트 프로그램 및 제2소프트 프로그램 동작 후 메모리 셀 어레이(210)로부터 출력되는 데이터를 제어로직부(230)에 출력한다.
이와 같이 구성되는 본 발명의 일실시예에 따른 불휘발성 메모리 장치(200)의 소거 과정을 좀 더 자세히 살펴보면 다음 도 4a 내지 도 4d와 같다.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 제1소프트 프로그램 과정과 제2소프트 프로그램 과정을 나타내는 도면이고, 도 5는 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 전압 변화를 나타내는 도면이다.
먼저, 도 4a를 살펴보면, 본 발명의 일실시예에 따른 불휘발성 메모리 장치(200)는 제어로직부(230)에서 소거 명령을 발생시키면 제어로직부(230)는 X-디코더(250)와 전압발생부(240)의 동작을 제어한다. 즉, X-디코더(250)는 메모리 셀 어레이 중 소거 동작이 실시될 하나 또는 일부의 셀 블록을 선택하도록 한다. 한편, 전압발생부(240)는 선택된 셀의 웰에 인가되는 벌크전압(Vb)과 글로벌 워드 라인(GWL)에 인가될 전압 레벨을 발생시킨다. 이때, 글로벌 워드 라인(GWL)에 인가되는 전압의 레벨은, 도 5에 도시된 바와 같이, 0V보다 높은 제1레벨(VL1)이 된다.
이후, 소거 검증을 통해 소거된 셀들의 문턱전압(Vt) 분포를 살펴보면, 도 4a에 나타난 바와 같이 EV1 상태로 분포되는 것을 알 수 있다. 일반적으로 소거상태(EV1)의 문턱전압 분포(EV1)는 0V보다 낮은 상태를 의미한다.
이후, 소거 검증(Erase Verification) 동작을 실시하여 소거 동작이 제대로 이루어졌는지 확인한다. 이러한 소거 검증 동작은 문턱 전압의 분포(EV1)가 0V보다 낮은 영역에 위치하는지를 확인하기 위한 것이다.
이후, 제1소프트 프로그램(SOC1)을 실시하여, 도 4b에 도시된 바와 같이, 문턱전압의 분포(EV1)가 제1소거 전압 레벨(EVL1)에 맞춰지도록 보정한다. 이때, 도 5에 도시된 바와 같이, 제1소프트 프로그램(SOC1)시 인가되는 전압은 소거 동작 시 글로벌 워드 라인(GWL)에 인가된 전압 레벨과 동일하다. 그러나, 이에 한정되는 것은 아니고, 제1소프트 프로그램(SOC1)시 글로벌 워드 라인(GWL)에 인가되는 전압 레벨(VL1)은 소거 동작 시 인가되는 전압의 레벨보다 낮거나 높을 수도 있다.
이러한 제1소프트 프로그램(SOC1)의 검증 동작은 글로벌 워드 라인(GWL)에 제1레벨을 갖는 전압을 인가하고, 고전압 레벨을 갖는 벌크 전압(Vb)을 셀의 웰에 인가한다. 그 결과, 소거된 셀들의 문턱 전압 분포(EV1)가 제1소거 전압 레벨(EVL1)에 근접하도록 쉬프트하면 소거된 셀들의 문턱 전압 분포(EV1)는, 도 4b에 도시된 바와 같이, 제1소거 전압 레벨(EVL1)에 근접하도록 분포된다. 이렇게 제1소거 전압 레벨(EVL1) 근접하도록 문턱 전압 분포(EV1)가 분포되면 제1소프트 프로그램(SOC1)은 패스(pass)되고, 제1소거 전압 레벨(EVL1)에 근접하도록 분포되지 않으면 페일(fail)되어, 도 5에 도시된 바와 같이, 고전압 레벨을 갖는 벌크 전압(Vb)의 레벨을 이전 단계(Vb11)보다 높은 레벨(Vb12)의 벌크 전압(Vb)를 인가하여 제1소프트 프로그램(SOC1)을 다시 실시한다.
이와 같은 과정을 반복하여 제1소프트 프로그램(SOC1)이 패스되면 소거된 셀들의 문턱 전압 분포(EV1)의 폭을 좁히기 위해 제2소프트 프로그램(SOC2)를 실시한다. 이때, 제2소프트 프로그램(SOC2)은 제2레벨(VL2)을 갖는 전압을 글로벌 워드 라인(GWL)에 인가하게 된다. 이때, 제2레벨(VL2)은, 도 5c에 도시된 바와 같이, 제1레벨(VL1)보다 낮은 레벨을 갖도록 설정된다. 이렇게 설정된 제2레벨(VL2)에 대응하여 제2소거 전압 레벨(EVL2)이 설정되고, 이렇게 설정된 제2소거 전압 레벨(EVL2)보다 낮은 영역에 위치하는 셀들의 값은 0으로, 제2소거 전압 레벨(EVL2)보다 높은 영역에 위치하는 셀들의 값은 1로 설정하여 페이지 버퍼부(260)에 저장된다.
이렇게 페이지 버퍼부(260)에 저장된 값들은 다시 제어로직부(230)에 입력되고, 상기 입력된 값들을 바탕으로 제2소프트 프로그램(SOC2)이 실시된다. 이때, 제2소프트 프로그램(SOC2)은 1로 저장된 셀들은 쉬프트되지 않고, 0으로 저장된 셀들만 쉬프트되도록 한다. 이러한 제2소프트 프로그램(SOC2)을 실시한 후 제2소거 전압 레벨(EVL2) 부근에 문턱 전압 분포(EV1)가 위치되지 않으면, 도 5에 도시된 바와 같이, 벌크 전압(Vb)의 레벨을 이전단계(Vb21)보다 높은 레벨(Vb22)로 상승시켜 제2소프트 프로그램(SOC2)를 실시한다. 이와 같은 과정을 반복하여 제2소프트 프로그램(SOC2)가 패스되면, 도 4d에 도시된 바와 같이, 소거된 셀들의 문턱 전압 폭이 좁아져 간섭 현상을 감소시킬 수 있어 불휘발성 메모리 장치의 신뢰도를 향상시킬 수 있게 된다.
이와 같이 이루어지는 본 발명의 일실시예에 따른 불휘발성 메모리 장치(200)의 소거 과정을 좀 더 자세히 살펴보면 다음 도 6과 같다.
도 6은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거 동작 제어 방법을 순차적으로 나타내는 도면이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 불휘발성 메모리 장치(200)는 소거 명령이 입력되면(610) X-디코더(250)는 복수 개의 메모리 셀 블록 중 하나 또는 일부의 셀 블록을 선택한다.
이후, 선택된 메모리 셀 블록의 워드 라인(WL)에 0V보다 높은 레벨을 갖는 전압이 인가되고, 웰에는 벌크 전압(Vb)이 인가되어 소거 동작이 이루어진다(620).
이후, 소거 검증의 패스(pass)와 페일(fail) 여부를 판단한다(630). 이러한 소거 검증은 소거된 셀들의 문턱 전압(Vt) 분포(EV1)가 네거티브(negative) 영역에 위치하는지 여부에 따라 판단할 수 있다. 즉, 선택된 메모리 블록 중 어느 하나의 셀이 소거되지 않으면 해당 셀의 문턱 전압은 0V 이하, 즉 네거티브(negative)한 값을 갖지 않게 된다. 이와 같이, 문턱 전압 값이 네거티브하지 않으면 소거 동작은 페일(fail)된 것으로 판단한다. 한편, 선택된 메모리 셀 블록의 모든 셀이 네거티브, 즉 0V 이하의 전압 레벨을 가지면 소거 동작이 제대로 이루어진, 즉, 패스(pass)된 것으로 판단한다.
이와 같은 판단 과정을 통해 소거 검증 동작이 패스되면 제1소프트 프로그램(SOC1)이 실시된다(640). 여기서, 제1소프트 프로그램(SOC1)이란 소거된 셀들의 문턱 전압 분포(EV1)가 제1소거 전압 레벨(EVL1)에 맞춰지도록 문턱 전압 분포(EV1)의 오른쪽 가장자리와 왼쪽 가장자리가 쉬프트(shift)되는 것이다.
이후, 제1소프트 프로그램(SOC1) 검증을 실시하여 제1소프트 프로그램(SOC1)이 제대로 이루어졌는지 판단한다(650). 이때, 제1소프트 프로그램 검증(SOC1)이란 문턱 전압 분포(EV1)가 제1소거 전압 레벨(EVL1)에 맞춰졌는지를 판단하는 것이다. 이에 따라, 소거된 셀들의 문턱 전압 분포(EV1)가 제1소거 전압 레벨(EVL1)에 맞춰지게 되면 패스로 판단하고, 소거된 셀들의 문턱 전압 분포(EV1)가 제1소거 전압 레벨(EVL1)에 맞춰지지 않으면, 도 5에 도시된 바와 같이, 선택된 메모리 셀 블록의 웰에 인가되는 벌크전압(Vb)의 레벨을 높혀(660) 다시 한번 제1소프트 프로그램(SOC1)을 실시한다(640).
제1소프트 프로그램(SOC1) 검증 결과 패스되면 제1소거 전압 레벨(EVL1)보다 레벨이 낮은 제2 소거 전압 레벨(EVL2)을 설정한다(670). 이때, 제2소거 전압 레벨(EVL2)은 제1소거 전압 레벨(EVL1)보다는 낮게 설정되되 문턱 전압 분포(EV1)에서 가장 낮은 전압 레벨을 갖는 셀보다는 높은 레벨을 갖도록 설정한다. 이러한 제2소거 전압 레벨(EVL2)은 소거된 셀들의 워드 라인(WL)에 제1소거 전압 레벨(EVL1) 설정 시보다 낮은 전압 레벨을 인가함으로써 설정될 수 있다. 이렇게 설정된 제2소거 전압 레벨(EVL2)은 해당 페이지 버퍼부(260)에 저장된다. 이때, 페이지 버퍼부(260)는 제2소거 전압 레벨(EVL2)을 기준으로 제2소거 전압 레벨(EVL2)보다 낮은 위치에 분포된 셀들은 0으로 저장하고, 제2소거 전압 레벨(EVL2)보다 높은 위치에 분포된 셀들은 1로 저장한다.
이후, 제2소프트 프로그램(SOC2)을 실시한다(680). 이때, 제2소프트 프로그램(SOC2)은 1로 저장된 영역의 셀들은 보정하지 않고 0으로 저장된 영역의 셀들을 보정하여 문턱 전압의 분포(EV1)의 폭이 좁아지도록 한다. 즉, 0으로 저장된 셀들의 위치만을 오른쪽으로 쉬프트하여 문턱 전압의 분포(EV1)가 좁아지도록 하여, 도 4d에 도시된 바와 같이, 분포되도록 한다. 이에 따라, 후에 불휘발성 메모리 장치(200) 프로그램 동작 시 간섭 현상을 감소시켜 불휘발성 메모리 장치의 신뢰성을 향상시킬 수 있게 된다.
이와 같이 실시된 제2소프트 프로그램(SOC2)이 제대로 이루어졌는지를 판단하기 위한 검증 동작을 실시하여 패스인지 페일인지 판단한다(690). 이때, 제2소프트 프로그램(SOC2) 검증이란 제2소거 전압 레벨(EVL2)에 맞춰졌는지를 판단하는 것이다. 이에 따라, 소거된 셀들의 문턱 전압 분포(EV1)가 제2소거 전압 레벨(EVL2)에 맞춰지게 되면 패스로 판단하고, 소거된 셀들의 문턱 전압 분포(EV1)가 제2소거 전압 레벨(EVL2)에 맞춰지지 않으면 선택된, 도 5에 도시된 바와 같이, 선택된 메모리 셀의 웰에 인가되는 벌크전압의 레벨을 높혀(700) 다시 한번 제2소프트 프로그램을 실시한다(680).
이와 같은 제2소프트 프로그램(SOC2)이 패스되면 소거 동작은 완료된다.
상기에서 살펴본 바와 같이, 본 발명의 일실시예에 따른 불휘발성 메모리 장치 및 그의 소거 동작 방법은 제1소프트 프로그램을 실시하여 제1소거 전압 레벨에 문턱 전압 분포를 쉬프트한 후, 제2소거 전압 레벨을 설정하여 제2소거 전압 레벨에 문턱 전압 분포를 쉬프트하여 문턱 전압 분포의 폭을 줄임으로써 프로그램되는 셀들의 간섭현상을 줄여 불휘발성 메모리 장치의 신뢰도를 향상시킬 수 있게 된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200: 불휘발성 메모리 장치 210: 메모리 셀 어레이
220: 입력버퍼부 230: 제어로직부
240: 전압발생부 250: X-디코더
260: 페이지 버퍼부 270: Y-디코더
220: 입력버퍼부 230: 제어로직부
240: 전압발생부 250: X-디코더
260: 페이지 버퍼부 270: Y-디코더
Claims (29)
- 공통 소스 라인과 복수 개의 메모리 셀들이 연결된 워드라인을 포함하는 메모리 셀 어레이;
소거 동작 명령이 입력되면 상기 복수 개의 메모리 셀 중 적어도 하나 이상의 메모리 셀을 선택하여 소거 동작을 실시한 후 제1소프트 프로그램을 실시하고, 상기 제1소프트 프로그램이 패스되면 제2소프트 프로그램을 실시하도록 제어하는 제어로직부; 및
상기 제1소프트 프로그램 실시 시 상기 선택된 적어도 하나 이상의 메모리 셀의 워드라인에 제1전압을 인가하고, 상기 제2소프트 프로그램 실시 시 상기 제1전압보다 낮은 레벨의 제2전압을 상기 워드라인에 인가하기 위한 전압발생부;를 포함하는 불휘발성 메모리 장치. - 제1항에 있어서, 상기 제어로직부는,
상기 제1소프트 프로그램 실시 시 상기 제1소프트 프로그램을 실시하기 위한 제1소거 전압 레벨을 설정하여 상기 제1소프트 프로그램의 검증 동작을 실시하고,
상기 제1소프트 프로그램 검증 동작 결과 상기 제1소프트 프로그램이 패스되면 상기 제2소프트 프로그램을 실시하기 위한 제2소거 전압 레벨을 설정하여 상기 제2소프트 프로그램의 검증 동작을 실시하는 것을 특징으로 하는 불휘발성 메모리 장치. - 제2항에 있어서, 상기 제2소거 전압 레벨은,
상기 제1소거 전압 레벨보다 네거티브한 영역에 설정되는 것을 특징으로 하는 불휘발성 메모리 장치. - 제3항에 있어서, 상기 제2소거 전압 레벨은,
상기 소거된 셀들의 문턱 전압 분포 중 가장 낮은 값을 갖는 셀과 상기 제1소거 전압 레벨 사이에 설정되는 것을 특징으로 하는 불휘발성 메모리 장치. - 제2항에 있어서, 상기 제어로직부는,
상기 제2소프트 프로그램 실시 시 상기 소거 동작이 실시된 적어도 하나의 메모리 셀들의 문턱 전압 분포에서 상기 제2소거 전압 레벨을 기준으로 상기 제2소거 전압 레벨보다 네거티브 영역에 위치되는 셀들은 0으로 설정되도록 하고, 상기 제2소거 전압 레벨보다 포지티브 영역에 위치되는 셀들은 1로 설정되도록 하는 것을 특징으로 하는 불휘발성 메모리 장치. - 제4항에 있어서,
상기 제2소거 전압 레벨을 기준으로 설정된 셀들의 값을 저장하는 페이지 버퍼부를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치. - 삭제
- 제1항에 있어서, 상기 전압발생부는,
상기 제1소프트 프로그램이 페일로 판단되면 이전 제1소프트 프로그램 실시때보다 높은 레벨을 갖는 제1소프트 프로그램 전압을 발생시키는 것을 특징으로 하는 불휘발성 메모리 장치. - 제1항에 있어서, 상기 전압발생부는,
상기 제2소프트 프로그램이 페일로 판단되면 이전 제2소프트 프로그램 실시때보다 높은 레벨을 갖는 제2소프트 프로그램 전압을 발생시키는 것을 특징으로 하는 불휘발성 메모리 장치. - 복수 개의 메모리 셀 블록 중 소거 동작이 실시될 적어도 하나의 메모리 셀 블록을 선택하는 단계;
소거 명령이 입력되면 상기 선택된 적어도 하나의 메모리 셀 블록에 소거 동작을 실시하는 단계;
상기 소거 동작이 패스되면 상기 선택된 적어도 하나의 메모리 셀 블록에 제1소프트 프로그램을 실시하는 단계; 및
상기 제1소프트 프로그램이 패스되면 상기 선택된 적어도 하나의 메모리 셀 블록에 제2소프트 프로그램을 실시하는 단계;를 포함하되,
상기 제1소프트 프로그램을 실시하는 단계는 제1레벨의 전압을 상기 선택된 적어도 하나의 메모리 셀 블록에 연결된 워드 라인에 인가하고,
상기 제2소프트 프로그램을 실시하는 단계는 상기 제1레벨보다 낮은 제2레벨의 전압을 상기 선택된 적어도 하나의 메모리 셀 블록에 연결된 워드 라인에 인가하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제10항에 있어서, 상기 소거 동작을 실시하는 단계는,
상기 선택된 적어도 하나의 메모리 셀 블록의 워드 라인에 제3레벨의 전압을 인가하는 단계;
를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제10항에 있어서, 상기 제1소프트 프로그램을 실시하는 단계는,
상기 선택된 셀 블록의 웰에 제1레벨의 벌크 전압을 인가하여 실시하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제12항에 있어서, 상기 제1소프트 프로그램을 실시하는 단계는,
소거된 셀들의 문턱 전압 분포가 제1소거 전압 레벨에 근접한지 확인한 후 소거된 셀 블록의 셀들이 상기 제1소거 전압 레벨에 근접하지 않으면 제1소프트 프로그램의 페일로 판단하여 상기 제1레벨의 전압을 워드라인에 인가하고 상기 제1레벨보다 높은 레벨의 벌크 전압을 인가하여 제1소프트 프로그램을 재실시하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제13항에 있어서, 상기 제1소거 전압 레벨은,
상기 소거 동작시의 문턱 전압 분포와 제1프로그램 실시시의 문턱 전압 분포 사이에 설정되는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제10항에 있어서, 상기 제2소프트 프로그램을 실시하는 단계는,
상기 선택된 메모리 셀 블록의 웰에 제2레벨의 벌크 전압을 인가하여 실시하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 삭제
- 제15항에 있어서 상기 제2소프트 프로그램을 실시하는 단계는,
제2소거 전압 레벨을 설정하는 단계; 및
상기 제2소거 전압 레벨을 기준으로 상기 제2소거 전압 레벨보다 낮은 영역에 위치하는 셀들은 0으로 저장하고, 상기 제2소거 전압 레벨보다 높은 영역에 위치하는 셀들은 1로 저장하는 단계;
을 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제17항에 있어서, 상기 제2소거 전압 레벨은,
상기 제1소프트 프로그램 시 기준이 되는 제1소거 전압 레벨보다 네거티브 영역에 위치하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제17항에 있어서, 상기 제2소프트 프로그램을 실시하는 단계는,
상기 0으로 저장된 셀들만 쉬프트하여 문턱 전압 분포의 폭이 좁아지도록 하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 소거 명령이 입력되면 복수 개의 메모리 셀 블록 중 적어도 하나의 셀 블록을 선택하는 단계;
상기 선택된 블록의 워드 라인에 제1레벨의 전압을 인가하여 소거 동작을 실시하는 단계;
상기 소거 동작이 패스되면 상기 워드 라인에 제2레벨의 전압을 인가하여 제1소프트 프로그램을 실시하는 단계; 및
상기 제1소프트 프로그램이 패스되면 상기 워드 라인에 상기 제2레벨의 전압보다 낮은 제3레벨의 전압을 인가하여 제2소프트 프로그램을 실시하는 단계;
을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제20항에 있어서, 상기 제2레벨의 전압은,
상기 제1레벨과 동일한 레벨을 갖거나 높은 레벨을 갖는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제20항에 있어서, 상기 3레벨의 전압은,
상기 제1레벨보다 낮은 레벨을 갖는 전압인 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제20항에 있어서, 상기 제1소프트 프로그램을 실시하는 단계는,
상기 소거 동작시의 문턱 전압 분포와 제1프로그램 실시시의 문턱 전압 분포 사이에 제1소거 전압 레벨을 설정하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제23항에 있어서, 상기 제1소프트 프로그램을 실시하는 단계는,
소거 동작이 이루어진 메모리 셀 블록들의 셀의 문턱 전압 분포가 상기 제1소거 전압 레벨에 근접하게 위치하면 패스로 판단하고, 상기 제1소거 전압 레벨에 근접하게 위치하지 않으면 페일로 판단하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제24항에 있어서, 상기 제1소프트 프로그램이 페일로 판단되면,
상기 소거 동작이 이루어진 메모리 셀의 웰에 제1소프트 프로그램 동작 시 인가되던 전압의 레벨보다 높은 레벨의 전압을 인가하여 제1소프트 프로그램을 재실시하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제23항에 있어서, 상기 제2소프트 프로그램을 실시하는 단계는,
상기 소거 동작 시의 문턱 전압 분포 내에서 제2소거 전압 레벨을 설정하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제26항에 있어서, 상기 제2소거 전압 레벨은,
상기 제1소프트 프로그램 실시 시 설정되는 제1소거 전압 레벨보다 네거티브 영역에 위치하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제26항에 있어서, 상기 제2소프트 프로그램을 실시하는 단계는,
소거 동작이 이루어진 메모리 셀 블록들의 셀의 문턱 전압 분포가 상기 제1소거 전압 레벨과 상기 제2소거 전압 레벨 사이에 위치하면 패스로 판단하고, 상기 제1소거 전압 레벨과 상기 제2소거 전압 레벨 사이에 위치하지 않으면 페일로 판단하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법. - 제28항에 있어서, 상기 제2소프트 프로그램이 페일로 판단되면,
상기 소거 동작이 이루어진 메모리 셀의 웰에 제2소프트 프로그램 동작 시 인가되던 전압의 레벨보다 높은 레벨의 전압을 인가하여 제2소프트 프로그램을 재실시하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 동작 제어 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110018215A KR101281706B1 (ko) | 2011-02-28 | 2011-02-28 | 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법 |
TW100128400A TWI546811B (zh) | 2011-02-28 | 2011-08-09 | 記憶體裝置與用於控制其抹除作業之方法 |
US13/219,623 US8644082B2 (en) | 2011-02-28 | 2011-08-27 | Memory apparatus and method for controlling erase operation of the same |
CN201110289516.9A CN102651236B (zh) | 2011-02-28 | 2011-09-27 | 存储装置和控制存储装置的擦除操作的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110018215A KR101281706B1 (ko) | 2011-02-28 | 2011-02-28 | 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120098339A KR20120098339A (ko) | 2012-09-05 |
KR101281706B1 true KR101281706B1 (ko) | 2013-07-03 |
Family
ID=46693228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110018215A KR101281706B1 (ko) | 2011-02-28 | 2011-02-28 | 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8644082B2 (ko) |
KR (1) | KR101281706B1 (ko) |
CN (1) | CN102651236B (ko) |
TW (1) | TWI546811B (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103971746B (zh) * | 2013-02-05 | 2017-03-01 | 光宝电子(广州)有限公司 | 固态存储装置及其数据擦除方法 |
CN104051012B (zh) * | 2013-03-15 | 2017-05-17 | 北京兆易创新科技股份有限公司 | 一种存储器擦除的方法和装置 |
KR102147988B1 (ko) | 2013-04-09 | 2020-08-26 | 삼성전자주식회사 | 불휘발성 저장 장치 및 그것의 데이터 저장 방법 |
CN105988880B (zh) * | 2015-02-17 | 2019-01-08 | 群联电子股份有限公司 | 存储器管理方法、存储器控制电路单元及存储器储存装置 |
TWI574272B (zh) * | 2015-02-17 | 2017-03-11 | 群聯電子股份有限公司 | 抹除操作配置方法、記憶體控制電路單元與記憶體儲存裝置 |
CN104934064A (zh) * | 2015-07-07 | 2015-09-23 | 合肥恒烁半导体有限公司 | 一种nand型闪存存储器的块擦除方法 |
CN105551524B (zh) * | 2015-12-15 | 2019-10-18 | 北京兆易创新科技股份有限公司 | 一种存储单元的擦除方法 |
JP2018005959A (ja) * | 2016-06-30 | 2018-01-11 | 東芝メモリ株式会社 | メモリシステムおよび書き込み方法 |
US10360973B2 (en) * | 2016-12-23 | 2019-07-23 | Western Digital Technologies, Inc. | Data mapping enabling fast read multi-level 3D NAND to improve lifetime capacity |
KR102442218B1 (ko) * | 2018-05-08 | 2022-09-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
EP3864655B1 (en) | 2018-12-07 | 2024-03-27 | Yangtze Memory Technologies Co., Ltd. | Method for programming memory system |
KR20200108713A (ko) * | 2019-03-11 | 2020-09-21 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
WO2022147752A1 (en) * | 2021-01-08 | 2022-07-14 | Yangtze Memory Technologies Co., Ltd. | Architecture and method for nand memory operation |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100056749A (ko) * | 2008-11-20 | 2010-05-28 | 주식회사 하이닉스반도체 | 플래시 소자의 소거 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6493266B1 (en) * | 2001-04-09 | 2002-12-10 | Advanced Micro Devices, Inc. | Soft program and soft program verify of the core cells in flash memory array |
US6661711B2 (en) | 2002-02-06 | 2003-12-09 | Sandisk Corporation | Implementation of an inhibit during soft programming to tighten an erase voltage distribution |
ATE476740T1 (de) * | 2005-03-31 | 2010-08-15 | Sandisk Corp | Löschen nichtflüchtiger speicher unter verwendung individueller überprüfung und zusätzlichen löschens von untergruppen von speicherzellen |
JP2008146771A (ja) * | 2006-12-12 | 2008-06-26 | Toshiba Corp | 半導体記憶装置 |
US7924610B2 (en) * | 2009-01-08 | 2011-04-12 | Elite Semiconductor Memory Technology Inc. | Method for conducting over-erase correction |
CN101923899B (zh) * | 2009-06-09 | 2013-09-18 | 北京兆易创新科技股份有限公司 | 一种非易失存储器的擦除方法及装置 |
KR101625380B1 (ko) * | 2009-11-16 | 2016-06-14 | 삼성전자주식회사 | 전하 재활용 메모리 시스템 및 그것의 전하 재활용 방법 |
-
2011
- 2011-02-28 KR KR1020110018215A patent/KR101281706B1/ko active IP Right Grant
- 2011-08-09 TW TW100128400A patent/TWI546811B/zh not_active IP Right Cessation
- 2011-08-27 US US13/219,623 patent/US8644082B2/en active Active
- 2011-09-27 CN CN201110289516.9A patent/CN102651236B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100056749A (ko) * | 2008-11-20 | 2010-05-28 | 주식회사 하이닉스반도체 | 플래시 소자의 소거 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW201236017A (en) | 2012-09-01 |
CN102651236B (zh) | 2016-08-03 |
KR20120098339A (ko) | 2012-09-05 |
US20120218827A1 (en) | 2012-08-30 |
TWI546811B (zh) | 2016-08-21 |
CN102651236A (zh) | 2012-08-29 |
US8644082B2 (en) | 2014-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101281706B1 (ko) | 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법 | |
KR101198515B1 (ko) | 반도체 메모리 소자의 동작 방법 | |
US8971109B2 (en) | Semiconductor memory device and method of operating the same | |
KR101264019B1 (ko) | 반도체 장치의 동작 방법 | |
US8422305B2 (en) | Method of programming nonvolatile memory device | |
US10395739B2 (en) | Semiconductor memory device with plurality of write loops including write and verify operations | |
US9053793B2 (en) | Semiconductor memory device and method of operating the same | |
US8553465B2 (en) | Semiconductor memory device and method of programming the same | |
JP2002157890A (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法 | |
US20100124121A1 (en) | Method of erasing flash memory device | |
US20120307565A1 (en) | Method for operating non-volatile memory device | |
US20110292734A1 (en) | Method of programming nonvolatile memory device | |
JP2008091011A (ja) | フラッシュメモリ素子とそのプログラム方法 | |
JP6088602B2 (ja) | 不揮発性半導体記憶装置 | |
US20150270003A1 (en) | Non-volatile memory and method for programming the same | |
US8351267B2 (en) | Method of programming nonvolatile memory device | |
JP2004206829A (ja) | 不揮発性半導体記憶装置のデータ消去方法 | |
US20240161831A1 (en) | Memory device for performing foggy-fine program operation and method of operating the memory device | |
KR20120069115A (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
KR20120005831A (ko) | 메모리 장치 및 이의 동작 방법 | |
KR101124126B1 (ko) | 불휘발성 메모리 소자의 프로그램 방법 | |
KR20090052507A (ko) | 플래시 메모리 소자의 동작 방법 | |
KR102263163B1 (ko) | 복수의 메모리 셀들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법 | |
US8811083B2 (en) | Semiconductor memory device and method of operating the same | |
KR20240077007A (ko) | 프로그램 동작을 수행하는 반도체 장치 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160520 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180521 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 7 |