JP2008136182A - バイアス回路 - Google Patents
バイアス回路 Download PDFInfo
- Publication number
- JP2008136182A JP2008136182A JP2007269798A JP2007269798A JP2008136182A JP 2008136182 A JP2008136182 A JP 2008136182A JP 2007269798 A JP2007269798 A JP 2007269798A JP 2007269798 A JP2007269798 A JP 2007269798A JP 2008136182 A JP2008136182 A JP 2008136182A
- Authority
- JP
- Japan
- Prior art keywords
- reactance
- bias circuit
- frequency
- reactance means
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 18
- 238000013461 design Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 10
- 238000004088 simulation Methods 0.000 description 10
- 230000001939 inductive effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Waveguide Connection Structure (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】交流回路に一端が接続された第1リアクタンス手段2と、この他端に接続された第2リアクタンス手段3と、両者の接続部210に接続されたスイッチ7と、この他端に接続された第3リアクタンス手段8と、第2リアクタンス手段3に接続された容量性手段4と、第2リアクタンス手段3と容量性手段4との接続部220に接続された、直流電圧を供給可能な直流回路5とを少なくとも備えており、接続部220が交流的に接地状態とされたバイアス回路100である。接続部210は、第1の周波数とは異なる第2の周波数において、接続部210から容量性手段4の方を見たときのインピーダンスが十分に大とされる位置であり、バイアス点800からバイアス回路の方を見たときのインピーダンスは、いずれの周波数においても十分に大とされる。
【選択図】図1
Description
図1は、本発明であるバイアス回路の第1実施形態を示す図である。第1実施形態は、バイアス回路を増幅器の入力端子側に使用した例である。
(参考文献1)福田敦史、岡崎浩司、楢橋祥一、“第3世代を超えるブロードバンド化が可能な電力増幅器の開発――MEMSスイッチを用いた移動端末用マルチバンド高効率電力増幅器――”、NTT DoCoMo テクニカル・ジャーナル、Vol.14, No.3,pp.25-31. Oct.2006.
(参考文献2)Atsushi Fukuda, Hiroshi Okazaki, Tetsuo Hirota and Yasushi Yamao, “Novel 900MHz/1.9GHz Dual-Mode Power Amplifier Employing MEMS Switches for Optimum Matching,” IEEE Microwave and Wireless Components Letters, Vol.14, No.3 March 2004.
図4は、本発明の第2実施形態のバイアス回路200を示す図である。第2実施形態は、第1実施形態における第3リアクタンス手段8の他端、つまりスイッチ7が接続されていない端部を第2容量性手段9を介して接地した場合の実施形態である。
第3実施形態は、第1の周波数f1の奇数倍の各交流周波数に例示されるように、複数の交流周波数で第1接続部210がオープンになる場合に、各交流周波数に応じて、バイアス点800からバイアス回路の方を見たときのインピーダンスが十分に大となるように、第3リアクタンス手段8のリアクタンスを変更する構成である。また、第3実施形態のバイアス回路の構成は、『十分に大きいインピーダンス』の設計値などにより影響を及ぼされる第3リアクタンス手段8のリアクタンスの調整を可能とする。
図11は、本発明の第4実施形態を示す図である。第4実施形態は、第2実施形態で説明した2バンド対応での考え方をn+1バンド対応へ拡張した、第2実施形態の拡張的形態である。第4実施形態では、リアクタンス手段を複数備える。図11に示すバイアス回路400は、第1リアクタンス手段2およびn個の第2リアクタンス手段31,…,3nが縦列に接続された回路部を有する。具体的には、第1リアクタンス手段2の一端はバイアス点800に接続され、その他端が第2リアクタンス手段3nの一端に接続される。第2リアクタンス手段3nの他端、つまり第1リアクタンス手段2が接続されない端部は、第2リアクタンス手段3n−1の一端に接続される。第2リアクタンス手段3n−1の他端、つまり第2リアクタンス手段3nが接続されない端部は、第2リアクタンス手段3n−2の一端に接続される。このような接続が縦列接続となるように繰り返され、第2リアクタンス手段32の他端、つまり第2リアクタンス手段33が接続されない端部は、第2リアクタンス手段31の一端に接続されることになる。第2リアクタンス手段31の他端は容量性手段4に接続される。
図12は、本発明の第5実施形態を示す図である。第5実施形態では、リアクタンス手段を複数備える。図12に示すバイアス回路500は、第4実施形態と同様に、第1リアクタンス手段2およびn個の第2リアクタンス手段31,…,3nが縦列に接続される回路部を有する。また、第4リアクタンス手段21およびn個の第5リアクタンス手段311,…,31nが縦列に接続される。具体的には、第4リアクタンス手段21の一端は開放とされ、その他端が第5リアクタンス手段31nの一端に接続される。第5リアクタンス手段31nの他端、つまり第4リアクタンス手段21が接続されない端部は、第5リアクタンス手段31n−1の一端に接続される。第5リアクタンス手段31n−1の他端、つまり第5リアクタンス手段31nが接続されない端部は、第5リアクタンス手段31n−2の一端に接続される。このような接続が縦列接続となるように繰り返され、第5リアクタンス手段312の他端、つまり第5リアクタンス手段313が接続されない端部は、第5リアクタンス手段311の一端に接続されることになる。第5リアクタンス手段311の他端は開放とされる。これは、例えば、第4リアクタンス手段21と第5リアクタンス手段311がそれぞれ線路を含んで構成され、第4リアクタンス手段21の一端および第5リアクタンス手段311の各一端が、線路の開放端部であるとされた構成である。
図13は、本発明の第6実施形態を示す図である。第6実施形態では、第1実施形態のバイアス回路100に、第6リアクタンス手段131、第6リアクタンス手段132、スイッチ14が付加されている。なお、第6リアクタンス手段131および第6リアクタンス手段132は、それぞれ同種の手段として構成されるべき趣旨ではなく、例えば一方を伝送線路として構成し他方を集中定数素子として構成することもできる。第6リアクタンス手段131は、容量性手段4、直流回路5、第2リアクタンス手段3との第2接続部220で接続されている。
上記各実施形態に基づき、本発明のバイアス回路を総括する。
図14に、上記参考文献1および2に示されている損失の小さいマルチバンド整合回路の例を示す。ここでは、上記第1実施形態のバイアス回路との併用の場合を例示する都合、2バンド対応のマルチバンド整合回路900を例示する。マルチバンド整合回路900は、主整合ブロック910と、主整合ブロック910に一端が接続された遅延回路920と、副整合ブロック930と、遅延回路920の他端と副整合ブロック930の一端の間に接続されたスイッチ940から構成される。図14に示すマルチバンド整合回路では、主整合ブロック910の一端、つまり遅延回路920が接続されない端部に、インピーダンスZ(f)が周波数特性を持つ負荷(図14では、FET180である。)が接続している。また、遅延回路920の一端、つまり主整合ブロック910が接続されない端部に、負荷(図14では、交流信号源1である。)が接続している。このマルチバンド整合回路900は、信号帯域でのポート952から負荷(FET180)の方を見たときのインピーダンスZ(f)を、負荷(交流信号源1)のインピーダンスZ0に整合させる整合回路である。
3 第2リアクタンス手段
4 容量性手段
5 直流回路
6 直流電源
7 スイッチ
8 第3リアクタンス手段
Claims (16)
- 交流回路に接続されるバイアス回路であって、
上記交流回路に、一端が接続された第1リアクタンス手段と、
一端が接地された容量性手段と、
直流電圧を供給可能な直流回路部と、
一つまたは複数の第2リアクタンス手段と、
リアクタンスを提供可能なリアクタンス提供手段と
を含み、
各上記第2リアクタンス手段は、上記第1リアクタンス手段の他端と上記容量性手段の他端との間に、縦列に接続され、
上記容量性手段とこれに接続している上記第2リアクタンス手段との接続部(以下、接続部Rという)に、上記直流回路部が接続され、
上記接続部Rは、交流的に接地状態であり、
上記交流回路を経路とする交流信号の周波数(以下、交流周波数という)に応じて、上記第1リアクタンス手段の他端と上記容量性手段の他端との間において上記容量性手段の方を見たときのインピーダンスが十分に大になる位置(以下、オープン位置という)に、上記交流回路と上記第1リアクタンス手段との接続部(以下、バイアス点という)から上記バイアス回路の方を見たときのインピーダンスが十分に大になるように、上記リアクタンス提供手段がリアクタンスを提供可能である
バイアス回路。 - 請求項1に記載のバイアス回路において、
一つまたは複数のスイッチ
を含み、
上記バイアス点と上記容量性手段の他端との間に位置するリアクタンス手段のうち、隣り合う各二つのリアクタンス手段の間には、一個の上記スイッチの一端が接続され、
各上記スイッチの他端は、上記リアクタンス提供手段に接続可能であり、
上記交流周波数に応じて各上記スイッチはオフ状態またはオン状態が選択され、
上記バイアス点と上記容量性手段の他端との間で、オン状態とされる上記スイッチのうち上記バイアス点に最も近いスイッチが接続される接続部(以下、接続部Sという)は、オン状態とされるときの交流周波数において上記オープン位置であるバイアス回路。 - 請求項2に記載のバイアス回路において、
上記第2リアクタンス手段は一つであり、
上記スイッチは一つであり、
上記交流周波数が第1の周波数f1では上記スイッチはオフ状態とされ、
交流周波数が第1の周波数f1とは異なる周波数では上記スイッチはオン状態とされるバイアス回路。 - 請求項1から請求項3のいずれかに記載のバイアス回路において、
上記リアクタンス提供手段は、qを2以上の整数として、リアクタンス値をq種類に変更可能であるバイアス回路。 - 請求項1から請求項3のいずれかに記載のバイアス回路において、
上記リアクタンス提供手段は、
qを2以上の整数として、q個のリアクタンス素子を含み、
上記スイッチの他端は、q個の上記リアクタンス素子のうち1つのリアクタンス素子の一端との接続が可能であるバイアス回路。 - 請求項1から請求項3のいずれかに記載のバイアス回路において、
上記リアクタンス提供手段は、
qを2以上の整数として、q個のリアクタンス素子と、q−1個のスイッチ(以下、選択スイッチという)とを含み、
上記オープン位置に接続された上記スイッチの他端は、1番目の上記リアクタンス素子の一端に接続され、
x=1,2,3,・・・,q−1として、x番目の上記選択スイッチの一端は、x番目の上記リアクタンス素子の他端に接続され、x番目の上記選択スイッチの他端は、x+1番目の上記リアクタンス素子の一端に接続されるバイアス回路。 - 請求項1から請求項4のいずれかに記載のバイアス回路において、
上記リアクタンス提供手段の他端に、一端が接地された第2容量性手段の他端が接続されているバイアス回路。 - 請求項5に記載のバイアス回路において、
少なくとも一つの上記リアクタンス素子の他端は、一端が接地された第2容量性手段の他端と接続可能であるバイアス回路。 - 請求項6に記載のバイアス回路において、
q番目の上記リアクタンス素子の他端は、一端が接地された第2容量性手段の他端と接続可能であるバイアス回路。 - 請求項6に記載のバイアス回路において、
少なくとも一つの上記選択スイッチは、その他端を、一端が接地された第2容量性手段の他端に接続可能であるバイアス回路。 - 請求項2に記載のバイアス回路において、
nを2以上の整数として、
上記第2リアクタンス手段はn個であり、
上記スイッチはn個であり、
上記リアクタンス提供手段は、n個の第3リアクタンス手段を含み、
各上記スイッチの他端はそれぞれ、上記第3リアクタンス手段のうち一つの一端に接続され、
上記交流周波数が第1の周波数f1では上記スイッチは全てオフ状態とされ、
mを1以上n以下の各整数とし、上記交流周波数はそれぞれ異なるものとして、
第m+1の周波数fm+1では、上記スイッチのうち少なくとも1つがオン状態とされるバイアス回路。 - 請求項11に記載のバイアス回路において、
各上記第3リアクタンス手段のうち少なくとも一つは、その他端に、一端が接地された第2容量性手段の他端が接続されているバイアス回路。 - 請求項11に記載のバイアス回路において、
各上記第3リアクタンス手段のうち少なくとも一つは線路を含んで構成され、前記線路を含んで構成される第3リアクタンス手段のうち少なくとも一つは、その他端が前記線路の開放端部であるバイアス回路。 - 請求項2に記載のバイアス回路において、
nを2以上の整数として、
上記第2リアクタンス手段はn個であり、
上記スイッチはn個であり、
上記リアクタンス提供手段は、1つの第4リアクタンス手段と、n個の第5リアクタンス手段とを含み、
n個の上記第5リアクタンス手段は縦列に接続され、このうち両端に位置する上記第5リアクタンス手段をそれぞれ第5リアクタンス手段γおよび第5リアクタンス手段θとするとして、
上記第5リアクタンス手段γを除く上記第5リアクタンス手段のいずれとも接続しない、上記第5リアクタンス手段γの端部は、一端が開放とされた上記第4リアクタンス手段の他端に接続され、
上記第1リアクタンス手段とこれに接続している上記第2リアクタンス手段との接続部に接続された上記スイッチの他端は、上記第5リアクタンス手段γと上記第4リアクタンス手段との接続部に接続され、
隣り合う二つの上記第2リアクタンス手段の接続部それぞれに接続された上記スイッチの他端はそれぞれ、縦列に接続された上記第5リアクタンス手段同士の各接続部が接続され、
上記の各第2リアクタンス手段と上記の各第5リアクタンス手段とが一対一に対応し、
上記第4リアクタンス手段は、上記第1リアクタンス手段と同じリアクタンス値を有し、
n個の上記第5リアクタンス手段はそれぞれ、対応する上記第2リアクタンス手段と同じリアクタンス値を有し、
kを1以上の各整数として、
上記交流周波数が第1の周波数f1の2k−1倍では、上記スイッチは全てオフ状態とされ、
上記交流周波数が第1の周波数f1の2k倍では、上記スイッチのうち1つのみがオン状態とされるバイアス回路。 - 請求項14に記載のバイアス回路において、
上記第5リアクタンス手段θを除く上記第5リアクタンス手段のいずれとも接続しない、上記第5リアクタンス手段θの端部は、一端が接地された第2容量性手段の他端が接続されているバイアス回路。 - 請求項14に記載のバイアス回路において、
上記第5リアクタンス手段θは線路を含んで構成され、
上記第5リアクタンス手段θを除く上記第5リアクタンス手段のいずれとも接続しない、上記第5リアクタンス手段θの端部は、前記線路の開放端部であるバイアス回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007269798A JP5143523B2 (ja) | 2006-10-25 | 2007-10-17 | バイアス回路 |
CN2007101814331A CN101170298B (zh) | 2006-10-25 | 2007-10-25 | 偏置电路 |
US11/924,027 US7532075B2 (en) | 2006-10-25 | 2007-10-25 | Bias circuit |
KR1020070107567A KR100890264B1 (ko) | 2006-10-25 | 2007-10-25 | 바이어스 회로 |
EP07020867.3A EP1916735B1 (en) | 2006-10-25 | 2007-10-25 | Bias circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006290385 | 2006-10-25 | ||
JP2006290385 | 2006-10-25 | ||
JP2007269798A JP5143523B2 (ja) | 2006-10-25 | 2007-10-17 | バイアス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008136182A true JP2008136182A (ja) | 2008-06-12 |
JP5143523B2 JP5143523B2 (ja) | 2013-02-13 |
Family
ID=38974066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007269798A Expired - Fee Related JP5143523B2 (ja) | 2006-10-25 | 2007-10-17 | バイアス回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7532075B2 (ja) |
EP (1) | EP1916735B1 (ja) |
JP (1) | JP5143523B2 (ja) |
KR (1) | KR100890264B1 (ja) |
CN (1) | CN101170298B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082809A (ja) * | 2009-10-07 | 2011-04-21 | Ntt Docomo Inc | バイアス回路 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5143523B2 (ja) | 2006-10-25 | 2013-02-13 | 株式会社エヌ・ティ・ティ・ドコモ | バイアス回路 |
JP5079387B2 (ja) * | 2007-05-10 | 2012-11-21 | 株式会社エヌ・ティ・ティ・ドコモ | 整合回路 |
JP5656653B2 (ja) * | 2011-01-07 | 2015-01-21 | 株式会社Nttドコモ | 可変整合回路 |
US8975981B2 (en) | 2011-09-13 | 2015-03-10 | Qualcomm Incorporated | Impedance matching circuits with multiple configurations |
US9306603B2 (en) | 2014-01-24 | 2016-04-05 | Qualcomm Incorporated | Tunable radio frequency (RF) front-end architecture using filter having adjustable inductance and capacitance |
CN104320100B (zh) * | 2014-10-16 | 2017-10-03 | 北京邮电大学 | 一种基于Smith圆图的多频匹配*** |
CN106797222B (zh) * | 2015-09-02 | 2018-10-23 | 天工方案公司 | 轮廓调谐电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244906A (ja) * | 1987-03-31 | 1988-10-12 | Nec Corp | バイアス回路 |
JPH0964601A (ja) * | 1995-08-22 | 1997-03-07 | Fujitsu Ltd | 高周波回路 |
JPH09238001A (ja) * | 1996-03-01 | 1997-09-09 | Mitsubishi Electric Corp | 高周波増幅器 |
JPH11150431A (ja) * | 1997-11-17 | 1999-06-02 | Nec Corp | マイクロ波増幅器用バイアス回路 |
JP2006254378A (ja) * | 2005-03-14 | 2006-09-21 | Ntt Docomo Inc | バイアス回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10256849A (ja) * | 1997-03-13 | 1998-09-25 | Mitsubishi Electric Corp | マイクロ波・ミリ波回路 |
JP3462760B2 (ja) * | 1997-09-04 | 2003-11-05 | 三洋電機株式会社 | 分布定数回路、高周波回路、バイアス印加回路およびインピーダンス調整方法 |
US6011446A (en) * | 1998-05-21 | 2000-01-04 | Delphi Components, Inc. | RF/microwave oscillator having frequency-adjustable DC bias circuit |
US6124767A (en) * | 1998-05-21 | 2000-09-26 | Delphi Components, Inc. | RF/Microwave oscillator |
JP3175763B2 (ja) | 1998-10-06 | 2001-06-11 | 日本電気株式会社 | マイクロ波発振器 |
JP3563321B2 (ja) | 2000-03-22 | 2004-09-08 | 日本電信電話株式会社 | マルチバンド高周波増幅回路 |
JP2002204133A (ja) * | 2000-12-28 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 高周波増幅器 |
GB2376384B (en) | 2001-06-08 | 2005-03-16 | Sony Uk Ltd | Antenna switch |
JP4464919B2 (ja) * | 2003-03-14 | 2010-05-19 | 株式会社エヌ・ティ・ティ・ドコモ | 整合回路 |
US20050052579A1 (en) * | 2003-08-18 | 2005-03-10 | Alps Electric Co., Ltd. | Television tuner having circuit for attenuating FM broadcasting band |
JP4373954B2 (ja) * | 2005-04-11 | 2009-11-25 | 株式会社エヌ・ティ・ティ・ドコモ | 90度ハイブリッド回路 |
JP5143523B2 (ja) | 2006-10-25 | 2013-02-13 | 株式会社エヌ・ティ・ティ・ドコモ | バイアス回路 |
-
2007
- 2007-10-17 JP JP2007269798A patent/JP5143523B2/ja not_active Expired - Fee Related
- 2007-10-25 EP EP07020867.3A patent/EP1916735B1/en not_active Expired - Fee Related
- 2007-10-25 KR KR1020070107567A patent/KR100890264B1/ko active IP Right Grant
- 2007-10-25 US US11/924,027 patent/US7532075B2/en not_active Expired - Fee Related
- 2007-10-25 CN CN2007101814331A patent/CN101170298B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244906A (ja) * | 1987-03-31 | 1988-10-12 | Nec Corp | バイアス回路 |
JPH0964601A (ja) * | 1995-08-22 | 1997-03-07 | Fujitsu Ltd | 高周波回路 |
JPH09238001A (ja) * | 1996-03-01 | 1997-09-09 | Mitsubishi Electric Corp | 高周波増幅器 |
JPH11150431A (ja) * | 1997-11-17 | 1999-06-02 | Nec Corp | マイクロ波増幅器用バイアス回路 |
JP2006254378A (ja) * | 2005-03-14 | 2006-09-21 | Ntt Docomo Inc | バイアス回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082809A (ja) * | 2009-10-07 | 2011-04-21 | Ntt Docomo Inc | バイアス回路 |
US8570117B2 (en) | 2009-10-07 | 2013-10-29 | Ntt Docomo, Inc. | Bias circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5143523B2 (ja) | 2013-02-13 |
US20080100383A1 (en) | 2008-05-01 |
EP1916735B1 (en) | 2013-12-11 |
CN101170298A (zh) | 2008-04-30 |
EP1916735A1 (en) | 2008-04-30 |
KR100890264B1 (ko) | 2009-03-24 |
CN101170298B (zh) | 2011-05-11 |
US7532075B2 (en) | 2009-05-12 |
KR20080037559A (ko) | 2008-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5143523B2 (ja) | バイアス回路 | |
JP5079387B2 (ja) | 整合回路 | |
US7710217B2 (en) | Matching circuit and dual-band power amplifier | |
KR101237580B1 (ko) | 전력 증폭기 | |
US7385450B2 (en) | Bias circuit | |
US7847655B2 (en) | Switching circuit | |
JP5102825B2 (ja) | マルチバンド整合回路及びマルチバンド電力増幅器 | |
WO2004082138A1 (ja) | 整合回路 | |
KR100795891B1 (ko) | 안정화 회로, 멀티 밴드 증폭 회로 | |
TW201145811A (en) | Variable class characteristic amplifier | |
JP2008288769A (ja) | 高周波回路、半導体装置、および高周波電力増幅装置 | |
JP2012165435A (ja) | 2段のマイクロ波のe級電力増幅器 | |
JP2010087934A (ja) | 整合回路、高周波電力増幅器および携帯電話機 | |
JP5974921B2 (ja) | 増幅器及び無線通信装置 | |
JP5862653B2 (ja) | スイッチング回路および高周波モジュール | |
JP2011155357A (ja) | マルチバンド電力増幅器 | |
JP5161856B2 (ja) | バイアス回路 | |
KR101503973B1 (ko) | 증폭장치 | |
JP2020198570A (ja) | 可変利得回路、高周波スイッチ、およびトランジスタ回路 | |
Mariappan et al. | A 1.1-to-2.7 GHz CMOS Power Amplifier with Digitally-Reconfigurable-Impedance Matching-Network (DRIMN) for Wideband Performance optimization | |
JP4994275B2 (ja) | 高周波多分岐スイッチ | |
JP2002164703A (ja) | 広帯域耐電力スイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5143523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |