JP2010276783A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2010276783A JP2010276783A JP2009127869A JP2009127869A JP2010276783A JP 2010276783 A JP2010276783 A JP 2010276783A JP 2009127869 A JP2009127869 A JP 2009127869A JP 2009127869 A JP2009127869 A JP 2009127869A JP 2010276783 A JP2010276783 A JP 2010276783A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- line
- scanning
- video signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】良好な表示を実現し、かつ消費電力を低減することが可能なアクティブマトリクス型表示装置を提供する。
【解決手段】アクティブマトリクス型表示装置は、マトリクス状に配置された複数の画素部PXと、互いに異なる電位を有する複数の高電位電源線PVDDと、を備え、各画素部は、一方の電極が低電位電源線に接続された表示素子16と表示素子を駆動する複数の画素回路18とをそれぞれ有している。各画素部の複数の画素回路は、駆動トランジスタDRTと、第2端子が複数の高電位電源線の1つに接続される出力スイッチBCTと、画素スイッチSSTと、保持容量Cと、をそれぞれ有している。各画素部は、複数の画素回路の各々に関して、駆動トランジスタに階調映像電圧信号を書込む書込み期間と、段階的に変化する制御信号に応じて複数に分割され、それぞれ書込まれた階調映像電圧信号に応じて表示素子を選択的に発光させる複数の発光期間と、を有している。
【選択図】図2
【解決手段】アクティブマトリクス型表示装置は、マトリクス状に配置された複数の画素部PXと、互いに異なる電位を有する複数の高電位電源線PVDDと、を備え、各画素部は、一方の電極が低電位電源線に接続された表示素子16と表示素子を駆動する複数の画素回路18とをそれぞれ有している。各画素部の複数の画素回路は、駆動トランジスタDRTと、第2端子が複数の高電位電源線の1つに接続される出力スイッチBCTと、画素スイッチSSTと、保持容量Cと、をそれぞれ有している。各画素部は、複数の画素回路の各々に関して、駆動トランジスタに階調映像電圧信号を書込む書込み期間と、段階的に変化する制御信号に応じて複数に分割され、それぞれ書込まれた階調映像電圧信号に応じて表示素子を選択的に発光させる複数の発光期間と、を有している。
【選択図】図2
Description
本発明は、アクティブマトリクス型表示装置に関し、特にデジタル電圧信号にて信号書き込みを行なうアクティブマトリクス型表示装置に関する。
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス(EL)表示装置が注目され、盛んに研究開発が行われている。この有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
一般に、有機EL表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の映像信号線、各走査線を駆動する走査線駆動回路、各映像信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機EL素子、およびこの有機EL素子に駆動電流を供給する画素回路により構成され、有機EL素子の発光輝度を制御することにより表示動作を行う。各画素回路は、有機EL素子と電源線との間に直列に接続され、有機EL素子に流す電流量を映像信号に基づいて制御する駆動トランジスタ等を備えている。
画素回路への画像情報の供給には、電流信号により行なう方式(例えば、特許文献1)と、電圧信号により行なう方式(例えば、特許文献2)とが知られている。
上記のような電流信号方式および電圧信号方式のいずれの有機EL表示装置においても、薄膜トランジスタ(以下、TFTと称する)により形成された駆動トランジスタの特性のばらつき、特に、移動度のばらつき、に応じて表示ムラが視認される問題がある。また、駆動トランジスタは飽和領域で動作するため、発光動作に必要なTFT印加電圧が大きくなり、駆動トランジスタの消費電力が増大する問題がある。
本発明は、上記課題に鑑みなされたもので、その目的は、良好な表示を実現し、かつ消費電力を低減することが可能なアクティブマトリクス型表示装置を提供することにある。
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、平行に並んで設けられた複数の映像信号線と、それぞれ前記映像信号線と交差する方向に延びる複数の第1走査線、第2走査線、および第3走査線と、互いに異なる電位に設定される複数の高電位電源線と、低電位電源線と、前記第1走査線および第3走査線にオン、オフ電位の制御信号を出力するとともに、前記第2走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、一方の電極が前記低電位電源線に接続された表示素子と前記表示素子を駆動する複数の画素回路とをそれぞれ有し、マトリクス状に配設された複数の画素部であって、各画素部の複数の画素回路は、前記複数の高電位電源線に関して、第2端子が前記表示素子の他方の電極に接続される駆動トランジスタと、第2端子が前記駆動トランジスタの第1端子に接続され、第2端子が前記複数の高電位電源線の1つに接続され、ゲートが前記第3走査線に接続される出力スイッチと、第2端子が前記映像信号線に接続され、第1端子が前記駆動トランジスタのゲートに接続され、ゲートが前記第1走査線に接続される画素スイッチと、一方の電極が前記駆動トランジスタのゲートに接続され、他方の電極が前記第2走査線に接続された保持容量と、をそれぞれ有し、各画素部は、複数の画素回路の各々に関して、前記映像信号線から前記各画素スイッチを介して前記駆動トランジスタに階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記表示素子を選択的に発光させる複数の発光期間と、を有している複数の画素部と、を備えている。
この発明の他の態様に係るアクティブマトリクス型表示装置は、平行に並んで設けられた複数の映像信号線と、それぞれ前記映像信号線と交差する方向に延びる複数の第1走査線、第2走査線、および第3走査線と、高電位電源線および低電位電源線と、前記第1走査線および第3走査線にオン、オフ電位の制御信号を出力するとともに、前記第2走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、前記映像信号線に複数階調の映像電圧信号を出力するとともに、前記高電位電源線に複数のサブフレーム毎に異なる電位を供給する信号線駆動回路と、一方の電極が前記低電位電源線に接続された表示素子と前記表示素子を駆動する画素回路とをそれぞれ有し、マトリクス状に配設された複数の画素部であって、前記画素回路は、第1端子が第2電圧電源に接続され第2端子が前記表示素子の他方の電極に接続される駆動トランジスタと、前記駆動トランジスタの制御端子と前記第2走査線との間に接続された保持容量と、第1端子が前記駆動トランジスタの制御端子に接続され、第2端子が前記映像信号線に接続され、制御端子が前記第1走査線に接続された画素スイッチと、制御端子が前記第3走査線に接続されているとともに前記第2電圧電源と前記表示素子との間に接続され、前記表示素子の発光、非発光を制御する出力スイッチと、を有し、各画素部は、発光にいたる動作が複数に分割されたサブフレーム期間を有し、各サブフレーム期間は、前記映像信号線から前記画素スイッチを介して前記駆動トランジスタに階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記表示素子を選択的に発光させる複数の発光期間と、を有している複数の画素部と、を備えている。
この発明の態様によれば、良好な表示を実現し、かつ消費電力を低減することが可能なアクティブマトリクス型表示装置を得ることができる。
以下図面を参照しながら、この発明の実施形態として、有機EL表示装置を例にとり詳細に説明する。
(第1の実施形態)
図1は、第1の実施形態に係る有機EL表示装置の有機ELパネル10を示し、図2は、有機EL表示装置における表示画素の等価回路を示している。
図1に示すように、有機EL表示装置は、例えば、2型以上のアクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネルを制御するコントローラ13を備えている。
(第1の実施形態)
図1は、第1の実施形態に係る有機EL表示装置の有機ELパネル10を示し、図2は、有機EL表示装置における表示画素の等価回路を示している。
図1に示すように、有機EL表示装置は、例えば、2型以上のアクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネルを制御するコントローラ13を備えている。
図1に示すように、有機ELパネル10は、ガラス板等の光透過性を有する絶縁基板8、この絶縁基板上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線SG(1〜m)、第2走査線Cs(1〜m)、行毎に5本ずつ設けられた第3走査線BG(1〜m)、表示画素PXの列毎に接続されたn本の映像信号線X(1〜n)を備えている。なお、後述するように、各表示画素PXは1つ表示素子を有し、各第3走査線BG(1〜m)は、各表示画素PXについて複数本の走査線を含み、各映像信号線X(1〜n)は、各表示画素PXについて複数本の映像信号線を含んでいる。
有機ELパネル10は、第1、第2、および第3走査線SG(1〜m)、Cs(1〜m)、BG(1〜m)を表示画素PXの行毎に順次駆動する走査線駆動回路14a、14b、複数の映像信号線X(1〜n)を駆動する信号線駆動回路15を備えている。走査線駆動回路14a、14bおよび信号線駆動回路15は、表示領域11の外側で絶縁基板8上に一体的に形成され、コントローラ13とともに制御部を構成している。
図2に示すように、画素部として機能する各表示画素PXは、対向電極間に光活性層を備えた1つの表示素子と、この表示素子に駆動電流をそれぞれ供給する5つの画素回路18a、18b、18c、18d、18eと、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機EL素子16を用いている。各表示画素PXは、行方向に並んで位置する5つのサブ領域1、2、3、4、5で構成され、各サブ領域に1つの画素回路が設けられている。
画素回路18a、18b、18c、18d、18eは、電圧信号からなる映像信号に応じて有機EL素子16の発光を制御する電圧信号方式の画素回路であり、画素スイッチSST(1〜5)、駆動トランジスタDRT(1〜5)、キャパシタとしての保持容量C(1〜5)、および有機EL素子16のオンオフを制御する出力スイッチBCT(1〜5)を備えている。
5つの画素回路18a、18b、18c、18d、18eはそれぞれ同一の構成を有していることから、サブ領域1の画素回路18aを代表して説明する。画素スイッチSST1、駆動トランジスタDRT1、および出力スイッチBCT1は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
画素スイッチSST1、駆動トランジスタDRT1、およびBCT1の各々は、第1端子、第2端子、および制御端子を有し、本実施形態では、これら第1端子、第2端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
画素回路18aにおいて、出力スイッチBCT1、駆動トランジスタDRT1、および有機EL素子16は、高電位の電圧電源線PVDD1と低電位の基準電圧電源線PVSSとの間でこの順番で直列に接続されている。駆動トランジスタDRT1は、映像信号に応じた電流量の駆動電流を有機EL素子16に出力する。出力スイッチBCT1は、そのソースが電圧電源線PVDD1に接続されている。駆動トランジスタDRT1は、そのソースが出力スイッチBCT1のドレインに接続され、ドレインが有機EL素子16の一方の電極、例えば、陽極に接続される。有機EL素子16の陰極は、基準電圧電源線PVSSに接続されている。
電圧電源線PVDD1および基準電圧電源線PVSSは、例えば、+5Vおよび−3Vの電位にそれぞれ設定される。電圧電源線PVDD1および基準電圧電源線PVSSは、信号線駆動回路15に接続され、信号線駆動回路から電源電圧を供給される。
保持容量C1は、駆動トランジスタDRT1のゲートと第2走査線Cs1との間に接続されている。保持容量C1は、駆動トランジスタDRT1のゲート電位を保持すると同時に、複数に分割された発光期間毎に変化する第2走査線Cs1の電位変化に応じて駆動トランジスタDRT1のゲート電位を変化させ、駆動トランジスタDRT1のオン、オフを制御する役割を担っている。
画素スイッチSST1は、対応する映像信号線X1aと駆動トランジスタDRT1のゲートとの間に接続され、そのゲートは対応する第1走査線SG(1〜m)に接続されている。画素スイッチSST1は、第1走査線SG(1〜m)から供給される制御信号Sa(1〜m)に応答して、画素回路18aと映像信号線X1aとの接続、非接続を制御し、対応する映像信号線X1aから階調に応じた映像電圧信号を駆動トランジスタDRT1のゲート電位に書込む。
出力スイッチBCT1は、そのゲートが第3走査線BG(1〜m)に接続されている。出力スイッチBCT1は、第3走査線BG(1〜m)から供給される制御信号Sc(1〜m)に応答してオンオフ制御され、駆動トランジスタDRT1と有機EL素子16との接続、非接続を制御する。
前述したように、各映像信号線X(1〜n)は、1つの表示画素PXに対して5本の映像信号線X1(a〜e)が設けられ、それぞれ各サブ領域1、2、3、4、5の画素回路18に接続されている。また、これらの映像信号線X(a〜e)は、信号線駆動回路15に設けられた電圧供給部V1〜5に接続されている。各表示画素PXの5つの画素回路は、共通の第1走査線SG(1〜m)および共通の第2走査線SG(1〜m)によって駆動される。
第3走査線BG(1〜m)は、各表示画素PXについて5本の走査線BG1(a〜e)を有し、画素回路18a〜18eの出力スイッチBCT1〜5のゲートに接続されている。更に、各表示画素PXについて、5本の電圧電源線PVDD1〜5が設けられ、画素回路18a〜18eの出力スイッチBCT1〜5のソースにそれぞれ接続されている。電圧電源線PVDD1〜5は、互いに電位が異なり、例えば、+5、+5.2、+5.4、+5.6、+5.8Vの電位にそれぞれ設定される。
一方、図1に示すコントローラ13は、有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14a、14bおよび信号線駆動回路15を制御する。コントローラ13は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ13は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路および信号線駆動回路に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路に供給する。
信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号配線電圧とし、複数の映像信号線X(1〜n)に並列的に供給する。信号線駆動回路15において、電圧源として機能する電圧供給部V1〜V5は、映像信号に応じた複数階調の階調電圧信号Vsig を映像信号線X(1〜n)に出力する。
走査線駆動回路14a、14bは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して第1、第2、第3走査線SG(1〜m)、Cs(1〜m)、BG(1〜m)に制御信号Sa(1〜m)、Sb(1〜m)、Sc(1〜m)(a〜e)を供給する。
次に、以上のように構成された有機EL表示装置の動作について説明する。有機EL表示装置の駆動では、表示画素Pxを行毎に順次選択し、表示画素Pxの選択期間において、階調電圧信号書き込み動作を行い、非選択期間において発光動作を行う。図3は走査線駆動回路14a、14bの出力信号のタイミングチャートを示し、図4は制御信号Sb(1〜m)の電位と駆動トランジスタDRT(1〜4)のトランジスタ特性との関係を示し、図5は、表示画素PXの1つのサブ領域における画素回路の動作を示している。
次に、以上のように構成された有機EL表示装置の動作について説明する。有機EL表示装置の駆動では、表示画素Pxを行毎に順次選択し、表示画素Pxの選択期間において、階調電圧信号書き込み動作を行い、非選択期間において発光動作を行う。図3は走査線駆動回路14a、14bの出力信号のタイミングチャートを示し、図4は制御信号Sb(1〜m)の電位と駆動トランジスタDRT(1〜4)のトランジスタ特性との関係を示し、図5は、表示画素PXの1つのサブ領域における画素回路の動作を示している。
走査線駆動回路14a、14bは、例えば、スタート信号(STV1、STV2)とクロック(CKV1、CKV2)とから各水平走査期間に対応した1水平走査期間の幅(Tw−Starta)のパルスを生成し、そのパルスを制御信号Sa(1〜m)、Sb(1〜m)、Sc(1〜m)(a〜e)として出力する。
10ビット階調を例にとり、表示画素PXの1つのサブ領域内の各画素回路の動作を説明する。1垂直周期(V)における表示画素PXの動作は、1)書き込み期間、2)第1発光期間、3)第2発光期間、4)第3発光期間に分けられる。
1)書き込み期間では、図3および図5(a)に示すように、表示画素PXの制御信号Sa(1〜m)が画素スイッチSSTをオン状態とするオン電位(ロウレベル)となり、画素スイッチSSTがオン(導通状態)に切換えられる。書き込み期間において、信号線駆動回路15の電圧供給部Vから映像信号線X(1〜n)に、階調映像電圧信号Vsig が出力され、画素スイッチSSTを介して保持容量Cに書き込まれる。これにより、駆動トランジスタDRTのゲート電位VgはVsig となる。
1)書き込み期間では、図3および図5(a)に示すように、表示画素PXの制御信号Sa(1〜m)が画素スイッチSSTをオン状態とするオン電位(ロウレベル)となり、画素スイッチSSTがオン(導通状態)に切換えられる。書き込み期間において、信号線駆動回路15の電圧供給部Vから映像信号線X(1〜n)に、階調映像電圧信号Vsig が出力され、画素スイッチSSTを介して保持容量Cに書き込まれる。これにより、駆動トランジスタDRTのゲート電位VgはVsig となる。
電圧信号Vsig としては、複数、例えば、4つの信号線電位(設定電位)V1、V2、V3、V4のいずれかが、階調に応じてデジタル的に書き込まれる。この時、信号線電位はV1<V2<V3<V4の関係を満たすように設定される。複数、例えば、n個に分割された発光期間を有する場合、信号線電位は(n+1)個の設定電位を用いる。また、信号線電位V1、V2、V3、V4は、その値が等差数列的に変化するように設定され、各電位間の差分(公差)ΔVsig は一定の値、例えば、5vに設定されている。
図4に示すように、V1は、駆動トランジスタDRTがその線形領域で動作し、オン状態となる値に設定され、V2、V3、V4は、駆動トランジスタDRTがオフとなる値にそれぞれ設定されている。
なお、駆動トランジスタDRTがNch型トランジスタで構成されている場合、電圧信号Vsig の値は、逆の関係、すなわち、V1>V2>V3>V4に設定される。
なお、駆動トランジスタDRTがNch型トランジスタで構成されている場合、電圧信号Vsig の値は、逆の関係、すなわち、V1>V2>V3>V4に設定される。
次に、図3および図5(b)に示すように、制御信号Sa(1〜m)がオフ電位(ハイレベル)となり、画素スイッチSSTがオフとなる。これにより、映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、制御信号Sc(1〜m)(a〜e)がオン電位(ローレベル)となり、出力スイッチBCT(1〜5)がオンに切換えられ、第1発光動作が開始される。
2)第1発光期間において、駆動トランジスタDRTは、保持容量Cに書込まれたゲート制御電圧Vg=Vsig により、対応した電流量の駆動電流Ieを出力する。この駆動電流Ieが有機EL素子16に供給される。これにより、有機EL素子16が駆動電流Ieに応じた輝度で発光し、発光動作を行う。
本実施形態では、第1発光期間において、出力スイッチBCTをオンオフ制御することにより、実際に有機EL素子16の発光を行う所定の発光期間が設定されるとともに、この発光期間に続いて、発光を行わない非発光期間が設定されている。ただし、ピーク処理が不要の場合は、出力スイッチBCTは常にオン状態に維持される(例えば、図6参照)。
第1発光期間において、書込まれた電圧信号Vsig がV1のときのみ駆動トランジスタDRTがオンし、有機EL素子16に電流が流れて発光する。また、書込まれた電圧信号がV2、V3、V4の場合は、駆動トランジスタDRTはオフ状態に維持され、有機EL素子の発光は行われない。
3)第2発光期間では、図3および図5(c)に示すように、第2走査線Csから供給される制御信号Sb1の電位がΔVsig だけマイナス側に変化する。それに伴い、駆動トランジスタDRTのゲート電位VgもΔVsig だけ変化する(Vg=Vsig −ΔVsig )。そのため、初期の書込み信号線電位Vsig がV1の場合、ゲート電位はVg=V1−ΔVsig となり、駆動トランジスタDRTは引き続きオン状態に維持される。初期の書込み信号線電位Vsig がV2の場合も、ゲート電位はVg=V2−ΔVsig =V1となり、駆動トランジスタDRTはオン状態となる。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子は発光状態に維持される。
初期の書込み信号線電位Vsig がV3、V4の場合、駆動トランジスタDRTのゲート電位は、ΔVsig だけ下がった後もV2、V3であり、駆動トランジスタDRTは、オフ状態に維持され、有機EL素子の発光は行われない。
第2発光期間においても、出力スイッチBCTをオンオフ制御することにより、実際に有機EL素子16の発光を行う所定の発光期間が設定されるとともに、この発光期間に続いて、発光を行わない非発光期間が設定されている。ただし、ピーク処理が不要の場合は、出力スイッチBCTは常にオン状態に維持される(例えば、図6参照)。
4)第3発光期間では、図3および図5(d)に示すように、第2走査線Csから供給される制御信号の電位が更にΔVsig だけマイナス側に変化する。それに伴い、駆動トランジスタDRTのゲート電位VgもΔVsig だけ変化する(Vg=Vsig −2ΔVsig )。そのため、初期の書込み信号線電位Vsig がV1あるいはV2の場合、駆動トランジスタDRTは引き続きオン状態に維持される。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子は発光状態に維持される。
初期の書込み信号線電位Vsig がV3の場合も、ゲート電位はVg=V3−2ΔVsig =V1となり、駆動トランジスタDRTはオン状態となる。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子が発光する。
初期の書込み信号線電位Vsig がV4の場合、駆動トランジスタDRTのゲート電位は、2ΔVsig だけ下がった後もV2であり、駆動トランジスタDRTは、オフ状態に維持され、有機EL素子の発光は行われない。
第3発光期間においても、出力スイッチBCTをオンオフ制御することにより、実際に有機EL素子16の発光を行う所定の発光期間が設定されるとともに、この発光期間に続いて、発光を行わない非発光期間が設定されている。ただし、ピーク処理が不要の場合は、出力スイッチBCTは常にオン状態に維持される(例えば、図6参照)。
第1、第2、第3発光期間において、発光期間の間に存在する非発光期間の長さは全て等しく設定されている。
第1、第2、第3発光期間において、発光期間の間に存在する非発光期間の長さは全て等しく設定されている。
有機EL素子16は、1垂直周期(V)の経過後、再び制御信号Saがオン電位となるまで発光状態を維持する。なお、本実施形態において、第1、第2、第3発光期間は互いに等しい期間に設定されている。上記のように、第2走査線CS(1〜m)から保持容量C1〜C4に供給される制御信号電位は、等差数列的に変化し、その公差は、信号線電位V1、V2、V3、V4間の公差と等しく設定されている。
各表示画素PXにおいて、5つのサブ領域1、2、3、4、5に設けられた画素回路18a〜18eの各々について上記と同様の動作を行う。これらの動作をまとめると、図7に示すように、映像信号線X(1〜m)を通して書込まれる信号線電位がV1の場合、第1、第2、第3の全発光期間中で駆動トランジスタDRTがオンし、有機EL素子に電流が流れて発光状態に維持される。書込み電圧信号の電位がV2の場合、第1発光期間で駆動トランジスタDRTがオフされ、有機EL素子16は発光せず、第2、第3発光期間で駆動トランジスタDRTがオンし、有機EL素子に電流が流れて発光状態に維持される。
書込み電圧信号の電位がV3の場合、第1、第2発光期間で駆動トランジスタDRTがオフされ、有機EL素子16は発光せず、第3発光期間で駆動トランジスタDRTがオンし、有機EL素子に電流が流れて発光状態に維持される。書込み電圧信号の電位がV4の場合、第1、第2、第3の全発光期間中で駆動トランジスタDRTがオフされ、有機EL素子16は発光しない。
これにより、書込まれる信号線電位がV1の場合の発光電流を3とすると、V2では2、V3では1、V4では0となり、1つのサブ領域内で2ビット分の階調表現を行うことができる。
例えば、10ビット階調表現の場合、1つの表示画素PX内の領域は5つのサブ領域1、2、3、4、5に分かれ、これらのサブ領域の画素回路18a〜18eに接続される電圧電源線PVDD1〜5の電位は、+5、+5.2、+5.4、+5.6、+5.8Vにそれぞれ設定される。この場合、サブ領域1の画素回路18aでは、階調0、1、2、3、サブ領域2の画素回路18bでは階調0、4、8、12、サブ領域3の画素回路18cでは階調0、16、32、48、サブ領域4の画素回路18dでは階調0、64、128、192、サブ領域5の画素回路18eでは階調0、256、512、768を表現することができる。そのため、これら5つのサブ領域1〜5を組み合わせることで、各表示画素PXについて、10ビットで、1024階調の表現を行うことが可能になる。
上記のように構成された有機EL表示装置およびその駆動方法によれば、画素回路の駆動トランジスタをその線形領域で駆動し、オン、オフスイッチとして動作させることにより、駆動トランジスタの特性のばらつき、特に、移動度、閾値のばらつきの影響を受けることがなく、表示ムラを低減することができる。同時に、発光動作時に必要な駆動トランジスタの印加電圧が小さく、駆動トランジスタの消費電力を大幅に低減することが可能となる。また、時分割駆動およびサブ領域の分割駆動を組み合わせて階調表現を行うため、デジタル信号駆動方式の表示装置で用いられているような、1フレーム全体の映像信号を記憶するためのフレームメモリを設ける必要がなく、製造コストの低減を図ることができ、同時に、高ビット化が可能となる。また、発光面積分割駆動のみの場合に比較して、表示画素のサブ領域の分割数を大幅に低減することができ、構成の簡略化を図ることができる。これにより、良好な表示を実現し、かつ消費電力を大幅に低減することが可能なアクティブマトリクス型表示装置を提供することができる。
また、第1の実施形態によれば、第1、第2、第3発光期間において、実際に発光する発光期間を制御することができ、通常表示時の発光輝度と、ピーク輝度表示時との発光輝度の間で輝度差を持たせ、コントラストの向上を図ることが可能となる。
なお、本実施形態において、画素スイッチSSTおよび出力スイッチBCTは、Pチャネル型およびNチャネル型のいずれの極性で形成されていてもよい。
なお、本実施形態において、画素スイッチSSTおよび出力スイッチBCTは、Pチャネル型およびNチャネル型のいずれの極性で形成されていてもよい。
(第2の実施形態)
上述した第1の実施形態において、各画素回路18a〜18eの出力スイッチBCT1〜5は、駆動トランジスタDRTと高電位の電圧電源線PVDDとの間に設けられているが、これに限らず、図8に示す第2の実施形態のように、駆動トランジスタDRTと有機EL表示素子との間に設けても良い。なお、本実施形態において、画素スイッチSSTおよび出力スイッチBCTは、Pチャネル型およびNチャネル型のいずれの極性で形成されていてもよい。
上述した第1の実施形態において、各画素回路18a〜18eの出力スイッチBCT1〜5は、駆動トランジスタDRTと高電位の電圧電源線PVDDとの間に設けられているが、これに限らず、図8に示す第2の実施形態のように、駆動トランジスタDRTと有機EL表示素子との間に設けても良い。なお、本実施形態において、画素スイッチSSTおよび出力スイッチBCTは、Pチャネル型およびNチャネル型のいずれの極性で形成されていてもよい。
(第3の実施形態)
次に、第3の実施形態に係る有機EL表示装置について説明する。
第1の実施形態において、各表示画素は、複数、例えば、5つの画素回路を有し、各表示画素に対して、電位の異なる5本の電圧電源線PVDD1〜5を設ける構成としたが、第3の実施形態によれば、各表示画素の画素回路は1つ、各表示画素に対する電圧電源線PVDDは1本とし、この電圧電源線に複数、例えば、5種類の互いに異なる電位を時間差をもって供給する構成としている。
次に、第3の実施形態に係る有機EL表示装置について説明する。
第1の実施形態において、各表示画素は、複数、例えば、5つの画素回路を有し、各表示画素に対して、電位の異なる5本の電圧電源線PVDD1〜5を設ける構成としたが、第3の実施形態によれば、各表示画素の画素回路は1つ、各表示画素に対する電圧電源線PVDDは1本とし、この電圧電源線に複数、例えば、5種類の互いに異なる電位を時間差をもって供給する構成としている。
詳細には、図9に示すように、有機EL表示装置は、例えば、2型以上のアクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネルを制御するコントローラ13を備えている。
有機ELパネル10は、ガラス板等の光透過性を有する絶縁基板8、この絶縁基板上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線SG(1〜m)および第2走査線Cs(1〜m)、表示画素PXの列毎に接続されたn本の映像信号線X(1〜n)を備えている。なお、後述するように、各表示画素PXは複数の表示素子を有し、各映像信号線X(1〜n)は、各表示画素PXにおける表示素子の数に対応した複数の映像信号線を含んでいる。
有機ELパネル10は、第1および第2走査線SG(1〜m)、Cs(1〜m)を表示画素PXの行毎に順次駆動する走査線駆動回路14a、14b、複数の映像信号線X(1〜n)を駆動する信号線駆動回路15を備えている。走査線駆動回路14a、14bおよび信号線駆動回路15は、表示領域11の外側で絶縁基板8上に一体的に形成され、コントローラ13とともに制御部を構成している。
図2に表示画素PXの等価回路を示す。画素部として機能する各表示画素PXは、対向電極間に光活性層を備えた1つの表示素子と、各表示素子に駆動電流を供給する画素回路18と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機EL素子16を用いている。
画素回路18は、電圧信号からなる映像信号に応じて有機EL素子の発光を制御する電圧信号方式の画素回路であり、画素スイッチSST、駆動トランジスタDRT、キャパシタとしての保持容量C、および有機EL素子16のオンオフを制御する出力スイッチBCTを備えている。
画素スイッチSST、駆動トランジスタDRT、および出力スイッチBCTは、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
画素スイッチSST、駆動トランジスタDRT、およびBCTの各々は、第1端子、第2端子、および制御端子を有し、本実施形態では、これら第1端子、第2端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
画素回路18において、出力スイッチBCT、駆動トランジスタDRT、および有機EL素子16は、高電位の電圧電源線PVDDと低電位の基準電圧電源線PVSSとの間でこの順番で直列に接続されている。駆動トランジスタDRTは、映像信号に応じた電流量の駆動電流を有機EL素子16に出力する。出力スイッチBCTは、そのソースが電圧電源線PVDDに接続されている。駆動トランジスタDRTは、そのソースが出力スイッチBCTのドレインに接続され、ドレインが有機EL素子16の一方の電極、例えば、陽極に接続される。有機EL素子16の陰極は、基準電圧電源線PVSSに接続されている。
電圧電源線PVDDおよび基準電圧電源線PVSSは、信号線駆動回路15に接続され、信号線駆動回路から電源電圧を供給される。基準電圧電源線PVSSは、例えば、−3Vの電位に設定される。電圧電源線PVDDは、後述するように、信号線駆動回路15により各フレーム毎に異なる電位、例えば、5種類の電位+5、+5.2、+5.4、+5.6、+5.8Vにそれぞれ設定される。
保持容量Cは、駆動トランジスタDRTのゲートと第2走査線Cs(1〜m)との間に接続されている。保持容量Cは、駆動トランジスタDRTのゲート電位を保持すると同時に、複数に分割された発光期間毎に変化する第2走査線Cs(1〜m)の電位変化に応じて駆動トランジスタDRTのゲート電位を変化させ、駆動トランジスタDRTのオン、オフを制御する役割を担っている。
画素スイッチSSTは、対応する映像信号線X(1〜n)と駆動トランジスタDRTのゲートとの間に接続され、そのゲートは対応する第1走査線SG(1〜m)に接続されている。画素スイッチSSTは、第1走査線SG(1〜m)から供給される制御信号Sa(1〜m)に応答して、画素回路18と映像信号線X(1〜n)との接続、非接続を制御し、対応する映像信号線X(1〜n)から階調に応じた映像電圧信号を駆動トランジスタDRTのゲートに書込む。
一方、図1に示すコントローラ13は有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14a、14bおよび信号線駆動回路15を制御する。コントローラ13は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ13は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路14a、14bおよび信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。
信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して電圧信号とし、複数の映像信号線X(1〜n)に並列的に供給する。信号線駆動回路15において、電圧源として機能する電圧供給部Vは、映像信号に応じた複数階調の階調電圧信号Vsig を映像信号線X(1〜n)に出力する。また、信号線駆動回路15は、電圧電源線PVDDを、各サブフレーム期間毎に5種類の電位+5、+5.2、+5.4、+5.6、+5.8Vに設定する。
走査線駆動回路14a、14bは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素PXに制御信号Sa、制御信号Sbを供給する。
次に、以上のように構成された有機EL表示装置の動作について説明する。有機EL表示装置の駆動では、表示画素Pxを行毎に順次選択し、表示画素Pxの選択期間において、階調電圧信号書き込み動作を行い、非選択期間において発光動作を行う。図11は走査線駆動回路14a、14bの出力信号のタイミングチャートを示し、図12は、表示画素PXの動作を示している。
走査線駆動回路14a、14bは、例えば、スタート信号(STV1、STV2)とクロック(CKV1、CKV2)とから各水平走査期間に対応した1水平走査期間の幅(Tw−Starta)のパルスを生成し、そのパルスを制御信号Sa(1〜m)として出力する。
10ビット階調を例にとり、表示画素PXの動作を説明する。図11に示すように、1水平期間(V)は5つのサブフレーム(SF)期間1〜5に分けられ、各サブフレーム期間は、1)書き込み期間、2)第1発光期間、3)第2発光期間、4)第3発光期間に分けられる。
i番目のサブフレーム期間中の動作を説明する。サブフレームが切り替わると、電圧電源線PVDDの電位は、PVDDi−1からPVDDiに設定され動作が開始される。
i番目のサブフレーム期間中の動作を説明する。サブフレームが切り替わると、電圧電源線PVDDの電位は、PVDDi−1からPVDDiに設定され動作が開始される。
1)書き込み期間では、図11および図12(a)に示すように、表示画素PXの制御信号Sa(1〜m)が画素スイッチSSTをオン状態とするオン電位(ロウレベル)となり、画素スイッチSSTがオン(導通状態)に切換えられる。書き込み期間において、信号線駆動回路15の電圧供給部Vから映像信号線X(1〜n)に、階調映像電圧信号Vsig が出力され、画素スイッチSSTを介して保持容量Cに書き込まれる。これにより、駆動トランジスタDRTのゲート電位VgはVsig となる。
電圧信号Vsig としては、複数、例えば、4つの信号線電位(設定電位)Vi1、Vi2、Vi3、Vi4のいずれかが、階調に応じてデジタル的に書き込まれる。この時、信号線電位はVi1<Vi2<Vi3<Vi4の関係を満たすように設定される。また、信号線電位Vi1、Vi2、Vi3、Vi4は、その値が等差数列的に変化するように設定され、各電位間の差分(公差)ΔVsig は一定の値、例えば、5vに設定されている。
図4で示した場合と同様に、Vi1は、駆動トランジスタDRTがその線形領域で動作し、オン状態となる値に設定され、Vi2、Vi3、Vi4は、駆動トランジスタDRTがオフとなる値にそれぞれ設定されている。
なお、駆動トランジスタDRTがNch型トランジスタで構成されている場合、電圧信号Vsig の値は、逆の関係、すなわち、Vi1>Vi2>Vi3>Vi4に設定される。
なお、駆動トランジスタDRTがNch型トランジスタで構成されている場合、電圧信号Vsig の値は、逆の関係、すなわち、Vi1>Vi2>Vi3>Vi4に設定される。
次に、図11および図12(b)に示すように、制御信号Sa(1〜m)がオフ電位(ハイレベル)となり、画素スイッチSSTがオフとなる。これにより、映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、制御信号Sc(1〜m)がオン電位(ローレベル)となり、出力スイッチBCTがオンに切換えられ、第1発光動作が開始される。
2)第1発光期間において、駆動トランジスタDRTは、保持容量Cに書込まれたゲート制御電圧Vg=Vsig により、対応した電流量の駆動電流Ieを出力する。この駆動電流Ieが有機EL素子16に供給される。これにより、有機EL素子16が駆動電流Ieに応じた輝度で発光し、発光動作を行う。
本実施形態では、第1発光期間において、出力スイッチBCTをオンオフ制御することにより、実際に有機EL素子16の発光を行う所定の発光期間が設定される。ピーク処理が必要な場合には、この発光期間に続いて、発光を行わない非発光期間が設定される(例えば、図13参照)。第1発光期間において、書込まれた電圧信号Vsig がVi1のときのみ駆動トランジスタDRTがオンし、有機EL素子16に電流が流れて発光する。また、書込まれた電圧信号がVi2、Vi3、Vi4の場合は、駆動トランジスタDRTはオフ状態に維持され、有機EL素子の発光は行われない。
3)第2発光期間では、図11および図12(c)に示すように、第2走査線Csから供給される制御信号Sb1の電位がΔVsig だけマイナス側に変化する。それに伴い、駆動トランジスタDRTのゲート電位VgもΔVsig だけ変化する(Vg=Vsig −ΔVsig )。そのため、初期の書込み信号線電位Vsig がV1の場合、ゲート電位はVg=V1−ΔVsig となり、駆動トランジスタDRTは引き続きオン状態に維持され、初期の書込み信号線電位Vsig がV2の場合も、ゲート電位はVg=V2−ΔVsig =V1となり、駆動トランジスタDRTはオン状態となる。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子は発光状態に維持される。
初期の書込み信号線電位Vsig がV3、V4の場合、駆動トランジスタDRTのゲート電位は、ΔVsig だけ下がった後もV2、V3であり、駆動トランジスタDRTは、オフ状態に維持され、有機EL素子の発光は行われない。
4)第3発光期間では、図11および図12(d)に示すように、第2走査線Csから供給される制御信号の電位が更にΔVsig だけマイナス側に変化する。それに伴い、駆動トランジスタDRTのゲート電位VgもΔVsig だけ変化する(Vg=Vsig −2ΔVsig )。そのため、初期の書込み信号線電位Vsig がV1あるいはV2の場合、駆動トランジスタDRTは引き続きオン状態に維持される。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子は発光状態に維持される。
初期の書込み信号線電位Vsig がV3の場合も、ゲート電位はVg=V3−2ΔVsig =V1となり、駆動トランジスタDRTはオン状態となる。これにより、駆動トランジスタDRTを通して有機EL素子16に電流が流れ、有機EL素子が発光する。
初期の書込み信号線電位Vsig がV4の場合、駆動トランジスタDRTのゲート電位は、2ΔVsig だけ下がった後もV2であり、駆動トランジスタDRTは、オフ状態に維持され、有機EL素子の発光は行われない。
第1、第2、第3発光期間において、出力スイッチBCTは、オン状態に維持されている。ピーク処理が必要な場合には、この発光期間に続いて、発光を行わない非発光期間が設定される(例えば、図13参照)。なお、本実施形態において、第1、第2、第3発光期間は互いに等しい期間に設定されている。上記のように、第2走査線SC(1〜m)から保持容量C1〜C4に供給される制御信号電位は、等差数列的に変化し、その公差は、信号線電位Vi1、Vi2、Vi3、Vi4間の公差と等しく設定されている。
第1、第2、第3発光期間において、出力スイッチBCTは、オン状態に維持されている。ピーク処理が必要な場合には、この発光期間に続いて、発光を行わない非発光期間が設定される(例えば、図13参照)。なお、本実施形態において、第1、第2、第3発光期間は互いに等しい期間に設定されている。上記のように、第2走査線SC(1〜m)から保持容量C1〜C4に供給される制御信号電位は、等差数列的に変化し、その公差は、信号線電位Vi1、Vi2、Vi3、Vi4間の公差と等しく設定されている。
各表示画素PXにおいて、5つのサブフレームSF1〜5期間について、順次、上記と同様の発光動作を行う。この際、サブフレームSF1〜5について、電圧電源線PVDDの電位をPVDD1〜5に順次、変えて出力する。
有機EL素子16は、1垂直周期(V)の経過後、再び制御信号Saがオン電位となるまで発光状態を維持する。
有機EL素子16は、1垂直周期(V)の経過後、再び制御信号Saがオン電位となるまで発光状態を維持する。
これらの動作をまとめると、図14に示すように、映像信号線X(1〜m)を通して書込まれる信号線電位がV1の場合、第1、第2、第3の全発光期間中で駆動トランジスタDRTがオンし、有機EL素子に電流が流れて発光状態に維持される。書込み電圧信号の電位がV2の場合、第1発光期間で駆動トランジスタDRTがオフされ、有機EL素子16は発光せず、第2、第3発光期間で駆動トランジスタDRTがオンし、有機EL素子に電流が流れて発光状態に維持される。
書込み電圧信号の電位がV3の場合、第1、第2発光期間で駆動トランジスタDRTがオフされ、有機EL素子16は発光せず、第3発光期間で駆動トランジスタDRTがオンし、有機EL素子に電流が流れて発光状態に維持される。書込み電圧信号の電位がV4の場合、第1、第2、第3の全発光期間中で駆動トランジスタDRTがオフされ、有機EL素子16は発光しない。
これにより、書込まれる信号線電位がV1の場合の発光電流を3とすると、V2では2、V3では1、V4では0となり、1つのサブ領域内で2ビット分の階調表現を行うことができる。例えば、10ビット階調表現の場合、1垂直周期(V)を5つのサブフレームSFに分け、これらのサブフレームでの動作時の電圧電源線PVDD1〜5の電位は、+5、+5.2、+5.4、+5.6、+5.8Vにそれぞれ設定される。この場合、サブフレーム1SFでは階調0、1、2、3、サブフレーム2SFでは階調0、4、8、12、サブフレーム3SFでは階調0、16、32、48、サブフレーム4SFでは階調0、64、128、192、サブフレーム5SFでは階調0、256、512、768を表現することができる。そのため、これら5つのサブフレームを組み合わせることで、各表示画素PXについて、10ビットで、1024階調の表現を行うことが可能になる。
上記のように構成された有機EL表示装置およびその駆動方法によれば、画素回路の駆動トランジスタをその線形領域で駆動し、オン、オフスイッチとして動作させることにより、駆動トランジスタの特性のばらつき、特に、移動度、閾値のばらつきの影響を受けることがなく、表示ムラを低減することができる。同時に、発光動作時に必要な駆動トランジスタの印加電圧が小さく、駆動トランジスタの消費電力を大幅に低減することが可能となる。また、時分割駆動およびサブ領域の分割駆動を組み合わせて階調表現を行うため、デジタル信号駆動方式の表示装置で用いられているような、1フレーム全体の映像信号を記憶するためのフレームメモリを設ける必要がなく、製造コストの低減を図ることができ、同時に、高ビット化が可能となる。
更に、第3の実施形態によれば、各表示画素における画素回路を構成する素子数を低減することができ、その結果、300PPI以上の高精細な表示デバイスを実現することが可能となる。また、発光面積分割駆動のみの場合に比較して、表示画素の分割数を大幅に低減することができ、構成の簡略化を図ることができる。これにより、良好な表示を実現し、かつ消費電力を大幅に低減することが可能な高精細なアクティブマトリクス型表示装置を提供することができる。
(第4の実施形態)
上述した第3の実施形態において、各画素回路の出力スイッチBCTは、駆動トランジスタDRTと高電位の電圧電源線PVDDとの間に設けられているが、これに限らず、図15に示す第4の実施形態のように、駆動トランジスタDRTと有機EL素子16との間に設けても良い。
上述した第3の実施形態において、各画素回路の出力スイッチBCTは、駆動トランジスタDRTと高電位の電圧電源線PVDDとの間に設けられているが、これに限らず、図15に示す第4の実施形態のように、駆動トランジスタDRTと有機EL素子16との間に設けても良い。
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
例えば、表示画素PXにおけるサブ領域の数は5つに限らず、6つ以上あるいは4つ以下としてもよい。電圧電源線PVDD1〜5の電位は、前述した実施形態に限定されることなく、階調数に応じて、適宜変更可能である。発光期間において、駆動トランジスタDRTのゲート電位を2段位で変化させる構成としたが、1段階あるいは3段階以上に変化させてもよい。更に、複数の発光期間は互いに同一期間の場合に限らず、互いに異なる期間に設定することも可能である。各表示画素に、発光面積の異なる、あるいは、発光面積が等しい複数の表示素子を設け、発光面積分割駆動を組み合わせて用いてもよい。
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。また、トランジスタおよびスイッチの寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。
1、2、3、4…サブ領域、8…絶縁基板、10…有機ELパネル、
11…表示領域、13…コントローラ、14a、14b…走査線駆動回路、
15…信号線駆動回路、16…有機EL素子、18…画素回路、V…電圧供給部、
SST…画素スイッチ、DRT…駆動トランジスタ、BCT…出力スイッチ、
X…映像信号線、SG…第1走査線、Cs…第2走査線、BG…第3走査線
11…表示領域、13…コントローラ、14a、14b…走査線駆動回路、
15…信号線駆動回路、16…有機EL素子、18…画素回路、V…電圧供給部、
SST…画素スイッチ、DRT…駆動トランジスタ、BCT…出力スイッチ、
X…映像信号線、SG…第1走査線、Cs…第2走査線、BG…第3走査線
Claims (7)
- 平行に並んで設けられた複数の映像信号線と、
それぞれ前記映像信号線と交差する方向に延びる複数の第1走査線、第2走査線、および第3走査線と、
互いに異なる電位を有する複数の高電位電源線と、
低電位電源線と、
前記第1走査線および第3走査線にオン、オフ電位の制御信号を出力するとともに、前記第2走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、
前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、
一方の電極が前記低電位電源線に接続された表示素子と前記表示素子を駆動する複数の画素回路とをそれぞれ有し、マトリクス状に配設された複数の画素部であって、各画素部の複数の画素回路は、前記複数の高電位電源線に関して、第2端子が前記表示素子の他方の電極に接続される駆動トランジスタと、第2端子が前記駆動トランジスタの第1端子に接続され、第2端子が前記複数の高電位電源線の1つに接続され、ゲートが前記第3走査線に接続される出力スイッチと、第2端子が前記映像信号線に接続され、第1端子が前記駆動トランジスタのゲートに接続され、ゲートが前記第1走査線に接続される画素スイッチと、一方の電極が前記駆動トランジスタのゲートに接続され、他方の電極が前記第2走査線に接続された保持容量と、をそれぞれ有し、各画素部は、複数の画素回路の各々に関して、前記映像信号線から前記各画素スイッチを介して前記駆動トランジスタに階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記表示素子を選択的に発光させる複数の発光期間と、を有している複数の画素部と、
を備えるアクティブマトリクス型表示装置。 - 平行に並んで設けられた複数の映像信号線と、
それぞれ前記映像信号線と交差する方向に延びる複数の第1走査線、第2走査線、および第3走査線と、
互いに異なる電位を有する複数の高電位電源線と、
低電位電源線と、
前記第1走査線および第3走査線にオン、オフ電位の制御信号を出力するとともに、前記第2走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、
前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、
一方の電極が前記低電位電源線に接続された表示素子と前記表示素子を駆動する複数の画素回路とをそれぞれ有し、マトリクス状に配設された複数の画素部であって、各画素部の複数の画素回路は、前記複数の高電位電源線に関して、第2端子が前記表示素子の他方の電極に接続され、ゲートが前記第3走査線に接続される出力スイッチと、第2端子が前記出力スイッチの第1端子に接続され、第2端子が前記複数の高電位電源線の1つに接続される駆動トランジスタと、第2端子が前記映像信号線に接続され、第1端子が前記駆動トランジスタのゲートに接続され、ゲートが前記第1走査線に接続される画素スイッチと、一方の電極が前記駆動トランジスタのゲートに接続され、他方の電極が前記第2走査線に接続された保持容量と、をそれぞれ有し、各画素部は、複数の画素回路の各々に関して、前記映像信号線から前記各画素スイッチを介して前記駆動トランジスタに階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記表示素子を選択的に発光させる複数の発光期間と、を有している複数の画素部と、
を備えるアクティブマトリクス型表示装置。 - 平行に並んで設けられた複数の映像信号線と、
それぞれ前記映像信号線と交差する方向に延びる複数の第1走査線、第2走査線、および第3走査線と、
高電位電源線および低電位電源線と、
前記第1走査線および第3走査線にオン、オフ電位の制御信号を出力するとともに、前記第2走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、
前記映像信号線に複数階調の映像電圧信号を出力するとともに、前記高電位電源線に複数のサブフレーム毎に異なる電位を供給する信号線駆動回路と、
一方の電極が前記低電位電源線に接続された表示素子と前記表示素子を駆動する画素回路とをそれぞれ有し、マトリクス状に配設された複数の画素部であって、前記画素回路は、第1端子が第2電圧電源に接続され第2端子が前記表示素子の他方の電極に接続される駆動トランジスタと、前記駆動トランジスタの制御端子と前記第2走査線との間に接続された保持容量と、第1端子が前記駆動トランジスタの制御端子に接続され、第2端子が前記映像信号線に接続され、制御端子が前記第1走査線に接続された画素スイッチと、制御端子が前記第3走査線に接続されているとともに前記第2電圧電源と前記表示素子との間に接続され、前記表示素子の発光、非発光を制御する出力スイッチと、を有し、各画素部は、発光にいたる動作が複数に分割されたサブフレーム期間を有し、各サブフレーム期間は、前記映像信号線から前記画素スイッチを介して前記駆動トランジスタに階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記表示素子を選択的に発光させる複数の発光期間と、を有している複数の画素部と、
を備えるアクティブマトリクス型表示装置。 - 前記走査線駆動回路から前記第2走査線に出力する制御信号は、段階的に電位が変化する複数の設定電位を有し、前記複数に分割された発光期間毎にそれぞれ異なる設定電圧となる請求項1ないし3のいずれか1項に記載のアクティブマトリクス型表示装置。
- 前記信号線駆動回路から前記映像信号線に出力される映像電圧信号は、デジタル的に設定される複数の設定電位を有し、前記各画素部がX個に分割された発光期間を有する場合、(X+1)種類の異なる設定電圧を有して請求項4に記載のアクティブマトリクス型表示装置。
- 前記各画素回路の出力スイッチは、前記駆動トランジスタに接続された第1端子と前記表示素子に接続された第2端子とを有している請求項3に記載のアクティブマトリクス型表示装置。
- 前記各画素回路の出力スイッチは、前記第2電圧電源に接続された第1端子と前記駆動トランジスタの第1端子に接続された第2端子とを有している請求項3に記載のアクティブマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009127869A JP2010276783A (ja) | 2009-05-27 | 2009-05-27 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009127869A JP2010276783A (ja) | 2009-05-27 | 2009-05-27 | アクティブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010276783A true JP2010276783A (ja) | 2010-12-09 |
Family
ID=43423817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009127869A Withdrawn JP2010276783A (ja) | 2009-05-27 | 2009-05-27 | アクティブマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010276783A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160082876A (ko) * | 2014-12-29 | 2016-07-11 | 엘지디스플레이 주식회사 | 곡면부 백색 휘도 왜곡을 개선한 측변 구부림 구조를 갖는 표시장치 |
WO2020004705A1 (ko) * | 2018-06-28 | 2020-01-02 | 주식회사 사피엔반도체 | 화소 및 이를 포함하는 표시장치 |
WO2023053713A1 (ja) * | 2021-09-30 | 2023-04-06 | 株式会社ジャパンディスプレイ | 表示装置 |
US11705059B2 (en) | 2018-06-28 | 2023-07-18 | Sapien Semiconductors Inc. | Display device |
-
2009
- 2009-05-27 JP JP2009127869A patent/JP2010276783A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160082876A (ko) * | 2014-12-29 | 2016-07-11 | 엘지디스플레이 주식회사 | 곡면부 백색 휘도 왜곡을 개선한 측변 구부림 구조를 갖는 표시장치 |
KR102332427B1 (ko) | 2014-12-29 | 2021-12-01 | 엘지디스플레이 주식회사 | 곡면부 백색 휘도 왜곡을 개선한 측변 구부림 구조를 갖는 표시장치 |
WO2020004705A1 (ko) * | 2018-06-28 | 2020-01-02 | 주식회사 사피엔반도체 | 화소 및 이를 포함하는 표시장치 |
US11238783B2 (en) | 2018-06-28 | 2022-02-01 | Sapien Semiconductors Inc. | Pixel and display device including the same |
US11482165B2 (en) | 2018-06-28 | 2022-10-25 | Sapien Semiconductors Inc. | Pixel driving circuit |
US11605337B2 (en) | 2018-06-28 | 2023-03-14 | Sapien Semiconductors Inc. | Pixel driving circuit |
US11645975B2 (en) | 2018-06-28 | 2023-05-09 | Sapien Semiconductors Inc. | Pixel driving circuit |
US11705059B2 (en) | 2018-06-28 | 2023-07-18 | Sapien Semiconductors Inc. | Display device |
US11735106B2 (en) | 2018-06-28 | 2023-08-22 | Sapien Semiconductors Inc. | Display device |
US11862071B2 (en) | 2018-06-28 | 2024-01-02 | Sapien Semiconductors Inc. | Display device |
WO2023053713A1 (ja) * | 2021-09-30 | 2023-04-06 | 株式会社ジャパンディスプレイ | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100653752B1 (ko) | 전기 광학 장치 및 전자 기기 | |
JP4826597B2 (ja) | 表示装置 | |
US20030231152A1 (en) | Image display apparatus and drive method | |
JP2005099714A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2010008521A (ja) | 表示装置 | |
KR20050046469A (ko) | 표시장치 및 그의 구동방법 | |
JP2006317696A (ja) | 画素回路および表示装置、並びに画素回路の制御方法 | |
JP2010008523A (ja) | 表示装置 | |
US9483978B2 (en) | Display device and method of driving the same | |
JP2012108192A (ja) | 表示装置および表示装置の駆動方法 | |
JP2005031643A (ja) | 発光装置及び表示装置 | |
KR102588103B1 (ko) | 표시 장치 | |
JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2010128183A (ja) | アクティブマトリクス型の表示装置およびその駆動方法 | |
JP5162807B2 (ja) | 電気光学装置及び電子機器 | |
JP2010276783A (ja) | アクティブマトリクス型表示装置 | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
JP2009048212A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2007004035A (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法 | |
JP2008134346A (ja) | アクティブマトリクス型表示装置 | |
JP2007011215A (ja) | 画素回路および表示装置 | |
JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP4655497B2 (ja) | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 | |
JP2006003716A (ja) | 電子回路、その制御方法、電気光学装置および電子機器 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120807 |