JP2008130706A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】放熱構造を有する半導体装置を製造する際の生産性を向上させる。
【解決手段】本発明の半導体装置の製造方法は、素子回路が形成された半導体基板１の面上に放熱樹脂８を用いて放熱板９を張り合わせる工程と、半導体基板１に放熱板９を張り合わせた状態で、ダイシング用のブレード１０で放熱板９をチップサイズに切断した後、さらに薄いブレード１１で半導体基板１をチップサイズに切断することにより、半導体基板１から放熱板９と共にチップ１’を切り出して個片化する工程とを有する。
【選択図】図３

Description

本発明は、放熱構造を有する半導体装置の製造方法に関する。

ＬＳＩ(Large Scale Integration:大規模集積回路)チップに代表される半導体チップの中には、駆動時に高温に発熱するものがある。このため、半導体チップで発生した熱を効率良く外部に逃がすために、ヒートスプレッダーやヒートシンクなどの放熱部材を備えた半導体装置のパッケージ構造が知られている（例えば、特許文献１を参照）。

また一方では、貫通電極を用いたチップオンチップ構造の３次元積層タイプの半導体装置も知られている。この種の半導体装置は、例えばＣＰＵ(Central Processing Unit)やメモリなどを構成する複数の半導体チップを単一のパッケージに搭載してシステム化したＳＩＰ(System in Package)としても知られている。

３次元積層タイプの半導体装置（ＳＩＰ）の製造方法としては、ウエハサポートシステムと呼ばれる手法が知られている（例えば、非特許文献１を参照）。この手法では、半導体基板であるシリコンウエハの状態で貫通電極を形成する場合に、貫通電極の加工時間の短縮や電極形成の容易化を目的として、半導体基板を裏面研削により薄肉化し、これに伴う基板強度の低下やハンドリングなどの取り扱い上の問題を、半導体基板にサポート材を貼り付けることで解消している。

図１０〜図１２は従来の半導体装置の製造方法の一例を示す工程図である。まず、図１０（Ａ）に示すように、シリコンウエハ等からなる半導体基板５０の主面側にウエハ処理工程にて、素子回路を含む回路層５１、貫通電極５２、接続電極５３等を形成する。

次に、図１０（Ｂ）に示すように、接続電極５３上にはんだバンプ５４を形成した後、図１０（Ｃ）に示すように、はんだバンプ５４を覆うように半導体基板５０の主面に接着剤層５５を介してサポート材５６を貼り付ける。ここではサポート材５６として透明なガラス基板を用いるものとする。

次に、図１１（Ａ）に示すように、半導体基板５０の裏面を研削して半導体基板５０を薄肉化することにより、半導体基板５０の裏面に貫通電極５２の端部を露出させた後、図１１（Ｂ）に示すように、半導体基板５０の裏面に絶縁膜５７と接続電極５８を形成する。次に、図１１（Ｃ）に示すように、半導体基板５０の裏面にＬＳＩチップ等の半導体チップ５９をフリップチップ実装する。

次に、図１２（Ａ）に示すように、半導体基板５０と半導体チップ５９との間（隙間）に液状のアンダーフィル樹脂６０を注入（充填）してこれを硬化させる。次に、サポート材５６を通して接着剤層５５に紫外線（例えば、波長３６５ｎｍの光）を照射することにより、接着剤層５５の接着力を低下させた後、図１２（Ｂ）に示すように、半導体基板５０の主面から接着剤層５５とともにサポート材５４を剥離する。次に、半導体基板５０をダイシング装置等で切断することにより、図１２（Ｃ）に示すように、半導体チップ５９とチップオンチップ構造をなす半導体チップ６１を半導体基板５０から切り出して個片化する。

なお、接着剤層５５の接着力を低下させる処理としては、紫外線を照射する以外にも、接着剤が可溶性を示す溶剤を塗布する処理などがある。また、溶剤を塗布する場合は、接着剤層５５全体に溶剤を効率良く行き渡らせるために、多数の貫通孔のあいたサポート材を用いる手法（例えば、特許文献２を参照）もある。また、サポート材を貼り付けた状態で半導体基板を薄肉化した後、半導体基板の裏面側から貫通孔をあけて金属埋め込みメッキ等により貫通電極を形成する手法もある。

このような製造方法によって得られた半導体装置に放熱部材を設ける場合は、例えば図１３に示すように、バンプ付きの両面配線基板６２にはんだバンプ５４を介して半導体チップ６１を実装するとともに、両面配線基板６２と半導体チップ６１との間（隙間）にアンダーフィル樹脂６３を注入してこれを硬化させた後、積層構造をなす２つの半導体チップ５９，６１を取り囲む状態で両面配線基板６２上にヒートスプレッダー６４を接着等によって取り付ける。

特開２０００−３４９１７８号公報 三洋電機株式会社、東京応化工業株式会社、"貫通電極用プロセスに適したウエハ・サポート・システムの共同開発に成功"、［online］、平成１７年９月１２日、［平成１８年１０月１８日検索］、インターネット〈ＵＲＬ：http://www.sanyo.co.jp/koho/hypertext4/0509news-j/0912-1.html〉 特開２００５−１９１５５０号公報

しかしながら従来の半導体装置の製造方法においては、半導体基板からチップを切り出して個片化した後に、ヒートスプレッダー等の放熱部材をチップごとに取り付ける必要があるため、生産性が低いという問題があった。

本発明は、上記課題を解決するためになされたもので、その主たる目的は、放熱構造を有する半導体装置を製造する際の生産性を従来よりも向上させることができる半導体装置の製造方法を提供することにある。

本発明の請求項１に係る半導体装置の製造方法は、素子回路が形成された半導体基板の面上に放熱板を張り合わせる工程と、前記半導体基板に前記放熱板を張り合わせた状態で、前記半導体基板から前記放熱板と共にチップを切り出して個片化する工程とを含むものである。

本発明の請求項１に係る半導体装置の製造方法においては、半導体基板を個片化したときに、放熱板付きの半導体装置が得られる。

本発明の請求項２に係る半導体装置の製造方法は、素子回路が形成された半導体基板の第１面上に半導体チップをフリップチップ実装する工程と、前記半導体基板の第１面上に前記半導体チップを介して放熱板を張り合わせる工程と、前記放熱板を張り合わせた状態で前記半導体基板から前記放熱板と共にチップを切り出して個片化する工程とを含むものである。

本発明の請求項２に係る半導体装置の製造方法においては、半導体基板を個片化したときに、放熱板付きの３次元積層タイプの半導体装置が得られる。

本発明の請求項３に係る半導体装置の製造方法は、前記放熱板を張り合わせた状態で前記半導体基板の第２面側に所定の処理を施す工程を有するものである。

本発明の請求項３に係る半導体装置の製造方法においては、放熱板をサポート材として利用することが可能となる。

本発明の請求項１に係る半導体装置の製造方法によれば、放熱構造を有する半導体装置を製造するにあたって、従来のようにチップごとに放熱部材を取り付けなくても、放熱板付きの半導体装置が得られる。このため、従来よりも半導体装置の生産性を向上させることができる。

本発明の請求項２に係る半導体装置の製造方法によれば、放熱構造を有する半導体装置を製造するにあたって、従来のようにチップごとに放熱部材を取り付けなくても、放熱板付きの半導体装置が得られる。また、３次元積層タイプの半導体装置を製造するにあたって、半導体基板からサポート材を剥がす必要がなくなる。したがって、従来よりも半導体装置の生産性を向上させることができる。

本発明の請求項３に係る半導体装置の製造方法によれば、３次元積層タイプの半導体装置を製造するにあたって、放熱板をサポート材として利用しつつ半導体基板の裏面加工プロセスなどを行なうことができる。

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の実施の形態においては相対応する部分に同じ符号を付して説明することとする。

［第１実施形態］
図１〜図３は本発明に係る半導体装置の製造方法の第１実施形態を示す工程図である。まず、ウエハ処理工程でＬＳＩなどの素子回路を含む回路層や配線、突起電極となるバンプ（例えば、はんだバンプ）などを主面に形成してなる半導体基板を用意する。半導体基板としては、例えばシリコンウエハを用いることができる。

半導体基板１は、図１（Ａ），（Ｂ）に示すように、最終的にチップとして切り出される複数の有効素子領域２を有している。有効素子領域２は、ＬＳＩなどの素子回路や配線、電極などが形成される領域であって、チップサイズに合わせて格子状に区画されている。チップは、正方形又は長方形の平面形状で半導体基板１から切り出される。このため、各々の有効素子領域２は、チップの形状及びサイズに合わせて正方形又は長方形に区画されている。

また、半導体基板１は、有効素子領域２の他に、無効領域３を有している。無効領域３は、素子回路などが形成されない領域であって、有効素子領域２を囲むように位置している。無効領域３は、半導体基板１からチップを切り出すときに切除される領域である。また、有効素子領域２には複数のバンプ４が形成されているが、無効領域３にはバンプ４が形成されていない。

バンプ４は、外部接続用の接続端子として半導体基板１の主面に形成されるものである。有効素子領域２におけるバンプ４の個数や配置などは任意に変更可能である。例えば、有効素子領域２の外周部だけにバンプ４を配置してもよいし、有効素子領域２全体にバンプ４を配置してもよい。無効領域３は、半導体基板１の全領域の中で有効素子領域２を除く領域である。このため、無効領域３は、各々の有効素子領域２を取り囲む直線状の境界線部分（ストリートと呼ばれる部分）だけでなく、半導体基板１の周縁部にも存在する。

このようなバンプ付きの半導体基板１を用意したら、図２（Ａ）に示すように、半導体基板１よりも一回り大きな開口を有するフレーム５に張られた粘着シート６に、バンプ形成面となる主面を下向きにして半導体基板１を貼り付ける。これにより、半導体基板１が粘着シート６を介してフレーム５に保持された状態となる。

次に、図２（Ｂ）に示すように、半導体基板１の裏面をグラインダー７で研削することにより、半導体基板１の厚みを、例えば１００〜３００μｍ程度まで薄くする。半導体基板１の裏面は、上述した半導体基板１の主面と表裏の関係にある。したがって、グラインダー７で研削される半導体基板１の裏面は、ＬＳＩなどの素子回路が形成されていない面となる。

次に、図２（Ｃ）に示すように、半導体基板１の裏面に放熱樹脂８を介して放熱板９を貼り付けることにより、半導体基板１と放熱板９とを張り合わせる。放熱樹脂８は、半導体基板１と放熱板９とを張り合わせるための接着剤としての機能の他に、半導体基板１と放熱板９との間で熱伝導層としての機能を果たすものである。放熱樹脂８は、基板の張り合わせに先立って、半導体基板１側に塗布しておいてもよいし、放熱板９側に塗布しておいてもよい。放熱樹脂８としては、例えば、金属やアルミナ等の粉末（フィラー）を混ぜて熱伝導性を高めたエポキシ樹脂などを用いることができる。

放熱板９は、半導体基板１と同様の円板形状をなすものである。放熱板９の外形寸法（直径）は、上記図１に示した複数の有効素子領域２が１枚の放熱板９で全て覆われるように設定してある。このため、放熱板９の外形寸法は、張り合わせの対象となる半導体基板１の外形寸法と同等の寸法になっている。外形寸法が同等とは、外形寸法が同一の場合と、外形寸法差が±１０％（半導体基板１の外形寸法を１００％として）以内の場合の両方を含む。放熱板９としては、高い放熱性を有する材料として、例えば、銅等の金属板を用いることができる。また、強度のあるセラミックス板などを放熱板９として用いることも可能である。

次に、図３（Ａ），（Ｂ）に示すように、半導体基板１を粘着シート６に貼り付けた状態のまま、ダイシング装置のブレード１０で放熱板９をチップサイズに切断（ダイシング）した後、先ほどよりも薄いブレード１１で半導体基板１をチップサイズに切断することにより、半導体基板１から放熱板９と共にチップを切り出して個片化する。

この個片化工程においては、上記図１に示したように、半導体基板１の面内で各々の有効素子領域２を四角形（正方形又は長方形）に区画する直線状の境界線（ストリート）に沿って放熱板９及び半導体基板１を切断する。これにより、図３（Ｃ）に示すように、半導体基板１から切り出された半導体チップ１’の裏面に放熱板９が貼り付けられた状態の半導体装置１２が得られる。

放熱板９の切断に関しては、例えば放熱板９に銅板を用いた場合は、ブレードの目詰まりや銅板のバリ発生などを考慮して、例えばＤＩＳＣＯ ＣＯＲＰＯＲＡＴＩＯＮ製のＰＩＡシリーズ（商品名）などのように、砥粒の粗い番手（６００番程度）のものを使用することが望ましい。また、放熱板９をブレード１０で切断したときに形成される切り溝の部分にブレード１１を挿入して半導体基板１を切断するため、ブレード１０の厚さは、ブレード１１の挿入を許容し得る厚さ（例えば、０．５ｍｍ程度）とする。

このような製造方法によって得られる半導体装置１２は、例えば図示しない実装基板（ガラスエポキシ製の回路基板、シリコン製のインターポーザ基板など）にフリップチップ接合によって実装された後、アンダーフィル樹脂の注入・硬化によって接合部が封止された状態で使用される。

以上述べた半導体装置の製造方法においては、半導体基板１に放熱板９を張り合わせ、その状態で半導体基板１から放熱板９と共に（一緒に）半導体チップ１’を切り出すため、ダイシングによって半導体基板１を個片化したときに、放熱板付きの半導体装置１２が得られる。このため、放熱構造を有する半導体装置を製造するにあたって、チップごとに放熱部材を取り付ける必要がなくなる。

なお、上記第１実施形態においては、バンプ付きの半導体基板１を粘着シート６に貼り付けた状態で、放熱板９と半導体基板１のダイシングを順に行なうものとしたが、これに限らず、例えば、半導体基板１に放熱板９を張り合わせた後、紫外線照射によって粘着シート６の接着力を低下させて半導体基板１から粘着シート６を剥がし、次いで、図示しない粘着シートに半導体基板１が上側となるように放熱板９を貼り付けて、半導体基板１と放熱板９のダイシングを順に行なうようにしてもよい。

［第２実施形態］
図４〜図９は本発明に係る半導体装置の製造方法の第２実施形態を示す工程図である。まず、ウエハ処理工程でＬＳＩなどの素子回路や配線、突起電極となるバンプ（例えば、はんだバンプ）などを主面に形成してなる半導体基板を２枚用意する。この場合、一方の半導体基板に形成される素子回路と、他方の半導体基板に形成される素子回路とは、その機能が異なる。例えば、一方の半導体基板に形成される素子回路はＣＰＵとしての機能を有し、他方の半導体基板に形成される素子回路はメモリとしての機能を有する。

各々の半導体基板は、上記第１実施形態と同様に、複数の有効素子領域とそれ以外の無効領域とを有する。また、一方の半導体基板には、ウエハ処理工程で予め貫通電極を形成しておく。貫通電極は、例えば、半導体基板にシリコンエッチング等によって貫通孔を形成した後、この貫通孔の内面を酸化膜で被覆してから、例えば銅等の金属で貫通孔を埋め込むことにより形成すればよい。ただし、この段階では貫通電極が半導体基板の裏面まで貫通していない状態で、所定の深さに形成しておく。

このようなバンプ付きの半導体基板を２枚用意したら、図４（Ａ）に示すように、一方の半導体基板（以下、「第１の半導体基板」と記す）１Ａを、バンプ形成面となる主面を下向きにして粘着シート６Ａに貼り付ける。これにより、第１の半導体基板１Ａが粘着シート６Ａを介してフレーム５Ａに保持された状態となる。

次に、図４（Ｂ）に示すように、第１の半導体基板１Ａの裏面をグラインダー７Ａで研削することにより、第１の半導体基板１Ａの厚みを、例えば１００〜３００μｍ程度まで薄くする。この段階では、上述のように予めウエハ処理工程で第１の半導体基板１Ａに形成してある貫通電極の端部が露出しないようにする。

次に、図４（Ｃ）に示すように、第１の半導体基板１Ａを表裏反転（裏返しに）して粘着シート６Ａに貼り付ける。

また、他方の半導体基板（以下、「第２の半導体基板」と記す）１Ｂに関しては、図５（Ａ）に示すように、バンプ形成面となる主面を下向きにして第２の半導体基板１Ｂを粘着シート６Ｂに貼り付ける。これにより、第２の半導体基板１Ｂが粘着シート６Ｂを介してフレーム５Ｂに保持された状態となる。

次に、図５（Ｂ）に示すように、第２の半導体基板１Ｂの裏面をグラインダー７Ｂで研削することにより、第２の半導体基板１Ｂの厚みを、例えば１００〜３００μｍ程度まで薄くする。

次に、図５（Ｃ）に示すように、第２の半導体基板１Ｂを表裏反転（裏返しに）して粘着シート６Ｂに貼り付けた後、第２の半導体基板１Ｂを図示しないダイシング用のブレードでチップサイズに切断することにより、第２の半導体基板１Ｂを複数のチップに個片化する。

次に、図５（Ｄ）に示すように、ダイシングによって個片化された各々の半導体チップ１Ｂ’をトレイ１３に移し替える。

こうして２枚の半導体基板１Ａ，１Ｂの前加工を行なった後は、ＣＯＷ（チップオンウエハ）ボンディング工程として、図６（Ａ）に示すように、粘着シート６Ａにマウントされた第１の半導体基板１Ａの主面（バンプ形成面）上に、第２の半導体基板１Ｂから個片に切り出された半導体チップ１Ｂ’をフリップチップ接合によって実装する。

次に、図６（Ｂ）に示すように、第１の半導体基板１Ａと半導体チップ１Ｂ’との間（隙間部分）に液状のアンダーフィル樹脂（例えば、エポキシ樹脂）１４を注入（充填）してこれを硬化させる。この場合は、第１の半導体基板１Ａと半導体チップ１Ｂ’の両方にバンプ４Ａ，４Ｂが形成されているため、各々のバンプ４Ａ，４Ｂを突き合わせた状態でバンプ同士を接合する。ただし、フリップチップ接合のためのバンプは、第１の半導体基板１Ａとこれに実装される半導体チップ１Ｂ’のうち少なくとも一方に形成しておけばよい。また、アンダーフィル樹脂１４の硬化は、自然乾燥や熱処理などによって行えばよい。

次に、図６（Ｃ）に示すように、各々の半導体チップ１Ｂ’の裏面に放熱樹脂８を用いて放熱板９を貼り付けることにより、第１の半導体基板１Ａの主面上に半導体チップ１Ｂ’を介して放熱板９を張り合わせる。放熱樹脂８及び放熱板９に関しては、上記第１実施形態と同様のものを使用すればよい。

次に、放熱板９を貼り付けた状態で第１の半導体基板１Ａの裏面をグラインダーで研削することにより、図７（Ａ）に示すように、予め第１の半導体基板１Ａに形成してある貫通電極１５の端部が外部に露出しないギリギリ（換言すると、貫通電極１５の端部が露出する直前）の薄さまで第１の半導体基板１Ａを薄肉化する。

次に、図７（Ｂ）に示すように、第１の半導体基板１Ａの裏面をＣＰＭ(Chemical Mechanical Polishing；化学的機械研磨)等で研磨することにより、第１の半導体基板１Ａの被研削面（凹凸）を平坦化する。

次に、図７（Ｃ）に示すように、シリコンのエッチバックによって貫通電極１５の端部を外部に露出させる。

次に、図７（Ｄ）に示すように、貫通電極１５の端部を覆っている酸化膜１６をエッチング（ウェットエッチング又はドライエッチング）によって除去する。

次に、図７（Ｅ）に示すように、第１の半導体基板１Ａの裏面に貫通電極１５の端部を覆う状態で絶縁膜１７を形成する。絶縁膜１７の形成は、例えばプラズマＣＶＤ法を利用して行なうことができる。

次に、図７（Ｆ）に示すように、第１の半導体基板１Ａの裏面（絶縁膜１７上）に配線１８を形成する。配線１８の形成は、例えば銅を配線材料として、ＣＶＤ法を利用して行なうことができる。

次に、図８（Ａ）に示すように、第１の半導体基板１Ａの裏面に外部接続用の接続端子となるバンプ（例えば、はんだバンプ）１９を形成する。バンプ１９は、上記配線１８の電極パッド上に、例えば電解メッキ法や印刷法などを用いて形成することができる。

次に、図８（Ｂ）に示すように、バンプ１９の形成面（裏面）を下向きにして第１の半導体基板１Ａを粘着シート６Ａに貼り付ける。これにより、第１の半導体基板１Ａが粘着シート６Ａを介してフレーム５Ａに保持された状態となる。

次に、図９（Ａ），（Ｂ）に示すように、第１の半導体基板１Ａを粘着シート６に貼り付けた状態のまま、ダイシング装置のブレード１０で放熱板９をチップサイズに切断（ダイシング）した後、先ほどよりも薄いブレード１１で第１の半導体基板１をチップサイズに切断することにより、半導体基板１Ａから放熱板９と共にチップを切り出して個片化する。

これにより、図９（Ｃ）に示すように、第１の半導体基板１Ａから切り出された半導体チップ１Ａ’の主面上に半導体チップ１Ｂ’が実装され、この半導体チップ１Ｂ’の裏面に放熱板９が貼り付けられた状態の３次元積層タイプの半導体装置２０が得られる。

このような製造方法によって得られる半導体装置２０は、例えば図示しない実装基板（ガラスエポキシ製の回路基板、シリコン製のインターポーザ基板など）にフリップチップ接合によって実装された後、アンダーフィル樹脂の注入・硬化によって接合部が封止された状態で使用される。

以上述べた半導体装置の製造方法においては、第１の半導体基板１Ａに半導体チップ１Ｂ’をフリップチップ実装した後、その半導体チップ１Ｂ’を介して第１の半導体基板１Ａに放熱板９を張り合わせ、その状態で第１の半導体基板１Ａから放熱板９と共に（一緒に）半導体チップ１Ａ’を切り出すため、ダイシングによって第１の半導体基板１Ａを個片化したときに、放熱板付きの３次元積層タイプの半導体装置２０が得られる。このため、放熱構造を有する半導体装置を製造するにあたって、チップごとに放熱部材を取り付ける必要がなくなる。また、３次元積層タイプの半導体装置を製造するにあたって、半導体基板からサポート材を剥がす必要がなくなる。

また、放熱板９を張り合わせた状態で第１の半導体基板１Ａの裏面に所定の処理、例えば上記図７（Ａ）〜（Ｆ）に示す裏面研削や配線形成、さらには図８（Ａ）に示す接続端子（バンプ）形成などの裏面加工を施すため、放熱板９をサポート材として利用しつつ第１の半導体基板１Ａの裏面加工プロセスを行なうことができる。

なお、上記第２実施形態においては、予めウエハ処理工程で第１の半導体基板１Ａに貫通電極を形成するものとしたが、これに限らず、上記裏面加工プロセスの中で裏面研削により第１の半導体基板１Ａを薄肉化した後、例えば貫通孔の形成、酸化膜の形成、金属埋め込みメッキ等により、第１の半導体基板１Ａに貫通電極を形成してもよい。

本発明に係る半導体装置の製造方法の第１実施形態を示す工程図（その１）である。 本発明に係る半導体装置の製造方法の第１実施形態を示す工程図（その２）である。 本発明に係る半導体装置の製造方法の第１実施形態を示す工程図（その３）である。 本発明に係る半導体装置の製造方法の第２実施形態を示す工程図（その１）である。 本発明に係る半導体装置の製造方法の第２実施形態を示す工程図（その２）である。 本発明に係る半導体装置の製造方法の第２実施形態を示す工程図（その３）である。 本発明に係る半導体装置の製造方法の第２実施形態を示す工程図（その４）である。 本発明に係る半導体装置の製造方法の第２実施形態を示す工程図（その５）である。 本発明に係る半導体装置の製造方法の第２実施形態を示す工程図（その６）である。 従来の半導体装置の製造方法の一例を示す工程図（その１）である。 従来の半導体装置の製造方法の一例を示す工程図（その２）である。 従来の半導体装置の製造方法の一例を示す工程図（その３）である。 従来の放熱構造を有する半導体装置の構成例を示す図である。

符号の説明

１，１Ａ，１Ｂ…半導体基板、１’，１Ａ’，１Ｂ’…半導体チップ、４，４Ａ，４Ｂ，１９…バンプ、８…放熱樹脂、９…放熱板、１０，１１…ブレード、１２，２０…半導体装置

Claims (3)

1. 素子回路が形成された半導体基板の面上に放熱板を張り合わせる工程と、
   前記半導体基板に前記放熱板を張り合わせた状態で、前記半導体基板から前記放熱板と共にチップを切り出して個片化する工程と
   を含むことを特徴とする半導体装置の製造方法。
2. 素子回路が形成された半導体基板の第１面上に半導体チップをフリップチップ実装する工程と、
   前記半導体基板の第１面上に前記半導体チップを介して放熱板を張り合わせる工程と、
   前記放熱板を張り合わせた状態で前記半導体基板から前記放熱板と共にチップを切り出して個片化する工程と
   を含むことを特徴とする半導体装置の製造方法。
3. 前記放熱板を張り合わせた状態で前記半導体基板の第２面側に所定の処理を施す工程を有する
   ことを特徴とする請求項２記載の半導体装置の製造方法。

Images