JP2008124459A - ハンダペースト接続部を有する回路基板の製造方法 - Google Patents

ハンダペースト接続部を有する回路基板の製造方法 Download PDF

Info

Publication number
JP2008124459A
JP2008124459A JP2007280002A JP2007280002A JP2008124459A JP 2008124459 A JP2008124459 A JP 2008124459A JP 2007280002 A JP2007280002 A JP 2007280002A JP 2007280002 A JP2007280002 A JP 2007280002A JP 2008124459 A JP2008124459 A JP 2008124459A
Authority
JP
Japan
Prior art keywords
circuit board
manufacturing
auxiliary circuit
solder paste
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007280002A
Other languages
English (en)
Inventor
Norman A Card
エー. カード ノーマン
Thomas R Miller
アール. ミラー トーマス
William J Rudik
ジェイ. ルディック ウイリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of JP2008124459A publication Critical patent/JP2008124459A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05023Disposition the whole internal layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】2枚の補助回路基板の各導体パッドが、確実に電気的接続がなされた回路基板組立体の製造方法を提供すること。
【解決手段】(1)第1及び第2補助回路基板を供給する工程と、(2)前記第1及び補助回路基板を、その各金属導体パッドを互いに対向させた状態で、整合する工程と、(3)前記第1及び第2補助回路基板間に、開口を有した流動可能な絶縁板を配置する工程と、(4)前記金属導体パッドの対の内の少なくとも1つについて、適量のハンダペーストを添着する工程と、(5)前記第1及び第2補助回路基板に圧力及び熱を掛けて、これら一体化する工程とを含むこと。
【選択図】図5

Description

本発明は、有機回路基板に関し、特に詳細には、多層回路基板、チップキャリア等に使用される有機回路基板に関する。更に詳細には、本発明は、二以上の回路基板半組立体が形成されて互いに接合される多層構造体の形成に関する。
周知のように、多層プリント回路基板、積層チップキャリア等の有機製品は、最小の容量および面積で複合回路の形成をなすことができる。これらは典型的には有機絶縁材料の層によって互いから分離されている信号層、グランド層、電源層の導電層の積層体を備える。これらの層は、絶縁層を貫通するメッキホールによって互いに電気接触している。メッキホールは、内部にある場合は、「バイア」と呼ばれ、基板の外面から内部へ所定の深さに延びている場合は、「ブラインドバイア」と呼ばれ、実質的に基板を貫通している場合は、「メッキスルーホール」(PTH)と呼ばれることが多い。本明細書で使用される「スルーホール」という用語は、係る3つのタイプの基板開口部の全てが含まれることを意味する。
プリント回路基板およびチップキャリア等の今日の製造方法は、複数の別個の内部層回路(回路層)の組立を含んでおり、これらの絶縁層に接合された(例えば積層された)銅被覆された内層ベース材料の銅層の上に内部層回路は感光層またはフィルムをコーティングすることによって形成される。この有機感光コーティングは、投影され、現像され、この露出された銅は、所望の回路パターンに応じて、導電ラインおよびパッド等を形成するためにエッチングされる。
エッチングの後、感光性フィルムは内層ベース材料の表面に回路パターンを残して銅から剥ぎ取られる。この処理は、プリント回路基板技術におけるフォトリソグラフ処理と呼ばれ、更なる記載は必要ではないと思われる。個々の内部層回路(各内部層回路は少なくとも一つの導電層および支持絶縁層を含む)が形成された後、多層「スタック(積層体)」(組立体)は典型的には、いくつかの内部層、グランド層、電源層等のレイアップ(積み重ね)によって形成され、半硬化材料(典型的にはB段階エポキシ樹脂)を含浸したガラス繊維(一般的にはグラスフ繊維)織物の層を一般的に有する絶縁有機プリプレグによって互いから隔離されている。係る有機材料は当該産業では「FR−4」絶縁材料として呼ばれる。
スタックの最上層および最下層は、銅で被覆された、ガラス繊維入りのエポキシ平面基板から成っており、この銅被覆はスタックの外部面を有する。このスタックは、積層されて、B段階樹脂を完全に硬化するために加熱および加圧されてモノリシック構造(組立体)を形成する。このように形成された積層された組立体は一般的には、その両方の外面に金属(通常は銅)被覆を有している。外部回路層は、内部層回路を形成するのに使用される工程に類似する工程を使用して銅被覆において形成される。感光フィルムがこの銅被覆に貼り付けられ、次にこのコーティングが、パターン化された活性化用電磁線に露出されて現像される。次に、塩化第二銅といったエッチング液が感光性フィルムの現像によって剥がされた銅を除去するのに使用される。最後に、残留する感光フィルムが除去され、外部回路層が形成される。結果として得られた組立体は、30またはそれ以上の導電層と、同数の絶縁層とを備えることができ、従来の積層工程を用いて同時に全て積層されて最終的に積層された組立体となる。
上記のような、いくつかの個々の導電‐絶縁積層化部材を備えており、2以上の導電層および関連する絶縁層を含む積み重ねられた回路基板「半組立体」を最初に形成することが望ましいことが多く、積層された半組立体はその外面のいずれかまたは両方に複数の導電パッド(例えば銅)を含む。これらのパッドは上記のフォトリソグラフ処理を用いて形成されることが多い。次に、2つ以上の係る半組立体が整合されて積層され、上記の中間有機プリプレグ層を使用して、最終的な多層組立体を形成する。付加的な個別の導電層および絶縁層が、最終組立体用の更なる層を形成するための積層の間に含まれる。
係る半組立体の製造方法において、様々な半組立体間の相互接続を提供することが必要である。これは、各外部導電パッドを一つの半組立体上に整合させ、別の半組立体上にも別の各外部導電パッドを整合させ、次に、従来の積層工程を用いてこれら2つを一つにする。これら2つの半組立体は、中間絶縁層(好適には従来のプリプレグ)による積層の前に分離される。この絶縁により、一つの半組立体の様々な外部導体素子(例えば信号ライン)を別の半組立体から絶縁し、一方、設計・整合された導電パッドの複数のペアが結合して電気接続できる。導電ハンダペーストは、接続を高めるために2つの結合するパッド間で使用することができる。
上記のような組立体および半組立体のために、導電スルーホール(または相互接続)は、個別の回路層を電気的に接続するのに使用することもでき、上記の接続の3種類(埋め込みバイアおよびブラインドバイアならびにメッキスルーホール)のうちの一つ以上であることができる。係るスルーホールが使用される場合、一般的には、剥き出しのホール壁は少なくとも一つの前処理ステップを受け、その後、絶縁材料の壁部が、メッキ触媒と接触して触媒作用が引き起こされて、一般的には、無電解または電解メッキ溶液と接触することによって金属処理される。
スルーホールがメッキスルーホール(組立体または半組立体全体を貫通するもの)である場合、相互接続は、回路層の選択されたものの間に形成される。複数の結合する半組立体の整合されたスルーホール間の接合性は、好ましくは導電ペースト等を使用して実現される。係るペーストは、薄片の形態で銀等の高導電率の金属を含むことが知られている。最終的な多層組立体の組立に引き続き、チップもしくは他の電気部品またはこれらの両方が、組立体の外部回路層の適切な位置に搭載される。
いくつかの例において、係る部品は、ハンダボール技術を用いて搭載されて電気的に接続され、そのうち一つは当該産業ではボール・グリッド・アレイ技術として呼ばれる。プリント回路基板のために、これらの部品はコンデンサ、抵抗、およびチップキャリアを含み得る。チップキャリアのために、チップは、キャリア積層基板の上面にはんだ接合されることが多く、キャリアは下の「ホスト」基板(一般的にはプリント回路基板)にはんだ接合される。どちらの形態(プリント回路基板またはチップキャリア)においても、前記部品は、導電スルーホールおよび接続されたパッドの複数ペアを介して構造体内の回路に所望のように電気的に接続している(組立体が上記の半組立体を使用して用いられた場合)。
係る部品を受けるように設計されたアセンブリの外部ハンダパッドは一般的に、外部回路層の上に有機ハンダマスクコーティングを施すことによって形成される。このハンダマスクは、ハンダマウントパッドが形成されるべき領域を画定する開口部を有するスクリーンを用いて、液体ハンダマスクコーティング材料を外部回路層の表面にスクリーンコーティングすることによって貼り付けられる。あるいは、フォトイメージ可能(photoimageable)なハンダマスクを外面にコーティングしてもよく、露出されて現像され、パッドを画定する開口部のアレイを形成する。次に、この開口部はウェーブハンダ付けといった当該技術分野で知られる処理を使用してハンダでコーティングされる。上記のような製品の例は、下記に挙げた特許に示されている。それらは、本発明に対する先行技術であると認めるものではない。
特許文献1において、回路基板を製造する方法であって、絶縁表面を有する回路基板を形成する工程と、金属層と剥離膜とを含む剥離構造体を形成する工程と、絶縁表面に隣接して配置される金属層を備える回路基板にこの剥離構造体を積層する工程と、この剥離構造体を通して回路基板に孔を形成する工程と、有機ベースを含む充填材料をこの剥離構造体に適用する工程と、この充填材料に犠牲膜を適用する工程と、孔を実質的に充填するためにこの孔に充填材料を強制的に充填するために犠牲膜に十分な熱および圧力を加える工程と、を含む方法が記載されている。
特許文献2において、積層回路組立体であって、少なくとも2つのモジュラー化された回路層組立体と、各半組立体の間に設けられた接合層とを備えており、この半組立体および接合層は、接合可能かつ硬化可能な絶縁体からの硬化された絶縁体と共に接合される積層回路組立体が記載されている。半組立体および接合層は、接合可能な導電材料に電気的に相互接続している。この接合層は内部の導電層の周りに配置されている。導電層はバイアを有しており、絶縁層は導電層のバイアよりも直径の小さいバイアを有している。バイアは、半組立体間で電気的に接続させるために電気的に接合可能な導電材料で充填される。
特許文献3は、絶縁基板を含む銅張り積層板であって、前記絶縁基板は一側面または両側面が銅箔で積層されており、この銅箔の一側部は粗面となっており、この銅箔は、亜鉛よりも融点が低い金属層をその粗面に形成されていることが記載されている。導電回路を一方の面に備える絶縁基板と、他方の面から延在するバイアホールと含む回路基板も提供されており、バイアホールは絶縁基板の一方と、亜鉛よりも融点の低い金属層からなる導電回路との間に形成されている。デスミア処理はこの回路基板を製造するのに必要ではない。
特許文献4は、多層回路基板の層間の相互接続を提供するための構造が記載されている。この構造は、一以上の層と、スタックの少なくとも一層を通して延在するバイアホールとを含むスタックを備える。各バイアホールは導電性のプラグで充填されており、各プラグは第1の導体パッドと第2の導体パッドとを有している。
特許文献5は、多層プリント回路基板または配線回路基板の製造方法を記載しており、特に詳細には、標準的なプリント回路基板の構造に比して入力および出力の数を増加するために階層型の配線構造においていわゆるZ軸または多層電気相互接続をなす方法に関する。
特許文献6は、複合配線基板を形成するために接続する部材を形成する方法が記載されている。この部材は、絶縁基板を含んでいる。接着テープがこの基板の少なくとも一面に貼られる。少なくとも一つの開口部が一面から他面に延在する基板を通して、かつ各接着テープを通して形成される。導電材料は、各開口部に供給され、部分的に硬化される。この接着テープは、導電材料の塊が基板の表面を越えて延在することができ、他の要素と共に配線構造を形成することができるように、除去される。
特許文献7は、回路基板組立体ならびにこの製造方法を記載しており、この組立体は、互いに接合された複数の別個の回路基板を備えている。各基板は少なくとも一つの開口部を備えており、その一つが接合の前に導電ペーストで実質的に充填される。一旦接合されると、このペーストは更に、効果的な電気接続をなすために他方の開口部内に部分的に充填される。この技術を用いた製品の一例はチップキャリアである。この特許は本発明と同じ譲受人に譲渡される。
特許文献8は、電気パッケージ(例えばチップキャリア)と、これを用いる情報処理システムを記載しており、このパッケージ基板は、外部パッドに連結された内部導電層を備えており、パッドが所定の引っ張り力を受けた場合にパッドのクラック、分離等を実質的に防ぐのに十分な大きさである。
特許文献9は、2つの多層部分を備える多層プリント回路基板を記載しており、これらの一つは、プリント回路基板に配置された電子部品に電気的に接続することができ、高周波での接続を確実にする。このプリント回路基板は更に、コストを削減するために従来のプリント回路基板の一部を備えており、一方、プリント回路基板技術での使用に十分満足できる全体の厚さを有する構造となることを確実にする。これらの部品から内部部分に連結することも可能である。この特許は本発明と同じ譲受人に譲渡される。
特許文献10は、絶縁材料の層にスモールピッチのZ軸の電気相互接続をなす方法を記載しており、この絶縁材料はプリント回路基板および様々な電気パッケージに適用される。この方法は、複数の中間構造体の平行組立を含んでおり、これらは後に連結され、最終構造体を形成する。加えて、Z相互接続された電気構造体が記載されており、この構造体は、樹脂で被覆された銅といった絶縁材料を備えており、プリント回路基板、マルチチップモジュール等を含む様々な種類の電子パッケージの製造において使用可能である。
上記の有機製品(上記プリント回路基板および積層チップキャリアを含む有機絶縁層を含む)の複雑性は、過去数年の間に顕著に増してきている。例えば、メインフレームコンピュータ用のプリント回路基板は、36層またはそれ以上もの回路を有することができ、最終組立体は厚み約0.025インチ(250ミル)である。ラミネートチップキャリアは、その一部として15層の回路を有することができる。かかる有機製品は、幅3〜5ミル(1ミルは1インチの千分の一)の信号ラインと直径12ミルのスルーホールを有することが知られている。今日の多くの製品において増加した回路の高密度化のために、当該産業は信号ラインを幅2ミル以下、スルーホールを直径2ミル以下に減少しようと試みている。係る高密度化は、最終多層回路基板組立体を形成するために係る半組立体を使用する場合に各半組立体の導電パッドを相互接続する最も効果的な手段を当然のことながら要求する。本明細書に記載されるように、本発明はこれを達成することができる。
様々な部品(半組立体)間の正常かつ効果的な相互接続を確実にすることができる有機絶縁材料を一部に有する回路基板組立体の製造方法は本技術分野において著しい進歩をなすであろう。
米国特許第6,138,350号公報 米国特許第6,388,204号公報 米国特許第6,440,542号公報 米国特許第6,504,111号公報 米国特許第6,593,534号公報 米国特許第6,638,607号公報 米国特許第6,809,269号公報 米国特許第6,815,837号公報 米国特許第6,828,514号公報 米国特許第6,955,849号公報
そこで、本発明者等は、様々な部品(半組立体)間の正常かつ効果的な相互接続を確実にすることができて、有機絶縁材料を一部に有する回路基板組立体を製造するにはどうしたらよいか、について種々検討を重ねてきた結果、本発明を完成したのである。
すなわち、本発明の目的とするところは、第1に、この種の回路基板組立体の技術を強化することである。
本発明の他の目的は、少なくとも2枚の補助回路基板の各導体パッドが、新規でユニークな方法によって、確実に電気的接続がなされた回路基板組立体の製造方法を提供することにある。
また、本発明のさらなる目的は、従来のラミネーション工程を含ませることのできる回路基板組立体の製造方法を提供することにある。
以上の課題を解決するために、まず、請求項1に係る発明の採った手段は、
「次の工程を含む回路基板の製造方法。
(1)それぞれが、少なくとも1つの絶縁層と、複数の金属導体パッドを形成した少なくとも1つの導体層とを有する、第1及び第2補助回路基板を供給する工程;
(2)前記第1補助回路基板の前記金属導体パッドと前記第2補助回路基板の前記金属導体パッドとを互いに対向させた状態で、これら第1及び第2補助回路基板を整合する工程;
(3)前記第1及び第2補助回路基板間に、これらに形成してある前記各金属導体パッドに対応する複数の開口を有した流動可能な絶縁板を配置する工程;
(4)前記第1及び第2補助回路基板の、互いに対向している金属導体パッドの対の内の少なくとも1つについて、適量のハンダペーストを添着する工程;
(5)前記第1及び第2補助回路基板に圧力及び熱を掛けて、これら一体化することにより、前記各金属導体パッド及びハンダペーストが溶融して電気的に接続し合うとともに、この電気的接続に悪影響を及ぼすことなく、前記流動可能な絶縁板が当該絶縁板の各開口内を埋めるようにする工程」
である。
ここで、本発明は、工程(1)〜工程(5)を含むものであるが、必ずしもこの数字の順に行う必要はなく、例えば、工程(4)は各工程の最初に行ってもよいものである。つまり、本発明は、これらの工程(1)〜工程(5)を含むものであればよい。
そして、本発明の製造方法で最も重要な部分は、「(3)前記第1及び第2補助回路基板間に、これらに形成してある前記各金属導体パッドに対応する複数の開口を有した流動可能な絶縁板を配置」しておいて、「(5)前記第1及び第2補助回路基板に圧力及び熱を掛けて、これら一体化すること」である。これは、従来のラミネート技術をそのまま利用することができることを意味しているからである。
このような従来のラミネート工程が利用できることにより、本発明の製造方法によって製造された回路基板は、前記各金属導体パッド及びハンダペーストが溶融して電気的に接続し合うとともに、この電気的接続に悪影響を及ぼすことなく、前記流動可能な絶縁板が当該絶縁板の各開口内を埋めるようにすることができるのである。
勿論、この製造方法においては、前記第1及び第2補助回路基板の、互いに対向している金属導体パッドの対の内の少なくとも1つについて添着されている、前記適量のハンダペーストを溶融する工程を含むことができ、この各ハンダペーストの溶融が、前記第1及び第2補助回路基板の、圧力及び熱を掛けた一体化の際に発生するようにしたこともできる。
また、本発明においては、前記絶縁板が電気的接続に悪影響を及ぼすことなく前記開口内に流れ込んで満たすように溶融する温度より低い温度で、前記ハンダペーストが溶融するようにするとよいし、この場合、前記ハンダペーストが溶融する温度を、60℃〜80℃とし、前記絶縁板が、電気的接続に悪影響を及ぼすことなく、前記開口内に流れ込んで満たすように溶融する温度を、100℃〜130℃とすれば、より好ましい回路基板の製造方法となる。
さらに、前記各補助回路基板に形成した複数の金属導体パッドを、第1金属層と、この第1金属層とは異なる少なくとも1つの第2金属層とにより構成し、前記第2金属層を、前記第1金属層上にメッキによって形成したり、前記第1金属層を、銅または銅合金として、前記第2金属層を、ニッケルまたは金の何れか少なくとも一方にしたりすることも有効である。勿論、前記第1金属層を、銅または銅合金であり、前記第2金属層をハンダとしたり、このハンダからなる第2金属層を、前記第1金属層上にスクリーンまたはステンシル印刷によって形成し、前記ハンダペーストとは異なった材料によって形成したてもよい。
この場合、前記ハンダペーストは、有機金属からなるものであることが好ましく、このハンダペーストを、前記第1及び第2補助回路基板を一体化する前に、半硬化状態にすることも効果的である。このハンダペーストの半硬化状態は、このハンダペーストが予め設定された温度で所定時間加熱することにより達成するようにすればよいが、この予め設定された温度は、35℃〜45℃であり、前記所定時間は、8分〜12分であるとよい。
そして、前記第1及び第2補助回路基板の、圧力及び熱を掛けた一体化は、120分〜250分の間で行うようにするとよいし、この第1及び第2補助回路基板の一体化は、170℃〜220℃の加熱温度で、かつ300PSI〜900PSIの圧力で行うようにするとよい。
ところで、前記ハンダペーストは、前記第1及び第2補助回路基板の、互いに対向している金属導体パッドの対の両方について添着するとより効果的であり、この場合には、前記金属導体パッドは、表面において実質的に平坦であり、この平坦な金属導体パッド上に、前記ハンダペーストを実質的にドーム形状に堆積させるとよい。そして、この実質的にドーム形状に堆積させた前記ハンダペーストは、前記金属導体パッドの実質的に平坦な平面上の全てを覆わないようにするとよい。
なお、前記絶縁板は、Bステージのプリプレグ物質によって形成したものであると、作業が行い易い。
そして、前記第1及び第2補助回路基板の、互いに対向させた状態で整合された各対の前記各金属導体パッドの両方が表面にハンダ層を有したものであり、前記ハンダペーストが第1温度で溶融し、前記第1及び第2補助回路基板の間に配置された前記絶縁板が前記第1温度より高い第2温度で溶融し、前記ハンダ層が、前記第2温度より高い第3温度で溶融するようにすると、最も効果的に回路基板の製造を行うことができるのである。
以上、説明した通り、本発明においては、
「次の工程を含む回路基板の製造方法。
(1)それぞれが、少なくとも1つの絶縁層と、複数の金属導体パッドを形成した少なくとも1つの導体層とを有する、第1及び第2補助回路基板を供給する工程;
(2)前記第1補助回路基板の前記金属導体パッドと前記第2補助回路基板の前記金属導体パッドとを互いに対向させた状態で、これら第1及び第2補助回路基板を整合する工程;
(3)前記第1及び第2補助回路基板間に、これらに形成してある前記各金属導体パッドに対応する複数の開口を有した流動可能な絶縁板を配置する工程;
(4)前記第1及び第2補助回路基板の、互いに対向している金属導体パッドの対の内の少なくとも1つについて、適量のハンダペーストを添着する工程;
(5)前記第1及び第2補助回路基板に圧力及び熱を掛けて、これら一体化することにより、前記各金属導体パッド及びハンダペーストが溶融して電気的に接続し合うとともに、この電気的接続に悪影響を及ぼすことなく、前記流動可能な絶縁板が当該絶縁板の各開口内を埋めるようにする工程」
にその構成上の特徴があり、これにより、この種の回路基板組立体の技術を強化することができるのである。
また、本発明によれば、少なくとも2枚の補助回路基板の各導体パッドが、確実に電気的接続がなされた回路基板組立体を製造することができるのである。
さらに、本発明によれば、従来のラミネーション工程を含ませることができて、従来設備を有効利用しながら、上記効果を有する回路基板組立体を製造することができるのである。
次に、上記のように構成した各請求項に係る発明を、図面に示した最良の形態に基づき、他の目的、あるいはさらに踏み込んだ目的、効果、及び利用可能性をも含めて説明することとする。勿論、図1〜図5中において使用した符号は、各部材を特定するために使用され、同一符号は同一部材を示す。
この明細書中で使用している「補助回路基板」なる用語は、1層以上の絶縁層、この絶縁層の上に形成された1層以上の外部導電層、この外部導電層に形成した複数の導電パッドを有した基板を含むものとして使用している。
各絶縁層は、以下に述べるような絶縁材料の1つ以上によって形成したものである。ガラス繊維によって補強されたエポキシ樹脂(FR−4)、ポリテトラフルオロエチレン(テフロン;登録商標)、ポリイミド、ポリアミド、シアン酸樹脂、フォト撮像可能(フォト画像作成可能)な材料、あるいはこれらの類似物が、絶縁材料として採用される。このような絶縁材料の一例として現在知られているのが、米国コネチカット州ロジャーズに所在するロジャーズコーポレーションが商品名「RO2800(登録商標)」として販売しているものである。
導電層は、好ましくは高周波対応の信号層を有するものであり、この信号層は「銅」によって形成されているものが適しているが、例えばニッケル、アルミニウム等の他の金属、あるいはそれらの合金が含まれていてもよい。
フォト撮像可能な絶縁層の例は、「アドバンスト ソルダーマスク ドライ フィルム」であるが、このドライフィルムは、米国で公表された、1991年6月25日発行の米国特許第5,026,624号公報、及び1994年4月25日発行の米国特許第5,026,624号公報に詳しい。
これらの米国特許公報に提案されているドライフィルムは、86.5%〜89%の固形成分を含むものであるが、それぞれの具体的成分と割合を示すと、次の通りである。
・フェノキシ樹脂=27.44%(商品名;PKHC)
・テトラブロモビスフェノールA=41.16%(商品名;Epirez 5183)
・オクタ機能的なエポキシ ビスフェノールA ホルムアルデヒド ノボラック樹脂
=22.88%(商品名Epirez SU−8)
・感光剤=4.85%(商品名UVE)
・染料(エチルバイオレット)=0.07%
・フッ化ポリエーテル非イオン性界面活性剤=0.03%(アメリカ国ニューヨーク州
トナワンダ ソーヤー通り305所在の株式会社スリーエムの商品名;FC430)
・二酸化アモルファスシリコン=3.85%(米国ニュージャージー州パーシッパニー インタースペース パークウエイに営業所を有するデグッサ社の商品名;アエロシ ル380)
・溶剤=11%〜13.5%(このドライフィルムの全量に対する割合)
この明細書中で述べている「回路基板」なる用語は、個別に形成されて最終的に一体化される2枚あるいはそれ以上の「補助回路基板」からなるものをも含むものである。また、付加的な絶縁層あるいは導電層は、最終的な回路基板に追加されることもある。
また、「電気組立体」という用語は、本明細書で定義されている回路基板の少なくとも1つであって、以下に定義する電子部品と電気的に組み合わされた回路基板、及びこの電気的組立体の中に組み込まれた回路基板を意味するものとして用いられるが、このような電気組立体の例としては、これに適した半導体チップを含むチップキャリアがある。半導体チップは、一般に、基板に搭載されていて、基板の外表面にワイヤを利用して電気的接続がなされたり、1以上のスルーホールを使用して内部の導電回路と電気的接続がなされるものである。他の例は、プリント配線基板のような電子部品を組み立てたマザーボード等の印刷回路基板である。
さらに、この明細書中で使用される「電子部品」という用語は、半導体チップあるいはこれに類似するものを含む組立体として用いられ、これを一部の部品とする他の大きな電気的システムのように、回路基板に搭載される他の組立体をも含む。ここで、半導体チップは、回路基板の表面の外部導電層に接続できるようにされていて、1つの組立体の回路基板から他の組立体の回路基板への信号のやりとりができるように電気的接続がなされるものである。
また、この明細書中で使用される「情報処理装置」という用語は、ビジネス、科学、制御または他の目的のために、任意形式の情報、諜報、またはデータの、計算、分類、処理、送信又は受信、検索、発信、切替、保存、表示、明示、測定、検出、再生、処理、または利用を主に実行するように設計された、任意の手段またはその集合体を意味するものとする。その例としては、パソコン、サーバー、メインフレームなどの大型プロセッサがある。
さて、図1には、導体回路11の一例が示してあるが、この導体回路11は、第1補助回路基板15を形成するための回路基板13上に位置している。回路基板13は、前述したような従来の絶縁物質16によって形成されており、1つ以上の導体層17(図1に示した例では3層となっている)を含んでいる。各導体層17は、信号層、電源層、あるいはグランド層であって、第1補助回路基板15やこの第1補助回路基板15が部品となる最終的な第1補助回路基板(図示はしていない)に適した態様のものとされる。このような導体層17は、1つの第1補助回路基板15を形成するために、30層程度形成されるものであり、これと同数の絶縁層が、図1に示すように、各導体層17を電気的に分離するために使用される。
このように形成された第1補助回路基板15は、12ミル(1ミルは、1/1000インチである)〜150ミルの厚さである。この場合には、各導体層17は、たったの2ミル〜せいぜい25ミル程度の厚さに形成され、要求される第1補助回路基板15の機能に対応したものに形成される。
導体回路11は、内部の1つ以上の導体層17に電気的接続(本最良形態では、ブランドバイアであるスルーホール19を使用して行う)がなされ、特に図1に示すように、当該第1補助回路基板15の表面21から中へ2番目の導体層17に電気的接続がなされる。この第1補助回路基板15は、製品に要求されるたくさんの信号線を収容するようにするために、1本以上の導体回路11を含むものとして理解される。1つの実施例において、その第1補助回路基板15の表面に1500本もの導体回路11を含むことがある。図1では、図示を容易にするためにたった1本の導体回路11が示してあるが、他の導体回路11は、互いに空間を置きながら配置されており、表面21上の予め形成されたパターン(例えば四角形状)の一部を構成しているものとして理解される。
また、1つの実施例において、導体回路11は、0.1ミル〜6.5ミルの高さを有していて、平坦な上面23を有した、実質的に筒状のものに形成されている。各導体層は、下側になっている絶縁層16の表面に一体化(例えば、ラミネート手段)されている一枚の銅薄板から形成されるのが好ましく、プリント配線基板(PCB)における従来の写真転写技術を使って、回路パターンや部分回路に形成される。このような工程は、上述した特許文献中に説明されており、さらなる説明は必要ないと思われる。
導体回路11の最も単純な形態は、好ましくは銅又はその合金からなる単数の金属部分31からなっており、この金属部分31は上述したような筒状形状を有している。他の実施例では、この導体回路11は、その表面にさらなる金属層(例えばメッキされた層)を有する。そのような例としては、金属部分31が、ニッケルからなる第1メッキ層33と、金からなる第2メッキ層35を有するものがある。別の例としては、金属部分31は、その表面に薄いハンダ層37を単に含むこともある。
この金属部分31の上には、図1に示したような順に、ニッケルメッキ層、金メッキ層、そしてハンダメッキ層を含むことができる。勿論、本発明は、この図1に示した実施例に限定されるものではない。共晶混合物として知られるハンダは、ハンダ層37に採用できるが、このようなハンダは、重量で63%のスズと37%の鉛とからなっている。この鉛の含有量は、当該ハンダ層37の全体の重量割合で50%以下であることが好ましい。しかしながら、鉛を全く含有しない最新の他のハンダも、このハンダ層37の材料として採用される。図1に示した実施例において、金属部分31は、0.1ミル〜3ミルの厚さを有しており、その上のニッケルメッキ層33の厚さは0.1ミル〜1.5ミル、金メッキ層35の厚さは0.1ミル〜0.5ミル、そしてハンダメッキ層37の厚さは0.1ミル〜3ミルのものとしてある。
これらメッキ層の最適な厚さやその形成方法は、本発明に係る回路基板の製法において、上述したソルダーペーストの組合せが使用できるようにするために、上述した方法やこれに類似した方法の最適な適用によって、以下に定義する導体の一体化を促進するのに役立つものである。理解できるように、当該第1補助回路基板の全ての導体回路11は、本実施例で説明したものと同じものが採用されれば、上記のような種類の金属とその厚さを含むものである。例えば、金と銀とのメッキの組合せを採用する方法や、厚さの変更は、本発明に係る製造方法を実施するに当たって、十分可能である。
上記組合せの中で採用しているニッケルは、金を採用した場合に次いで、より良好なハンダ層を形成するのに役立つ。勿論、金は、高い導電性を有する貴金属として知られているものである。
スズと鉛からなるハンダ層は、他の導体回路との接続がなされる際に、以下に述べるハンダペーストの流動化を増進するのに役立つものである。ニッケルメッキ層と金メッキ層は、電解メッキ、無電解メッキ、あるいは化学メッキによって形成される。
ハンダ層37は、従来のスクリーン印刷法によってソルダーペーストを導体回路11に対して積層させ、その後にリフローすることにより、形成される。このハンダ層37は、電解メッキによっても形成できるし、必要ならば、ステンシルを使用した印刷法によっても形成できる。リフロー工程についての詳しい方法は、後述する。また、電解メッキについては知られており、詳しい説明は必要ないと思われる。
本発明の最適な実施例において、(上述した金属部分である)パッド部材31は、銅またはその合金によって形成されており、中間のニッケルメッキや金メッキなしの、上述したハンダ層37を有するものである。この実施例においては、パッド部材31は、2ミル〜2.5ミルの高さを有している。スクリーン印刷されたハンダ層37は、上述したリフロー工程によって、厚さが0.1ミル〜2ミルとなるように調整される。このリフロー工程は、185℃〜217℃の温度範囲で、かつ、2分〜6分の短時間内で行われる。このようなリフロー工程は、従来からある一般的な「炉」によって行われる。このハンダ層37中には、下側のパッド部材31に対するハンダ付けを行い易くするための「フラックス」が含まれる。
次に、金属ハンダ層39は、有機金属によって形成するのが好ましいが、図1にも示したように、上記ハンダ層37上に形成される。金属ハンダ層39の形成は、好ましくは、上記ハンダ層37の形成の際に用いられた従来のスクリーン印刷によって行われる。この金属ハンダ層39は、35℃〜45℃(好ましくは40℃)の温度で、8分〜12分(好ましくは10分)間、「タックドライ(tack dry)」することにより形成される。
この金属ハンダ層39は、図1に示したように、上面が凸状となる「ドーム」状のものに形成される。前述したように、金属ハンダ層39は、導体回路11の上面の全てを覆うものではなく、本実施例では、導体回路11の上面の10%〜85%を覆うものである。このことは、本発明の内容を限定するものではなく、導体回路11の上面の全てを覆ってもよいものである。
金属ハンダ層39のための好ましいハンダ材料は、有機金属ハンダペーストであるが、これは、例えば、米国カリフォルニア州サンディエゴ ウイロークリークロード10070に営業所住所を有するオーミット サーキッツ社によって、商品名「コンダクチブ ペースト 7001」で販売されれているものである。
金属ハンダ層39のための組成物で、本明細書中で述べている「有機金属ハンダペースト」は、「有機ラジカル」と結合した特定の金属要素を含んでいるものである。他のハンダペーストも使用可能であるが、その例としては、米国カルフォルニア州ランコドミンゲス スサーナロード20021に営業所を有するアブレボンド社の、商品名「アブレボンド8175(以前はアブレスチック8175と言われていた)」があり、また米国ペンシルベニア州ハットフィールドインダストリーロード1560に営業所を有するエレクトロン マイクロスコピー サイエンシーズ社の、商品名「EMS シルバー アドヘッシブ」がある。
本実施例において、上記金属ハンダ層39は、一つの導体回路11に対して、1〜5グラム使用され、最大厚さは、0.1ミル〜3ミルの範囲内にある。タックドライ法によって載置された金属ハンダ層39を有する第1補助回路基板15は、本発明によって回路基板を製造するために、他の第1補助回路基板に対する電気的接合をなすべく、以下のように用意される。
図2〜図4は、本明細書の上記説明で定義した第1補助回路基板15のような第1補助回路基板を使用して回路基板を製造する各段階が示してある。この工程は、上記第1補助回路基板15と類似する第2補助回路基板15’と、当該第1補助回路基板15とを一体化する工程を含むものであるが、その際には、各回路基板を製造した際に用いた冶金法が採用される。各補助回路基板15・15’については、説明を容易にするために一本の導体回路11を有したものとしているが、多数の導体回路11が本明細書で上述したような方法によって、各補助回路基板15・15’について形成されることは言うまでもない。
図2には、各補助回路基板15・15’についての一体化工程の最初の段階が示してある。流動可能な絶縁材料からなる絶縁板41は、両補助回路基板15・15’の間に配置されるものであり、図示したように、開口43を有している。この開口43は、好ましくはレーザードリルによって穴開けしたものであり、その中で各導体回路11の対向した部分が接続できるようにしたものである。図2に示したように、各開口43の直径(大きさ)は、その中に入る各導体回路11の直径(大きさ)よりも大きくしてある。1つの例では、筒状になっているパッドのための金属導体パッドの直径が27ミルの場合、対応する開口43は、29ミル〜34ミルの直径を有するものとなる。この開口43の大きさを対応する金属導体パッドの大きさと同じにすることは、本発明の範囲内である。
上述したような冶金法で形成され上記したような厚さを有する導体回路11を有した第1補助回路基板あるいは第2補助回路基板とするために、流動可能な絶縁板41の最初の厚さ(図2中ではTとして示してある)は、3ミル〜5ミルの範囲にある。当然のことながら、この流動可能な絶縁板41の厚さは、両第1及び第2補助回路基板の各導体回路11を一体化するための、後述するラミネーション行程において掛けられる高圧によって薄くなる(図4中ではT’として示してある)。
絶縁板41の最初の厚さTと、この絶縁板41に形成される開口43の選択された直径は、本明細書中で教示していることのために重大な意味を有すると考えられる。つまり、絶縁板41の最初の厚さTと、この絶縁板41に形成される開口43の直径は、上述した冶金法のミキシングが、絶縁板41が溶融して各導体回路11の周囲にある空間内に流れて開口43を埋める前に、効果的に発生することを保証するものである。勿論、上述した金属やこれに対応した厚さを含む他のパラメーターは、使用される金属ハンダペーストの正確な量と同様に、本発明の重要な特徴として考慮される。
一実施例にあっては、絶縁板41は、Bステージ化された(半硬化状態)プリプレグとして形成されるものであり、これは、出願人が米国で登録している商品名「ドリクラッド(Driclad)」にて販売している絶縁材料によって形成される。この種のプリント配線板技術において他に知られている絶縁材料は、本発明と同様な目的の下に使用される。
この明細書中で使用している「流動可能」なる言葉は、上記のような絶縁材料が、本明細書中で定義される温度と時間を条件として熱に晒されたときに、最初の固体状態から軟化して流れ出すようになるものであることを意味するものである。また、「Bステージ化(若しくは従来のBステージ)」なる用語は物質の状態を言うものであるが、絶縁材料が部分的に硬化されていて、これを完全に硬化させるためには、更に熱と圧力が必要になっている状態を言うものとして用いられる。
互いに対向し合って対になっている導体回路11の電気的接続は、上述したように、従来のラミネーション装置によって、熱と圧力を加えながら行われる。この工程において、図3に示したように、2つのハンダペーストのドーム型表面が係合するまで、第1補助回路基板15及び第2補助回路基板15’を近接させてなされる。また、金属ペースト39が2つの導体回路11の内の1つにのみ形成されていても十分機能することを強調しなければならないが、この場合、導体回路11のドーム型になった金属ペースト39の表面が、対応する導体回路11の金属ペースト39がない平坦になった表面に直接係合される。
ラミネーション工程は、300PSI(pounds per square inch)〜900PSIの圧力で、総時間が120分〜250分となるように維持してなされる。なお、この程度の総時間が掛かるものは、「遅い」ランププロセス(傾斜路工程)と定義される。
この時間の間、ラミネーション温度は、最初の25℃から45分掛けて190℃にまで高められ、この温度状態がその後90分程度維持される。そして、温度は、100分掛けて3℃まで低下され、その後、上記の総時間の残り時間を掛けて100℃になるまで加熱される。そして、最初の温度(室温)に戻されるのである。
このようにゆっくりとしたラミネーション工程は、上述したような絶縁材料やハンダペーストを有する回路基板の一体化を行うのに十分なものであるとみなされる。他の温度、時間及び圧力は、上述した材料に代わる材料に応じて適用される。
重要なことに、上記のように第1及び第2補助回路基板を対向させて一体化する方法では、立ち上げ時間が総時間の25%か、最初の立ち上げから20分は掛かることである。圧力は、Bステージの絶縁板41に掛け続けられ、この絶縁板41は、最終的に、図4に示すT2の厚さのものになる。金属ペースト39(ハンダ)は、ハンダ組成物や絶縁板41の中でも最も低い融点を有したものであり、ほぼ70℃(60℃〜80℃)の温度で溶融し始め、引き続き絶縁板41が、115℃(100℃〜130℃、つまり金属ペースト39が溶融する温度より高い温度)で溶融し始める。最後に、溶融温度が185℃のハンダ層37が溶融する。つまり、ハンダ層37は、170℃〜220℃の温度範囲で溶融するものである。
この工程のこの時点で、ハンダペースト、ハンダ、及びパッド部31の銅を溶融して一体化することは、その一体化の中で各材料を混合し合って、効果的な一体化を実現することになるのである。
さらに重要なことは、上記各金属材料の混合時において、これら材料の混合が75%なされたと同時に、絶縁板41が溶融してその開口43中に流れ込み、この開口43を絶縁材料に埋め尽くすことであり、図4に示すように、物理的結合された導体回路の周囲を、これに影響を与えることなく完全に囲むことになることである。すなわち、この溶融した絶縁板41は、結合された金属部分の間に、少しでも浸入することはないのである。
必要な電気的接続はこのようにして完了するのであるが、第1補助回路基板15と第2補助回路基板15’は室温にまで温度を下げても良い状態になっており、電気的接続もなされていて、図4に示したように、多層回路基板49は効果的に完成されたのである。
下記の表1には、本発明に係る方法を採用した上記ラミネーション工程に対応する、時間、圧力、そして温度が示してある。この場合、時間は累積させたものである。
Figure 2008124459
この表1は、本発明の範囲を限定するものではない。上述したように、異なる方法に対しては異なる時間や圧力が適用可能であるし、絶縁板41の異なる厚さも適用することができる。両方の導体回路の金属材料が完全に混合された後に、開口43が溶融した絶縁板41によって完全に埋め尽くされ一体化されることは、本発明の範囲内である。重要なことは、金属が結合する前に、この結合部分に絶縁材料が浸入することを妨げることである。そうでないと、金属結合に悪影響を及ぼすからである。本発明によれば、このような悪影響を及ぼさないようにすることを、本明細書中で述べている工程や、材料や、厚さを採用することによって達成することができるのである。
図5には、多層に形成された回路基板51及び53の2つが例示してあるが、これらは本発明によって製造したものである。回路基板51はチップキャリアであり、一方回路基板53はプリント配線板である。このプリント配線板53は、表面に1つ以上のチップチャリアが搭載されており、それらは、本発明に係る方法によって互いに電気的接続がなされている。また、チップキャリア51については、1つ以上(図5では1つ)の電子部品55が搭載等されていて、この電子部品55は、チップキャリア51上に搭載されて電気的接続がなされたセミコンダクターチップである。このチップキャリア51は1つ以上のチップを搭載することができる。
図5に示したように構成した結果、チップキャリア51に搭載してある1つ以上のチップは、「ホスト基板」であるプリント配線板53を通して、他の構成部品や基板に対して電気的に接続することができる。このような「ホスト」、つまり上記プリント配線板53や、そのような構成要素あるいは構造のための「ホスト」の一例としては、パーソナルコンピュータ、コンピュータメインフレーム、コンピュータサーバのような情報処理装置が挙げられる。他の情報処理装置は、本明細書で教示されている1つの回路基板を有するものとして理解できるが、さらなる説明は必要ではないと考えられる。
図5に示した、チップキャリア51と、プリント配線板53と、電子部品55とを有する構造体は、上述した電子部品を構成するものとして理解できる。最も単純には、上記チップキャリア51もプリント配線板53それ自体も、本発明に係る電子部品と言うことができる。図5に示したチップキャリア51もプリント配線板53それ自体も、複数のサブアッセンブリを含むことができる。図5の例によれば、各チップキャリア51もプリント配線板53も、3枚のプリント配線板49を有している。各プリント配線板49は、図示しないスルーホールを有している。このスルーホールは、本明細書で定義されている高密度化を達成するのに好ましいものであり、一例として1つの部品について、10000あるいはそれ以上のものが実現される。
図5に示したチップキャリア51やプリント配線板53は、本発明の単なる一例を示すものであって、本発明を限定するものではない。また、複数の従来の配線基板を一体化して、図5に示したような1つ以上のチップキャリアやプリント配線板を構成することは、本発明の範囲内であり、図5は、3番目のアッセンブリをさらに実装して接続できることをも示している。
また、図5は、各回路基板における導電部品や金属導体ペ−ストの接続を行うことによって高密度化された接続が達成できた回路基板を示しており、結果的に、必要とされる最終的な回路基板を示していることになる。
このような回路基板の他の実施例は、複数のものを接続することにより、より大きなものとした回路基板や、積層することにより、情報処理装置に適用できる多層基板がある。このような情報処理装置は、本発明のユニークで有利な特徴によって価値あるものとなる。
以上のようにして、本明細書や図面によって、本発明の実施形態を説明してきたが、本発明の内容を逸脱することなく、種々な変形例を考えることは当業者にとって明らかであり、そのような本発明を逸脱しないでなされる変更例は、特許請求の範囲の各請求項で表現されている。本発明によってなされた回路基板は、通常速度信号でも高速度信号でも送信が可能であり、高速度信号について言えば、実質的にインピーダンス混乱を防止しながら、1ギガバイト〜10ギガバイトの処理能力が可能である。
また、本発明に係る製造方法によれば、コスト低減を図りながら、従来のプリント配線板を簡単に製造することができる。本発明に係る回路基板の接続方法は、その一部に従来のラミネーション工程を含むことが好ましく、内部または表面に規定された回路部品や導電部品を有する回路基板を、1枚宛整列した状態で、所定の時間内でより高い温度と圧力に曝しながら積層することも好ましいものである。
本発明の回路基板を構成する補助回路基板の金属導体パッドを中心にしてみた部分拡大断面図である。 二枚の同補助回路基板の間に、開口を有する絶縁板を配置した状態を示す部分拡大断面図である。 同二枚の補助回路基板に熱と圧力を掛けてこれらを一体化し、ハンダペーストが電気的接続を果たしたときの、部分拡大断面図である。 図3に示した状態からさらに熱と圧力を掛けて、絶縁板の開口内を、当該絶縁板が溶融した物質によって満たした状態を示す部分拡大断面図である。 本発明の製造方法によって製造した回路基板を複数種類組み立てた状態の断面図である。
符号の説明
11 導体回路
13 回路基板
15 第1補助回路基板
15’ 第2補助回路基板
16 絶縁物質
17 導体層
19 スルーホール
21 表面
23 上面
31 パッド部(金属部分)
33 第1メッキ層
35 第2メッキ層
37 ハンダ層
39 金属ペースト
41 絶縁板
43 開口
49 多層回路基板
51 チップキャリア
53 プリント配線板
55 電子部品

Claims (20)

  1. 次の工程を含む回路基板の製造方法。
    (1)それぞれが、少なくとも1つの絶縁層と、複数の金属導体パッドを形成した少なくとも1つの導体層とを有する、第1及び第2補助回路基板を供給する工程;
    (2)前記第1補助回路基板の前記金属導体パッドと前記第2補助回路基板の前記金属導体パッドとを互いに対向させた状態で、これら第1及び第2補助回路基板を整合する工程;
    (3)前記第1及び第2補助回路基板間に、これらに形成してある前記各金属導体パッドに対応する複数の開口を有した流動可能な絶縁板を配置する工程;
    (4)前記第1及び第2補助回路基板の、互いに対向している金属導体パッドの対の内の少なくとも1つについて、適量のハンダペーストを添着する工程;
    (5)前記第1及び第2補助回路基板に圧力及び熱を掛けて、これら一体化することにより、前記各金属導体パッド及びハンダペーストが溶融して電気的に接続し合うとともに、この電気的接続に悪影響を及ぼすことなく、前記流動可能な絶縁板が当該絶縁板の各開口内を埋めるようにする工程。
  2. 前記第1及び第2補助回路基板の、互いに対向している金属導体パッドの対の内の少なくとも1つについて添着されている、前記適量のハンダペーストを溶融する工程を含むことを特徴とする請求項1に記載の回路基板の製造方法。
  3. 前記各ハンダペーストの溶融が、前記第1及び第2補助回路基板の、圧力及び熱を掛けた一体化の際に発生するようにしたことを特徴とする請求項1または請求項2に記載の回路基板の製造方法。
  4. 前記絶縁板が電気的接続に悪影響を及ぼすことなく前記開口内に流れ込んで満たすように溶融する温度より低い温度で、前記ハンダペーストが溶融するようにしたことを特徴とする請求項1〜請求項3のいずれかに記載の回路基板の製造方法。
  5. 前記ハンダペーストが溶融する温度は、60℃〜80℃であり、前記絶縁板が、電気的接続に悪影響を及ぼすことなく、前記開口内に流れ込んで満たすように溶融する温度は、100℃〜130℃であることを特徴とする請求項1〜請求項4のいずれかに記載の回路基板の製造方法。
  6. 前記各補助回路基板に形成した複数の金属導体パッドを、第1金属層と、この第1金属層とは異なる少なくとも1つの第2金属層とにより構成したことを特徴とする請求項1〜請求項5のいずれかに記載の回路基板の製造方法。
  7. 前記第2金属層は、前記第1金属層上にメッキによって形成したことを特徴とする請求項6に記載の回路基板の製造方法。
  8. 前記第1金属層は、銅または銅合金であり、前記第2金属層は、ニッケルまたは金の何れか少なくとも一方であることを特徴とする請求項6または請求項7に記載の回路基板の製造方法。
  9. 前記第1金属層は、銅または銅合金であり、前記第2金属層は、ハンダであることを特徴とする請求項6または請求項7に記載の回路基板の製造方法。
  10. 前記ハンダからなる第2金属層は、前記第1金属層上にスクリーンまたはステンシル印刷によって形成したものであり、かつ、前記ハンダペーストとは異なった材料によって形成したものであることを特徴とする請求項9に記載の回路基板の製造方法。
  11. 前記ハンダペーストは、有機金属からなるものであることを特徴とする請求項1〜請求項10のいずれかに記載の回路基板の製造方法。
  12. 前記ハンダペーストを、前記第1及び第2補助回路基板を一体化する前に、半硬化状態にすることを特徴とする請求項1〜請求項11のいずれかに記載の回路基板の製造方法。
  13. 前記ハンダペーストの半硬化状態は、このハンダペーストが予め設定された温度で所定時間加熱することにより達成するようにしたことを特徴とする請求項12に記載の回路基板の製造方法。
  14. 前記予め設定された温度は、35℃〜45℃であり、前記所定時間は、8分〜12分であることを特徴とする請求項13に記載の回路基板の製造方法。
  15. 前記第1及び第2補助回路基板の、圧力及び熱を掛けた一体化は、120分〜250分の間で行うようにしたことを特徴とする請求項1〜請求項14のいずれかに記載の回路基板の製造方法。
  16. 前記第1及び第2補助回路基板の一体化は、170℃〜220℃の加熱温度で、かつ300PSI〜900PSIの圧力で行うようにしたことを特徴とする請求項1〜請求項15のいずれかに記載の回路基板の製造方法。
  17. 前記ハンダペーストを、前記第1及び第2補助回路基板の、互いに対向している金属導体パッドの対の両方について添着したことを特徴とする請求項1〜請求項16のいずれかに記載の回路基板の製造方法。
  18. 前記金属導体パッドは、表面において実質的に平坦であり、この平坦な金属導体パッド上に、前記ハンダペーストを実質的にドーム形状に堆積させたことを特徴とする請求項1〜請求項17のいずれかに記載の回路基板の製造方法。
  19. 実質的にドーム形状に堆積させた前記ハンダペーストが、前記金属導体パッドの実質的に平坦な平面上の全てを覆わないようにしたことを特徴とする請求項18に記載の回路基板の製造方法。
  20. 前記第1及び第2補助回路基板の、互いに対向させた状態で整合された各対の前記各金属導体パッドの両方が表面にハンダ層を有し、
    前記ハンダペーストが第1温度で溶融し、前記第1及び第2補助回路基板の間に配置された前記絶縁板が前記第1温度より高い第2温度で溶融し、前記ハンダ層が、前記第2温度より高い第3温度で溶融するようにしたことを特徴とする請求項1〜請求項19のいずれかに記載の回路基板の製造方法。
JP2007280002A 2006-11-14 2007-10-29 ハンダペースト接続部を有する回路基板の製造方法 Pending JP2008124459A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/598,647 US7547577B2 (en) 2006-11-14 2006-11-14 Method of making circuitized substrate with solder paste connections

Publications (1)

Publication Number Publication Date
JP2008124459A true JP2008124459A (ja) 2008-05-29

Family

ID=39367779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007280002A Pending JP2008124459A (ja) 2006-11-14 2007-10-29 ハンダペースト接続部を有する回路基板の製造方法

Country Status (4)

Country Link
US (1) US7547577B2 (ja)
JP (1) JP2008124459A (ja)
CN (1) CN101184362B (ja)
TW (1) TWI430728B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258778A (ja) * 2010-06-09 2011-12-22 Fujitsu Ltd 積層回路基板および基板製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7666008B2 (en) * 2006-09-22 2010-02-23 Onanon, Inc. Conductive elastomeric and mechanical pin and contact system
US7727805B2 (en) * 2007-06-11 2010-06-01 Intel Corporation Reducing stress in a flip chip assembly
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
TW201133745A (en) * 2009-08-27 2011-10-01 Advanpack Solutions Private Ltd Stacked bump interconnection structure and semiconductor package formed using the same
JP5581828B2 (ja) 2010-06-09 2014-09-03 富士通株式会社 積層回路基板および基板製造方法
US9609760B2 (en) * 2011-06-02 2017-03-28 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting method
CN105451473A (zh) * 2014-09-02 2016-03-30 富葵精密组件(深圳)有限公司 多层软性电路板及其制作方法
DE102016219733A1 (de) * 2016-10-11 2018-04-12 Continental Automotive Gmbh Verfahren zur Herstellung einer mehrlagigen Leiterplatte
TWI638434B (zh) * 2018-04-17 2018-10-11 國立臺灣師範大學 電子組件封裝結構
CN108875232B (zh) * 2018-06-27 2022-03-22 郑州云海信息技术有限公司 一种检查防焊开窗的方法、装置、设备及可读存储介质
US11310921B2 (en) 2019-10-23 2022-04-19 International Business Machines Corporation Buried via in a circuit board
RU2765105C1 (ru) * 2021-01-25 2022-01-25 Акционерное общество «Информационные спутниковые системы» имени академика М.Ф.Решетнёва» Способ изготовления высокочастотных печатных плат

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5300402A (en) * 1988-12-30 1994-04-05 International Business Machines Corporation Composition for photo imaging
US5026624A (en) * 1989-03-03 1991-06-25 International Business Machines Corporation Composition for photo imaging
JPH0775789B2 (ja) * 1990-06-14 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 化学ハンダおよびそれを用いる結合方法
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
JP2000012225A (ja) * 1998-06-26 2000-01-14 Sony Corp 有機電界発光素子
US6365973B1 (en) * 1999-12-07 2002-04-02 Intel Corporation Filled solder
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
MXPA02001147A (es) * 2001-03-19 2004-04-21 Warner Lambert Co Sintesis de ligandos bisfosina no-c2-simetricos como catalizadores para la hidrogenacion asimetrica.
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
US6504111B2 (en) * 2001-05-29 2003-01-07 International Business Machines Corporation Solid via layer to layer interconnect
US6742247B2 (en) * 2002-03-14 2004-06-01 General Dynamics Advanced Information Systems, Inc. Process for manufacturing laminated high layer count printed circuit boards
US6790305B2 (en) 2002-10-08 2004-09-14 International Business Machines Corporation Method and structure for small pitch z-axis electrical interconnections
US6638607B1 (en) * 2002-10-30 2003-10-28 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
US6828514B2 (en) 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
US7088008B2 (en) * 2003-03-20 2006-08-08 International Business Machines Corporation Electronic package with optimized circuitization pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258778A (ja) * 2010-06-09 2011-12-22 Fujitsu Ltd 積層回路基板および基板製造方法

Also Published As

Publication number Publication date
CN101184362A (zh) 2008-05-21
US20080110016A1 (en) 2008-05-15
CN101184362B (zh) 2011-09-14
US7547577B2 (en) 2009-06-16
TWI430728B (zh) 2014-03-11
TW200826772A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
JP2008124459A (ja) ハンダペースト接続部を有する回路基板の製造方法
JP3320325B2 (ja) 高密度プリント回路基板にパッドを設ける方法
EP1250033B1 (en) Printed circuit board and electronic component
US6972382B2 (en) Inverted microvia structure and method of manufacture
US20090241332A1 (en) Circuitized substrate and method of making same
JP4876272B2 (ja) 印刷回路基板及びその製造方法
US7381587B2 (en) Method of making circuitized substrate
US8299371B2 (en) Circuitized substrate with dielectric interposer assembly and method
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
WO1997019579A1 (fr) Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
JPH08316377A (ja) 電子パッケージング構造
US20080022520A1 (en) Method of making multilayered circuitized substrate assembly
KR20010075727A (ko) 국부적으로 향상된 배선밀도를 가진 인쇄회로어셈블리
JP5323341B2 (ja) 電子部品
US20090178273A1 (en) Method of making circuitized assembly including a plurality of circuitized substrates
JP3207663B2 (ja) プリント配線基板及びその製造方法
US20120243155A1 (en) Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same
JP2006049930A (ja) 多層配線基板、多層配線基板のプレハブ素材、多層配線基板の製造方法、電子部品、電子部品パッケージおよび導電性ピラーの形成方法
JP2549393B2 (ja) 回路基板の製造方法
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP2008016805A (ja) 印刷回路基板及びその製造方法
JP2006237233A (ja) 複合配線基板構造体及びその製造方法
JP2001308484A (ja) 回路基板及びその製造方法
JP2003229662A (ja) 配線基板の製造方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091104