JP5581828B2 - 積層回路基板および基板製造方法 - Google Patents

積層回路基板および基板製造方法 Download PDF

Info

Publication number
JP5581828B2
JP5581828B2 JP2010132395A JP2010132395A JP5581828B2 JP 5581828 B2 JP5581828 B2 JP 5581828B2 JP 2010132395 A JP2010132395 A JP 2010132395A JP 2010132395 A JP2010132395 A JP 2010132395A JP 5581828 B2 JP5581828 B2 JP 5581828B2
Authority
JP
Japan
Prior art keywords
hole
plate
conductive material
circuit board
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010132395A
Other languages
English (en)
Other versions
JP2011258779A (ja
Inventor
英明 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010132395A priority Critical patent/JP5581828B2/ja
Priority to CN2011100789292A priority patent/CN102281703B/zh
Priority to US13/085,804 priority patent/US8586876B2/en
Publication of JP2011258779A publication Critical patent/JP2011258779A/ja
Application granted granted Critical
Publication of JP5581828B2 publication Critical patent/JP5581828B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、積層回路基板および基板製造方法に関する。
従来から、多層構造のプリント配線基板であるビルドアップ基板を製造する方法として、絶縁板上に導体パターンを形成していくアディティブ法やセミアディティブ法などの基板製造方法が知られている。このような基板製造方法では、層数の増加に伴い、製造手番を短縮しつつ、歩留まりが著しく低下することを防止するために、別々に製造された基板の層を導電性材料などで一括接続して積層する手法が実施されている。
具体的には、接着層に形成された貫通孔に溶融金属である導電性材料を供給し、積層される複数の基板を加圧しながら加熱することで積層する。ここで、積層の温度上昇により接着シートが軟化し低粘度化するため、積層圧力で接着シートの材料が流動し、導電性材料を押し流してしまう場合がある。
このため、基板表面における配線パターンやランドなどの残銅率に応じて、接着樹脂量を調整することで、接着樹脂量の体積を必要最小限にして積層圧力で接着シートの材料が流動する量を抑えて、導電性材料が押し流されないようにする手法が知られている。具体的には、残銅率が異なる基板ごとに厚さの異なる接着シートを用意し、接着樹脂の厚さを調整する。
特開2002−290032号公報
しかしながら、上述した基板表面における配線パターンやランドなどの残銅率に応じて、接着樹脂量を調整する手法では、残銅率が異なる基板ごとに異なる接着シートを用意するので、基板の製造工程が複雑化するという課題があった。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、積層圧力で接着シートの材料が流動して導電性材料を押し流すことを防止しつつ、基板の製造を容易にすることを目的とする。
上述した課題を解決し、目的を達成するため、積層回路基板は、第一配線基板と第二配線基板との間に配置される接着樹脂の層であって、ランド同士を導電性材料にて電気的に接合する接着層と、導電性材料を供給するための貫通孔が形成されたプレートとを有する。そして、プレートは、積層時に生じる過剰な接着樹脂を溜める樹脂溜りが設けられたことを特徴とする。
本願の開示する積層回路基板の一つの態様によれば、積層圧力で接着シートの材料が流動して導電性材料を押し流すことを防止しつつ、基板の製造を容易にするという効果を奏する。
図1は、実施例1に係る積層回路基板の構成を示すブロック図である。 図2は、実施例1に係る積層回路基板の積層方法を説明する図である。 図3は、積層材料の詳細を説明する図である。 図4は、導電材料が供給された積層材料の詳細を説明する図である。 図5は、実施例2に係る積層回路基板の製造方法を説明する図である。 図6は、積層材料の詳細を説明する図である。
以下に添付図面を参照して、この発明に係る積層回路基板および基板製造方法の実施例を詳細に説明する。なお、開示の技術は、目的を達成するため、LSI(Large Scale Integration)、インターポーザ、マザーボード、半導体素子一般、パッケージ基板一般、中継基板一般、回路基板一般に広く適用可能である。
以下の実施例では、実施例1に係る積層回路基板の構成、積層回路基板の積層方法を順に説明し、最後に実施例1による効果を説明する。
[積層回路基板の構成]
まず、図1を用いて、積層回路基板1の構成を説明する。図1は、実施例1に係る積層回路基板1の構成を示すブロック図である。図1に示すように、積層回路基板1は、基板10A、基板10B、配線パターン11、接合ランド12、導電材料13、接着層20、プレート30および調整用貫通孔31を有する。
積層回路基板1は、基板10Aおよび基板10Bの接合ランド12同士が導電材料13により接合され、複数の配線パターン11が電気的に結合された多層構造のプリント配線基板である。また、積層回路基板1は、基板10Aと基板10Bとの間に、基板10Aと基板10Bとの間に、接着樹脂を溜め込むための調整用貫通孔31と導電材料13を供給するための貫通孔32とが形成されたプレート30を有する。
基板10Aは、印刷技術によって配線パターン11が印刷されるとともに、表面に接合ランド12が形成されている。また、基板10Aの接合ランド12は、基板10Bの接合ランド12と導電材料13により接合されており、配線パターン11が相互に電気的に結合されている。配線パターン11は、銅配線であり、接合ランド12は、必要に応じて、金めっきなどの貴金属めっきや、バリアメタルとして有効なニッケルめっき、または、これらの複合めっきが施されていてもよい。
また、基板10Bも同様に、印刷技術によって配線パターン11が印刷されるとともに、表面に接合ランド12が形成されており、自接合ランド12と基板10Aの接合ランド12とが導電材料13により接合されて配線パターン11が電気的に結合されている。
接着層20は、基板10Aと基板10Bとの間に配置され、基板10Aの接合ランド12と基板10Bの接合ランド12を導電材料13にて電気的に接合する。具体的には、接着層20は、複数の基板10A、10Bの接着樹脂で積層される被着面へ接合ランド12と配線パターン11を覆うように配置される。接着層20となる樹脂は、一般的なエポキシ材料などの熱硬化性樹脂や、ポリエーテル・エーテル・ケトン系などの熱可塑性樹脂を用いることができる。
プレート30は、積層時に生じた過剰樹脂の溜り場となる調整用貫通孔31と、導電材料13を形成する位置に対応する貫通孔32とを有する。また、プレート30の材料は、一般のプリント基板の基材を用いることができる。例えば、銅張り板の銅箔をエッチングして基材を得ることができる。この基材に、積層される配線パターン11および接合ランド12の体積から過分となる接着樹脂の体積に等しい量に合わせて、ドリル加工やルーター加工により調整貫通孔31が加工され、プレート30が完成される。
調整用貫通孔31は、接続される基板の配線面の残銅率から求められた体積分に等しい総体積をもつ樹脂溜まり用の孔である。具体的には、調整用貫通孔31は、複数の基板10A、10Bが加圧および過熱を行って積層される際に、積層圧力で流動する接着シートの接着樹脂を溜める孔である。なお、樹脂を溜める孔を貫通孔とすることで、積層する双方の基板10A、10Bの積層面の配線に合わせて、一括して加工できるため、両面双方をそれぞれ加工するよりも工程が簡素化できる。
積層回路基板1は、接合ランド12と接合ランド12との間を電気的に接続する層において、導電材料13を充填のするための貫通孔32と接続される基板の配線面の残銅率から求められた体積分に等しい総体積をもつ複数の調整用貫通孔31を設けたプレート30が挟み込まれている。
このため、積層回路基板1は、調整用貫通孔31に過剰な接着樹脂が溜まる結果、接着樹脂が流動することを防止し、基板10A、10Bの接合ランド12間を接合するための導電材料13が接着樹脂の流れにより押し流されることを防ぐことができる。
また、積層する基板10A、10Bの表面の残銅率に合わせて、接着樹脂の過剰分を溜める調整用貫通孔31をエリアごとに調整することで、接着材料の流れ速度が大きくなる現象を防止することができ、エリアごとの接着樹脂の流れ量、樹脂流れ速度を最小限にすることができる。
[積層回路基板の製造方法]
次に、図2を用いて、実施例1に係る積層回路基板1の製造方法について説明する。図2は、実施例1に係る積層回路基板1の積層方法を説明する図である。積層回路基板の製造方法として、まず、接着シートである接着層20を積層する基板10A、10Bにラミネートする。このとき、基板10A、10Bとラミネート側の反対面にはマイラーフィルム21が配置されている。
そして、基板10A、10Bの接合ランド12と配線パターン11を覆うように、接着樹脂を例えば熱を加えながらラミネートした後、基板10A、10Bにラミネートされた接着層へ、マイラーフィルム21の上から、接合ランド12上に貫通穴32を形成する。なお、一般的なエポキシ材料を用いた場合には、ラミネート温度は50〜100℃程度である。
また、貫通孔32の形成には、例えば炭酸ガスレーザなどが用いられ、絶縁樹脂を熱昇華して孔空けを行う。加工後、導電ランドの界面には加工で融けた樹脂(スミア)が残っているため、必要に応じてプラズマ処理などにより除去する。次に、加工した貫通孔32へ、導電材料13が充填される。なお、導電材料13の充填する方法として、ステンシル法により印刷で供給する方法や、デンペンス方法などを用いて充填を行う。
具体的には、図2に示すように、スキージ40の移動により基板10A上に導電性材料を塗布(印刷)することにより、貫通孔32に接合ランド12間を接続するための導電材料13を充填する(図2の(1))。
そして、各接合ランド12に対応する位置にプレート30を準備した後、接着層20のマイラーフィルム21を剥離し、プレート30と各基板10A、10Bの張り合わせ面との位置決めを行う(図2の(2)参照)。そして、積層される基板10A、10B間にプレートを挟み込み、基板10Aおよび10Bに直交する方向に加圧しながら真空中で加熱して積層を行って、積層回路基板1を製造する。真空中で積層することにより、接着層20にボイドを発生することなく基板10A、10B同士が接合されるととともに、接合ランド12間の接続が得られる。
このように積層を行うことで、図2に示すように、積層回路基板1では、積層圧力で流動する接着層20の接着樹脂が調整用貫通孔31に溜まっている。このため、積層圧力で接着層20の接着樹脂が流動する速度を抑え、導電材料13を押し流してしまうことを防止することができる。
[実施例1の効果]
上述してきたように、積層回路基板1は、表面に接合ランド12が形成されている基板10Aと、表面に接合ランド12が形成されている基板10Bと、基板10Aと基板10Bとの間に配置される接着樹脂の層であって、接合ランド12同士を導電性材料にて電気的に接合する接着層と、導電材料13を供給するための貫通孔32が形成されたプレート30とを有する。そして、プレート30は、積層時に生じる過剰な接着樹脂を溜める樹脂溜りである調整用貫通孔31が設けられているので、積層圧力で接着シートの材料が流動して導電性材料を押し流すことを防止することが可能である。また、残銅率が異なる基板ごとに異なる接着シートを用意する必要がないので、基板の製造を容易にすることが可能である。
また、実施例1によれば、樹脂溜まりが貫通孔であるので、積層する双方の基板10A、10Bの積層面の配線に合わせて、一括して加工できるため、両面双方をそれぞれ加工するよりも工程を簡素化することが可能である。
ところで、上記の実施例1では、基板に接着層をラミネートした後に、プレートを積層する場合を説明したが、実施例はこれに限定されるものではなく、プレートに接着層を設けた積層材料を基板にラミネートするようにしてもよい。
そこで、以下の実施例2では、プレートに接着層を設けた積層材料を基板にラミネートする場合として、図3〜5を用いて、実施例2に係る積層回路基板の積層材料および製造方法について説明する。図3は、積層材料の詳細を説明する図である。図4は、導電材料が供給された積層材料の詳細を説明する図である。図5は、実施例2に係る積層回路基板の製造方法を説明する図である。
図3に示すように、積層材料は、マイラーフィルム21、接着層20、プレート30、接着層20、マイラーフィルム21の順に積層されている。また、図3の例では、積層材料は、マイラーフィルム21をステンシル版として印刷供給するため、一方の接着層20(図3の例では、プレート上部の接着層)には、プレート30の調整用貫通孔31に対応する位置に孔を設けていない。なお、一方の接着層20に調整用貫通孔31に対応する位置に孔を設けた理由としては、本貫通孔の空気を積層時に抜けやすくするためである。また、図4に示すように、積層材料は、貫通孔32に導電材料13が充填される。
次に、図5を用いて、実施例2に係る積層回路基板の製造方法を説明する。まず、積層する基板10A、10Bを準備するとともに、プレート30に接着層20を設けた積層材料を用意する。そして、積層材料を積層される一方の基板10Aにラミネートする(図5の(1)参照)。
そして、スキージ40の移動により基板10A上に導電性材料を塗布(印刷)することにより、貫通孔32に接合ランド12間を接続するための導電材料13を充填する(図5の(2)参照)。なお、図5の例では、積層する片方の基板10Aに導電材料13を供給し、基板10Bには、導電材料を供給しない。片方の基板10Aで十分な導電材料の体積を得ることができれば、両方の基板に導電材料を供給する必要はないからである。
そして、各接合ランド12に対応する位置に貫通孔32が形成された複数のプレート30を準備した後、接着層20のマイラーフィルム21を剥離し、各基板10A、10Bの張り合わせ面との位置決めを行う(図5の(3)参照)。そして、複数のプレート30と位置決めされた複数の基板10Aおよび10Bに直交する方向に加圧しながら真空中で加熱して積層を行う(図5の(4)参照)。
このように、上記の実施例2では、積層回路基板1は、プレート30の表裏に接着層が予め形成されているので、積層回路基板1の製造をより簡易にすることが可能である。
また、プレート30の表裏に形成された接着層20の接着表面がマイラーフィルム21で覆われているので、接着層20の接着表面をマイラーフィルム21で保護することが可能である。
また、プレートの表裏に形成された接着層のうちのいずれか一方の接着層のみに、過剰な接着樹脂を溜める貫通孔が設けられているので、積層回路基板1の製造をより簡易にすることが可能である。
また、プレートの貫通孔には、接合ランド12同士を接続するための導電材料13が予め充填されているので、積層回路基板1の製造をより簡易にすることが可能である。
さて、これまで実施例1、2について説明したが、上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では実施例3として他の実施例を説明する。
(1)積層材料
上記の実施例2では、積層材料における二層の接着層のうち、一方の接着層20に調整用貫通孔31に対応する位置に孔を設けた場合を説明したが、これに限定されるものではなく、両方の接着層に調整用貫通孔31を設けるようにしてもよい。
具体的には、図6に示すように、積層材料は、実施例2と同様に、マイラーフィルム21、接着層20、プレート30、接着層20、マイラーフィルム21の順に積層されている。そして、プレート30の上部にある接着層20と、プレートの下部にある接着層20と両方に、プレート30の調整用貫通孔31に対応する位置に孔を設けている。
(2)貫通孔
また、調整用貫通孔31および貫通孔32を空ける手順は、特別限定するものではない。接着層とプレートを個別に加工して、張り合わせても良く、また、接着層とプレートの同一箇所について、張り合わせ後加工してもよい。また、加工方法についても、限定するものではなく、通常のドリルや、レーザーを用いて加工することができる。
(3)適用対象
また、開示の技術は、目的を達成するため、LSI(Large Scale Integration)、インターポーザ、マザーボード、半導体素子一般、パッケージ基板一般、中継基板一般、回路基板一般に広く適用可能である。
1 積層回路基板
10A、10B 基板
11 配線パターン
12 接合ランド
13 導電材料
20 接着層
30 プレート
31 調整用貫通孔
32 貫通孔

Claims (7)

  1. 表面に第一ランドと第一パターンとが形成されている第一配線基板と、
    表面に第二ランドと第二パターンとが形成されている第二配線基板と、
    前記第一配線基板と前記第二配線基板との間に配置される接着樹脂の層であって、前記第一ランドと前記第二ランドを導電性材料にて電気的に接合する接着層と、
    前記導電性材料を供給するための貫通孔が形成されたプレートと、を備え、
    前記プレートは、前記第一パターンと前記第二パターンとが対向する位置に、前記第一配線基板の前記表面の残銅率と前記第二配線基板の前記表面の残銅率とから算出された体積分に等しい総体積を有する、積層時に生じる過剰な接着樹脂を溜める樹脂溜りが設けられたことを特徴とする積層回路基板。
  2. 前記樹脂溜りが貫通孔であることを特徴とする請求項1に記載の積層回路基板。
  3. 前記プレートの表裏に前記接着層が予め形成されていることを特徴とする請求項1または2に記載の積層回路基板。
  4. 前記プレートの表裏に形成された接着層の接着表面がマイラーフィルムで覆われていることを特徴とする請求項3に記載の積層回路基板。
  5. 前記プレートの表裏に形成された接着層のうちのいずれか一方の接着層のみに、前記過剰な接着樹脂を溜める貫通孔が設けられていることを特徴とする請求項3または4に記載の積層回路基板。
  6. 前記プレートの貫通孔には、前記第一ランドと前記第二ランドとの間を接続するための導電性材料が予め充填されていることを特徴とする請求項1〜5のいずれか一つに記載の積層回路基板。
  7. 第一配線基板の表面に形成されている第一ランドと、第二配線基板の表面に形成されている第二ランドとを導電性材料にて電気的に接合する接着層を前記第一配線基板および前記第二配線基板の被着面に形成する接着層形成ステップと、
    前記接着層に対して、導電性材料を充填するための貫通孔を形成する貫通孔形成ステップと、
    前記貫通孔形成ステップによって形成された貫通孔に導電性材料を充填する導電性材料充填ステップと、
    前記第一配線基板および前記第二配線基板の張り合わせ面に、積層時に生じる過剰な接着樹脂を溜める樹脂溜りが形成されたプレートを位置決めする位置決めステップと、
    前記位置決めステップによって位置決めされたプレートと、前記第一配線基板および前記第二配線基板との積層面に直交する方向に加圧しながら過熱して積層する積層ステップと、
    を含んだことを特徴とする基板製造方法。
JP2010132395A 2010-06-09 2010-06-09 積層回路基板および基板製造方法 Active JP5581828B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010132395A JP5581828B2 (ja) 2010-06-09 2010-06-09 積層回路基板および基板製造方法
CN2011100789292A CN102281703B (zh) 2010-06-09 2011-03-30 层叠电路基板以及基板制造方法
US13/085,804 US8586876B2 (en) 2010-06-09 2011-04-13 Laminated circuit board and board producing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010132395A JP5581828B2 (ja) 2010-06-09 2010-06-09 積層回路基板および基板製造方法

Publications (2)

Publication Number Publication Date
JP2011258779A JP2011258779A (ja) 2011-12-22
JP5581828B2 true JP5581828B2 (ja) 2014-09-03

Family

ID=45095314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010132395A Active JP5581828B2 (ja) 2010-06-09 2010-06-09 積層回路基板および基板製造方法

Country Status (3)

Country Link
US (1) US8586876B2 (ja)
JP (1) JP5581828B2 (ja)
CN (1) CN102281703B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
CN104302097B (zh) * 2014-10-16 2017-07-21 深圳市华星光电技术有限公司 一种多层印刷电路板
CN111542178B (zh) * 2020-05-13 2021-07-16 上海泽丰半导体科技有限公司 一种多层电路板的制作工艺和多层电路板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746713B2 (ja) 1986-10-31 1995-05-17 イビデン株式会社 半導体搭載用基板
JPH04154190A (ja) * 1990-10-18 1992-05-27 Fujitsu Ltd チップ部品の実装方法
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
ATE255276T1 (de) * 1991-12-31 2003-12-15 Tessera Inc Mehrlageschaltungsherstellung und stuktur mit anpassungsmöglichkeit und komponenten dafür
US6247228B1 (en) * 1996-08-12 2001-06-19 Tessera, Inc. Electrical connection with inwardly deformable contacts
JP3215090B2 (ja) * 1998-06-16 2001-10-02 松下電器産業株式会社 配線基板、多層配線基板、及びそれらの製造方法
JP2001160686A (ja) * 1999-12-02 2001-06-12 Ibiden Co Ltd 多層プリント配線板及びその製造方法
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6729023B2 (en) * 2000-05-26 2004-05-04 Visteon Global Technologies, Inc. Method for making a multi-layer circuit board assembly having air bridges supported by polymeric material
JP2002290032A (ja) * 2001-03-24 2002-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2003031949A (ja) * 2001-07-12 2003-01-31 Sumitomo Metal Mining Co Ltd 多層基板、多層基板の製造方法および接着用構造体
KR100975258B1 (ko) * 2002-02-22 2010-08-11 가부시키가이샤후지쿠라 다층 배선 기판, 다층 배선 기판용 기재, 프린트 배선기판 및 그 제조 방법
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
JP4305399B2 (ja) * 2004-06-10 2009-07-29 住友電気工業株式会社 多層プリント配線板の製造方法及び多層プリント配線板
JP4595471B2 (ja) * 2004-09-30 2010-12-08 住友電気工業株式会社 導電性ペースト、及びそれを用いた多層プリント配線板の製造方法
JP2006306977A (ja) * 2005-04-27 2006-11-09 Hitachi Chem Co Ltd 複合体、プリプレグ、金属箔張積層板、プリント配線板及び多層プリント配線板並びにそれらの製造方法
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP4992310B2 (ja) 2006-06-16 2012-08-08 富士通株式会社 積層基板の製造方法
US7547577B2 (en) * 2006-11-14 2009-06-16 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder paste connections
JP2008251625A (ja) 2007-03-29 2008-10-16 Fujifilm Corp プリント基板、撮像装置、及びプリント基板の製造方法

Also Published As

Publication number Publication date
US20110303454A1 (en) 2011-12-15
CN102281703B (zh) 2013-12-25
US8586876B2 (en) 2013-11-19
CN102281703A (zh) 2011-12-14
JP2011258779A (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
JP5581828B2 (ja) 積層回路基板および基板製造方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
WO2017213085A1 (ja) 多層配線板の製造方法
JP2006313932A (ja) 多層回路基板とその製造方法
JP5593863B2 (ja) 積層回路基板および基板製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP5695205B2 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP2011187854A (ja) 多層プリント配線板および多層プリント配線板の製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP5385699B2 (ja) 積層配線基板の製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2011040648A (ja) 回路基板の製造方法および回路基板
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP7430494B2 (ja) 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法
JP4003556B2 (ja) プリント基板の製造方法
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
CN115915644A (zh) 一种埋器件pcb的加工方法
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
JP2007115951A (ja) インターポーザ基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R150 Certificate of patent or registration of utility model

Ref document number: 5581828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250