JP2008122517A - データドライバおよび表示装置 - Google Patents

Abstract

【課題】データドライバにおいて、高速データ転送を可能とする。
【解決手段】複数ビットの映像データＲＧＢＷが入力データレジスタ４を介し、フレームメモリ５に順次書き込まれる。ロウデコーダ６により選択されたラインにおいて、その時の表示のサブフレームのデータを書き込みより早い周期で読み出し、出力データレジスタ８を介し出力する。これによって、１フレーム期間を複数のサブフレームに分けて、１ビットのサブフレーム映像を表示パネル１５の画素に書き込む。
【選択図】図６

Description

本発明は、行方向に配置される複数のゲートラインと列方向に配置される複数のデータラインとの交差部に画素が配置された表示パネルと、前記ゲートラインを駆動するゲートドライバと、前記データラインを駆動するデータドライバを有する表示装置およびこれに利用されるデータドライバに関する。

アクティブマトリクス型有機ＥＬディスプレイは自発光型であるがゆえ、コントラストが高く、広視野角であり、また高解像度、高精細化が可能であるため、次世代ディスプレイとして注目されている。

アクティブマトリクス型のディスプレイは画素一つ一つに表示状態を決定するための能動素子が必要となるが、有機ＥＬディスプレイの場合には有機ＥＬ素子に電流を供給し続けることが可能な駆動トランジスタが備えられている。駆動トランジスタには、アモルファスシリコンやポリシリコンなどの薄膜により形成される薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が用いられるが、長時間安定した動作が得られるポリシリコンＴＦＴを適用した中小型の有機ＥＬディスプレイが製品化されている。

しかし、ポリシリコンＴＦＴは特性が画素毎に異なりやすく、特性が異なると同じ信号を入力しても異なる電流を有機ＥＬ素子に出力するため、表示均一性に乏しく、歩留まりを低下させる要因となっていた。

ポリシリコンＴＦＴの特性を回路技術で補正する方法がいくつか提案されており、その１つとしてデジタル駆動が提案されている（特許文献１）。

特開２００５−３３１８９１

ここで、デジタル駆動は、１フレーム期間内に１ビット対応のサブフレーム映像を複数回画素に書き込むため、高速にデータを転送する手段が必要となっていた。

本発明は、マトリクス状に画素が配置された表示パネルに各画素の映像データを各ライン毎に順次供給するデータドライバであって、１画素あたり複数ビットを有する画素データを１画面分格納するフレームメモリと、前記フレームメモリから１ライン単位で読み出された１ライン分の複数ビットの画素データから、１ライン単位でサブフレームに対応した１ビットの画素データに変換する変換手段と、を有し、前記変換手段により１ビットに変換された１ラインの画素データを１ライン同時に出力することを特徴とする。

また、前記フレームメモリに画素データを書き込むサイクルよりも短いサイクルで画素データを前記フレームメモリから読み出し、前記変換手段により複数ビットを有する画素データをサブフレームに対応した１ビットの画素データに変換することが好適である。

また、前記変換手段は、前記フレームメモリに格納された１つの画素データに基づき選択可能な数の複数の入力を受け、１つの画像データに基づき前記複数の入力から出力を選択するセレクタを有することが好適である。

また、前記セレクタの入力をサブフレームに応じて変更することが好適である。

また、出力の対象となる複数のビットを有する同じ画素データに対し、複数のサブフレームパターンを対応させることが可能であることが好適である。

また、前記画像データは複数チャネル分あり、前記フレームメモリはチャネル数に対応して設けられ、各チャネルの画像データをそれぞれ記憶し、前記変換手段は、前記フレームメモリから読み出される各チャネルの画像データを順次変換することが好適である。

また、本発明は、行方向に配置される複数のゲートラインと列方向に配置される複数のデータラインとの交差部に画素が配置された表示パネルと、前記ゲートラインを駆動するゲートドライバと、前記データラインを駆動するデータドライバを有する表示装置であって、前記データドライバとして、上述したデータドライバを利用することを特徴とする。

このように、本発明によれば、フレームメモリから１ライン分のデータを読み出し、一度に表示パネルに供給する。従って、１フレーム期間内に１ビット対応のサブフレーム映像を複数回画素に書き込んでも、データを転送する速度はあまり速くする必要がない。

以下、本発明の実施形態について、図面に基づいて説明する。

本実施形態は、アクティブマトリクス型表示装置を駆動するデータドライバに関し、特に表示素子として、自己発光型のエレクトロルミネッセンス素子を有する表示パネルをデジタル駆動するデータドライバに関する。

図６には、本発明のデータドライバを含む表示装置の全体構成が示されている。データドライバＩＣ１は、カラムデコーダ２、シフトレジスタ３、入力データレジスタ４、フレームメモリ５、ロウデコーダ６、出力データレジスタ８、マルチプレクサ９、出力バッファ１３を含む。フレームメモリ５を構成するメモリ素子７としては、低消費電力なＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）や低コストで大容量化が可能なＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が一般的に用いられているが、電源をオフしてもデータが維持されるＦｌａｓｈメモリなどの不揮発性メモリが適用されていてもよい。

メモリデータ書き込み時には、カラムアドレスＣＡＤをカラムデコーダ２によってデコードすることで、シフトレジスタ３の対応するアドレスのレジスタにデータ”１”が書き込まれ、このデータ”１”がドットクロックＤＣＬＫによって転送され、対応する入力データレジスタ４に映像データＲＧＢＷが順次取り込まれる。ロウアドレスＲＡＤをロウデコーダ６によりデコードすることによって選択されたメモリ素子７には入力データレジスタ４に保持されているデータが１ライン単位で書き込まれる。

データ読み出し時には、ロウアドレスＲＡＤをロウデコーダ６によりデコードすることにより選択された１ラインのメモリ素子７のデータが出力データレジスタ８に取り込まれる。なお、フレームメモリ５の書き込み読み出しは、ライトイネーブルＷＥ、リードイネーブルＲＥによって切り替えられる。

なお、一般に、入力データレジスタ４からメモリ素子７に高速にデータを書き込み、またメモリ素子７から高速にデータを出力データレジスタ８に読み出すためには、センスアンプなど駆動回路が備えられるが、図には省略されている。

データドライバＩＣ１が外部から入力される映像データを受け取り、フレームメモリ５に書き込む方法並びにフレームメモリ５から映像データを読み取り、有機ＥＬパネル１５へデータを出力する方法に関しては後ほど詳しく説明することとして、まず駆動の対象となる有機ＥＬパネル１５について説明する。

有機ＥＬパネル１５には、ＲＧＢＷ（赤緑青白）の４色をサブピクセルに有する画素（ピクセル）１９がマトリクス状に配置され、行方向には画素１９に選択信号を供給するゲートライン１７、列方向には各サブピクセルに書き込むデータを供給するデータライン１８が配置されている。画素１９がＲＧＢ３色のサブピクセルで構成されている場合は、白色画素を除いて考えればよい。

サブピクセルの各列に対応して設けられるデータライン１８は、有機ＥＬパネル１５と同じガラス基板に形成された、ＲＧＢＷいずれかのデータライン１８をデータドライバＩＣ１の１つの出力と接続するマルチプレクサ１４を介してデータドライバＩＣ１の出力と接続されている。各行に設けられるゲートライン１７は、ゲートドライバ１６の行毎の出力にそれぞれ接続されている。ゲートドライバ１６は、有機ＥＬパネル１５と同じガラス基板上に形成されているか、あるいは外部のＩＣとして提供される場合がある。また、データドライバＩＣ１の内部に組み込まれていてもよい。

図７には、画素１９の各サブピクセルの等価回路が示されている。各サブピクセルは、ＲＧＢＷいずれかの有機ＥＬ素子２２、ｐ型の駆動トランジスタ２３、ｎ型のゲートトランジスタ２４、保持容量２５から構成されている。駆動トランジスタ２３のソース端子は電源ライン２０、ドレイン端子は有機ＥＬ素子２２のアノード、ゲート端子は保持容量２５の一端とゲートトランジスタ２４のソース端子に接続されている。ゲートトランジスタ２４のゲート端子はゲートライン１７、ドレイン端子はデータライン１８、ソース端子は保持容量２５の一端と駆動トランジスタ２３のゲート端子に接続されている。保持容量２５の他端は電源ライン２０へ接続されている。

電源ライン２０およびカソード電極２１はそれぞれ有機ＥＬパネル１５の全画素で共有されており、電源ライン２０には電源電圧ＶＤＤ、カソード電極２１にはカソード電圧ＶＳＳが供給される。

図７の画素等価回路では、ゲートトランジスタ２４がｎ型であるのでゲートライン１７を”Ｈｉｇｈ”の状態とするとゲートトランジスタ２４は導通し、データライン１８に供給されているデータが保持容量２５に書き込まれ、”Ｌｏｗ”の状態とすると非道通となり保持容量２５に書き込まれたデータが保持される。ゲートトランジスタ２４がｐ型の場合はその逆である。

書き込まれたデータが駆動トランジスタ２３をオンするのに十分に低い電圧であれば有機ＥＬ素子２２に電流が流れて発光し、逆にオフするのに十分に高い電圧であれば有機ＥＬ素子２２に電流が流れなくなり消灯する。

つまり、ゲートドライバ１６は、ゲートトランジスタ２４をオンオフさせる電圧、データドライバＩＣ１は駆動トランジスタ２３をオンオフする電圧を、デジタル駆動の手順に則って供給する。

図４には、本発明にて実現する６ビットデジタル駆動のスキャンタイミングチャート、図３にはゲートドライバ１６の内部構成が示されている。

図４のタイミングチャートには、ビット０からビット４までのサブフレームＳＦ０〜ＳＦ４とビット５のサブフレームを２つにさらに分割したサブフレームＳＦ５−１、ＳＦ５−２とから構成されるデジタル駆動の例が示されており、横軸に示す時刻の経過に従って縦軸に示すライン方向に、サブフレームＳＦ０、ＳＦ１、ＳＦ５−１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５−２の順にスキャンが実行される様子が示されている。

図３に示されるゲートドライバ１６には、シフトレジスタ（ＳＲ）が少なくとも有機ＥＬパネル１５の画素のライン（行）数と同じ数備えられ、各シフトレジスタの出力は、各ラインに少なくとも１つ備えられたイネーブル回路（ＡＮＤ回路）の１入力に入力され、イネーブル回路の他の１入力は３ライン毎にイネーブル制御ラインＥ１〜Ｅ３のいずれか同じイネーブル制御ラインに接続されている。

より具体的に説明するならば、第ｎラインのイネーブル回路の入力は、ｎを３で割った余りが”１”であればＥ１へ、”２”であればＥ２へ、”０”であればＥ３へ接続されている。これにより、第ｎラインのゲートライン１７はシフトレジスタＳＲｎの値が”Ｈｉｇｈ”でかつ第ｎラインのイネーブル回路に接続されているイネーブル制御ライン（ここではＥ３）が”Ｈｉｇｈ”となった場合にのみアクティブとなる。

図４における時刻ｔ＝Ｔにおける、ゲートドライバ１６の動作について図３および図５を用いて説明する。時刻ｔ＝ＴにおいてはサブフレームＳＦ０、ＳＦ１、ＳＦ５−１のスキャンが第ｎ、第ｎ−ａ、第ｎ−ｂラインで同時に発生するが、それら３つのゲートライン１７を同時に選択するとデータライン１８に供給されるデータが３つのラインに同時に書き込まれるため、所望の表示が得られない。従って、書き込むラインをそれぞれ順に選択する必要があるが、この機能はゲートドライバ１６に備えられているイネーブル回路とイネーブル制御ラインＥ１〜Ｅ３により実現される。

図５には、時刻ｔ＝Ｔにおけるイネーブル制御ラインＥ１〜Ｅ３の信号と、第ｎ、第ｎ−ａ、第ｎ−ｂラインのゲートラインＧｎ、Ｇｎ−ａ、Ｇｎ−ｂの選択状態が示されている。時刻ｔ＝Ｔでゲートドライバ１６内のシフトレジスタＳＲｎ、ＳＲｎ−ａ、ＳＲｎ−ｂに”Ｈｉｇｈ”が入力されるようにシフトレジスタＳＲにデータを入力し、例えばＥ１、Ｅ２、Ｅ３の順にイネーブル制御ラインを”Ｈｉｇｈ”とすると、図３に示される接続関係から、Ｇｎ−ｂ、Ｇｎ−ａ、Ｇｎの順にゲートライン１７が選択される。

このＧｎ−ｂ、Ｇｎ−ａ、Ｇｎが選択されるタイミングに合わせて、各データライン１８に第ｎ−ｂライン、第ｎ−ａライン、第ｎラインのサブフレームである、ＳＦ５−１のデータＤｎ−ｂ、ＳＦ１のデータＤｎ−ａ、ＳＦ０のデータＤｎを供給すれば、各ラインにはそれぞれのサブフレームデータが書き込まれる。以後、図４の時間経過に伴い選択されるラインについて順次同様の操作をすべての期間において実行すれば、残りのライン、残りのサブフレームの書き込みが矛盾なく実現される。

すなわち、データドライバＩＣ１は、入力データをフレームメモリ５に対して読み書きを行い、データライン１８に図５に示されるタイミングでデータを出力する必要がある。

まず、フレームメモリ５に入力データを書き込む方法について図２、図６を用いて説明する。この例では、図２の右側に示されるように、第ｑロウ、第ｐカラムを開始点として、水平ｘピクセル、垂直ｙピクセルのウィンドウ領域のみを更新し、それ以外の領域は、すでにフレームメモリ５に書き込まれた映像を保持するという任意矩形領域書き込み制御例を考える。図２左側に示されるように、ＲＳＴパルスによりシフトレジスタ３のすべてのデータを”０”にリセットし、このタイミングでロウデコーダ６のロウアドレス入力ＲＡＤに、書き込みを開始するロウアドレスｑを入力しておくと、入力データレジスタ４にロウアドレスｑの１ライン分のデータが読み込まれる。同時にカラムデコーダ２のカラムアドレス入力ＣＡＤに、書き込みを開始するカラムアドレスｐを入力しておき、続いて入力されるデコードデータをプリセットするＰＲＳＴパルスによりシフトレジスタ３に第ｐカラムのシフトレジスタのみ”１”となるデコードデータがセットされると、シフトレジスタ３は第ｐカラムの入力データレジスタのみをデータバスＲＧＢＷに接続する。このタイミングでドットクロックＤＣＬＫ（データを入力データレジスタに取り込むクロック）を入力すると入力データレジスタ４に読み込まれた第ｑラインのデータのうち、第ｐカラムのデータのみが新しいデータで更新される。
さらに続けてドットクロックＤＣＬＫと第ｐ＋１、ｐ＋２、・・・、ｐ＋ｘ−１カラムのデータを入力することで入力データレジスタ４に読み込まれた第ｑラインのデータのうち、さらに第ｐ＋１、ｐ＋２、・・・、ｐ＋ｘ−１カラムのデータが更新され、ロウアドレスデコーダ入力がｑである間に書き込みタイミングのＷＥパルスを供給することにより第ｑラインのメモリ素子７にその１ラインのデータが書き込まれる。これを第ｑ＋１、ｑ＋２、・・・、ｑ＋ｙ−１ラインまで繰り返すことでフレームメモリ５の図２に示されるウィンドウ領域のデータが更新される。

このように、ある任意の矩形領域のみを更新し、それ以外の領域は更新しないような制御を入力データレジスタ４を用いてライン単位で行う場合には、入力バスＲＧＢＷとフレームメモリ５の両方からデータを取り込むことの可能な入力データレジスタ４を用い、切り替え信号（図示せず）により、まずフレームメモリ５からデータを読み出すように設定して、一旦更新の対象となるラインのフレームメモリ５に保持されているデータを入力データレジスタ４に読み込んでおき、次に入力データバスＲＧＢＷへ入力を切り替え、入力データバスＲＧＢＷから更新するカラムデータとカラムアドレス入力ＣＡＤからそのカラムアドレスの入力を受けて、入力データレジスタ４に読み込まれたデータを上書きすることで、更新の対象でない余計なデータの入力を省略することができる。

次に、有機ＥＬパネル１５にデータを出力するためのフレームメモリ５のデータ読み出し方法について図５および図６を用いて説明する。先に述べたように、図４に示されるデジタル駆動によると、データドライバＩＣ１は図５に示すタイミングでデータをデータライン１８に出力する必要がある。従って、まずロウアドレス入力ＲＡＤにｎ−ｂを設定し、リードデータの取り込みタイミングパルスＲＥにより、第ｎ−ｂラインのＲＧＢＷ４色（４チャネル）のビット５データ（６ビットデータのＭＳＢ）を１ビットの出力データレジスタ８に読み込む。

出力データレジスタ８に取り込まれたＲＧＢＷ４色データ（ビット５データ）は、セレクト信号ＳＥＬにより切り替えられるマルチプレクサ１４により、例えばＲＧＢＷの順にそれぞれ各ＲＧＢＷのデータライン１８へ出力される。

ＲＧＢＷ４色の最後のデータを出力し終えたタイミングでイネーブル制御ラインを”Ｈｉｇｈ”から”Ｌｏｗ”にするとゲートトランジスタ２４が非導通となり、データライン１８に供給されているＲＧＢＷの第ｎ−ｂラインのビット５データＲｎ−ｂ、Ｇｎ−ｂ、Ｂｎ−ｂ、Ｗｎ−ｂがｎラインの各サブピクセルの保持容量２５に保持される。

残りのラインも同様にロウアドレス入力ＲＡＤにｎ−ａ、ｎを設定して第ｎ−ａラインのビット１、第ｎラインのビット０データ（６ビットデータのＬＳＢ）を読み出し、マルチプレクサ１４でそのデータを各データライン１８に振り分けて各データを画素１９の各サブピクセルに書き込めばよい。

ただし、デジタル駆動では、図８に示されるように、フレームメモリ５への読み書きは書き込みサイクルと読み出しサイクルが互いに異なるため、あるタイミングで読み出しと書き込みが同時に発生する場合がある（リードイネーブルＲＥと、ライトイネーブルＷＥが同一のタイミングでＨｉｇｈになる）。その場合、読み出しタイミングは維持し、読み出しと書き込みが同時に起こったタイミングのみ、ＷＥ’信号のように、書き込みタイミングをディレイして、先にデータを読み出すことで、読み出しデータを書き込みデータで上書きされるのを防ぐことが望ましい。

以上のように、多出力のメモリ内蔵のデータドライバＩＣ１を用いると、フレームメモリ５のデータを１ライン単位で読み出して出力できるため、有機ＥＬパネル１５に高速にデータを出力でき、有機ＥＬパネルが高解像度化してもデジタル駆動が適用できる。

ここで、図６の例では、図４に示されるような６つのサブフレームでスキャンされるデジタル駆動を実現できるが、１つのデータに対して１つのサブフレームの組み合わせ、すなわち１つの発光デューティに限られてしまうため、階調表現範囲が限られる。例えば”３４”というデータが入力された場合、サブフレームＳＦ１、ＳＦ５−１とＳＦ５−２が点灯し、その他のサブフレームは点灯しないという組み合わせが一意的に決定される。しかし、実際の有機ＥＬ素子の発光効率や色座標のばらつきを考慮すると、同じデータで同じ明るさや色を生成できるとは限らず、同じデータが入力されてもある程度サブフレームの組み合わせを変えられる自由度があるほうが制御の観点から望ましい。

図１には、サブフレームの組み合わせを変えることができる機能を導入した例が示されている。図６の例との相違点はフレームメモリ５のデータを読み出した後の処理部分であるので、その点について以降詳細に説明する。

図６の構成の場合、出力データレジスタ８は１ビットのレジスタであったが、図１の場合では、出力データレジスタ８は６ビットのレジスタである。

メモリ読み出しの際、読み出された第ｎラインのＲＧＢＷそれぞれ６ビットのデータは６ビットの出力データレジスタ８に１ライン分取り込まれる。そして、セレクト信号ＳＥＬにより、例えばＲＧＢＷの順に、６４入力から１つのデータを選択するセレクタ１２に転送される。セレクタ１２の６４入力には、サブフレームデータレジスタ１０からサブフレームに応じてサブフレームリードデータバッファ１１に取り込まれたデータが入力されており、セレクタ１２においてその６４ビットのデータから１ビットが選択され、出力バッファ１３に出力される。

サブフレームデータレジスタ１０には、図９に示されるように変換データが格納されている。サブフレームデータレジスタ１０は、出力データレジスタ８からの６ビットのデータ（ＩＮに示す）を８ビットのデータ（ＯＵＴに示す）に変換するためのものであり、その行に対応するＳＦ０〜ＳＦ７（ＳＦ７−１、ＳＦ７−２）の値がＯＵＴの値に対応する。そして、表示パネルにどのサブフレームを出力するかによって、該当するサブフレームの列の６４個のデータがサブフレームリードデータバッファ１１を介し、各セレクタ１２に供給され、各セレクタ１２が６４入力の中の出力データレジスタ８からのデータに応じた１つのビットを選択する。

すなわち、図９には、図１０に示されるような９つのサブフレームで８ビットを生成するデジタル駆動を実現し、６ビットのデータを８ビットに変換する例が示されている。

図１０に示されるサブフレームは、ビット７を２つのサブフレームＳＦ７−１、ＳＦ７−２に分割し、図３のゲートドライバ１６を用いて実現できるように構成されている。つまりゲートドライバ１６のシフトレジスタが３つの異なるラインを選択可能とした場合、イネーブル制御ラインＥ１、Ｅ２、Ｅ３を用いて時分割選択し、異なるラインの異なるサブフレームデータをそれぞれ最大３ラインの画素に書き込むことができる。

デジタル駆動は図１０のように８ビット階調を実現できるが、入力データは６ビットデータであるため、８ビットデータに変換する必要がある。図９の右図には、例えば出力データが入力データに対し、ある曲線となるように変換する場合を示している。変換後のデータは８ビットデータとなり、各サブフレームの動作、つまりオンするかオフするかが決定される。

図１０の時刻ｔ＝Ｔ、すなわち第ｎライン、第ｎ−ａライン、第ｎ−ｂラインが選択される期間に、第ｎ−ｂラインにサブフレームＳＦ７−１のデータを書き込む場合、サブフレームリードデータバッファ１１にはサブフレームデータレジスタ１０のＳＦ７−１の６４ビットデータ（００００００００・・・１１１１１１１１）が取り込まれ、セレクタ１２の６４入力に出力される。ただし、データの並び方は図９の６ビット入力データＩＮの昇順である。

セレクタ１２は、出力データレジスタ８に格納されている６ビットの入力データの値により、サブフレームＳＦ７−１において入力されている６４ビットデータ（図９におけるサブフレームＳＦ７−１の列の６４個のデータ）から、対応する１ビットデータを選択して出力バッファ１３に出力する。これによって、第ｎ−ｂラインにおいて、各列のセレクタ１２からその時の映像データを８ビットに変換した際のサブフレームＳＦ７−１における対応ビットが選択される。

第ｎ−ａラインでは、セレクタ１２の入力にはＳＦ１の６４ビットデータ（０００００００１・・・００００００１１）、第ｎラインではＳＦ０の６４ビットデータ（００００００１０・・・００００１１０１）が出力されており、出力データレジスタ８に格納されている６ビットデータによりそのうち１ビットが選択されて出力バッファ１３に出力される。

サブフレームデータレジスタ１０をＲＧＢＷそれぞれに設け、それぞれ異なる入出力関係を、図９の右図のように定義するとより自由度が高くなる。その場合、セレクト信号ＳＥＬによりＲＧＢＷのそれぞれのサブフレームデータレジスタ１０を切り替えて、該当するサブフレームデータレジスタ１０からの６４入力用のデータをサブフレームリードデータバッファ１１に読み込むことでセレクタ１２をＲＧＢＷで共有できる。

図１のようにサブフレームデータレジスタ１０、サブフレームリードデータバッファ１１、セレクタ１２を設け、より多くのサブフレームを導入することで、フレームメモリ５の容量を増加させることなく、同じ入力データでも異なる発光期間を生成するサブフレームパターンを定義することができるため、有機ＥＬ素子の製造上の特性ばらつきをキャンセルすることができる。

なお、サブフレームデータレジスタ１０に対して行う、入力データと出力データの対応を定義するデータ設定はディスプレイに電源が投入された際に１度行えばよい。あるいは表示内容によってあらかじめ定義されたデータセットを用意しておき、動的に変化させてもよい。

また、本実施形態では、データドライバＩＣ１の入力はＲＧＢＷの４色としているが、入力をＲＧＢの３色として、ＲＧＢをＲＧＢＷに変換する変換回路を導入し、変換されたＲＧＢＷデータを入力データレジスタ４に入力してもよい。

実施形態に係るデータドライバＩＣ応用例の構成図である。 データ入力タイミングチャートである。 ゲートドライバ内部構成図である。 ６ビットデジタル駆動スキャンタイミングチャートである。 デジタル駆動ライン選択並びにデータ出力タイミングチャートである。 実施形態に係るデータドライバＩＣの基本例の構成図である。 画素回路図である。 読み出しタイミングと書き込みタイミングの調停処理説明図である。 サブフレームデータレジスタ設定テーブル例である。 ８ビットデジタル駆動スキャンタイミングチャートである。

符号の説明

１ データドライバＩＣ、２ カラムデコーダ、３ シフトレジスタ、４ 入力データレジスタ、５ フレームメモリ、６ ロウデコーダ、７ メモリ素子、８ 出力データレジスタ、９ マルチプレクサ、１０ サブフレームデータレジスタ、１１ サブフレームリードデータバッファ、１２ セレクタ、１３ 出力バッファ、１４ マルチプレクサ、１５ 有機ＥＬパネル、１６ ゲートドライバ、１７ ゲートライン、１８ データライン、１９ 画素、２０ 電源ライン、２１ カソード電極。

Claims (7)

1. マトリクス状に画素が配置された表示パネルに各画素の映像データを各ライン毎に順次供給するデータドライバであって、
   １画素あたり複数ビットを有する画素データを１画面分格納するフレームメモリと、
   前記フレームメモリから１ライン単位で読み出された１ライン分の複数ビットの画素データから、１ライン単位でサブフレームに対応した１ビットの画素データに変換する変換手段と、
   を有し、
   前記変換手段により１ビットに変換された１ラインの画素データを１ライン同時に出力することを特徴とするデータドライバ。
2. 請求項１に記載のデータドライバにおいて、
   前記フレームメモリに画素データを書き込むサイクルよりも短いサイクルで画素データを前記フレームメモリから読み出し、前記変換手段により複数ビットを有する画素データをサブフレームに対応した１ビットの画素データに変換することを特徴とするデータドライバ。
3. 請求項１に記載のデータドライバにおいて、
   前記変換手段は、前記フレームメモリに格納された１つの画素データに基づき選択可能な数の複数の入力を受け、１つの画像データに基づき前記複数の入力から出力を選択するセレクタを有することを特徴とするデータドライバ。
4. 請求項１に記載のデータドライバにおいて、
   前記セレクタの入力をサブフレームに応じて変更することを特徴とするデータドライバ。
5. 請求項１に記載のデータドライバにおいて、
   出力の対象となる複数のビットを有する同じ画素データに対し、複数のサブフレームパターンを対応させることが可能であることを特徴とするデータドライバ。
6. 請求項１に記載のデータドライバにおいて、
   前記画像データは複数チャネル分あり、前記フレームメモリはチャネル数に対応して設けられ、各チャネルの画像データをそれぞれ記憶し、
   前記変換手段は、前記フレームメモリから読み出される各チャネルの画像データを順次変換することを特徴とするデータドライバ。
7. 行方向に配置される複数のゲートラインと列方向に配置される複数のデータラインとの交差部に画素が配置された表示パネルと、前記ゲートラインを駆動するゲートドライバと、前記データラインを駆動するデータドライバを有する表示装置であって、
   前記データドライバとして、請求項１〜６のいずれか１つに記載のデータドライバを利用することを特徴とする表示装置。

Images