KR20160082402A

KR20160082402A - 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Info

Publication number: KR20160082402A
Application number: KR1020140190951A
Authority: KR
Inventors: 조재현
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-12-26
Filing date: 2014-12-26
Publication date: 2016-07-08
Also published as: US9875715B2; US20160189689A1

Abstract

표시 장치는 타이밍 컨트롤러, 데이터 구동부 및 표시 패널을 포함한다. 상기 타이밍 컨트롤러는 입력 영상의 프레임 레이트와 동일한 제1 주파수로 입력 영상 데이터를 입력 받아 상기 제1 주파수의 데이터 신호를 생성한다. 상기 데이터 구동부는 상기 데이터 신호를 데이터 전압으로 변환한다. 상기 표시 패널은 상기 데이터 전압을 기초로 영상을 표시한다. 이에 따라, 표시 장치의 소비 전력을 감소시킬 수 있다.

Description

표시 장치 및 이를 이용한 표시 패널의 구동 방법 {DISPLAY APPARATUS AND METHOD OF DRIVING DISPLAY PANEL USING THE SAME}

본 발명은 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 관한 것으로, 보다 상세하게는 표시 패널 내의 픽셀 전압을 독출할 수 있는 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 관한 것이다.

표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 게이트 라인 및 데이터 라인을 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러, 게이트 구동부 및 데이터 구동부를 포함한다.

상기 데이터 구동부는 상기 데이터 라인에 데이터 전압을 출력한다. 상기 표시 패널의 픽셀들은 상기 데이터 전압을 기초로 휘도를 표시한다.

상기 표시 패널에 동일한 영상을 반복 표시하거나 이전 프레임 데이터와 현재 프레임 데이터를 이용하여 영상을 보정하기 위해서는 추가적인 메모리가 필요할 수 있다.

추가적인 메모리에 의해 표시 장치의 제조 비용이 증가할 수 있다. 또한, 동일한 영상을 반복 표시할 때에도 상기 타이밍 컨트롤러로부터 입력 영상 데이터를 계속하여 입력 받는 경우 불필요한 전력이 소비되는 측면이 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 제조 비용을 감소시킨 표시 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 상기 표시 장치를 이용하는 표시 패널의 구동 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인, 복수의 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 연결되는 복수의 픽셀을 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 게이트 구동부는 게이트 신호를 상기 게이트 라인에 출력한다. 상기 데이터 구동부는 선택적으로 데이터 전압을 상기 데이터 라인에 출력하고 상기 픽셀에 저장된 상기 데이터 전압을 상기 데이터 라인을 통해 독출한다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 데이터 라인에 상기 데이터 전압을 출력하는 버퍼부, 상기 픽셀에 저장된 상기 데이터 전압을 상기 데이터 라인을 통해 독출하는 독출부 및 상기 버퍼부 및 상기 독출부에 선택적으로 연결되는 선택부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 독출부는 상기 픽셀에 저장된 상기 데이터 전압을 샘플링하는 샘플링부, 상기 샘플링된 데이터 전압을 저장하는 저장부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 샘플링부는 상기 데이터 라인에 연결되는 리드 인 스위치, 상기 리드 인 스위치에 연결되는 제1 입력 전극, 기준 전압이 인가되는 제2 입력 전극 및 출력 전극을 포함하는 증폭기, 상기 증폭기의 상기 제1 입력 전극에 연결되는 제1 단 및 상기 증폭기의 상기 출력 전극에 연결되는 제2 단을 포함하는 홀드 캐패시터 및 상기 홀드 캐패시터의 상기 제1 단 및 상기 제2 단 사이에 연결되는 리셋 스위치를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 저장부는 상기 증폭기의 상기 출력 전극 및 제1 노드 사이에 연결되는 제1 스위치, 상기 제1 노드 및 상기 독출부의 출력 노드 사이에 연결되는 제2 스위치, 상기 제1 노드에 연결되는 제1 단 및 접지에 연결되는 제2 단을 포함하는 제1 저장 캐패시터, 상기 증폭기의 상기 출력 전극 및 제2 노드 사이에 연결되는 제3 스위치, 상기 제2 노드 및 상기 독출부의 출력 노드 사이에 연결되는 제4 스위치 및 상기 제2 노드에 연결되는 제1 단 및 상기 접지에 연결되는 제2 단을 포함하는 제2 저장 캐패시터를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 스위치 및 상기 제4 스위치는 동시에 턴 온되고, 상기 제2 스위치 및 상기 제3 스위치는 동시에 턴 온될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 스위치 및 상기 제4 스위치가 턴 온되면, 상기 제2 스위치 및 상기 제3 스위치는 턴 오프될 수 있다. 상기 제1 스위치 및 상기 제4 스위치가 턴 오프되면, 상기 제2 스위치 및 상기 제3 스위치는 턴 온될 수 있다.

본 발명의 일 실시예에 있어서, 상기 독출부의 출력 전압은 상기 버퍼부로 입력될 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 타이밍 컨트롤러로부터 데이터 신호가 입력되지 않을 때, 상기 독출부에서 독출된 상기 픽셀의 데이터 전압을 상기 픽셀에 재출력할 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 타이밍 컨트롤러로부터 현재 프레임 데이터 신호를 입력 받고, 상기 독출부로부터 이전 프레임의 데이터 전압을 입력 받아, 상기 현재 프레임 데이터 신호를 조절하는 오버드라이브부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 오버드라이브부는 상기 이전 프레임의 데이터 전압을 디지털 형태의 이전 프레임 데이터 신호로 변환하는 아날로그 디지털 컨버터 및 상기 현재 프레임 데이터 신호 및 상기 이전 프레임 데이터 신호를 비교하여 현재 프레임 오버드라이빙 신호를 생성하는 출력부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부의 상기 독출부의 개수는 상기 표시 패널의 상기 데이터 라인의 개수와 일치할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동부는 제N 게이트 라인에 상기 픽셀의 상기 데이터 전압을 독출하기 위한 독출 게이트 펄스 및 상기 픽셀에 상기 데이터 전압을 출력하기 위한 출력 게이트 펄스를 출력할 수 있다. N은 자연수이다.

본 발명의 일 실시예에 있어서, 상기 출력 게이트 펄스는 상기 독출 게이트 펄스에 비해 K 게이트 라인만큼 지연될 수 있다. K는 자연수이다.

본 발명의 일 실시예에 있어서, 상기 게이트 신호의 펄스 폭은

일 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 게이트 구동부를 이용하여 게이트 신호를 표시 패널의 게이트 라인에 출력하는 단계 및 데이터 구동부를 이용하여 선택적으로 데이터 전압을 상기 표시 패널의 데이터 라인에 출력하고 상기 픽셀에 저장된 상기 데이터 전압을 상기 데이터 라인을 통해 독출하는 단계를 포함한다.

본 발명의 일 실시예에 있어서, 상기 데이터 전압을 출력하는 단계는 타이밍 컨트롤러로부터 상기 데이터 구동부에 데이터 신호가 입력되지 않을 때, 상기 독출부에서 독출된 상기 픽셀의 데이터 전압을 상기 픽셀에 재출력할 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 전압을 출력하는 단계는 타이밍 컨트롤러로부터 현재 프레임 데이터 신호를 입력 받는 단계, 상기 독출부로부터 이전 프레임의 데이터 전압을 입력 받는 단계 및 상기 현재 프레임 데이터 신호 및 상기 이전 프레임 데이터 전압을 기초로 상기 현재 프레임 데이터 신호를 조절하여 현재 프레임 오버드라이빙 신호를 생성하는 단계를 더 포함할 수 있다.

이와 같은 표시 장치 및 이를 이용하는 표시 패널의 구동 방법에 따르면, 데이터 구동부는 상기 표시 패널의 픽셀들로부터 직접 데이터 전압을 독출할 수 있으므로, 상기 표시 장치는 추가적인 프레임 메모리를 포함하지 않는다. 따라서, 표시 장치의 제조 비용을 감소시킬 수 있다. 또한, 상기 표시 패널이 동일한 영상을 반복 표시할 때, 애플리케이션 프로세서 또는 상기 타이밍 컨트롤러로부터 영상 소스를 입력 받지 않고, 상기 표시 패널의 픽셀들로부터 독출한 데이터 전압을 이용하여 영상을 리프레쉬할 수 있으므로, 표시 장치의 소비 전력을 감소시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 데이터 구동부를 나타내는 블록도이다.
도 3은 도 2의 독출부를 나타내는 회로도이다.
도 4a 및 도 4b는 도 1의 데이터 구동부에 인가되는 입력 신호, 출력 신호 및 제어 신호를 나타내는 타이밍도이다.
도 5a 및 도 5b는 도 1의 게이트 구동부의 출력 신호를 나타내는 타이밍도이다.
도 6은 도 1의 데이터 구동부의 일 동작예를 나타내는 블록도이다.
도 7은 본 발명의 다른 실시예에 따른 데이터 구동부의 일 동작예를 나타내는 블록도이다.
도 8은 도 7의 오버드라이브부를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 표시 패널 구동부 및 애플리케이션 프로세서(600)를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.

각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 타이밍 컨트롤러(200)는 상기 애플리케이션 프로세서(600)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호(CONT)를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 데이터 구동부(500) 내에 배치될 수 있다. 이와는 달리, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

상기 데이터 구동부(500)에 대해서는 도 2, 도 3, 도 4a 및 도 4b를 참조하여 상세히 후술한다.

상기 애플리케이션 프로세서(600)는 입력 영상을 디코딩하고, 상기 디코딩된 입력 영상을 상기 입력 영상 데이터(RGB)로 변환하여 상기 타이밍 컨트롤러(200)에 출력한다. 상기 애플리케이션 프로세서(600)는 상기 입력 제어 신호(CONT)를 상기 타이밍 컨트롤러(200)에 출력한다.

예를 들어, 상기 애플리케이션 프로세서(600)는 TV 세트 보드일 수 있다.

도 2는 도 1의 데이터 구동부(500)를 나타내는 블록도이다. 도 3은 도 2의 독출부(550)를 나타내는 회로도이다. 도 4a 및 도 4b는 도 1의 데이터 구동부(500)에 인가되는 입력 신호, 출력 신호 및 제어 신호를 나타내는 타이밍도이다. 도 5a 및 도 5b는 도 1의 게이트 구동부(300)의 출력 신호를 나타내는 타이밍도이다.

도 1 및 도 2를 참조하면, 상기 데이터 구동부(500)는 데이터 전압을 상기 데이터 라인(DL)에 출력한다. 또한, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 픽셀에 저장된 상기 데이터 전압을 상기 데이터 라인(DL)을 통해 독출한다. 상기 데이터 구동부(500)는 상기 데이터 전압의 출력 및 상기 데이터 전압의 독출을 선택적으로 수행한다.

상기 데이터 구동부(500)는 상기 데이터 라인(DL)에 상기 데이터 전압을 출력하는 버퍼부(540), 상기 픽셀에 저장된 상기 데이터 전압을 상기 데이터 라인(DL)을 통해 독출하는 독출부(550) 및 상기 버퍼부(540) 및 상기 독출부(550)를 선택적으로 상기 데이터 라인(DL)에 연결하는 선택부(SW_IO)를 포함한다.

예를 들어, 상기 선택부(SW_IO)는 스위치일 수 있다. 이와는 달리, 상기 선택부(SW_IO)는 멀티플렉서를 포함하여 구성할 수 있다.

상기 데이터 구동부(500)는 쉬프트 레지스터(510), 래치부(520), 디지털 아날로그 컨버터(DAC)부(530)를 더 포함할 수 있다.

상기 쉬프트 레지스터(510)는 상기 타이밍 컨트롤러(200)로부터 상기 데이터 신호(DATA)를 수신한다. 상기 쉬프트 레지스터(510)는 상기 데이터 신호(DATA)를 시리얼 형태로 변환한다. 상기 쉬프트 레지스터(510)는 래치 펄스를 래치부(520)에 출력한다.

상기 래치부(520)는 상기 데이터 신호(DATA)를 일시 저장한 후 상기 디지털 아날로그 컨버터부(530)에 출력한다.

상기 디지털 아날로그 컨버터부(530)는 상기 디지털 형태인 상기 데이터 신호(DATA)를 상기 기준 감마 전압들(VGREF)을 근거로 아날로그 형태의 상기 데이터 전압들로 변환한다. 상기 디지털 아날로그 컨버터부(530)는 상기 데이터 전압을 상기 버퍼부(540)에 출력한다.

상기 버퍼부(540)는 상기 데이터 전압이 일정한 레벨을 갖도록 보상하여 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 선택부(SW_IO)의 스위치가 상기 버퍼부(540)의 버퍼(B1)에 연결되면, 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL1)에 출력한다.

상기 선택부(SW_IO)의 스위치가 상기 독출부(540)에 연결되면, 상기 데이터 구동부(500)는 상기 픽셀(P1)의 액정 캐패시터(CP)에 저장된 상기 데이터 전압을 상기 데이터 라인(DL1)을 통해 독출한다.

상기 독출부(550)는 상기 픽셀에 저장된 상기 데이터 전압을 샘플링하는 샘플링부(551) 및 상기 샘플링된 데이터 전압을 저장하는 저장부(552)를 포함한다.

상기 데이터 구동부(500)의 상기 독출부(550)의 개수는 상기 표시 패널(100)의 상기 데이터 라인(DL)의 개수와 일치할 수 있다. 마찬가지로, 상기 데이터 구동부(500)의 상기 독출부(550)의 개수는 상기 데이터 구동부(500)의 버퍼의 개수와 일치할 수 있다. 즉, 상기 데이터 구동부(500)의 상기 독출부(550)는 하나의 픽셀 열에 저장된 데이터 전압들을 상기 게이트 신호에 따라 순차적으로 독출할 수 있다. 상기 하나의 픽셀 열에 대응하는 상기 복수의 데이터 전압들은 하나의 독출부(550)에 의해 독출되며, 파이프라이닝되어 처리될 수 있다.

상기 샘플링부(551)는 샘플 앤드 홀드 방식으로 상기 픽셀에 저장된 데이터 전압의 레벨을 읽어 들인다.

상기 샘플링부(551)는 상기 데이터 라인(DL1)에 연결되는 리드 인 스위치(READ_IN), 상기 리드 인 스위치(READ_IN)에 연결되는 제1 입력 전극, 기준 전압(VREF)이 인가되는 제2 입력 전극 및 출력 전극을 포함하는 증폭기(AMP1), 상기 증폭기(AMP1)의 상기 제1 입력 전극에 연결되는 제1 단 및 상기 증폭기(AMP1)의 상기 출력 전극에 연결되는 제2 단을 포함하는 홀드 캐패시터(CS) 및 상기 홀드 캐패시터(CS)의 상기 제1 단 및 상기 제2 단 사이에 연결되는 리셋 스위치(RESET)를 포함할 수 있다.

상기 저장부(552)는 상기 증폭기(AMP1)의 상기 출력 전극 및 제1 노드(N1) 사이에 연결되는 제1 스위치(SH_A0), 상기 제1 노드(N1) 및 상기 독출부의 출력 노드(NO) 사이에 연결되는 제2 스위치(SH_B1), 상기 제1 노드(N1)에 연결되는 제1 단 및 접지에 연결되는 제2 단을 포함하는 제1 저장 캐패시터(CA), 상기 증폭기(AMP1)의 상기 출력 전극 및 제2 노드 사이(N2)에 연결되는 제3 스위치(SH_B0), 상기 제2 노드(N2) 및 상기 독출부의 출력 노드(NO) 사이에 연결되는 제4 스위치(SH_A1) 및 상기 제2 노드(N2)에 연결되는 제1 단 및 상기 접지에 연결되는 제2 단을 포함하는 제2 저장 캐패시터(CB)를 포함할 수 있다.

상기 제1 스위치(SH_A0) 및 상기 제4 스위치(SH_A1)는 동시에 턴 온되고, 상기 제2 스위치(SH_B1) 및 상기 제3 스위치(SH_B0)는 동시에 턴 온될 수 있다.

예를 들어, 상기 제1 스위치(SH_A0) 및 상기 제4 스위치(SH_A1)가 턴 온되면, 상기 제2 스위치(SH_B1) 및 상기 제3 스위치(SH_B0)는 턴 오프된다. 상기 제1 스위치(SH_A0) 및 상기 제4 스위치(SH_A1)가 턴 오프되면, 상기 제2 스위치(SH_B1) 및 상기 제3 스위치(SH_B0)는 턴 온된다.

도 4a는 제N 게이트 라인에 연결된 픽셀들로부터 데이터 전압들이 독출(r)되고, 데이터 전압들이 출력(w)되는 과정을 나타낸다.

상기 데이터 전압의 독출 모드(DATA_IN)에서 상기 선택부(SW_IO)에 의해 상기 데이터 라인(DL1)은 상기 독출부(550)의 상기 리드 인 스위치(READ_IN)에 연결된다.

상기 데이터 전압의 독출 모드(DATA_IN)에서 상기 제N 게이트 라인의 독출 게이트 펄스(GN(r))가 턴 온된다.

상기 리드 인 스위치(READ_IN)가 턴 온되면, 상기 제N 게이트 라인에 연결된 픽셀의 데이터 전압은 상기 홀드 캐패시터(CS)에 충전된다. 상기 홀드 캐패시터(CS)에 충전되는 데이터 전압의 양은 상기 리드 인 스위치(READ_IN)의 턴 온 시간에 의해 결정될 수 있다.

예를 들어, 상기 리드 인 스위치(READ_IN)의 턴 온 시간은 상기 선택부(SW_IO)가 상기 데이터 라인(DL1)을 상기 독출부(550)에 연결하는 시간(DATA_IN)보다 짧을 수 있다.

상기 리드 인 스위치(READ_IN) 스위치가 턴 온되기 전에 상기 리셋 스위치가 턴 온될 수 있고, 상기 리셋 스위치가 턴 온되면, 상기 증폭기(AMP1)의 제1 및 제2 입력 전극 및 상기 증폭기(AMP1)의 출력 전극은 상기 기준 전압(VREF)으로 리셋된다.

상기 리드 인 스위치(READ_IN) 스위치가 턴 온되면, 상기 제N 게이트 라인에 연결된 픽셀의 데이터 전압은 상기 홀드 캐패시터(CS)에 충전된다. 상기 리드 인 스위치(READ_IN)가 턴 오프되면, 상기 샘플링된 데이터 전압은 상기 저장부(552)의 저장 캐패시터로 옮겨진다.

도 4a에서, 상기 리드 인 스위치(READ_IN)가 턴 오프될 때, 상기 저장부(552)의 상기 제1 스위치(SW_A0) 및 상기 제4 스위치(SW_A1)는 턴 온되고, 상기 제2 스위치(SW_B1) 및 상기 제3 스위치(SW_B0)는 턴 오프된다.

상기 리드 인 스위치(READ_IN)가 턴 오프되고, 상기 저장부(552)의 상기 제1 스위치(SW_A0) 및 상기 제4 스위치(SW_A1)가 턴 온되면, 상기 샘플링된 데이터 전압(UPDATED_DATA)은 상기 제1 노드(N1)를 거쳐 상기 제1 저장 캐패시터(CA)에 저장된다.

이 때, 상기 제2 저장 캐패시터(CB)에 저장되어 있던 이전 데이터 전압(PREVIOUS_DATA)은 상기 독출부(550)의 출력 노드(NO)로 출력된다.

상기 제1 저장 캐패시터(CA)에 저장된 데이터 전압(UPDATED_DATA)은 데이터 프로세스 시간(DPT)이 경과하면 유효한 데이터(DATA VALID)로 볼 수 있다.

상기 제1 저장 캐패시터(CA)에 저장된 데이터 전압(UPDATED_DATA)이 유효한 데이터가 되면 상기 제N 게이트 라인의 출력 게이트 펄스(GN(w))가 턴 온되어, 상기 데이터 전압(DATA VALID)이 상기 표시 패널(100)에 출력될 수 있다.

도 4b는 제N 게이트 라인에 이웃한 제N+1 게이트 라인에 연결된 픽셀들로부터 데이터 전압들이 독출(r)되고, 데이터 전압들이 출력(w)되는 과정을 나타낸다.

도 4a에서는 SH_A/B의 신호가 SH_B에서 SH_A로 변경되어, 상기 리드 인 스위치(READ_IN)가 턴 오프될 때, 상기 저장부(552)의 상기 제1 스위치(SW_A0) 및 상기 제4 스위치(SW_A1)는 턴 온되는 것으로 도시하였으나, 도 4b에서는 SH_A/B의 신호가 SH_A에서 SH_B로 변경되므로, 상기 리드 인 스위치(READ_IN)가 턴 오프될 때, 상기 저장부(552)의 상기 제2 스위치(SW_B1) 및 상기 제3 스위치(SW_B0)가 턴 온된다.

상기 SH_A/B의 신호를 제외하면 다른 제어 신호들의 타이밍은 도 4a의 경우와 동일하다. 도 4b의 타이밍도는 도 4a의 타이밍도로부터 일정 시간만큼 평행 이동되어 있는 것으로 이해할 수 있다. 도 4a의 타이밍으로부터 약간의 시간이 경과한 후 도 4b의 타이밍이 수행된다. 이는 도 5a 및 도 5b를 참조하여 설명한다.

상기 데이터 전압의 독출 모드(DATA_IN)에서 상기 제N+1 게이트 라인의 독출 게이트 펄스(GN+1(r))가 턴 온된다.

상기 리드 인 스위치(READ_IN)가 턴 온되면, 상기 제N+1 게이트 라인 에 연결된 픽셀의 데이터 전압은 상기 홀드 캐패시터(CS)에 충전된다. 상기 리드 인 스위치(READ_IN)가 턴 오프되면, 상기 샘플링된 데이터 전압은 상기 저장부(552)의 저장 캐패시터로 옮겨진다.

도 4b에서, 상기 리드 인 스위치(READ_IN)가 턴 오프될 때, 상기 저장부(552)의 상기 제1 스위치(SW_A0) 및 상기 제4 스위치(SW_A1)는 턴 오프되고, 상기 제2 스위치(SW_B1) 및 상기 제3 스위치(SW_B0)는 턴 온된다.

상기 리드 인 스위치(READ_IN)가 턴 오프되고, 상기 저장부(552)의 상기 제2 스위치(SW_B1) 및 상기 제3 스위치(SW_B0)가 턴 온되면, 상기 샘플링된 데이터 전압(UPDATED_DATA)은 상기 제2 노드(N2)를 거쳐 상기 제2 저장 캐패시터(CB)에 저장된다.

이 때, 상기 제1 저장 캐패시터(CA)에 저장되어 있던 이전 데이터 전압(PREVIOUS_DATA)은 상기 독출부(550)의 출력 노드(NO)로 출력된다.

상기 제2 저장 캐패시터(CB)에 저장된 데이터 전압(UPDATED_DATA)은 데이터 프로세스 시간(DPT)이 경과하면 유효한 데이터(DATA VALID)로 볼 수 있다.

상기 제2 저장 캐패시터(CB)에 저장된 데이터 전압(UPDATED_DATA)이 유효한 데이터가 되면 상기 제N 게이트 라인의 출력 게이트 펄스(GN+1(w))가 턴 온되어, 상기 데이터 전압(DATA VALID)이 상기 표시 패널(100)에 출력될 수 있다.

이와 같이, 상기 저장부(552)의 상기 제1 및 제2 저장 캐패시터(CA 및 CB)는 상기 이웃한 게이트 라인에 연결되는 픽셀들의 데이터 전압들을 교대로 저장 및 출력한다.

상기 게이트 구동부(300)는 제N 게이트 라인에 연결된 상기 픽셀의 상기 데이터 전압을 독출하기 위한 제N 게이트 라인의 독출 게이트 펄스(GN(r)) 및 상기 픽셀에 상기 데이터 전압을 출력하기 위한 제N 게이트 라인의 출력 게이트 펄스(GN(w))를 출력한다.

마찬가지로, 상기 게이트 구동부(300)는 제N+1 게이트 라인에 연결된 상기 픽셀의 상기 데이터 전압을 독출하기 위한 제N+1 게이트 라인의 독출 게이트 펄스(GN+1(r)) 및 상기 픽셀에 상기 데이터 전압을 출력하기 위한 제N+1 게이트 라인의 출력 게이트 펄스(GN+1(w))를 출력한다.

예를 들어, 상기 출력 게이트 펄스(GN(w))는 상기 독출 게이트 펄스(GN(r))에 비해 K 게이트 라인만큼 지연될 수 있다. 예를 들어, 상기 독출 게이트 펄스(GN(r))의 폴링 에지로부터 상기 출력 게이트 펄스(GN(w))의 라이징 에지까지의 시간은 데이터 처리 시간(DPT)으로 정의될 수 있다.

도 5a에서는 상기 출력 게이트 펄스(GN(w))가 상기 독출 게이트 펄스(GN(r))에 비해 2개의 게이트 라인만큼 지연되는 경우를 예시하였다.

도 5b에서는 상기 출력 게이트 펄스(GN(w))가 상기 독출 게이트 펄스(GN(r))에 비해 4개의 게이트 라인만큼 지연되는 경우를 예시하였다.

일반적으로 상기 게이트 신호의 펄스 폭(점선으로 표시)은

으로 정의될 수 있다. 상기 표시 패널(100)이 60Hz로 구동된다면, 상기 프레임시간은 1/60초이다.

그러나, 본 발명에서는 1 프레임시간 동안 독출 및 출력이 수행되어야 하므로, 본 발명의 게이트 신호의 펄스 폭(실선으로 표시)은

일 수 있다.

도 6은 도 1의 데이터 구동부(500)의 일 동작예를 나타내는 블록도이다.

도 1 내지 도 6을 참조하면, 상기 독출부(550)의 출력 전압(VD_IN)은 상기 버퍼부(540)로 입력될 수 있다. 상기 타이밍 컨트롤러(200)로부터 데이터 신호(DATA)가 입력되지 않을 때, 상기 데이터 구동부(500)는 상기 독출부(500)에서 독출된 상기 픽셀의 데이터 전압(VD_IN)을 상기 픽셀에 재출력할 수 있다.

예를 들어, 상기 표시 패널(100)이 동일한 영상을 반복 출력하는 경우라면, 상기 표시 장치는 상기 애플리케이션 프로세서(600) 또는 상기 타이밍 컨트롤러(200)로부터 입력 영상 데이터(RGB) 또는 데이터 신호(DATA)를 입력 받지 않고, 상기 표시 패널(100)에 표시되고 있는 영상을 상기 독출부(550)를 이용하여 독출한 후 상기 버퍼부(540)를 통해 재출력할 수 있다. 이와 같이 구동할 경우, 상기 표시 장치의 불필요한 소비 전력을 감소시킬 수 있다.

또는 상기 애플리케이션 프로세서(600) 또는 상기 타이밍 컨트롤러(200)의 동작 이상으로 인해 상기 입력 영상 데이터(RGB) 또는 데이터 신호(DATA)가 상기 데이터 구동부(500)로 입력되지 않는 경우, 상기 표시 패널(100)에 표시되고 있는 영상을 상기 독출부(550)를 이용하여 독출한 후 상기 버퍼부(540)를 통해 재출력할 수 있다.

본 실시예에 따르면, 데이터 구동부(500)는 상기 표시 패널(100)의 픽셀들로부터 직접 데이터 전압을 독출할 수 있으므로, 상기 표시 장치는 추가적인 프레임 메모리를 포함하지 않는다. 따라서, 표시 장치의 제조 비용을 감소시킬 수 있다. 또한, 상기 표시 패널(100)이 동일한 영상을 반복 표시할 때, 애플리케이션 프로세서 또는 상기 타이밍 컨트롤러(200)로부터 영상 소스를 입력 받지 않고, 상기 표시 패널(100)의 픽셀들로부터 독출한 데이터 전압을 이용하여 영상을 리프레쉬할 수 있으므로, 표시 장치의 소비 전력을 감소시킬 수 있다.

도 7은 본 발명의 다른 실시예에 따른 데이터 구동부(500A)의 일 동작예를 나타내는 블록도이다. 도 8은 도 7의 오버드라이브부(560)를 나타내는 블록도이다.

본 실시예의 표시 장치 및 표시 패널의 구동 방법은 상기 데이터 구동부(500A)의 구성 및 동작을 제외하면, 도 1 내지 도 6을 참조하여 설명한 표시 장치 및 표시 패널의 구동 방법과 실질적으로 동일하므로, 중복되는 설명은 생략한다.

도 1 내지 도 5b 및 도 7을 참조하면, 상기 표시 장치는 표시 패널(100), 표시 패널 구동부 및 애플리케이션 프로세서(600)를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500A)를 포함한다.

상기 데이터 구동부(500A)는 데이터 전압을 상기 데이터 라인(DL)에 출력한다. 또한, 상기 데이터 구동부(500A)는 상기 표시 패널(100)의 픽셀에 저장된 상기 데이터 전압을 상기 데이터 라인(DL)을 통해 독출한다. 상기 데이터 구동부(500A)는 상기 데이터 전압의 출력 및 상기 데이터 전압의 독출을 선택적으로 수행한다.

상기 데이터 구동부(500A)는 쉬프트 레지스터(510), 래치부(520), 디지털 아날로그 컨버터(DAC)부(530)를 더 포함할 수 있다.

본 실시예에서, 상기 데이터 구동부(500A)는 오버드라이브부(560)를 더 포함할 수 있다. 상기 오버드라이브부(560)는 상기 타이밍 컨트롤러(200)로부터 현재 프레임 데이터 신호(DATA)를 입력 받고, 상기 독출부(550)로부터 이전 프레임의 데이터 전압(VD_IN)을 입력 받아, 상기 현재 프레임 데이터 신호(DATA)를 조절한다.

상기 오버드라이브부(560)는 상기 이전 프레임의 데이터 전압(fa(n-1))을 디지털 형태의 이전 프레임 데이터 신호(f(n-1))로 변환하는 아날로그 디지털 컨버터(ADC, 561) 및 상기 현재 프레임 데이터 신호(f(n)) 및 상기 이전 프레임 데이터 신호(f(n-1))를 비교하여 현재 프레임 오버드라이빙 신호(f'(n))를 생성하는 출력부(562)를 포함한다.

상기 오버드라이브부(560)는 상기 현재 프레임 오버드라이빙 신호(f'(n))를 상기 쉬프트 레지스터(510)에 출력한다.

상기 오버드라이브부(560)는 상기 현재 프레임 오버드라이빙 신호를 생성하기 위한 룩업 테이블(LUT, 563)을 더 포함할 수 있다.

예를 들어, 이전 프레임 데이터 신호(f(n-1))와 현재 프레임 데이터 신호(f(n))의 차이가 큰 경우에는 픽셀 충전 시간 부족으로 인해 상기 현재 프레임 데이터 신호(f(n))가 픽셀에 충분히 충전되지 않을 수 있다. 따라서, 상기 오버드라이브부(560)는 상기 이전 프레임 데이터 신호(f(n-1))와 현재 프레임 데이터 신호(f(n))의 차이를 기초로, 상기 현재 프레임 데이터 신호(f(n))를 표시하고자 하는 계조보다 큰 계조로 오버드라이빙하여 픽셀의 충전율 부족을 보상할 수 있다.

본 실시예에 따르면, 데이터 구동부(500)는 상기 표시 패널(100)의 픽셀들로부터 직접 데이터 전압을 독출할 수 있으므로, 상기 표시 장치는 추가적인 프레임 메모리를 포함하지 않는다. 따라서, 표시 장치의 제조 비용을 감소시킬 수 있다. 또한, 오버드라이빙 구동을 통해 픽셀의 충전율 부족을 보상하여 표시 패널의 표시 품질을 더욱 향상시킬 수 있다.

이상에서 설명한 본 발명에 따른 표시 장치 및 이를 이용하는 표시 패널의 구동 방법에 따르면, 표시 장치의 제조 비용을 감소시키고, 소비 전력을 감소시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 타이밍 컨트롤러
300: 게이트 구동부 400: 감마 기준 전압 생성부
500, 500A: 데이터 구동부 510: 쉬프트 레지스터
520: 래치부 530: 디지털 아날로그 컨버터부
540: 버퍼부 550: 독출부
551: 샘플링부 552: 저장부
560: 오버드라이브부 561: 아날로그 디지털 컨버터
562: 출력부 563: 룩업테이블
600: 애플리케이션 프로세서

Claims

복수의 게이트 라인, 복수의 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 연결되는 복수의 픽셀을 포함하고, 영상을 표시하는 표시 패널;
게이트 신호를 상기 게이트 라인에 출력하는 게이트 구동부;
선택적으로 데이터 전압을 상기 데이터 라인에 출력하고 상기 픽셀에 저장된 상기 데이터 전압을 상기 데이터 라인을 통해 독출하는 데이터 구동부를 포함하는 표시 장치.
제1항에 있어서, 상기 데이터 구동부는
상기 데이터 라인에 상기 데이터 전압을 출력하는 버퍼부;
상기 픽셀에 저장된 상기 데이터 전압을 상기 데이터 라인을 통해 독출하는 독출부; 및
상기 버퍼부 및 상기 독출부에 선택적으로 연결되는 선택부를 포함하는 표시 장치.
제2항에 있어서, 상기 독출부는
상기 픽셀에 저장된 상기 데이터 전압을 샘플링하는 샘플링부; 및
상기 샘플링된 데이터 전압을 저장하는 저장부를 포함하는 것을 특징으로 하는 표시 장치.
제3항에 있어서, 상기 샘플링부는
상기 데이터 라인에 연결되는 리드 인 스위치;
상기 리드 인 스위치에 연결되는 제1 입력 전극, 기준 전압이 인가되는 제2 입력 전극 및 출력 전극을 포함하는 증폭기;
상기 증폭기의 상기 제1 입력 전극에 연결되는 제1 단 및 상기 증폭기의 상기 출력 전극에 연결되는 제2 단을 포함하는 홀드 캐패시터; 및
상기 홀드 캐패시터의 상기 제1 단 및 상기 제2 단 사이에 연결되는 리셋 스위치를 포함하는 것을 특징으로 하는 표시 장치.
제4항에 있어서, 상기 저장부는
상기 증폭기의 상기 출력 전극 및 제1 노드 사이에 연결되는 제1 스위치;
상기 제1 노드 및 상기 독출부의 출력 노드 사이에 연결되는 제2 스위치;
상기 제1 노드에 연결되는 제1 단 및 접지에 연결되는 제2 단을 포함하는 제1 저장 캐패시터;
상기 증폭기의 상기 출력 전극 및 제2 노드 사이에 연결되는 제3 스위치;
상기 제2 노드 및 상기 독출부의 출력 노드 사이에 연결되는 제4 스위치; 및
상기 제2 노드에 연결되는 제1 단 및 상기 접지에 연결되는 제2 단을 포함하는 제2 저장 캐패시터를 포함하는 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 제1 스위치 및 상기 제4 스위치는 동시에 턴 온되고, 상기 제2 스위치 및 상기 제3 스위치는 동시에 턴 온되는 것을 특징으로 하는 표시 장치.
제6항에 있어서, 상기 제1 스위치 및 상기 제4 스위치가 턴 온되면, 상기 제2 스위치 및 상기 제3 스위치는 턴 오프되고,
상기 제1 스위치 및 상기 제4 스위치가 턴 오프되면, 상기 제2 스위치 및 상기 제3 스위치는 턴 온되는 것을 특징으로 하는 표시 장치.
제2항에 있어서, 상기 독출부의 출력 전압은 상기 버퍼부로 입력되는 것을 특징으로 하는 표시 장치.
제8항에 있어서, 상기 데이터 구동부는 타이밍 컨트롤러로부터 데이터 신호가 입력되지 않을 때, 상기 독출부에서 독출된 상기 픽셀의 데이터 전압을 상기 픽셀에 재출력하는 것을 특징으로 하는 표시 장치.
제2항에 있어서, 상기 데이터 구동부는
타이밍 컨트롤러로부터 현재 프레임 데이터 신호를 입력 받고, 상기 독출부로부터 이전 프레임의 데이터 전압을 입력 받아, 상기 현재 프레임 데이터 신호를 조절하는 오버드라이브부를 더 포함하는 것을 특징으로 하는 표시 장치.
제10항에 있어서, 상기 오버드라이브부는
상기 이전 프레임의 데이터 전압을 디지털 형태의 이전 프레임 데이터 신호로 변환하는 아날로그 디지털 컨버터; 및
상기 현재 프레임 데이터 신호 및 상기 이전 프레임 데이터 신호를 비교하여 현재 프레임 오버드라이빙 신호를 생성하는 출력부를 포함하는 것을 특징으로 하는 표시 장치.
제2항에 있어서, 상기 데이터 구동부의 상기 독출부의 개수는 상기 표시 패널의 상기 데이터 라인의 개수와 일치하는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 게이트 구동부는 제N 게이트 라인에 상기 픽셀의 상기 데이터 전압을 독출하기 위한 독출 게이트 펄스 및 상기 픽셀에 상기 데이터 전압을 출력하기 위한 출력 게이트 펄스를 출력하는 것을 특징으로 하는 표시 장치(N은 자연수).
제13항에 있어서, 상기 출력 게이트 펄스는 상기 독출 게이트 펄스에 비해 K 게이트 라인만큼 지연되는 것을 특징으로 하는 표시 장치(K는 자연수).
제1항에 있어서, 상기 게이트 신호의 펄스 폭은

인 것을 특징으로 하는 표시 장치.
게이트 구동부를 이용하여 게이트 신호를 표시 패널의 게이트 라인에 출력하는 단계; 및
데이터 구동부를 이용하여 선택적으로 데이터 전압을 상기 표시 패널의 데이터 라인에 출력하고 상기 픽셀에 저장된 상기 데이터 전압을 상기 데이터 라인을 통해 독출하는 단계를 포함하는 표시 패널의 구동 방법.
제16항에 있어서, 상기 데이터 구동부는
상기 데이터 라인에 상기 데이터 전압을 출력하는 버퍼부;
상기 픽셀에 저장된 상기 데이터 전압을 상기 데이터 라인을 통해 독출하는 독출부; 및
상기 버퍼부 및 상기 독출부에 선택적으로 연결되는 선택부를 포함하는 표시 패널의 구동 방법.
제17항에 있어서, 상기 독출부는
상기 픽셀에 저장된 상기 데이터 전압을 샘플링하는 샘플링부; 및
상기 샘플링된 데이터 전압을 저장하는 저장부를 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
제17항에 있어서, 상기 데이터 전압을 출력하는 단계는
타이밍 컨트롤러로부터 상기 데이터 구동부에 데이터 신호가 입력되지 않을 때, 상기 독출부에서 독출된 상기 픽셀의 데이터 전압을 상기 픽셀에 재출력하는 것을 특징으로 하는 표시 패널의 구동 방법.
제17항에 있어서, 상기 데이터 전압을 출력하는 단계는
타이밍 컨트롤러로부터 현재 프레임 데이터 신호를 입력 받는 단계;
상기 독출부로부터 이전 프레임의 데이터 전압을 입력 받는 단계; 및
상기 현재 프레임 데이터 신호 및 상기 이전 프레임 데이터 전압을 기초로 상기 현재 프레임 데이터 신호를 조절하여 현재 프레임 오버드라이빙 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.