JP2008112170A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008112170A JP2008112170A JP2007281766A JP2007281766A JP2008112170A JP 2008112170 A JP2008112170 A JP 2008112170A JP 2007281766 A JP2007281766 A JP 2007281766A JP 2007281766 A JP2007281766 A JP 2007281766A JP 2008112170 A JP2008112170 A JP 2008112170A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- data signal
- thin film
- pixel electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】液晶表示装置は、第1データラインから入力される高階調データ信号を第1画素電極に印加する第1薄膜トランジスタ、第1コンタクトホールを介して第1画素電極と接続され第1薄膜トランジスタと直接接続される上部電極を含み、高階調データ信号を蓄積する第1蓄積キャパシタ、第2データラインから入力される低階調データ信号を第2コンタクトホールを介して接続された第2画素電極に印加する第2薄膜トランジスタ、及び第3コンタクトホールを介して第2画素電極と接続される上部電極を含み、低階調データ信号を蓄積する第2蓄積キャパシタとを含む。
【選択図】図2
Description
液晶表示装置の代表的な広視野角技術としては、垂直配向(VA:Vertical Alignment)モードが用いられる。垂直配向モードは、負の異方性を有する液晶分子を基板に対して垂直に配向し、配向方向が印加される電界方向に垂直となるように駆動することによって光透過率を調節する。このような垂直配向モード技術は、ドメイン形成方法によって、MVA(Multi−domain Vertical Alignment)技術、PVA(Patterned−ITO Vetical Alignment)技術及びS−PVA(S−Patterned−ITO Vertical Alignment)技術で区分される。
PVA(Patterned−ITO Vertical Alignment)技術として、上下基板の共通電極及び画素電極にスリットを形成してそのスリットによって発生するフリンジ電界を用いて、液晶分子がスリットを基準にして対称に駆動するようにしてマルチ−ドメインを形成する、スリットパターンを用いたVAモードのものが知られている。
ところで、S−PVA技術を用いた液晶表示装置の製造過程では、静電気によるチャンネルショート不良、特に、静電気によって高階調トランジスタのチャンネルがショートし、液晶表示装置の製造数率(歩留まり)が低下するという問題点がある。
また、前記第1薄膜トランジスタは、前記第1データラインに接続されるソース電極と前記第1蓄積キャパシタの端子電極に直接接続されるドレイン電極を含む。
また、前記第2薄膜トランジスタは、前記第2データラインに接続されるソース電極と前記第2画素電極に接続されるドレイン電極を含む。
また、前記第1薄膜トランジスタは、1つの水平周期中の一定期間の間、前記第1データ信号電圧を第1画素電極に印加し、前記第2薄膜トランジスタは、1つの水平周期中の一定期間を除く残りの期間の間、前記第2データ信号電圧を第2画素電極に印加することが望ましい。
本発明の液晶表示装置は、第1データ信号電圧を伝達する複数の第1データライン、第2データ信号電圧を伝達する複数の第2データライン及びゲート駆動信号を伝達する複数のゲートラインによって画定される複数の画素を含む液晶表示装置であって、前記画素は前記第1データ信号電圧を表示する第1画素電極と、前記第1データ信号電圧を前記第1画素電極に印加する第1薄膜トランジスタと、第1コンタクトホールを介して前記第1画素電極と接続され前記第1薄膜トランジスタと直接接続され、前記第1データ信号電圧を蓄積する第1蓄積キャパシタと、前記第2データ信号電圧を表示する第2画素電極と、第2コンタクトホールを介して前記第2画素電極と接続され、前記第2データ信号電圧を前記第2画素電極に印加する第2薄膜トランジスタと、第3コンタクトホールを介して前記第2画素電極と接続され、前記第2データ信号電圧を蓄積する第2蓄積キャパシタとを含む。
また、前記第2蓄積キャパシタは、第1端子電極に接続される第3端子電極、前記第2画素電極に接続される第4端子電極及び前記第3端子電極と第4端子電極との間の絶縁膜を含む。
本発明の液晶表示装置は、第1ゲート駆動信号に応答してデータラインから入力される第1データ信号電圧を第1画素電極に印加する第1薄膜トランジスタと、第1コンタクトホールを介して前記第1画素電極と接続され前記第1薄膜トランジスタと直接接続される端子電極を含み、前記第1データ信号電圧を蓄積する第1蓄積キャパシタと、第2ゲート駆動信号に応答して第2コンタクトホールを介して接続された第2画素電極に前記データラインから入力される第2データ信号電圧を印加する第2薄膜トランジスタと、第3コンタクトホールを介して前記第2画素電極と接続される端子電極を含み、前記第2データ信号電圧を蓄積する第2蓄積キャパシタとを含む。
本発明の液晶表示装置の製造方法は、ガラス基板上に第1ゲート電極が含まれたゲートラインと第1端子電極が含まれた蓄積キャパシタラインを形成するゲートライン形成段階と、前記ゲートラインと蓄積キャパシタラインが形成されたガラス基板上にゲート絶縁膜を間に置いて前記第1ゲート電極に重畳するように活性層を形成する活性層形成段階と、第1データ信号電圧を伝達する第1データライン、前記第1データラインに接続される第1トランジスタの第1ソース電極と第1ドレイン電極、前記第1端子電極に対向する第2端子電極、及び前記第1ドレイン電極と前記第2端子電極とを接続する第1ドレインラインを含むソース/ドレインパターンを形成するソース/ドレイン形成段階と、前記ソース/ドレインパターンが形成されたガラス基板上に有機絶縁膜を形成し、形成された有機絶縁膜を除去して、前記第2端子電極を露出させる第1コンタクトホールを形成するコンタクトホール形成段階とを含む。
また、前記画素電極形成段階は、前記第1画素電極を前記第1コンタクトホールに接続して形成し、前記第2画素電極を前記第2コンタクトホールと第3コンタクトホールに接続して形成する段階を含む。
図1は本発明の一実施例による液晶表示装置を示したブロック図である。図1に示されたように、本発明の一実施例による液晶表示装置100は液晶パネル110、液晶パネル110のゲートラインGL1、GL2を駆動するゲートドライバ120、液晶パネル110のデータラインDL1〜DL4を駆動するデータドライバ130、ゲートドライバ120とデータドライバ130を制御するタイミングコントローラ140、及び高階調ガンマ電圧と低階調ガンマ電圧とを選択的に供給するガンマ電圧部150を含む。
データドライバ130はタイミングコントローラ140からのデータ制御信号に応答して、1/2水平周期の期間、高階調ガンマ電圧を用いてタイミングコントローラ140からのデータ信号を高階調データ信号に変換してデータラインDL1に供給し、残りの1/2水平周期の期間、低階調ガンマ電圧を用いてタイミングコントローラ140からのデータ信号を低階調データ信号に変換してデータラインDL2に供給する。
第2画素電極262は、第1画素電極260と分離されて第1画素電極260を取り囲む形状で形成される。第2画素電極262は、コンタクトホール264を介して第2トランジスタT2のドレイン電極259と接続され、コンタクトホール266を介して第2蓄積キャパシタの上部電極255に接続される。第2画素電極262は第2トランジスタT2を介して第2データライン225から低階調データ信号の印加を受けてデータ信号に基づく表示を行う。
第1データライン220は、画素の一側であってゲートライン210に交差するように形成され、第1薄膜トランジスタT1のソース電極222に接続される。第1データライン220は1/2水平周期期限の間データドライバから入力される高階調データ信号を第1薄膜トランジスタT1のソース電極222に印加する。
第1蓄積キャパシタCST1は、蓄積キャパシタライン240に接続される下部電極244と、絶縁層を媒介にして下部電極244と重畳する上部電極250を含む。上部電極250は、ドレインライン252を介して第1薄膜トランジスタT1のドレイン電極254と直接接続される。第1蓄積キャパシタCST1の下部電極244と上部電極250は、第2蓄積キャパシタCST2の下部電極242と上部電極255より広い面積であることが望ましい。
図4はゲートライン形成工程を示す。ゲートライン形成工程はガラス基板上にゲート電極212、214を含むゲートライン210と、下部電極242、244を含む蓄積キャパシタライン240とを形成する。蓄積キャパシタライン240は、ゲートライン210に平行に形成される。具体的に、ガラス基板上にスパッタリング方法などで金属を蒸着する。金属層はモリブデン、アルミニウム、クロム、などとこれらの合金の単一層または複層構造を有することができる。
次に、本発明の一実施例による液晶表示装置の他の画素の構造を説明する。図9は図1に示された液晶表示装置の他の画素の構造を示した図である。図9に示されたように、本発明の液晶表示装置の他の画素は第1画素電極360、第2画素電極362、第1薄膜トランジスタT1、第2薄膜トランジスタT2、ゲートライン310、第1データライン320、第2データライン325、第1蓄積共通CST1、第2蓄積キャパシタCST2、第3蓄積キャパシタCST3及び第4蓄積キャパシタCST4を含む。
第1薄膜トランジスタT1、第2薄膜トランジスタT2、ゲートライン310、第1データライン320及び第2データライン325は、図2の第1薄膜トランジスタT1、第2薄膜トランジスタT2、ゲートライン210、第1データライン220及び第2データライン225の説明から当業者が容易に理解できるので詳細な説明は省略する。
図13はソース/ドレインパターン形成工程を示す。ソース/ドレインパターン形成工程は活性層330、332が形成されたゲート絶縁膜上にソース/ドレイン金属パターンを形成する。ソース/ドレイン金属パターンは第1及び第2データライン320、325、第1及び第2薄膜トランジスタT1、T2のソース電極322、327とドレイン電極354、359、第1〜第4蓄積キャパシタCST1、CST2、CST3、CST4の上部電極350、355、380、382、第1及び第2薄膜トランジスタT1、T2のドレイン電極354、359と第3及び第4蓄積キャパシタCST3、CST4の上部電極380,382をそれぞれ接続するドレインライン352、357を含む。
画素電極形成工程で第1画素電極360は第1コンタクトホール368を介して第1蓄積キャパシタCST1の上部電極350と接続され、第3コンタクトホール366を介して第1薄膜トランジスタT1のドレイン電極354に接続される。また、第2画素電極362は第2コンタクトホール366を介して第2蓄積キャパシタCST2の上部電極355と接続され、第4コンタクトホール369を介して第2薄膜トランジスタT2のドレイン電極359に接続される。
図16は、本発明の他の実施例による液晶表示装置を示すブロック図である。図16に示されたように、本発明の他の一実施例による液晶表示装置400は液晶パネル410と、液晶パネル410のゲートラインGL1〜GL4を駆動するゲートドライバ420と、液晶パネル410のデータラインDL1、DL2を駆動するデータドライバ430と、ゲートドライバ420とデータドライバ430を制御するタイミングコントローラ440及び高階調ガンマ電圧と低階調ガンマ電圧を選択的に供給するガンマ電圧部450を含む。
図17を参照して、本発明の他の実施例による液晶表示装置の画素の構造をより詳細に説明する。図17は図16に示された液晶表示装置の画素の構造を示す平面図である。図17に示されたように、本発明の他の実施例による液晶表示装置の画素は第1画素電極560、第2画素電極562、第1薄膜トランジスタT1、第2薄膜トランジスタT2、第1ゲートライン510、第2ゲートライン515、データライン520、第1蓄積キャパシタCST1、及び第2蓄積キャパシタCST2を含む。
第2画素電極562は第1画素電極560と分離され第1画素電極560を取り囲む形状に形成される。第2画素電極562はコンタクトホール564を介して第2トランジスタT2のドレイン電極559と接続され、コンタクトホール566を介して第2蓄積キャパシタCST2の上部電極555に接続される。第2画素電極562は第2トランジスタT2を介してデータライン520から低階調データ信号の印加を受け低階調データ信号を表現する。
第2ゲートライン515は、第2薄膜トランジスタT2のゲート電極514に接続される。第2ゲートライン512は、残り1/2水平周期期限の間、ゲートドライバから入力されるゲート駆動信号を第2薄膜トランジスタT2のゲート電極514に印加する。
第2蓄積キャパシタCST2は、蓄積キャパシタライン540に接続される下部電極524と、絶縁層を媒介にして下部電極542と重畳する上部電極555を含む。上部電極555は第2薄膜トランジスタT2のドレイン電極559と接続された第2画素電極562とコンタクトホール566を介して接続される。従って、第2薄膜トランジスタT2のドレイン電極559に接続されたドレインライン557を介して入力される低階調データ信号は第2画素電極562に印加され、第2蓄積キャパシタCST2に蓄積される。
110 液晶パネル
120 ゲートドライバ
130 データドライバ
140 タイミングコントローラ
150 ガンマ電圧部
Claims (34)
- 第1データラインから入力される第1データ信号電圧を第1画素電極に印加する第1薄膜トランジスタと、
第1コンタクトホールを介して前記第1画素電極と接続され前記第1薄膜トランジスタと直接接続される端子電極を含み、前記第1データ信号電圧を蓄積する第1蓄積キャパシタと、
第2コンタクトホールを介して接続された第2画素電極に第2データラインから入力される第2データ信号電圧を印加する第2薄膜トランジスタと、
第3コンタクトホールを介して第2画素電極と接続される端子電極を含み、前記第2データ信号電圧を蓄積する第2蓄積キャパシタと、
を含むことを特徴とする液晶表示装置。 - 前記第1データ信号電圧と第2データ信号電圧は、互いに異なる階調電圧曲線に基づいて生成されることを特徴にする請求項1に記載の液晶表示装置。
- 前記第1薄膜トランジスタは、前記第1データラインに接続されるソース電極と前記第1蓄積キャパシタの端子電極に直接接続されるドレイン電極を含むことを特徴とする請求項2に記載の液晶表示装置。
- 前記第2薄膜トランジスタは、前記第2データラインに接続されるソース電極と前記第2画素電極に接続されるドレイン電極を含むことを特徴とする請求項3に記載の液晶表示装置。
- 前記第1蓄積キャパシタは、前記第2蓄積キャパシタより容量が大きいことを特徴とする請求項4に記載の液晶表示装置。
- 前記第1薄膜トランジスタは、1つの水平周期中の一定期間の間、前記第1データ信号電圧を第1画素電極に印加し、
前記第2薄膜トランジスタは、1つの水平周期中の一定期間を除く残りの期間の間、前記第2データ信号電圧を第2画素電極に印加することを特徴とする請求項5に記載の液晶表示装置。 - 前記第1蓄積キャパシタの電極は、前記第1薄膜トランジスタのドレイン電極と一体的に形成されることを特徴とする請求項1記載の液晶表示装置。
- 静電電荷が前記第1薄膜トランジスタに流入する前に前記第1蓄積キャパシタに蓄積することにより、前記静電電荷による前記第1トランジスタのチャンネルショート欠陥を減少させることを特徴とする請求項1に記載の液晶表示装置。
- 第1データラインに第1データ信号電圧を印加し、第2データラインに第2データ信号電圧を印加するデータドライバと、
ゲートラインにゲート駆動信号を印加するゲートドライバと、
前記ゲート駆動信号に応答して前記第1データ信号電圧を第1画素電極に印加する第1薄膜トランジスタと、
第1コンタクトホールを介して前記第1画素電極と接続され前記第1薄膜トランジスタと直接接続され、前記第1データ信号電圧を蓄積する第1蓄積キャパシタと、
前記ゲート駆動信号に応答して、第2コンタクトホールを介して接続された第2画素電極に前記第2データ信号電圧を印加する第2薄膜トランジスタと、
第3コンタクトホールを介して前記第2画素電極と接続され、前記第2データ信号電圧を蓄積する第2蓄積キャパシタと、
を含むことを特徴とする液晶表示装置。 - 前記第1データ信号電圧と第2データ信号電圧は、互いに異なる階調電圧曲線に基づいて生成されることを特徴とする請求項9に記載の液晶表示装置。
- 前記第1データ信号電圧生成のための第1階調ガンマ電圧と前記第2データ信号電圧生成のための第2階調ガンマ電圧を前記データドライバに供給するガンマ電圧部をさらに含むことを特徴とする請求項10に記載の液晶表示装置。
- 前記データドライバは、1つの水平周期中の一定期間の間、前記第1データ信号電圧を第1薄膜トランジスタに印加し、1つの水平周期中の一定期間を除く残りの期間の間、前記第2データ信号電圧を第2薄膜トランジスタに印加し、
前記ゲートドライバは、1つの水平周期の間、前記第1薄膜トランジスタと第2薄膜トランジスタに前記ゲート駆動信号を印加することを特徴とする請求項11に記載の液晶表示装置。 - 前記第1蓄積キャパシタの電極は前記第1薄膜トランジスタのドレイン電極と一体的に形成され、静電電荷が前記第1薄膜トランジスタに流入する前に前記第1蓄積キャパシタに蓄積することにより、前記静電電荷による前記第1トランジスタのチャンネルショート欠陥を減少させることを特徴とする請求項9に記載の液晶表示装置。
- 第1データ信号電圧を伝達する複数の第1データライン、第2データ信号電圧を伝達する複数の第2データライン及びゲート駆動信号を伝達する複数のゲートラインによって画定される複数の画素を含む液晶表示装置であって、
前記画素は、
前記第1データ信号電圧を表示する第1画素電極と、
前記第1データ信号電圧を前記第1画素電極に印加する第1薄膜トランジスタと、
第1コンタクトホールを介して前記第1画素電極と接続され前記第1薄膜トランジスタと直接接続され、前記第1データ信号電圧を蓄積する第1蓄積キャパシタと、
前記第2データ信号電圧を表示する第2画素電極と、
第2コンタクトホールを介して前記第2画素電極と接続され、前記第2データ信号電圧を前記第2画素電極に印加する第2薄膜トランジスタと、
第3コンタクトホールを介して前記第2画素電極と接続され、前記第2データ信号電圧を蓄積する第2蓄積キャパシタと、
を含むことを特徴とする液晶表示装置。 - 前記第1データ信号電圧と第2データ信号電圧は、互いに異なる階調電圧曲線に基づいて生成されることを特徴とする請求項14に記載の液晶表示装置。
- 前記第1蓄積キャパシタは、第1端子電極、前記第1薄膜トランジスタと前記第1画素電極に接続される第2端子電極、及び前記第1端子電極と第2端子電極との間に絶縁膜を含むことを特徴とする請求項15に記載の液晶表示装置。
- 前記第2蓄積キャパシタは、第1端子電極に接続される第3端子電極、前記第2画素電極に接続される第4端子電極、及び前記第3端子電極と第4端子電極との間の絶縁膜を含むことを特徴とする請求項16に記載の液晶表示装置。
- 前記第1蓄積キャパシタは、前記第2蓄積キャパシタの第3端子電極と第4端子電極よりそれぞれ面積の大きい第1端子電極と第2端子電極を含むことを特徴とする請求項17に記載の液晶表示装置。
- 前記第2画素電極は、前記第1画素電極と分離されて形成され、前記第1画素電極を取り囲んで形成される請求項14に記載の液晶表示装置。
- ガラス基板上に第1ゲート電極が含まれたゲートラインと第1端子電極が含まれた蓄積キャパシタラインを形成するゲートラインを形成する段階と、
前記ゲートラインと蓄積キャパシタラインが形成されたガラス基板上にゲート絶縁膜を間に置いて前記第1ゲート電極に重畳するように活性層を形成する活性層形成段階と、
第1データ信号電圧を伝達する第1データライン、前記第1データラインに接続される第1トランジスタの第1ソース電極と第1ドレイン電極、前記第1端子電極に対向する第2端子電極、及び前記第1ドレイン電極と前記第2端子電極とを接続する第1ドレインラインを含むソース/ドレインパターンを形成するソース/ドレイン形成段階と、
前記ソース/ドレインパターンが形成されたガラス基板上に有機絶縁膜を形成し、形成された有機絶縁膜を除去して、前記第2端子電極を露出させる第1コンタクトホールを形成するコンタクトホール形成段階と、
を含むことを特徴とする液晶表示装置製造方法。 - 前記ゲートライン形成段階は、ガラス基板上に第2ゲート電極が含まれたゲートラインと第3端子電極が含まれた蓄積キャパシタラインを形成する段階を含み、
前記活性層形成段階は、前記ゲートラインと蓄積キャパシタラインが形成されたガラス基板上にゲート絶縁膜を間に置いて前記第2ゲート電極に重畳するように活性層を形成する段階を含み、
前記ソース/ドレイン形成段階は、第2データ信号電圧を伝達する第2データライン、前記第2データラインに接続される第2トランジスタの第2ソース電極と第2ドレイン電極、前記第3端子電極に対向する第4端子電極、及び第2ドレイン電極に接続される第2ドレインラインを含むソース/ドレインパターンを形成する段階を含み、
前記コンタクトホール形成段階は、形成された有機絶縁膜を一部除去して、前記第2ドレイン電極に接続される第2ドレインラインを露出させる第2コンタクトホール及び前記第4端子電極を露出させる第3コンタクトホールを形成する段階を含むことを特徴とする請求項20に記載の液晶表示装置製造方法。 - 前記コンタクトホールが形成されたガラス基板上に、第1データ信号電圧を表示する第1画素電極と前記低階調データ信号を表示する第2画素電極とを、透明導電性パターニングによって形成する画素電極形成段階をさらに含むことを特徴とする請求項21に記載の液晶表示装置製造方法。
- 前記画素電極形成段階は、前記第1画素電極を前記第1コンタクトホールに接続させて形成し、前記第2画素電極を前記第2コンタクトホールと第3コンタクトホールに接続させて形成する段階を含むことを特徴とする請求項22に記載の液晶表示装置製造方法。
- 前記ゲートライン形成段階は、前記第1端子電極が前記第3端子電極より大きい面積を有するように前記蓄積キャパシタラインを形成し、
前記ソース/ドレイン形成段階は、前記第2端子電極が前記第4端子電極より大きい面積を有するように前記ソース/ドレインパターンを形成することを特徴とする請求項23に記載の液晶表示装置の製造方法。 - ガラス基板上に第1及び第2ゲート電極を含むゲートラインと第1端子電極及び第2端子電極を含む蓄積キャパシタラインを形成するゲートライン形成段階と、
前記ゲートラインと蓄積キャパシタラインが形成されたガラス基板上にゲート絶縁膜を間に置いて第1ゲート電極及び第2ゲート電極にそれぞれ重畳するように活性層を形成する活性層形成段階と、
第1及び第2データ信号電圧をそれぞれ伝達する第1及び第2データライン、前記第1データラインに接続される第1トランジスタの第1ソース電極と第1ドレイン電極、前記第2データラインに接続される第2トランジスタの第2ソース電極と第2ドレイン電極、前記第1端子電極及び第2端子電極に対向する第3端子電極及び第4端子電極、及び前記第1ドレイン電極と前記第3端子電極とを接続するドレインラインを含むソース/ドレインパターンを形成するソース/ドレイン形成段階と、
前記ソース/ドレインパターンが形成されたガラス基板上に有機絶縁膜を形成し、形成された有機絶縁膜を一部除去して、前記第3端子電極を露出させる第1コンタクトホール、前記第2ドレイン電極に接続されるドレインラインを露出させる第2コンタクトホール及び前記第4端子電極を露出させる第3コンタクトホールを形成するコンタクトホール形成段階と、
前記コンタクトホールが形成されたガラス基板上に、第1データ信号電圧を表示し前記第1コンタクトホールに接続される第1画素電極と前記第2データ信号電圧を表示し前記第2コンタクトホールと第3コンタクトホールに接続される第2画素電極を透明導電性パターニングによって形成する画素電極形成段階と、
を含むことを特徴とする液晶表示装置の製造方法。 - 第1ゲート駆動信号に応答してデータラインから入力される第1データ信号電圧を第1画素電極に印加する第1薄膜トランジスタと、
第1コンタクトホールを介して前記第1画素電極と接続され前記第1薄膜トランジスタと直接接続される端子電極を含み、前記第1データ信号電圧を蓄積する第1蓄積キャパシタと、
第2ゲート駆動信号に応答して、第2コンタクトホールを介して接続された第2画素電極に前記データラインから入力される第2データ信号電圧を印加する第2薄膜トランジスタと、
第3コンタクトホールを介して第2画素電極と接続される端子電極を含み、前記第2データ信号電圧を蓄積する第2蓄積キャパシタと、
を含むことを特徴とする液晶表示装置。 - 前記第1データ信号電圧と第2データ信号電圧は、互いに異なる階調電圧曲線に基づいて生成されることを特徴とする請求項26に記載の液晶表示装置。
- 第1ゲート駆動信号と第2ゲート駆動信号は、1つの水平周期時間の間、順に第1及び第2薄膜トランジスタに印加されることを特徴とする請求項27に記載の液晶表示装置。
- 第1コンタクトホールを介して接続された第1画素電極に、第1データラインから入力される第1データ信号電圧を印加する第1薄膜トランジスタと、
前記第1コンタクトホールを介して前記第1画素電極と接続される端子電極を含む第1蓄積キャパシタと、
前記第2コンタクトホールを介して前記第1画素電極と接続される端子電極を含み、
前記第1データ信号電圧を蓄積する第2蓄積キャパシタと、
第3コンタクトホールを介して接続された第2画素電極に、第2データラインから入力される第2データ信号電圧を印加する第2薄膜トランジスタと、
前記第3コンタクトホールを介して前記第2画素電極と接続される端子電極を含む第3蓄積キャパシタと、
第4コンタクトホールを介して前記第2画素電極と接続される端子電極を含み、前記第2データ信号電圧を蓄積する第4蓄積キャパシタと、
を含むことを特徴とする液晶表示装置。 - 前記第1データ信号電圧と第2データ信号電圧は、互いに異なる階調電圧カバーによって生成されることを特徴とする請求項29に記載の液晶表示装置。
- 前記第1データラインに接続されるソース電極と前記第1蓄積キャパシタの端子電極に接続されるドレイン電極を含むことを特徴とする請求項30に記載の液晶表示装置。
- 前記第2薄膜トランジスタは、前記第2データラインに接続されるソース電極と前記第3蓄積キャパシタの端子電極に接続されるドレイン電極を含むことを特徴とする請求項30に記載の液晶表示装置。
- 前記第1〜第4蓄積キャパシタは、互いに電気的に接続されることを特徴とする請求項32に記載の液晶表示装置。
- 前記第1薄膜トランジスタは、1つの水平周期中の一定期間の間、前記第1データ信号電圧を第1画素電極に印加し、
前記第2薄膜トランジスタは、一つの水平周期中の一定期間を除く期間の間、前記第2データ信号電圧を第2画素電極に印加することを特徴とする請求項33に記載の液晶表示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060105656A KR20080038590A (ko) | 2006-10-30 | 2006-10-30 | 박막트랜지스터 기판 및 그 제조방법 |
KR1020060125332A KR101412740B1 (ko) | 2006-12-11 | 2006-12-11 | 액정 표시 장치 및 그 제조 방법 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014030132A Division JP5758514B2 (ja) | 2006-10-30 | 2014-02-20 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008112170A true JP2008112170A (ja) | 2008-05-15 |
Family
ID=39444679
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007281766A Ceased JP2008112170A (ja) | 2006-10-30 | 2007-10-30 | 液晶表示装置及びその製造方法 |
JP2014030132A Active JP5758514B2 (ja) | 2006-10-30 | 2014-02-20 | 液晶表示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014030132A Active JP5758514B2 (ja) | 2006-10-30 | 2014-02-20 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7920219B2 (ja) |
JP (2) | JP2008112170A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7443415B2 (ja) | 2010-01-24 | 2024-03-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI364609B (en) * | 2007-02-16 | 2012-05-21 | Chimei Innolux Corp | Liquid crystal display panel and manufacturing method thereof |
EP2083314A1 (en) * | 2008-01-24 | 2009-07-29 | TPO Displays Corp. | Liquid crystal display device |
KR101256698B1 (ko) * | 2008-02-21 | 2013-04-19 | 엘지디스플레이 주식회사 | 표시장치 |
BRPI0917349A2 (pt) * | 2008-08-27 | 2015-11-17 | Sharp Kk | substrato de matriz ativa, painel de cristal líquido, unidade de exibição de cristal líquido, dispositivo de exibição de cristal líquido, receptor de televisão e método de fabricação de substrato de matriz ativa. |
KR101531854B1 (ko) * | 2009-03-11 | 2015-06-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
US8665192B2 (en) * | 2009-07-08 | 2014-03-04 | Hitachi Displays, Ltd. | Liquid crystal display device |
KR101726623B1 (ko) * | 2010-03-16 | 2017-04-14 | 엘지디스플레이 주식회사 | 터치 패널 |
TWI423195B (zh) * | 2010-10-18 | 2014-01-11 | Au Optronics Corp | 畫素結構 |
KR102145390B1 (ko) | 2013-10-25 | 2020-08-19 | 삼성디스플레이 주식회사 | 정전기 방전 회로를 포함하는 표시 장치 |
JP2017072741A (ja) | 2015-10-08 | 2017-04-13 | セイコーエプソン株式会社 | 電気光学装置、電子機器、電気光学装置の製造方法 |
JP6704477B2 (ja) * | 2017-01-24 | 2020-06-03 | シャープ株式会社 | フレキシブルディスプレイ |
CN107195662A (zh) * | 2017-06-08 | 2017-09-22 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置以及显示方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005316211A (ja) * | 2004-04-30 | 2005-11-10 | Fujitsu Display Technologies Corp | 視角特性を改善した液晶表示装置 |
JP2006133577A (ja) * | 2004-11-08 | 2006-05-25 | Sharp Corp | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法 |
JP2006139288A (ja) * | 2004-11-12 | 2006-06-01 | Samsung Electronics Co Ltd | 表示装置及びその駆動方法 |
JP2006209135A (ja) * | 2005-01-26 | 2006-08-10 | Samsung Electronics Co Ltd | 液晶表示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4880208B2 (ja) * | 2003-07-02 | 2012-02-22 | 三星電子株式会社 | 表示板及びこれを含む多重ドメイン液晶表示装置 |
JP2006078789A (ja) * | 2004-09-09 | 2006-03-23 | Sharp Corp | 半透過型液晶表示装置 |
KR101197043B1 (ko) | 2004-11-12 | 2012-11-06 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
EP2246836A1 (en) * | 2004-12-16 | 2010-11-03 | Sharp Kabushiki Kaisha | Active Matrix Substrate, Method For Fabricating Active Matrix Substrate, Display Device, Liquid Cyrstal Display Device, And Television Device |
KR101240642B1 (ko) | 2005-02-11 | 2013-03-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101171180B1 (ko) * | 2005-07-15 | 2012-08-20 | 삼성전자주식회사 | 액정 표시 장치 |
KR101153942B1 (ko) * | 2005-07-20 | 2012-06-08 | 삼성전자주식회사 | 액정 표시 장치 |
KR101246756B1 (ko) * | 2006-02-03 | 2013-03-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
US7760282B2 (en) * | 2006-05-30 | 2010-07-20 | Samsung Electronics Co., Ltd. | Liquid crystal display |
-
2007
- 2007-10-30 US US11/928,313 patent/US7920219B2/en active Active
- 2007-10-30 JP JP2007281766A patent/JP2008112170A/ja not_active Ceased
-
2014
- 2014-02-20 JP JP2014030132A patent/JP5758514B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005316211A (ja) * | 2004-04-30 | 2005-11-10 | Fujitsu Display Technologies Corp | 視角特性を改善した液晶表示装置 |
JP2006133577A (ja) * | 2004-11-08 | 2006-05-25 | Sharp Corp | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法 |
JP2006139288A (ja) * | 2004-11-12 | 2006-06-01 | Samsung Electronics Co Ltd | 表示装置及びその駆動方法 |
JP2006209135A (ja) * | 2005-01-26 | 2006-08-10 | Samsung Electronics Co Ltd | 液晶表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7443415B2 (ja) | 2010-01-24 | 2024-03-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US11935896B2 (en) | 2010-01-24 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5758514B2 (ja) | 2015-08-05 |
JP2014115676A (ja) | 2014-06-26 |
US20080129907A1 (en) | 2008-06-05 |
US7920219B2 (en) | 2011-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5758514B2 (ja) | 液晶表示装置 | |
JP4932823B2 (ja) | アクティブマトリクス基板、表示装置及びテレビジョン受像機 | |
KR101354406B1 (ko) | 액정표시장치 | |
JP5376774B2 (ja) | 液晶表示装置 | |
US7138656B2 (en) | Liquid crystal display panel and fabricating method thereof | |
US7675592B2 (en) | Transflective liquid crystal display device | |
US7656492B2 (en) | Liquid crystal display device using in-plane switching mode having particular pixel electrodes | |
US8168980B2 (en) | Active matrix substrate, display device, television receiver, manufacturing method of active matrix substrate, forming method of gate insulating film | |
US20110128455A1 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, television receiver | |
JP2005309437A (ja) | 表示装置及びその駆動方法 | |
US8482685B2 (en) | Liquid crystal display panel | |
US8378354B2 (en) | Liquid crystal display panel for common voltage compensation and manufacturing method of the same | |
KR20090010764A (ko) | 액정 표시 장치 및 그 구동 방법 | |
WO2009130919A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
JP5384633B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
WO2010024049A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
US8941569B2 (en) | Liquid crystal display device, television receiver and display method employed in liquid crystal display device | |
JP4133891B2 (ja) | 液晶表示装置とその製造方法 | |
KR20070077245A (ko) | 액정 표시 장치 및 그 제조 방법 | |
US8629825B2 (en) | Liquid crystal display device and method of driving the same | |
CN101201522B (zh) | 液晶显示设备及其制造方法 | |
KR20110066479A (ko) | 액정 표시장치와 그 제조방법 | |
KR20070037763A (ko) | 액정표시장치 | |
KR101412740B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR100430086B1 (ko) | 액정패널 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120914 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120914 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140527 |