KR101354406B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101354406B1
KR101354406B1 KR1020080048295A KR20080048295A KR101354406B1 KR 101354406 B1 KR101354406 B1 KR 101354406B1 KR 1020080048295 A KR1020080048295 A KR 1020080048295A KR 20080048295 A KR20080048295 A KR 20080048295A KR 101354406 B1 KR101354406 B1 KR 101354406B1
Authority
KR
South Korea
Prior art keywords
line
gate
data
pixel electrode
voltage
Prior art date
Application number
KR1020080048295A
Other languages
English (en)
Other versions
KR20090122077A (ko
Inventor
조석호
김범식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080048295A priority Critical patent/KR101354406B1/ko
Priority to TW097133820A priority patent/TWI408473B/zh
Priority to CN2008101497923A priority patent/CN101587270B/zh
Priority to US12/292,696 priority patent/US8400383B2/en
Publication of KR20090122077A publication Critical patent/KR20090122077A/ko
Application granted granted Critical
Publication of KR101354406B1 publication Critical patent/KR101354406B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것이다.
이 액정표시장치는 데이터전압이 공급되는 컬럼 방향의 데이터라인; 제1 라인에서 상기 데이터라인의 좌측에 배치된 제1 화소전극; 상기 제1 라인 아래의 제2 라인에서 상기 데이터라인의 우측에 배치된 제2 화소전극; 상기 제1 라인과 상기 제2 라인 사이에서 상기 컬럼 방향과 교차되는 라인 방향을 따라 형성되는 제1 게이트라인; 상기 제1 라인과 상기 제2 라인 사이에서 상기 제1 게이트라인의 아래에 배치되는 상기 라인 방향의 제2 게이트라인; 상기 제1 라인에서 상기 데이터라인의 좌측에 형성되어 상기 제1 게이트라인으로부터의 게이트펄스에 응답하여 상기 데이터라인으로부터의 제1 데이터전압을 상기 제1 화소전극에 공급하는 제1 TFT, 및 상기 제1 라인에서 상기 데이터라인의 우측에 형성되고 상기 제1 게이트라인을 가로질러 상기 제2 화소전극에 접속되어 상기 제2 게이트라인으로부터의 게이트펄스에 응답하여 상기 데이터라인으로부터의 제2 데이터전압을 상기 제2 화소전극에 공급하는 제2 TFT를 구비한다.

Description

액정표시장치{Liquid Crystal Display}
본 발명은 액정표시장치에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 빠르게 음극선관을 대체하고 있다.
이와 같은 액티브 매트릭스 액정표시장치는 데이터라인들과 게이트라인들이 교차하고 그 교차 구조로 정의된 영역들에 액정셀들이 매트릭스 형태로 배치된다. 데이터라인들과 게이트라인들의 교차부에는 TFT들(Thin Film Transistor)이 형성된다.
액정표시장치는 액정의 열화를 줄이기 위하여 데이터전압의 극성을 주기적으로 반전시켜 공급하고 있다. 이렇게 데이터 전압의 극성을 반전시키는 구동방식을 "인버젼 방식"이라 한다. 인버젼 방식은 라인 인버젼 방식(Line Inversion System), 컬럼 인버젼 방식(Column Inversion System), 도트 인버젼 방식(Dot Inversion System) 등이 있다.
라인 인버젼 방식은 데이터전압의 극성을 라인 단위로 반전시키고 또한, 1 프레임기간 주기로 데이터전압의 극성을 반전시킨다. 이러한 라인 인버젼 구동방식은 이웃하는 라인들 간에 데이터 충전양이 달라져 라인 방향으로 줄무늬(가로 줄무늬)가 보여질 수 있다.
컬럼 인버젼 방식은 이웃하는 컬럼들 간에 데이터 전압의 극성을 반전시키고 또한, 1 프레임기간 주기로 데이터전압의 극성을 반전시킨다. 이러한 칼럼 인버젼 구동방식은 컬럼들 간에 데이터 충전양이 달라져 컬럼 방향으로 줄무늬(세로 줄무늬)가 나타나기 쉽다.
도트 인버젼 방식은 라인 방향으로 이웃하는 액정셀들에 공급되는 데이터전압들의 극성을 반전시키고 컬럼 방향으로 이웃하는 액정셀들에 공급되는 데이터전압의 극성을 반전시킨다. 또한, 도트 인버젼 방식은 1 프레임기간 주기로 데이터전압의 극성을 반전시킨다. 도트 인버젼 방식은 수직 및 수평 방향으로 인접한 화소들간에 발생되는 플리커를 서로 상쇄시킴으로써 다른 인버젼 방식들에 비하여 뛰어난 화질의 화상을 제공할 수 있다. 그러나 도트 인버젼 방식은 데이터 드라이버에서 데이터라인들에 공급되는 데이터전압신호의 극성이 수평 및 수직 방향으로 반전되어야 함에 따라 다른 인버젼 방식들에 비하여 데이터전압의 변동량, 즉 데이터전압신호의 주파수가 크기 때문에 데이터 구동회로의 소비전력과 발열양이 커지는 단점을 가진다.
최근에는 도 1과 같이 하나의 데이터라인을 통해 공급되는 데이터전압들을 좌우 이웃하는 액정셀들(PIX1 및 PIX2, PIX3 및 PIX4)에 교대로 공급하는 인버젼 방식이 제안되고 있다. 이러한 인버젼 방식은 데이터전압의 충전패스(CP)가 Z자와 같으므로 Z 인버젼 방식으로 불리운다. Z 인버젼 방식에서, 매라인마다 데이터라인(D1, D2) 각각에는 좌우로 TFT들이 접속되고, 그 TFT(Thin Film Transistor)들 각각에 액정셀의 화소전극이 접속된다.
Z 인버젼 방식에서 데이터 전압의 충전순서를 설명하면, 제1 게이트라인(G1)에 제1 게이트펄스가 인가되면 제1 TFT(T1)는 턴-온(Turn-on)되어 제1 데이터라인(D1)으로부터의 데이터전압을 제1 데이터라인(D1)의 좌측에 배치된 제1 화소전극(PIX1)에 공급한다. 이어서, 제2 게이트라인(G2)에 제2 게이트펄스가 인가되면 제2 TFT(T2)는 턴-온되어 제1 데이터라인(D1)으로부터의 데이터전압을 제1 데이터라인(D1)의 우측에 배치된 제2 화소전극(PIX1)에 공급한다. 마찬가지로, 제3 및 제4 게이트펄스들이 제3 및 제4 게이트라인들(G3, G4)에 순차적으로 공급되면 제3 및 제4 TFT들(T3, T4)의 턴-온에 의해 제3 화소전극(PIX3)에 데이터전압이 공급된 후에 제4 화소전극(PIX4)에 데이터전압이 공급된다.
이와 같은 Z 인버젼 방식은 데이터라인들의 개수를 1/2로 줄일 수 있고 데이터전압의 주파수도 낮출 수 있는 장점이 있지만, 컬럼방향으로 이웃하는 화소전극들 사이에 두 개의 게이트라인들이 형성되어 앞서 충전된 데이터 전압을 변동시킬 수 있는 단점이 있다. 예컨대, 제1 화소전극(PIX1)에 이미 데이터전압이 충전된 상태에서 제2 게이트라인(G2)에 게이트펄스의 게이트하이전압이 인가되면 제1 화소전극(PIX1)과 제2 게이트라인(G2) 간의 커플링(Coupling)에 의해 제1 화소전극(PIX)의 전압이 변할 수 있다. 이는 제2 게이트라인(G2)과 제1 화소전극(PIX1) 간의 간격(Δ1)이 좁고 이로 인하여, 게이트하이전압이 제1 화소전극(PIX)의 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor, Cst)의 전압을 변동시키기 때문이다. 이러한 간격(Δ1)을 넓히면 제1 화소전극(PIX1)과 제2 게이트라인(G2) 간의 커플링을 줄일 수 있지만 개구율이 작아지는 또 다른 문제점이 발생한다.
또한, Z 인버젼 방식에서는 데이터전압의 극성과 충전 순서에 따라 R 컬럼, G 컬럼 및 B 컬럼 중에서 어느 한 컬럼의 액정셀들에 충전되는 데이터전압과 다른 컬럼들의 액정셀들에 충전되는 데이터전압이 달라져 표시화상에서 어느 한 색이 두드러져 보이는 현상이 발생될 수 있다.
따라서, 본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 스토리지 커패시터의 전압을 변동시키지 않고 충분한 개구율을 확보하고 표시품질을 높일 수 있는 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 데이터전압이 공급되는 컬럼 방향의 데이터라인; 제1 라인에서 상기 데이터라인의 좌측에 배치된 제1 화소전극; 상기 제1 라인 아래의 제2 라인에서 상기 데이터라인의 우측에 배치된 제2 화소전극; 상기 제1 라인과 상기 제2 라인 사이에서 상기 컬럼 방향과 교차되는 라인 방향을 따라 형성되는 제1 게이트라인; 상기 제1 라인과 상기 제2 라인 사이에서 상기 제1 게이트라인의 아래에 배치되는 상기 라인 방향의 제2 게이트라인; 상기 제1 라인에서 상기 데이터라인의 좌측에 형성되어 상기 제1 게이트라인으로부터의 게이트펄스에 응답하여 상기 데이터라인으로부터의 제1 데이터전압을 상기 제1 화소전극에 공급하는 제1 TFT, 및 상기 제1 라인에서 상기 데이터라인의 우측에 형성되고 상기 제1 게이트라인을 가로질러 상기 제2 화소전극에 접속되어 상기 제2 게이트라인으로부터의 게이트펄스에 응답하여 상기 데이터라인으로부터의 제2 데이터전압을 상기 제2 화소전극에 공급하는 제2 TFT를 구비한다.
본 발명의 실시예에 따른 액정표시장치는 데이터전압이 지그재그 방향을 따라 순차적으로 충전되는 Z 인버젼 방식에서 개구율 저하없이 화소전극과 게이트라인의 거리를 멀게 하여 스토리지 커패시터의 전압을 변동시키지 않고 충분한 개구율을 확보할 수 있으며 표시품질을 높일 수 있다.
이하, 도 2 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 및 게이트 구동회로(13)를 구비한다.
액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(10)의 하부 유리기판에는 컬럼방향의 데이터라인들(D1 내지 Dm)과, 데이터라인들(D1 내지 Dm)과 교차되도록 라인 방향의 게이트라인들(G1 내지 Gn)이 형성된다. 또한, 하부 유리기판에는 데이터라인들(D1 내지 Dm)과 나란하고 데이터라인들 사이에 형성되는 공통라인과, 그 공통라인에 전기적으로 접속되어 공통전압(Vcom)을 입력받는 스토리지전극이 형성된다. 공통라인은 공통전압(Vcom)을 발생하는 공통전압원에 접속된다. 공통라인과 스토리지전극은 도 7 및 도 8에 도시되어 있다. 게이트라인들(G1 내지 Gm)은 도 3 및 도 5와 같이 기수 게이트라인과 그와 이웃하는 우수 게이트라인이 한 조를 이루어 컬럼 방향으로 이웃하는 화소전극들(1) 사이에 형성된다. 액정셀들(Clc)은 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 액정표시패널(10)의 화소 어레이 상에서 매트릭스 형태로 배치된다. 또한, 하부 유리기판에는 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT들, TFT들에 1 : 1로 접속된 액정셀(Clc)의 화소전극들(1) 및 스토리지 커패시터(Cst) 등이 형성된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된 다.
공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.
하부 유리기판 상에 형성되는 데이터라인, 게이트라인, 화소전극 및 TFT의 구조는 도 3 및 도 5와 같다. 도 3 및 도 5는 수직 전계방식의 구조를 예시하였지만 이에 한정되는 것이 아니라 본 발명은 어떠한 액정 모드에도 적용 가능하다.
타이밍 콘트롤러(11)는 입력 받은 디지털 비디오 데이터(RGB)를 도 3 내지 도 6에 도시된 액정표시패널(10)에서의 데이터전압 충전순서에 맞추어 재정렬한 후에 그 디지털 비디오 데이터(RGB)를 데이터 구동회로(12)에 공급한다. 그리고 타이밍 콘트롤러(11)는 데이터 인에이블신호(Data Enable, DE)와 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호들을 발생한다.
데이터 타이밍 제어신호들은 소스 스타트 펄스(Source Start Pulse : SSP), 소스 샘플링 클럭신호(Source Sampling Clock : SSC), 소스 출력 인에이블신호(Source Output Enable : SOE), 및 극성제어신호(Polarity : POL) 등을 포함한 다. 소스 스타트 펄스(SSP)는 데이터가 표시될 1 수평라인에서 시작 화소를 지시한다. 타이밍 콘트롤러(11)와 데이터 구동회로(12) 사이에서 데이터 전송이 mini LVDS(low-voltage differential signaling) 방식으로 전송된다면 디지털 비디오 데이터(RGB)와 함께 mini LVDS 클럭이 데이터 구동회로(12)에 전송된다. 이렇게 mini LVDS 방식으로 데이터가 전송되는 경우에, mini LVDS 클럭의 리셋펄스에 이어지는 펄스가 소스 스타트 펄스 역할을 하므로 타이밍 콘트롤러(11)에서 별도의 소스 스타트 펄스(SSP)가 발생되지 않는다. 소스 샘플링 클럭신호(SSC)는 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 제어한다. 소스 출력 인에이블신호(Source Output Enable : SOE)는 데이터 구동회로(12)의 출력을 제어한다. 극성제어신호(POL)는 1 수평기간 또는 2 수평기간 주기로 논리가 반전되고 또한, N(N은 양의 정수) 프레임기간마다 위상이 반전된다.
게이트 타이밍 제어신호들은 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 라인을 지시한다. 게이트 쉬프트 클럭신호(GSC)은 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생된다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(13)의 출력을 제어한다.
데이터 구동회로(12)는 타이밍 콘트롤러(11)의 제어 하에 디지털 비디오 데이터(RGB)를 래치하고 디지털 비디오 데이터(RGB)를 정극성/부극성 감마보상전압들로 변환하여 정극성/부극성 데이터전압을 발생한다. 데이터전압은 데이터라인들(D1 내지 Dm)에 공급된다. 데이터 구동회로(12)는 극성제어신호(POL)에 응답하여 데이터전압의 극성을 반전시킨다. 이러한 데이터 구동회로(12)는 기수 픽셀의 R 데이터전압과 기수 픽셀의 G 데이터전압을 시분하여 그 데이터전압 각각을 1/2 수평기간 동안 기수 데이터라인들(D1, D3,...Dm-1)에 공급하고 또한, 기수 픽셀의 B 데이터전압과 우수 픽셀의 R 데이터전압을 시분하여 그 데이터전압 각각을 1/2 수평기간 동안 우수 데이터라인들(D2, D4,...Dm)에 공급한다.
게이트 구동회로(13)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 포함하여 게이트펄스를 게이트라인들(G1 내지 Gn)에 순차적으로 공급한다. 게이트펄스의 게이트하이전압은 데이터전압에 동기되도록 1/2 수평기간 동안 게이트라인들(G1 내지 Gn)에 공급된다.
도 3은 도 2에 도시된 액정표시패널(10)의 하판 구조, 데이터전압의 극성 및 충전 패스(CP)를 등가적으로 나타내는 회로도이다. 도 3의 하판 구조는 화소 어레이의 전체가 아니라 기수 픽셀 영역에서 제1 내지 제3 라인들(LINE#1 내지 LINE#3)에 형성되는 화소 어레이를 보여 준다.
도 3을 참조하면, 제1 데이터라인(D1)의 좌측에 위치하는 R 컬럼에는 R 액정셀들의 화소전극들(PIX1, PIX3)이 컬럼 방향을 따라 형성되고, 제1 데이터라인(D1) 의 우측에 위치하는 G 컬럼에는 G 액정셀들의 화소전극들(PIX2, PIX4)이 컬럼 방향을 따라 형성된다.
제1 데이터라인(D1)은 R 컬럼에 형성된 TFT(TFT1, TFT3)를 경유하여 R 컬럼에 형성된 화소전극들(PIX1, PIX3)에 접속되고, G 컬럼에 형성된 TFT(TFT2, TFT4)를 경유하여 G 컬럼에 형성된 화소전극들(PIX2, PIX4)에 접속된다.
스토리지전극에 공통전압(Vcom)을 공급하기 위한 공통라인(COM)은 화소 어레이의 최좌측과 최우측에서 데이터라인들(D1 내지 Dm)과 나란하게 형성된다. 공통라인(COM)은 이웃하는 데이터라인들 사이에 배치된 이웃하는 화소전극들 사이에서 데이터라인들(D1 내지 Dm)과 나란하게 형성된다. 우수 픽셀 영역의 R 컬럼과 G 컬럼 사이에서 데이터라인들(D1 내지 Dm)과 나란하게 형성된다. 스토리지 전극과 공통라인은 일정한 간격 예를 들면 k(k는 4 이상의 자연수) 라인 간격을 두고 형성되어 절연층을 관통하는 콘택홀(Contact hole)을 통해 전기적으로 상호 접속된다.
제1 게이트라인(G1)은 제1 및 제2 라인(LINE#1, LINE#2) 사이에서 컬럼 방향과 직교하는 라인 방향을 따라 형성되고 제1 TFT(TFT1)의 게이트전극에 접속된다. 제2 게이트라인(G2)은 제1 및 제2 라인(LINE#1, LINE#2) 사이에서 라인 방향을 따라 형성되고 제2 TFT(TFT2)의 게이트전극에 접속된다. 이 제2 게이트라인(G2)은 제1 게이트라인(G1)의 아래에 형성되고 그 제1 게이트라인(G1)을 가로질러 제2 TFT(T2)의 게이트전극에 접속된다. 따라서, 제2 게이트라인(G2)은 제1 화소전극(1)과의 간격(Δ2>Δ1)이 멀어지므로 제1 화소전극(PIX1)과의 전기적 커플링이 거의 없다. 여기서, G2는 20V 이상의 게이트하이전압을 고려하여 제2 게이트라 인(G2)과 제1 화소전극(PIX1)의 전기적 커플링이 거의 없도록 20㎛~40㎛ 정도가 바람직하다.
제3 및 제4 게이트라인(G3, G4)은 제3 라인(LINE#3)과 그 아래의 제4 라인 사이에서 라인 방향을 따라 형성된다. 제3 게이트라인(G3)은 제4 TFT(TFT4)의 게이트전극에 접속된다. 제4 게이트라인(G4)은 제3 게이트라인(G3)의 아래에 형성되고 그 제3 게이트라인(G3)을 가로질러 제3 TFT(T3)의 게이트전극에 접속된다. 따라서, 제4 게이트라인(G4)은 제4 화소전극(PIX4)과의 간격(Δ2>G1)이 멀어지므로 제4 화소전극(PIX4)과의 전기적 커플링이 거의 없다. 여기서, G2는 전술한 바와 같이 20㎛~40㎛ 정도가 바람직하다.
제1 데이터라인(D1)을 통해 R 데이터전압과 G 데이터전압이 교대로 공급되는 R 컬럼의 액정셀들과 G 컬럼의 액정셀들에 공급되는 데이터전압의 충전패스(CP) 즉, 충전순서는 제1 내지 제4 게이트라인들(G1 내지 G4)에 공급되는 게이트펄스의 순서와 그 게이트펄스에 의해 순차적으로 턴-온되는 TFT들(TFT1 내지 TFT4)에 의해 결정된다. 기수 프레임에서 R 컬럼과 G 컬럼에 형성된 액정셀들의 충전순서를 설명하면 다음과 같다.
도 3 및 도 4를 참조하면, 게이트라인들(G1 내지 G4)에는 게이트펄스가 순차적으로 인가되고, 데이터라인들(D1, D2)에는 대략 1 수평기간 동안 동일한 극성의 서로 다른 데이터전압이 공급되고 1 수평기간 주기로 극성이 반전되는 데이터전압들이 공급된다.
제1 게이트라인(G1)에 제1 게이트펄스가 인가된다. 그러면 제1 TFT(TFT1)는 제1 게이트펄스에 의해 턴-온되어 제1 데이터라인(D1)으로부터의 정극성 R 데이터전압을 제1 라인(LINE#1)에서 제1 데이터라인(D1)의 좌측에 배치된 제1 화소전극(PIX1)에 공급한다. 이어서, 제2 게이트라인(G2)에 제2 게이트펄스가 인가된다. 이 때, 이미 데이터전압을 충전한 제1 화소전극(PIX1)과 접속된 스토리스 커패시터(Cst)의 전압은 제1 화소전극(PIX1)과 제2 게이트라인(G2)의 간격(Δ2)이 멀기 때문에 제2 게이트펄스의 게이트하이전압에 거의 영향을 받지 않으므로 변동되지 않는다. 제2 TFT(TFT2)는 제2 게이트펄스에 의해 턴-온되어 제1 데이터라인(D1)으로부터의 정극성 G 데이터전압을 제1 라인(LINE#1)에서 제1 데이터라인(D1)의 우측에 배치된 제2 화소전극(PIX2)에 공급한다.
제2 게이트펄스에 이어서, 제3 게이트라인(G3)에 제3 게이트펄스가 인가된다. 그러면 제4 TFT(TFT4)는 제3 게이트펄스에 의해 턴-온되어 제1 데이터라인(D1)으로부터의 부극성 G 데이터전압을 제2 라인(LINE#2)에서 제1 데이터라인(D1)의 우측에 배치된 제4 화소전극(PIX4)에 공급한다. 이어서, 제4 게이트라인(G4)에 제4 게이트펄스가 인가된다. 이 때, 이미 데이터전압을 충전한 제4 화소전극(PIX4)과 접속된 스토리스 커패시터(Cst)의 전압은 제4 화소전극(PIX4)과 제4 게이트라인(G4)의 간격(Δ2)이 멀기 때문에 제4 게이트펄스의 게이트하이전압에 거의 영향을 받지 않으므로 변동되지 않는다. 제3 TFT(TFT3)는 제4 게이트펄스에 의해 턴-온되어 제1 데이터라인(D1)으로부터의 부극성 R 데이터전압을 제2 라인(LINE#2)에서 제1 데이터라인(D1)의 좌측에 배치된 제3 화소전극(PIX3)에 공급한다.
우수 프레임에서 데이터전압의 극성은 기수 프레임과 상반된 극성으로 반전된다.
본 발명의 실시예에 따른 액정표시장치는 전술한 바와 같이 화소전극과 게이트라인 사이의 간격(Δ2)을 멀게 하여 화소전극과 게이트라인 간의 전기적 커플링을 최소화하여 액정셀에 충전된 전압의 변동을 최소화하여 표시품질을 높일 수 있다. 나아가, Z 인버젼에서 라인방향을 따라 2 도트(또는 액정셀) 간격으로 데이터전압의 극성이 반전되고 컬럼방향을 따라 1 도트 간격으로 데이터전압의 극성이 반전될 때 표시화상에서 어느 한 색이 두드러지게 보이는 색왜곡이 보일 수 있으나 본 발명의 실시에에 따른 액정표시장치는 데이터의 충전순서를 변경하여 색왜곡을 줄일 수 있어 표시품질을 더 높일 수 있다. 제1 데이터라인(D1)으로부터의 데이터전압을 교대로 충전하는 R 컬럼과 G 컬럼을 예로 들면, 도 4에서 알 수 있는 바와 같이 첫 번째 1 수평기간 동안 정극성 R 데이터전압이 제1 화소전극(PIX1)에 충전된 후에 정극성 G 데이터전압이 제2 화소전극(PIX2)에 공급된다. 여기서, 제1 화소전극(PIX1)은 앞서 충전한 부극성 전압으로부터 정극성 R 데이터전압을 충전하므로 제2 화소전극(PIX2)에 비하여 충전양이 낮다. 두 번째 1 수평기간 동안 부극성 G 데이터전압이 제4 화소전극(PIX4)에 충전된 후에 부극성 R 데이터전압이 제3 화소전극(PIX3)에 공급된다. 여기서, 제4 화소전극(PIX4)은 앞서 충전한 정극성 전압으로부터 부극성 G 데이터전압을 충전하므로 제3 화소전극(PIX3)에 비하여 충전양이 낮다. 따라서, 제1 라인(LINE#1)과 제2 라인(LINE#2)에서 R 액정셀들과 G 액정셀들의 평균전압이 실질적으로 동일하게 되므로 표시화상에서 어느 한 색이 두드 러지게 보이지 않는다. 도 4에서 "W"는 충전양이 낮은 화소전극의 전압이고 "S"는 충전양이 상대적으로 높은 화소전극의 전압이다.
도 5는 및 도 6은 본 발명의 다른 실시예에 따른 데이터전압의 충전패스(CP)와 데이터전압의 극성을 나타낸다. 액정표시패널(10)의 하판 구조에서 기수 라인(LINE#1)은 도 3과 실질적으로 동일하다. 우수 라인(LINE2)에서, 도 3의 실시예와 다르게 제3 게이트라인(G3)은 제2 라인(LINE#2)과 제3 라인(LINE#3) 사이에서 라인방향을 따라 형성되고 제1 데이터라인(D1)의 좌측에 형성된 제3 TFT(TFT3)의 게이트전극에 접속된다. 제4 게이트라인(G4)은 제2 라인(LINE#2)과 제3 라인(LINE#3) 사이에서 제3 게이트라인(G3)의 아래에 형성되고 그 제3 게이트라인(G3)을 가로질러 제4 TFT(TFT4)의 게이트전극에 접속된다.
도 5 및 도 6을 참조하면, 게이트라인들(G1 내지 G4)에는 데이터전압에 동기되는 게이트펄스가 순차적으로 인가되고, 데이터라인들(D1, D2)에는 1/2 수평기간 주기로 극성이 반전되는 데이터전압들이 공급된다.
제1 게이트라인(G1)에 제1 게이트펄스가 인가된다. 그러면 제1 TFT(TFT1)는 제1 게이트펄스에 의해 턴-온되어 제1 데이터라인(D1)으로부터의 정극성 R 데이터전압을 제1 라인(LINE#1)에서 제1 데이터라인(D1)의 좌측에 배치된 제1 화소전극(PIX1)에 공급한다. 이어서, 제2 게이트라인(G2)에 제2 게이트펄스가 인가된다. 이 때, 이미 데이터전압을 충전한 제1 화소전극(PIX1)과 접속된 스토리스 커패시터(Cst)의 전압은 제1 화소전극(PIX1)과 제2 게이트라인(G2)의 간격(Δ2)이 멀기 때문에 제2 게이트펄스의 게이트하이전압에 거의 영향을 받지 않으므로 변동되지 않는다. 제2 TFT(TFT2)는 제2 게이트펄스에 의해 턴-온되어 제1 데이터라인(D1)으로부터의 부극성 G 데이터전압을 제1 라인(LINE#1)에서 제1 데이터라인(D1)의 우측에 배치된 제2 화소전극(PIX2)에 공급한다.
제2 게이트펄스에 이어서, 제3 게이트라인(G3)에 제3 게이트펄스가 인가된다. 그러면 제3 TFT(TFT3)는 제3 게이트펄스에 의해 턴-온되어 제1 데이터라인(D1)으로부터의 부극성 R 데이터전압을 제2 라인(LINE#2)에서 제1 데이터라인(D1)의 좌측에 배치된 제3 화소전극(PIX3)에 공급한다. 이어서, 제4 게이트라인(G4)에 제4 게이트펄스가 인가된다. 이 때, 이미 데이터전압을 충전한 제3 화소전극(PIX3)과 접속된 스토리스 커패시터(Cst)의 전압은 제3 화소전극(PIX3)과 제4 게이트라인(G4)의 간격(Δ2)이 멀기 때문에 제4 게이트펄스의 게이트하이전압에 거의 영향을 받지 않으므로 변동되지 않는다. 제4 TFT(TFT4)는 제4 게이트펄스에 의해 턴-온되어 제1 데이터라인(D1)으로부터의 정극성 G 데이터전압을 제2 라인(LINE#2)에서 제1 데이터라인(D1)의 우측에 배치된 제4 화소전극(PIX4)에 공급한다.
도 7 및 도 8은 도 3에 도시된 액정표시패널(10)의 하판 구조를 상세히 나타내는 평면도 및 단면도이다.
도 7 및 도 8을 참조하면, 하부 유리기판(GLS) 상에 스퍼터링 방법 등의 증착 방법을 이용하여 게이트 금속이 형성된다. 본 발명은 포토리소그래피(Photorithograph) 공정을 이용하여 그 게이트 금속을 패터닝하여 게이트 라인(G1 내지 G4), 그 게이트라인(G1 내지 G4)에 접속된 TFT의 게이트 전극(G), 스토 리지 전극(ST), 및 도시하지 않은 게이트 패드의 하부 전극 등을 포함하는 게이트 금속 패턴들을 형성한다. 스토리지 전극(ST)은 화소전극(PIX1 내지 PIX4)의 좌/우측 가장자리와 하단 가장자리를 포함한 화소전극의 3 변과 중첩되고 또한, 한 쌍의 게이트 라인들 중에서 아래 쪽 게이트라인(G2, G4)에 중첩된다. 또한, 스토리지 전극(ST)은 후술하는 게이트 절연막들을 사이에 두고 공통라인(COM)과 중첩되고 콘택홀을 통해 공통라인(COM)에 접속되어 공통라인(COM)으로부터 공통전압을 공급받는다. 게이트 패드의 하부 전극은 게이트라인(G1 내지 G4)의 끝단에 형성되고 후술하는 게이트 패드의 상부 전극과 접속된다. 게이트 금속으로는 알루미늄(Al), 알루미늄/네오듐(Al/Nd)을 포함하는 알루미늄계 금속 등이 이용될 수 있다.
본 발명은 게이트 금속 패턴들을 덮도록 하부 유리기판과 게이트 금속 패턴들 상에 SiO2, SiNx 등의 무기 절연재료로 제1 및 제2 게이트 절연막(GI1, GI2)를 연속 증착한 후에, 포토리소그래피 공정을 이용하여 제1 및 제2 게이트 절연막(GI1, GI2)을 관통하여 소정의 간격을 두고 스토리지 전극(ST)을 노출시키는 제1 콘택홀을 형성한다. 이어서, 본 발명은 포토리소그래피 공정을 이용하여 제2 게이트 절연막(GI2) 위에 활성층 및 오믹 접촉층을 포함하는 액티브 반도체 패턴(ACT)과, 그 액티브 반도체 패턴(ACT) 상에 데이터 라인(D1, D2), 데이터라인(D1, D2)과 연결된 TFT의 소스 전극(S), TFT의 드레인 전극(D), 제1 콘택홀을 통해 스토리지 전극(ST)과 접속되는 공통라인(COM), 공통라인(COM)의 끝단에 연결된 공통라인 패드의 하부 전극 및 도시하지 않은 데이터 패드의 하부 전극 등을 포함하는 소스/드 레인 금속 패턴들을 형성한다. 제1 콘택홀들은 전술한 바와 같이 k(k는 4 이상의 자연수) 라인 간격을 두고 이격되어 스토리지 전극(ST)과 공통라인(COM)을 접속시킨다. TFT의 드레인전극들(D)은 화소전극(PIX1 내지 PIX4)에 접속되고 그 중 일부는 게이트라인을 가로질러 화소전극(PIX1 내지 PIX4)에 접속될 수 있도록 그 형상이 장화 형태로 패터닝된다. 액티브 반도체 패턴(ACT)의 활성층은 불순물이 도핑되지 않은 비정질실리콘이며, 오믹 접촉층은 N형 또는 P형의 불순물이 도핑된 비정질 실리콘이다. 데이터 패드의 하부 전극은 데이터라인(D1, D2)의 끝단에 형성되고 후술하는 데이터 패드의 상부 전극과 접속된다. 소스/드레인 금속 패턴들은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속이 이용될 수 있다.
이어서, 본 발명은 소스/드레인 금속 패턴들을 덮도록 하부 유리기판과 소스/드레인 금속 패턴들 상에 무기 또는 유기 절연재료로 이루어진 보호막(PASSI)를 형성하고, 포토리소그래피 공정을 이용하여 보호막(PASSI)을 관통하여 TFT의 드레인 전극(D)을 노출시키는 제2 콘택홀, 보호막(PASSI)을 관통하여 데이터 패드의 하부 전극을 노출시키는 제3 콘택홀, 보호막(PASSI)과 게이트 절연막들(GI1, GI2)을 관통하여 게이트 패드의 하부 전극을 노출시키는 제4 콘택홀, 보호막(PASSI)을 관통하여 공통라인 패드의 하부 전극을 노출시키는 제5 콘택홀 등을 형성한다.
이어서, 본 발명은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 및 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 등에서 선택된 투명 도전막을 보호막(PASSI) 상에 스퍼터링 등의 증착 방법으로 증착하고, 포토리소그래피 공정을 이 용하여 그 투명 도전막을 패터닝한다. 이 공정에 의해 형성되는 투명 도전막 패턴들은 제2 콘택홀을 통해 TFT의 드레인 전극(D)과 접속되고 게이트라인과 소토리지 전극(ST)과 중첩되는 화소전극들(PIX1 내지 PIX4), 제3 콘택홀을 통해 데이터 패드의 하부 전극과 접속되는 데이터 패드의 상부 전극, 제4 콘택홀을 통해 게이트 패드의 하부 전극과 접속되는 게이트 패드의 상부 전극, 및 제5 콘택홀을 통해 공통라인 패드의 하부 전극과 접속되는 공통라인 패드의 상부 전극 등을 포함한다. 데이터 패드의 상부 전극은 데이터 구동회로(12)를 구성하는 소스 드라이브 IC의 출력 패드와 접속되어 데이터전압을 데이터 패드의 하부 전극을 통해 데이터라인들(D1, D2)에 전달한다. 게이트 패드의 상부 전극은 게이트 구동회로(13)를 구성하는 게이트 드라이브 IC의 출력 패드와 접속되어 게이트펄스를 게이트 패드의 하부 전극을 통해 게이트라인들(G1 내지 G4)에 전달한다. 공통라인 패드의 상부 전극은 공통전압원으로부터의 공통전압(Vcom)을 공통라인 패드의 하부 전극을 통해 공통라인(COM)에 전달한다.
스토리지 커패시터(Cst)는 무기 또는 유기 절연층을 사이에 두고 중첩되는 화소전극(PIX1 내지 PIX4)과 스토리지 전극(ST)으로 형성되고 또한, 무기 또는 유기 절연층을 사이에 두고 중첩되는 화소전극(PIX1 내지 PIX4)과 게이트라인 사이에 형성된다. 이러한 스토리지 커패시터(Cst)는 화소전극(PIX1 내지 PIX4)의 4 변에 형성되므로 그 용량이 매우 커져 데이터전압을 안정하게 충전할 수 있다.
스토리지 커패시터(Cst)에서 게이트라인과 중첩되는 부분으로 인하여 리페어 공정에서 불량 셀을 암점화하기가 용이하다. 예를 들어, 액정셀의 전압이 낮을 수 록 그 액정셀의 투과율이 높은 노말리 화이트 모드(Normally White Mode)로 액정표시장치가 구동된다고 가정할 때 그리고 제3 TFT(TFT3)의 불량으로 인하여 제3 화소전극(PIX3)에 데이터전압이 공급되지 않는다고 가정할 때 검사공정에서 제3 화소전극을 포함한 액정셀은 휘점 불량으로 판정된다. 이 경우에, 리페어 공정에서 제3 TFT(TFT3)의 드레인전극(D)을 커팅라인"CUT-CUT'"을 따라 레이저빔으로 커팅하여 제3 TFT(TFT3)와 제3 화소전극(PIX3) 사이의 전류패스를 개방시킨다. 이어서, 스토리지 커패시터(Cst)에서 제2 게이트라인(G2)과 중첩되는 제3 화소전극(PIX3)의 상단과 그 아래의 보호막(PASSI) 및 게이트 절연막들(GI1, GI1)을 레이저빔으로 녹여 제3 화소전극(PIX3)의 상단과 그와 중첩되는 제2 게이트라인(G2)의 일부를 전기적으로 접속시킨다. 그 결과, 제3 화소전극(PIX3)에는 제2 게이트라인(G3)을 통해 대략 -5V의 게이트로우전압이 인가되고 그 화소전극과 대향하는 상판의 공통전극(2)에 인가되는 공통전압은 대략 5V이므로 제3 액정셀에는 대략 10V의 전압이 인가되어 블랙 계조를 표시하여 블랙 불량 셀로 리페어 된다. 여기서, 게이트로우전압은 비스캔 동안 게이트라인들(G1 내지 G4)에 공급되는 전압으로써 TFT의 턴-온 전압 미만의 전압이고, 게이트하이전압은 스캔타임 동안 즉, 1/2 수평기간 동안 게이트라인들(G1 내지 G4)에 공급되는 게이트펄스의 전압으로써 TFT의 턴-온 전압 이상의 전압이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아 니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아 니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 Z 인버젼 방식으로 구동되는 액정표시장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 3은 본 발명의 제1 실시예에 따른 액정표시패널의 구조, 데이터전압의 극성 및 충전 패스를 등가적으로 나타내는 회로도이다.
도 4는 도 3에 도시된 데이터전압과 게이트펄스를 보여 주는 파형도이다.
도 5는 본 발명의 제1 실시예에 따른 액정표시패널의 구조, 데이터전압의 극성 및 충전 패스를 등가적으로 나타내는 회로도이다.
도 6은 도 5에 도시된 데이터전압과 게이트펄스를 보여 주는 파형도이다.
도 7은 도 3에 도시된 액정표시패널의 하판 구조를 상세히 나타내는 평면도이다.
도 8은 도 7에서 선 "Ⅰ-Ⅰ'"을 따라 절취하여 스토리지 커패시터와 박막트랜지스터의 단면 구조를 보여 주는 단면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 액정표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로

Claims (7)

  1. 데이터전압이 공급되는 컬럼 방향의 제1 및 제2 데이터라인들;
    제1 라인에서 상기 제1 데이터라인의 좌측에 배치된 제1 화소전극;
    상기 제1 라인에서 상기 제1 데이터라인과 상기 제2 데이터라인 사이에 배치되며 상기 제1 데이터라인의 우측에 배치되는 제2 화소전극;
    상기 제1 라인에서 상기 제1 데이터라인과 상기 제2 데이터라인 사이에 배치되며 상기 제2 화소전극과 상기 제2 데이터라인 사이에 배치되는 제3 화소전극;
    상기 제1 라인 아래의 제2 라인에서 상기 제1 데이터라인의 좌측에 배치된 제4 화소전극;
    상기 제2 라인에서 상기 제1 데이터라인과 상기 제2 데이터라인 사이에 배치되며 상기 제1 데이터라인의 우측에 배치되는 제5 화소전극;
    상기 제2 라인에서 상기 제1 데이터라인과 상기 제2 데이터라인 사이에 배치되며 상기 제5 화소전극과 상기 제2 데이터라인 사이에 배치되는 제6 화소전극;
    상기 제1 라인과 상기 제2 라인 사이에서 상기 컬럼 방향과 교차되는 방향을 따라 형성되는 제1 게이트라인;
    상기 제1 라인과 상기 제2 라인 사이에서 상기 제1 게이트라인의 아래에서 상기 제1 게이트라인과 나란하게 배치되는 제2 게이트라인;
    상기 제1 라인에서 상기 제1 데이터라인의 좌측에 형성되어 상기 제1 게이트라인으로부터의 게이트펄스에 응답하여 상기 제1 데이터라인으로부터의 제1 데이터전압을 상기 제1 화소전극에 공급하는 제1 TFT;
    상기 제1 라인에서 상기 제1 데이터라인의 우측에 형성되고 상기 제1 게이트라인을 가로질러 상기 제2 화소전극에 접속되어 상기 제2 게이트라인으로부터의 게이트펄스에 응답하여 상기 제1 데이터라인으로부터의 제2 데이터전압을 상기 제2 화소전극에 공급하는 제2 TFT; 및
    상기 제1 라인에서 상기 제2 데이터라인의 좌측에 형성되고 상기 제3 화소전극에 접속되어 상기 제1 게이트라인으로부터의 게이트펄스에 응답하여 상기 제2 데이터라인으로부터의 제3 데이터전압을 상기 제3 화소전극에 공급하는 제3 TFT를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제2 라인과 상기 제2 라인의 아래에 배치된 제3 라인 사이에서 상기 컬럼방향과 교차되는 방향을 따라 배치되는 제3 게이트라인;
    상기 제2 라인과 상기 제3 라인 사이에서 상기 제3 게이트라인의 아래에서 상기 제3 게이트라인과 나란하게 배치되는 제4 게이트라인;
    상기 제2 라인에서 상기 제1 데이터라인의 좌측에 형성되고 상기 제3 게이트라인을 가로질러 상기 제4 화소전극에 접속되어 상기 제4 게이트라인으로부터의 게이트펄스에 응답하여 상기 제1 데이터라인으로부터의 제4 데이터전압을 상기 제4 화소전극에 공급하는 제4 TFT;
    상기 제2 라인에서 상기 제1 데이터라인의 우측에 형성되고 상기 제3 게이트라인으로부터의 게이트펄스에 응답하여 상기 제1 데이터라인으로부터의 제5 데이터전압을 상기 제5 화소전극에 공급하는 제5 TFT; 및
    상기 제2 라인에서 상기 제2 데이터라인의 좌측에 형성되고 상기 제3 게이트라인을 가로질러 상기 제6 화소전극에 접속되어 상기 제4 게이트라인으로부터의 게이트펄스에 응답하여 상기 제2 데이터라인으로부터의 제6 데이터전압을 상기 제6 화소전극에 공급하는 제6 TFT를 더 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    절연층을 사이에 두고 상기 화소전극의 좌/우 가장자리와 하단 가장자리에 중첩되는 스토리지 전극; 및
    상기 스토리지 전극에 공통전압을 공급하는 상기 컬럼 방향의 공통라인을 더 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 화소전극들에 접속되어 상기 화소전극들의 전압을 유지시키는 스토리지 커패시터를 더 구비하고,
    상기 스토리지 커패시터는 절연층을 사이에 두고 중첩되는 상기 화소전극들 각각의 3 변 가장자리 및 스토리지 전극과, 상기 절연층을 사이에 두고 중첩되는 상기 화소전극의 상단 가장자리 및 상기 게이트라인들로 구성되는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 제2 라인과 상기 제2 라인의 아래에 배치된 제3 라인 사이에서 상기 컬럼방향과 교차되는 방향을 따라 배치되는 제3 게이트라인;
    상기 제2 라인과 상기 제3 라인 사이에서 상기 제3 게이트라인의 아래에서 상기 제3 게이트라인과 나란하게 배치되는 제4 게이트라인;
    상기 제2 라인에서 상기 제1 데이터라인의 좌측에 형성되고 상기 제3 게이트라인으로부터의 게이트펄스에 응답하여 상기 제1 데이터라인으로부터의 제4 데이터전압을 상기 제4 화소전극에 공급하는 제4 TFT; 및
    상기 제2 라인에서 상기 제1 데이터라인의 우측에 형성되고 상기 제3 게이트라인을 가로질러 상기 제5 화소전극에 접속되어 상기 제4 게이트라인으로부터의 게이트펄스에 응답하여 상기 제1 데이터라인으로부터의 제5 데이터전압을 상기 제5 화소전극에 공급하는 제5 TFT;
    상기 제2 라인에서 상기 제2 데이터라인의 좌측에 형성되고 상기 제3 게이트라인으로부터의 게이트펄스에 응답하여 상기 제2 데이터라인으로부터의 제6 데이터전압을 상기 제6 화소전극에 공급하는 제6 TFT를 더 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    절연층을 사이에 두고 상기 화소전극의 좌/우 가장자리와 하단 가장자리에 중첩되는 스토리지 전극; 및
    상기 스토리지 전극에 공통전압을 공급하는 상기 컬럼 방향의 공통라인을 더 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 화소전극에 접속되어 상기 화소전극의 전압을 유지시키는 스토리지 커패시터를 더 구비하고,
    상기 스토리지 커패시터는 절연층을 사이에 두고 중첩되는 상기 화소전극의 3 변 가장자리 및 스토리지 전극과, 상기 절연층을 사이에 두고 중첩되는 상기 화소전극의 상단 가장자리 및 상기 게이트라인들로 구성되는 것을 특징으로 하는 액정표시장치.
KR1020080048295A 2008-05-23 2008-05-23 액정표시장치 KR101354406B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080048295A KR101354406B1 (ko) 2008-05-23 2008-05-23 액정표시장치
TW097133820A TWI408473B (zh) 2008-05-23 2008-09-03 液晶顯示器
CN2008101497923A CN101587270B (zh) 2008-05-23 2008-09-27 液晶显示器
US12/292,696 US8400383B2 (en) 2008-05-23 2008-11-24 Liquid crystal display capable of improving aperture ratio and display quality without changing a storage capacitor voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048295A KR101354406B1 (ko) 2008-05-23 2008-05-23 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090122077A KR20090122077A (ko) 2009-11-26
KR101354406B1 true KR101354406B1 (ko) 2014-01-22

Family

ID=41341830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048295A KR101354406B1 (ko) 2008-05-23 2008-05-23 액정표시장치

Country Status (4)

Country Link
US (1) US8400383B2 (ko)
KR (1) KR101354406B1 (ko)
CN (1) CN101587270B (ko)
TW (1) TWI408473B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101762915B (zh) * 2008-12-24 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法
KR101607702B1 (ko) * 2009-05-29 2016-03-31 삼성디스플레이 주식회사 액정 표시 장치
KR101654834B1 (ko) * 2009-11-05 2016-09-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101649233B1 (ko) * 2009-12-28 2016-08-18 엘지디스플레이 주식회사 Ｍｅｍｃ 칩을 이용한 액정표시장치의 데이타 처리 방법
TWI406257B (zh) * 2010-02-01 2013-08-21 Au Optronics Corp 用於一顯示器之顯示電路及顯示器
KR101094291B1 (ko) * 2010-04-09 2011-12-20 삼성모바일디스플레이주식회사 액정 표시 장치
KR101695025B1 (ko) * 2010-07-29 2017-01-10 엘지디스플레이 주식회사 액정표시장치와 그 리페어 방법
KR101717651B1 (ko) * 2010-10-14 2017-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN101996603B (zh) * 2010-10-18 2012-09-12 深圳市华星光电技术有限公司 液晶显示装置及其驱动方法
TWI427584B (zh) * 2010-12-23 2014-02-21 Au Optronics Corp 顯示面板
KR101891590B1 (ko) * 2011-09-01 2018-08-27 삼성디스플레이 주식회사 게이트 구동회로, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
JP5821685B2 (ja) * 2012-02-22 2015-11-24 セイコーエプソン株式会社 電気光学装置および電子機器
CN102636930B (zh) * 2012-04-27 2015-08-19 深圳市华星光电技术有限公司 采用半源极驱动结构的3d显示装置
KR101938716B1 (ko) * 2012-05-03 2019-01-16 삼성디스플레이 주식회사 액정 표시 장치
KR101943000B1 (ko) * 2012-09-14 2019-01-28 엘지디스플레이 주식회사 검사회로를 포함하는 액정표시장치 및 이의 검사방법
CN102956183A (zh) * 2012-10-12 2013-03-06 华映视讯（吴江）有限公司 显示面板
KR101992893B1 (ko) 2012-10-23 2019-06-25 엘지디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
KR102009319B1 (ko) * 2012-11-22 2019-08-09 엘지디스플레이 주식회사 액정표시장치와 그의 제조방법
KR102020938B1 (ko) * 2012-12-03 2019-09-11 엘지디스플레이 주식회사 액정표시장치
KR102007831B1 (ko) * 2012-12-14 2019-08-06 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판
US9520091B2 (en) * 2013-06-17 2016-12-13 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal cell and the liquid crystal display with the same
KR102243210B1 (ko) * 2014-08-19 2021-04-23 삼성디스플레이 주식회사 표시 장치
DE112015004166T5 (de) * 2014-09-12 2017-05-24 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
US9547202B2 (en) 2014-12-19 2017-01-17 Industrial Technology Research Institute Transparent display panel
US9547213B2 (en) 2014-12-19 2017-01-17 Industrial Technology Research Institute Display device
KR102349500B1 (ko) * 2015-04-21 2022-01-12 엘지디스플레이 주식회사 액정표시장치
CN105261339B (zh) * 2015-11-04 2018-01-12 深圳市华星光电技术有限公司 液晶显示设备及液晶面板与液晶面板的驱动方法
CN107463037A (zh) 2017-08-17 2017-12-12 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板及装置
KR102573311B1 (ko) * 2018-06-12 2023-08-30 엘지디스플레이 주식회사 액티브 매트릭스 타입의 표시장치
KR102573899B1 (ko) 2018-08-20 2023-08-31 엘지디스플레이 주식회사 액정표시장치
KR102571661B1 (ko) * 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치
US11594200B2 (en) * 2019-01-31 2023-02-28 Novatek Microelectronics Corp. Driving apparatus of display panel and operation method thereof
CN109817150A (zh) * 2019-03-28 2019-05-28 京东方科技集团股份有限公司 一种像素驱动方法、像素驱动装置及显示装置
WO2021070236A1 (ja) * 2019-10-08 2021-04-15 シャープ株式会社 発光デバイス
CN113721400B (zh) * 2021-07-30 2023-09-01 北海惠科光电技术有限公司 阵列基板以及显示面板
CN114428428A (zh) * 2022-03-01 2022-05-03 苏州华星光电技术有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060012387A (ko) * 2004-08-03 2006-02-08 삼성전자주식회사 액정 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2848011B1 (fr) * 2002-12-03 2005-12-30 Thales Sa Structure de matrice active pour ecran de visualisation et ecran comportant une telle matrice
KR101044529B1 (ko) * 2003-09-15 2011-06-27 엘지디스플레이 주식회사 수평전계방식 액정표시소자 및 그 제조방법
KR101050348B1 (ko) * 2004-05-31 2011-07-19 엘지디스플레이 주식회사 횡전계 액정표시장치
KR101071256B1 (ko) * 2004-09-10 2011-10-10 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR101186024B1 (ko) * 2005-06-30 2012-09-25 엘지디스플레이 주식회사 액정 표시 장치의 데이터 처리 방법 및 장치
US20070058096A1 (en) * 2005-09-12 2007-03-15 Wintek Corporation Storage capacitor structure for liquid crystal display
KR20070104082A (ko) * 2006-04-21 2007-10-25 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060012387A (ko) * 2004-08-03 2006-02-08 삼성전자주식회사 액정 표시 장치

Also Published As

Publication number Publication date
TWI408473B (zh) 2013-09-11
CN101587270A (zh) 2009-11-25
TW200949401A (en) 2009-12-01
US8400383B2 (en) 2013-03-19
KR20090122077A (ko) 2009-11-26
US20090290081A1 (en) 2009-11-26
CN101587270B (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
KR101354406B1 (ko) 액정표시장치
TWI432853B (zh) 液晶顯示器
JP4928797B2 (ja) 液晶表示装置
US9466248B2 (en) Liquid crystal display and method of driving the same
JP5391435B2 (ja) 液晶表示装置
US8248336B2 (en) Liquid crystal display device and operating method thereof
KR101471550B1 (ko) 표시판 및 이를 포함하는 액정 표시 장치 및 그 제조 방법
KR101595817B1 (ko) 액정 표시 장치
KR100741894B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
KR101046929B1 (ko) 액정 표시 장치
KR101608852B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
JP2006139288A (ja) 表示装置及びその駆動方法
KR102160122B1 (ko) 액정 표시장치
US20100045884A1 (en) Liquid Crystal Display
KR101462163B1 (ko) 액정 표시 장치
KR20060047024A (ko) 표시 장치 및 그 구동 방법
KR20050067682A (ko) 횡전계형 액정표시장치 및 그 구동방법
KR20120114108A (ko) 박막트랜지스터 어레이 기판
KR102354531B1 (ko) 액정 표시 장치
KR20070037763A (ko) 액정표시장치
KR101112561B1 (ko) 액정 표시 장치
KR102524416B1 (ko) 표시장치
KR20020092721A (ko) 액정패널 및 그 제조방법과 그의 구동방법
KR20160013400A (ko) 액정표시장치와 이의 구동방법
JP2010002907A (ja) 表示板およびこれを含む液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7