JP2008109164A - Solar cell, and solar cell module - Google Patents
Solar cell, and solar cell module Download PDFInfo
- Publication number
- JP2008109164A JP2008109164A JP2008007965A JP2008007965A JP2008109164A JP 2008109164 A JP2008109164 A JP 2008109164A JP 2008007965 A JP2008007965 A JP 2008007965A JP 2008007965 A JP2008007965 A JP 2008007965A JP 2008109164 A JP2008109164 A JP 2008109164A
- Authority
- JP
- Japan
- Prior art keywords
- solar cell
- electrode
- silver
- semiconductor layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
Abstract
Description
本発明は、太陽電池及び太陽電池モジュールに係り、太陽電池システムの発電を司るシリコン太陽電池の発電効率と寿命を向上させるため、太陽光の受光面側表電極とシリコン基板の状態に関するものである。 The present invention relates to a solar cell and a solar cell module, and relates to a state of a light receiving surface side surface electrode of a sunlight and a silicon substrate in order to improve power generation efficiency and life of a silicon solar cell that controls power generation of a solar cell system. .
環境に優しくエネルギーを有効利用するため、近年、シリコン基板を主材料とする太陽電池システムは、住宅用や高層ビル用等への普及が著しくなってきている。今後、太陽電池システムは、さらに普及が予測されているが、そのキーとなる技術開発項目としては、低価格製造プロセスの開発や発電効率の向上、寿命向上等が挙げられる。 In order to effectively use energy friendly to the environment, in recent years, solar cell systems using silicon substrates as a main material have become increasingly popular for residential use and high-rise buildings. In the future, solar cell systems are expected to become more widespread, but key technological development items include the development of low-cost manufacturing processes, the improvement of power generation efficiency, and the improvement of service life.
太陽電池システムの設置面積が限定される場合には、発電効率の高い太陽電池システムが有効である。また、消費者サイドにおける購入コストペイバックの観点からは、太陽電池システム自体における低価格化を図ることと、その寿命向上を図ることも重要である。以下に、従来の太陽電池について、具体的に図面を用いて説明する。 When the installation area of the solar cell system is limited, a solar cell system with high power generation efficiency is effective. In addition, from the viewpoint of purchase cost payback on the consumer side, it is also important to reduce the price of the solar cell system itself and to improve its lifetime. Hereinafter, a conventional solar cell will be specifically described with reference to the drawings.
図１０は従来の住宅用等に使用されるシリコン太陽電池の表面、裏面側の概略図であり、図１０（Ａ）はそのシリコン太陽電池の表面側の概略図、図１０（Ｂ）はそのシリコン太陽電池の裏面側の概略図である。図１１は図１０（Ａ）に示すＡ１−Ａ２線におけるシリコン太陽電池の断面図、図１２、１３は図１１に示すシリコン太陽電池の主な製造工程を示す断面構造図である。 FIG. 10 is a schematic view of the front and back sides of a silicon solar cell used for a conventional house, etc. FIG. 10A is a schematic view of the front side of the silicon solar cell, and FIG. It is the schematic of the back surface side of a silicon solar cell. 11 is a cross-sectional view of the silicon solar cell taken along the line A1-A2 shown in FIG. 10A, and FIGS. 12 and 13 are cross-sectional structural views showing main manufacturing steps of the silicon solar cell shown in FIG.
図１０〜１３において、１０１はｐ型シリコン基板であり、１０２はｐ型シリコン基板１０１上部に形成されたテクスチャーであり、１０３はｐ型シリコン基板１０１とテクスチャー１０２間に形成されたｎ層である。１０４はテクスチャー１０２上に形成された反射防止膜であり、１１０はｎ層１０３と接続されるように形成された焼結後の表銀グリッド電極である。
10 to 13, 101 is a p-type silicon substrate, 102 is a texture formed on the p-
１１１は反射防止膜１０４上に形成されたスクリーン印刷後の表銀グリッド電極用ペーストであり、１１２はｎ層１０３と接続されるように形成された表銀バス電極である。１２０はｐ型シリコン基板１０１裏面側に形成された焼結後の裏アルミ電極であり、１２１はｐ型シリコン基板１０１裏面に形成されたスクリーン印刷後の裏アルミ電極用ペーストである。
111 is a paste for a front silver grid electrode after screen printing formed on the
１２２はｐ型シリコン基板１０１と裏アルミ電極１２０間に形成されたｐ＋層であり、１３０はｐ＋層１２２と接続されるように形成された焼結後の裏銀バス電極である。４０は表銀グリッド電極１１０表面に形成されたハンダであり、ｔはｎ層１０３の厚みを示しており、ｄは表銀グリッド電極１１０におけるｎ層１０３への侵食深さを示している。
図１０（Ａ）に示す太陽電池の表側では、ｐ型シリコン基板１０１上に太陽光をできるだけ多く発電に寄与させるべく、通常、入射される光の反射を抑制させるために、反射防止膜１０４を設けている。更に、太陽電池の表側には、シリコン基板１０１中で発電された電気を局所的に集電するための表銀グリッド電極１１０と、表銀グリッド電極１１０で集電された電気を取り出すための表銀バス電極１１２とが配置されている。
On the front side of the solar cell shown in FIG. 10 (A), an
ここで、太陽電池の表側電極となる表銀グリッド電極１１０と表銀バス電極１１２は、太陽電池の表側に入射される太陽光を遮ってしまうため、太陽電池の表側に可能な限り小さく配置することが、太陽電池における発電効率の向上の観点で望ましい。
Here, the front
そこで、太陽電池の表側に太陽光を多く入射させることを考慮すると、例えば、図１０（Ａ）のような櫛型のグリッド電極１１０とバス電極１１２を、太陽電池の表面に配置して構成するのが一般的である。また、グリッド電極１１０とバス電極１１２の電極材料としては、例えば、銀を主成分として構成する場合がコスト及び性能の観点で一般的である。
Therefore, considering that a large amount of sunlight is incident on the front side of the solar cell, for example, a comb-
図１０（Ｂ）に示す太陽電池の裏側では、裏側で発生した電気が抵抗によるロスで低減してしまうことを抑制するために、裏アルミ電極１２０を広範囲に設け、裏アルミ電極１２０で発電された電気を集電させるために裏銀バス電極１３０を更に配置して構成している。
On the back side of the solar cell shown in FIG. 10B, a
裏アルミ電極１２０は、ＢＳＦ（Back Surface Field）効果による発電能力を改善するために、一般にアルミ材料を使用する場合が多い。裏銀バス電極１３０は、裏アルミ電極１２０で発電された電気を引き出すための電気引き出し導線として機能させる場合、半田付き銅線を利用するのが一般的であるが、ここでは、例えば、裏アルミ電極１２０との接着加工性が良好な裏バス電極として、銀電極を用いて構成している。
In general, the
次に、図１１に示す太陽電池ついて説明する。図１１に示す太陽電池において、入射された太陽光によりシリコン中で電子とホールが発生するが、短波長光は、シリコン表層で大半が吸収されるが、長波長光は、シリコン深くまで透過して吸収される特性がある。また、シリコン中で発生した電子は、シリコン中で拡散して移動できる距離が長い傾向があり、一方、シリコン中で発生したホールは、シリコン中で拡散移動できる距離が短い傾向がある。 Next, the solar cell shown in FIG. 11 will be described. In the solar cell shown in FIG. 11, electrons and holes are generated in silicon by incident sunlight, but most of short wavelength light is absorbed by the silicon surface layer, but long wavelength light is transmitted deep into silicon. Have the property of being absorbed. Also, electrons generated in silicon tend to have a long distance that can be diffused and moved in silicon, while holes generated in silicon tend to have a short distance that can be diffused and moved in silicon.
太陽電池は、シリコン中の不純物や欠陥等に電子やホールが吸収されると発電性能が落ちる。光電池の場合は、ｐｎ接合を有する半導体に光を照射して、発生した電子とホールを分離する構造となっているのに対し、太陽電池の場合は、太陽光のスペクトルに対応して、半導体側で発電効率が最適になるように構造を合わせなければならない。 The power generation performance of solar cells decreases when electrons and holes are absorbed by impurities, defects, etc. in silicon. In the case of a photovoltaic cell, a semiconductor having a pn junction is irradiated with light to separate the generated electrons and holes, whereas in the case of a photovoltaic cell, the semiconductor corresponds to the spectrum of sunlight. The structure must be adjusted so that the power generation efficiency is optimal.
そこで、太陽電池は、太陽光のスペクトルに対応して半導体側で発電効率を最適にすることを考慮して、ｐ＋層１２２側のホール濃度を高め、ｎ層１０３側の電子濃度を高めるように適宜構造設計するとよい。これにより、太陽電池は、そのホール濃度を高めたｐ＋層１２２と電子濃度を高めたｎ層１０３によるｐｎ接合により、電子とホールを効率よく分離させることができる。
Therefore, in consideration of optimizing the power generation efficiency on the semiconductor side corresponding to the spectrum of sunlight, the solar cell increases the hole concentration on the p +
一般的に、低価格の太陽電池は、シリコン基板を使用して単純なｐｎ接合で太陽光を発電させ、数百μｍ厚程度のｐ型シリコン基板１０１にリン（Ｐ）等のＶ族元素による拡散等を行うことにより、数百ｎｍ厚程度のｎ層１０３を形成する。 ここでは、 ｐ型シリコン基板１０１は単結晶、多結晶のいずれであってもよいが、以下の説明では（１００）面方位の単結晶基板を例示して説明する。
In general, a low-cost solar cell uses a silicon substrate to generate sunlight with a simple pn junction, and a p-
図１１に示す太陽電池では、比抵抗０.１〜５Ω・ｃｍ程度のｐ型シリコン１０１表面に、ｎ層１０３と基板１０１側の光を閉じ込める凹凸構造のテクスチャー１０２を設け、そのテクスチャー１０２上に反射防止膜１０４を配置する。基板１０１裏側には裏アルミ電極１２０を配置し、 ＢＳＦ（Back Surface Field）効果を期待してｐ＋層１２２を設けてｐ＋層１２２中の電子が消滅しないように、バンド構造の電界でｐ＋層１２２の電子濃度を高めるように構成する。
In the solar cell shown in FIG. 11, a
また、裏アルミ電極１２０には、シリコン基板１０１を通過する長波長光を反射させて発電に再利用するＢＳＲ（Back Surface Reflection）効果も期待している。但し、裏アルミ電極１２０は、シリコン基板１０１の反りが顕著になる傾向があり、これに伴い基板１０１の割れを誘発する。このため、裏アルミ電極１２０は、基板１０１の割れを考慮して、熱処理でＰ＋層２２を形成した後に除去する場合も多い。
The
ここで、シリコン基板１０１が反る理由について説明する。シリコン基板１０１裏面に裏アルミ電極１２０用のアルミニウム（Ａｌ）膜を形成すると、シリコン基板１０１中のＳｉとＡｌ膜中のＡｌによるＡｌ−Ｓｉ合金化反応が生じる。その後、５７７℃程度の再凝固を行ってＡｌ膜を焼結して裏アルミ電極１２０を形成する。この熱処理により、熱膨張係数の異なるシリコン基板１０１と裏アルミ電極１２０間で熱膨張差を生じて、裏アルミ電極１２０側で凹となるようにシリコン基板１０１が反る。
Here, the reason why the
次に、図１１に示す太陽電池の製造プロセスについて、図１２、１３を用いて説明する。この図１２、１３は、技術的にはハードルが高いと言われるプロセスであり、低コスト化を考慮して製造工程数が少ない太陽電池の製造プロセスを例示したものである。ここでは、表銀グリッド電極１１０、表銀バス電極１１２は反射防止膜１０４上に銀ペーストをスクリーン印刷法で付着乾燥させ、さらに、裏アルミ電極１２０、裏銀バス電極１３０もスクリーン印刷法で付着乾燥させる。
Next, a manufacturing process of the solar cell shown in FIG. 11 will be described with reference to FIGS. 12 and 13 are processes that are technically said to have high hurdles, and exemplify a manufacturing process of a solar cell with a small number of manufacturing steps in consideration of cost reduction. Here, the front
続いて、表裏各電極ペーストを同時に焼成することにより、各電極１１０、１１２、１２０、１３０を形成する。この焼成により、表銀電極１１０、１１２は反射防止膜１０４を貫通してｎ層１０３の中で留まる。また、裏アルミ電極１２０とシリコン基板１０１は、この焼成により溶融かつ再凝固することにより、裏アルミ電極１２０とシリコン基板１０１間にｐ＋層１２２を形成する。以下に、この太陽電池の製造方法を具体的に説明する。
Then, each electrode 110,112,120,130 is formed by baking the front and back electrode paste simultaneously. By this firing, the
まず、図１２（Ａ）に示すｐ型シリコン基板１０１を用い、鋳造インゴットからスライスした際に発生するシリコン基板１０１表面のダメージ層を、例えば数〜２０wt％苛性ソーダや炭酸苛性ソーダで１０〜２０μｍ厚程度除去した後、同様のアルカリ低濃度液にＩＰＡ（イソプロピルアルコール）を添加した溶液でシリコン基板１０１表面の異方性エッチングを行ない、シリコン（１１１）面が出るようにテクスチャー１０２をシリコン基板１０１表面に形成する（図１２（Ｂ））。
First, using the p-
続いて、例えばオキシ塩化リン（ＰＯＣｌ３）、窒素、酸素の混合ガス雰囲気で８００〜９００℃／数十分程度の熱処理を行うことにより、シリコン基板１０１表面全面に一様にｎ層１０３を形成する。この時、シリコン基板１０１表面に形成されたｎ層１０３におけるシート抵抗の範囲は、３０〜８０Ω／□程度と太陽電池として良好な電気特性が得られる。
Subsequently, the
このシリコン基板１０１表面からリン（Ｐ）濃度がリン（Ｐ）濃度１Ｅ１６／ｃｍ３になっている所まで、シリコン基板１０１中にリン（Ｐ）が進入しているシリコン基板１０１の深さ（ｔ）について、ｎ層１０３をＳＩＭＳ（Secondary-Ion-Mass-Spectroscopy）分析評価した。その結果、シート抵抗が３０、６０、８０Ω／□の各々のｎ層１０３では、その深さ（ｔ）がシリコン基板１０１表面から各々４５０、３５０、２５０ｎｍであった。
The depth (t) of the
次に、受光面として必要な受光面側のｎ層１０３を保護するために、その受光面部分のｎ層１０３を覆うように、高分子レジストペーストをスクリーン印刷法で付着して乾燥させる。この時、受光面部分のｎ層１０３を覆うようにレジストマスクが選択的に形成されるとともに、受光面部分以外の部分のｎ層１０３が露出される。
Next, in order to protect the n-
その後、受光面部分のｎ層１０３を覆ったレジストマスクを用い、シリコン基板１０１裏面等の所望以外(受光面部分以外)のシリコン基板１０１表面に形成されたｎ層１０３を、例えば、２０wt％水酸化カリウム溶液中へ数分間浸漬を施して選択的に除去した後、マスクとして使用したレジストを有機溶剤で除去する（図１２（Ｃ））。これにより、受光面部分のｎ層１０３が残り、受光面部分以外のｎ層１０３が除去されてシリコン基板１０１が露出される。
Thereafter, using a resist mask that covers the
さらに、シリコン酸化膜やシリコン窒化膜や酸化チタン膜などからなる反射防止膜１０４を、残された受光面部分のｎ層１０３表面に一様な厚みで形成する(図１３（Ａ）)。例えば、反射防止膜１０４をシリコン窒化膜で形成する場合は、プラズマＣＶＤ法でＳｉＨ４ガス及びＮＨ３ガスを原材料にして３００℃以上、減圧下でシリコン窒化膜を成膜形成する。
Further, an
ここで形成されるシリコン窒化膜からなる反射防止膜１０４の屈折率は、２〜２．２程度であり、最適な反射防止膜１０４の厚さとしては、７０〜９０ｎｍ程度である。そして、このようにして形成されるシリコン窒化膜からなる反射防止膜１０４は、絶縁体として機能するため、この絶縁体の反射防止膜１０４上に表面電極を単に形成しただけでは、太陽電池として動作させることができない。そこで、以下に述べるような配線接続等の工程を行う。
The refractive index of the
次に、表銀グリッド電極１１０形成用と表銀バス電極１１２形成用の銀ペーストをスクリーン印刷法で反射防止膜１０４上に付着して乾燥させる。これにより、反射防止膜１０４上に表銀グリッド電極用ペースト１１１及び表銀バス電極用ペーストが選択的に形成される。図１３（Ｂ）では、表銀グリッド電極用ペースト１１１が反射防止膜１０４上に形成されていることを示している。なお、表銀バス電極用ペーストは、断面箇所の都合上、図１３（Ｂ）に図示されていない。
Next, silver paste for forming the front
さらに、裏アルミ電極１２０、裏銀バス電極１３０を形成する場合も同様に、スクリーン印刷法で裏アルミ電極１２０形成用のアルミペーストと裏銀バス電極１３０形成用の銀ペーストを、シリコン基板１０１裏面に各々付着して乾燥させる。これにより、シリコン基板１０１裏面に裏アルミ電極形成用ペースト１２１と裏銀バス電極形成用ペーストが選択的に形成される。
Further, when the
図１３（Ｂ）では、裏アルミ電極用ペースト１２１がシリコン基板１０１裏面に形成されていることを示している。なお、裏銀バス電極用ペーストは、断面箇所の都合上、図１３（Ｂ）に図示されていない。スクリーン印刷では、通常、メッシュ数２００〜４００番手のメッシュを用いる。通常、乾燥前のペースト厚みは、十〜数十μｍ厚程度であるが、このペースト厚みは、乾燥や焼成などで数割減少する。
FIG. 13B shows that the back
そして、最後に、表銀グリッド電極用ペースト１１１、表銀バス電極用ペースト、裏アルミ電極用ペースト１２１及び裏銀バス電極用ペーストを含む表裏電極用ペーストを、同時に６００℃〜９００℃程度で数分間程度、焼成する。この焼成により、シリコン基板１０１の表側では、表銀グリッド電極用ペースト１１１と表銀バス電極用ペーストを含む表銀ペースト中に含まれているガラス材料によって、反射防止膜１０４が溶融している間に、銀ペースト中の銀材料がシリコン基板１０１上部のｎ層１０３中のシリコンと接触して再凝固する。
Finally, the front and back electrode pastes including the front silver
以上の焼成工程により、上記表裏電極用ペーストが焼成されて、表銀グリッド電極１１０、表銀バス電極１１２、裏アルミ電極１２０及び裏銀バス電極１３０が形成される。図１３（Ｃ）では、表銀グリッド電極１１０と裏アルミ電極１２０が形成されていることを示しており、表銀バス電極１１２と裏銀バス電極１３０は、断面箇所の都合上、図１３（Ｃ）に図示されていない。
By the above baking process, the front and back electrode paste is fired to form the front
また、上記焼成工程により、表銀グリッド電極１１０／表銀バス電極１１２による表銀電極とシリコンのｎ層１０３の導通が確保される。このようなプロセスは、ファイヤースルー法と呼ばれている。また、この焼成工程により、裏アルミ電極用ペースト１２１もシリコン基板１０１中のシリコンと反応して、裏アルミ電極１２０が形成されるとともに、シリコン基板１０１と裏アルミ電極１２０間にｐ＋層１２２が形成される。
Further, the above-described firing step ensures conduction between the
ここで、ファイヤースルー法で重要なのは、反射防止膜１０４が数十ｎｍ厚程度で形成され、ｎ層１０３が数百ｎｍ厚程度でしか形成されないことである。焼成中に銀ペースト中のガラスが反射防止膜１０４のみならず、ｎ層１０３中のシリコンとも反応するのが一般的であり、ガラス及び銀電極１１０、１１２をｎ層１０３内で留めるように焼成温度、時間を制御しなければならない。
Here, what is important in the fire-through method is that the
また、反射防止膜１０４が表面銀電極１１０、１１２直下及びその近傍だけ予め除去しておく製造方法や、反射防止膜１０４を後で形成する製造方法でも、同様に焼成時の制御性は重要である。焼成温度が低い、若しくは焼成時間が短い場合は、ｎ層１０３中のシリコンと銀電極１１０、１１２の接触が不十分で接触抵抗が高くなる不具合が発生する。
Similarly, in the manufacturing method in which the
逆に、焼成温度が高い、若しくは焼成時間が長い場合は、ｎ層１０３をガラス成分や銀電極１１０、１１２が突き抜けて、太陽電池における電気的特性の劣化を招き易い。また、表銀電極１１０、１１２直下が一様にｎ層１０３中のシリコンと導通がとれていないと、太陽電池における初期の電気的特性が劣化する。
On the contrary, when the firing temperature is high or the firing time is long, the glass component and the
更には、樹脂やガラス等で太陽電池を密封してモジュール化しても、長期間の使用中に封止樹脂を透過した水分が太陽電池まで到達して、表銀電極１１０、１１２とシリコン界面を、酸化等の反応で劣化させてしまい、太陽電池の寿命を短くすることがあった。
Furthermore, even if the solar cell is sealed and modularized with resin, glass or the like, moisture that has passed through the sealing resin during long-term use reaches the solar cell, and the
そこで、その対策の１つとして、銀電極１１０、１１２の耐湿性向上を図るために、２００〜２５０℃程度の鉛・スズ共晶ハンダ溶融槽に上記太陽電池を浸漬処理して、図１１に示すように、表銀電極１１０、１１２上にハンダ１４０で被覆処理を行っている。これにより、表銀電極１１０、１１２における耐湿性の向上を図ることができる。
Therefore, as one of the countermeasures, in order to improve the moisture resistance of the
上記したような従来のシリコン太陽電池では、表銀電極１１０、１１２と、シリコン基板１０１上部に形成されたｎ層１０３中のシリコンとの反応が十分に考慮されておらず、表銀電極１１０、１１２とその一部材料であるガラスがシリコンによるｎ層１０３へ必要以上に侵食すると、ｎ層１０３をガラス成分や銀電極１１０、１１２が突き抜けて、太陽電池における電気的特性の低下を招くことがあるという問題があった。また、逆に、ｎ層１０３中のシリコンと銀電極１１０、１１２の接触が不十分で接触抵抗が高くなり、太陽電池の寿命を短縮することがあるという問題があった。
In the conventional silicon solar cell as described above, the reaction between the
また、上記したような従来のシリコン太陽電池では、表銀電極１１０、１１２直下が不均一にしか侵食反応されないと、表銀電極１１０、１１２がｎ層１０３中のシリコンと一様に導通がとれなくなり、太陽電池の電気的特性の低下を生じることがあるという問題があった。
Further, in the conventional silicon solar cell as described above, if the erosion reaction occurs only under the
そこで、本発明は、ｎ層中のシリコンと表銀電極の反応を十分安定した状態で行うことができ、電気的特性及び寿命を向上させることができる太陽電池及び太陽電池モジュールを提供することを目的とする。 Therefore, the present invention provides a solar cell and a solar cell module that can perform the reaction between silicon in the n-layer and the surface silver electrode in a sufficiently stable state, and can improve electrical characteristics and lifetime. Objective.
本発明による太陽電池の製造方法は、第１導電型のシリコン基板と、シート抵抗が８０Ω／□以下であり、第１導電型のシリコン基板の受光面に形成された第２導電型の半導体層と、第２導電型の半導体層において第１導電型のシリコン基板と接する面と反対の面に形成されたシリコン窒化膜と、シリコン窒化膜において第２導電型の半導体層と接する面と反対の面からシリコン窒化膜を突き破り、第２導電型の半導体層を第１導電型のシリコン基板に向かって侵食するとともに第２導電型の半導体層への最大侵食深さが３５ｎｍで第２導電型の半導体層内に留まった金属電極とを有する、ファイヤースルー法を用いた太陽電池の製造方法であって、ガラス量３ｗｔ％であってガラス軟化温度が５００℃であり第２導電型の半導体層に付着乾燥された電極ペーストを、最高温度８５０℃で保持時間６０ｓeｃで焼成して金属電極を形成することを特徴とするものである。 A method for manufacturing a solar cell according to the present invention includes a first conductive type silicon substrate and a second conductive type semiconductor layer having a sheet resistance of 80 Ω / □ or less and formed on the light receiving surface of the first conductive type silicon substrate. And a silicon nitride film formed on a surface opposite to the surface in contact with the first conductivity type silicon substrate in the second conductivity type semiconductor layer, and a surface opposite to the surface in contact with the second conductivity type semiconductor layer in the silicon nitride film. The silicon nitride film is pierced from the surface, the second conductive type semiconductor layer is eroded toward the first conductive type silicon substrate, and the maximum erosion depth to the second conductive type semiconductor layer is 35 nm. A method of manufacturing a solar cell using a fire-through method having a metal electrode remaining in a semiconductor layer, wherein the glass amount is 3 wt% and the glass softening temperature is 500 ° C. Dry adhesion The has been electrode paste, is characterized in that by firing a retention time 60sec at maximum temperature 850 ° C. to form a metal electrode.
また、本発明による太陽電池の製造方法は、第１導電型のシリコン基板と、シート抵抗が８０Ω／□以下であり、第１導電型のシリコン基板の受光面に形成された第２導電型の半導体層と、第２導電型の半導体層において第１導電型のシリコン基板と接する面と反対の面に形成されたシリコン窒化膜と、シリコン窒化膜において第２導電型の半導体層と接する面と反対の面からシリコン窒化膜を突き破り、第２導電型の半導体層を第１導電型のシリコン基板に向かって侵食するとともに第２導電型の半導体層への最大侵食深さが５ｎｍで第２導電型の半導体層内に留まった金属電極とを有する、ファイヤースルー法を用いた太陽電池の製造方法であって、ガラス量３ｗｔ％であってガラス軟化温度が５００℃であり第２導電型の半導体層に付着乾燥された電極ペーストを、最高温度７５０℃で保持時間５ｓeｃで焼成して金属電極を形成することを特徴とするものである。 The method for manufacturing a solar cell according to the present invention includes a first conductivity type silicon substrate and a second conductivity type silicon sheet having a sheet resistance of 80Ω / □ or less and formed on the light receiving surface of the first conductivity type silicon substrate. A semiconductor layer, a silicon nitride film formed on a surface opposite to the surface in contact with the first conductivity type silicon substrate in the second conductivity type semiconductor layer, and a surface in contact with the second conductivity type semiconductor layer in the silicon nitride film; The silicon nitride film is pierced from the opposite surface, the second conductivity type semiconductor layer is eroded toward the first conductivity type silicon substrate, and the maximum erosion depth to the second conductivity type semiconductor layer is 5 nm. A method of manufacturing a solar cell using a fire-through method, having a metal electrode remaining in a semiconductor layer of a mold, having a glass content of 3 wt% and a glass softening temperature of 500 ° C. Attached to layer The dried electrode paste, is characterized in that by firing a retention time 5sec at a maximum temperature of 750 ° C. to form a metal electrode.
本発明おける太陽電池の製造方法によれば、ガラス量３ｗｔ％であってガラス軟化温度が５００℃であり第２導電型の半導体層に付着乾燥された電極ペーストを、最高温度８５０℃で保持時間６０ｓeｃで焼成して金属電極を形成することで、第２導電型の半導体層を第１導電型のシリコン基板に向かって侵食するとともに第２導電型の半導体層への最大侵食深さが３５ｎｍで第２導電型の半導体層内に留まった金属電極を有する太陽電池を得られるので、金属電極による半導体層への侵食が不十分で金属電極が半導体層から剥離してしまうことを抑えることができるとともに、金属電極による半導体層への侵食が極端に進んで金属電極が半導体層を突き抜けたりして太陽電池のセル特性が劣化してしまうことを抑えることができる。従って、金属電極が半導体層から剥離し難い安定した接続状態で、かつ良好なセル特性の太陽電池を得ることができる。 According to the method for manufacturing a solar cell in the present invention, the electrode paste having a glass amount of 3 wt% and a glass softening temperature of 500 ° C. and adhered and dried on the second conductivity type semiconductor layer is maintained at a maximum temperature of 850 ° C. By baking at 60 sec to form a metal electrode, the second conductivity type semiconductor layer is eroded toward the first conductivity type silicon substrate, and the maximum erosion depth to the second conductivity type semiconductor layer is 35 nm. Since a solar cell having a metal electrode remaining in the semiconductor layer of the second conductivity type can be obtained, it is possible to suppress the metal electrode from peeling from the semiconductor layer due to insufficient erosion of the semiconductor layer by the metal electrode. At the same time, it can be suppressed that the erosion of the semiconductor layer by the metal electrode is extremely advanced and the metal electrode penetrates the semiconductor layer and the cell characteristics of the solar battery are deteriorated. Therefore, it is possible to obtain a solar cell having a stable connection state in which the metal electrode is hardly peeled from the semiconductor layer and having good cell characteristics.
また、上記太陽電池の製造方法によれば、ガラス量３ｗｔ％であってガラス軟化温度が５００℃であり第２導電型の半導体層に付着乾燥された電極ペーストを、最高温度７５０℃で保持時間５ｓeｃで焼成して金属電極を形成することで、第２導電型の半導体層を第１導電型のシリコン基板に向かって侵食するとともに第２導電型の半導体層への最大侵食深さが５ｎｍで第２導電型の半導体層内に留まった金属電極とを有する太陽電池を得られるので、金属電極による半導体層への侵食が不十分で金属電極が半導体層から剥離してしまうことを抑えることができるとともに、金属電極による半導体層への侵食が極端に進んで金属電極が半導体層を突き抜けたりして太陽電池のセル特性が劣化してしまうことを抑えることができる。従って、金属電極が半導体層から剥離し難い安定した接続状態で、かつ良好なセル特性の太陽電池を得ることができる。 In addition, according to the method for manufacturing a solar cell, the electrode paste having a glass amount of 3 wt% and a glass softening temperature of 500 ° C. and adhered and dried on the second conductivity type semiconductor layer is maintained at a maximum temperature of 750 ° C. By baking at 5 sec to form the metal electrode, the second conductivity type semiconductor layer is eroded toward the first conductivity type silicon substrate and the maximum erosion depth to the second conductivity type semiconductor layer is 5 nm. Since a solar cell having a metal electrode remaining in the semiconductor layer of the second conductivity type can be obtained, it is possible to suppress the metal electrode from peeling from the semiconductor layer due to insufficient corrosion of the semiconductor layer by the metal electrode. In addition, it can be suppressed that the erosion of the semiconductor layer by the metal electrode is extremely advanced and the metal electrode penetrates the semiconductor layer and the cell characteristics of the solar cell are deteriorated. Therefore, it is possible to obtain a solar cell having a stable connection state in which the metal electrode is hardly peeled from the semiconductor layer and having good cell characteristics.
以下に、本発明における実施の形態を、図面を参照して説明する。
実施の形態１．
図１は本発明に係る実施の形態１におけるシリコン太陽電池を示す断面構造図である。図１において、１はｐ型シリコン基板であり、２はｐ型シリコン基板１上部に形成されたテクスチャーであり、３はｐ型シリコン基板１とテクスチャー２間に形成されたｎ層である。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a cross-sectional structure diagram showing a silicon solar cell according to
４はテクスチャー２上に形成された反射防止膜であり、１０は反射防止膜４を突き破ってｎ層３と接続されるように形成された焼結後の表銀グリッド電極である。表銀バス電極は、前述した従来例と同様、断面箇所の都合上、図１には図示されていない。２０はｐ型シリコン基板１裏面側に形成された焼結後の裏アルミ電極であり、２２はｐ型シリコン基板１と裏アルミ電極２０間に形成されたｐ＋層である。
裏銀バス電極は、前述した従来例と同様、断面箇所の都合上、図１には図示されていない。４０は表銀グリッド電極１０表面に形成されたハンダであり、ｔはｎ層３の厚みを示しており、ｄは表銀グリッド電極１０におけるｎ層３への最大侵食深さである。なお、表銀グリッド電極１０、表銀バス電極、裏アルミ電極２０及び裏銀バス電極は、前述した従来例と同様、銀、アルミのペーストを印刷技術により選択的に形成した後、焼成することにより形成する。
The back silver bus electrode is not shown in FIG. 1 for the convenience of the cross-section as in the conventional example described above.
表銀グリッド電極１０、表銀バス電極は、反射防止膜４を突き破ってｎ層３を侵食してｎ層３と接触するように形成されている。本実施の形態におけるｎ層３のシート抵抗は、８０Ω／□以下である。ここで、ｎ層３のシート抵抗を８０Ω／□以下としたのは、シート抵抗を８０Ω／□よりも大きくすると、太陽電池のセル特性（セルファクターの低下など）が劣化して実用上好ましくないので、８０Ω／□以下としている。
The front
本実施の形態における表銀グリッド電極１０、表銀バス電極によるｎ層３を侵食する深さは、５ｎｍ以上４０ｎｍ以下の範囲としている。ここで、銀電極によるｎ層３の侵食深さの下限を５ｎｍとしたのは、侵食深さを５ｎｍより小さくすると、銀電極によるｎ層３への侵食が不十分となり、銀電極がｎ層３から剥離し易くなって実用上好ましくないからである。
The depth at which the n-
また、銀電極によるｎ層３の侵食深さの上限を４０ｎｍとしたのは、侵食深さを４０ｎｍより大きくなると、銀電極によるｎ層３への侵食が極端に進んで、銀電極がｎ層３を突き抜けたりして太陽電池のセル特性が劣化して実用上好ましくないからである。
Further, the upper limit of the erosion depth of the
従って、銀電極によるｎ層３への侵食が不十分となり、銀電極がｎ層３から剥離してしまうことを抑える点と、銀電極によるｎ層３への侵食が極端に進んで、銀電極がｎ層３を突き抜けたりして太陽電池のセル特性が劣化してしまうことを抑える点を考慮して、電極によるｎ層３を侵食する深さは、５ｎｍ以上４０ｎｍ以下の範囲であればよい。この侵食深さについては、実験結果を基に後述する。
Therefore, the erosion to the
表銀グリッド電極１０、表銀バス電極がｎ層３を侵食する面積は、上記銀電極の面積の３０％以上にして構成することが好ましい。銀電極によるｎ層３の侵食面積を、銀電極の面積の３０％以上にすると好ましいのは、銀電極によるｎ層３の侵食面積を、銀電極の面積の３０％よりも小さくすると、銀電極におけるｎ層３との接触面積が小さくなって抵抗成分が大きくなり、太陽電池のセル特性が劣化し易くなり好ましくないからである。この接触面積の関係についても、実験結果を基に後述する。
The area where the surface
表銀グリッド電極１０及び表銀バス電極は、ｎ層３に対して均一になるように侵食することが好ましい。このように、銀電極によりｎ層３を均一に侵食させると、銀電極がｎ層３と一様に導通をとることができるので、太陽電池のセル特性の低下を抑えることができる。
The front
一般的に、銀ペースト中のガラス材は、Ｓｉ，Ｐｂ，Ｂ，Ｏ元素を主成分とし、他にＢｉ，Ｚｎ，Ｔｉ，Ａｌ，Ｍｇ等が微量に入っており、組成変更で軟化温度を自由に調整することができる。通常、ガラス軟化温度は、４００〜６５０℃であり、その量も数ｗｔ％である。ガラス軟化温度とガラス量は、表銀電極直下の材料、図１では反射防止膜４の材料とのマッチングや焼成条件で決定される。
In general, the glass material in the silver paste contains Si, Pb, B, O elements as main components, and Bi, Zn, Ti, Al, Mg, etc. are contained in a very small amount. It can be adjusted freely. Usually, the glass softening temperature is 400 to 650 ° C., and the amount is several wt%. The glass softening temperature and the glass amount are determined by matching with the material immediately below the surface silver electrode, that is, the material of the
図２は実際に検討を行った４種類の表銀電極用ペーストに対するセル特性、ガラス侵食深さ及び侵食面積率の関係を示す図である。以下に、この図２を用いて、実際に検討を行なった４種類の表銀電極用ペーストＡ〜Ｄについて説明する。
各ペーストＡ〜Ｄにおける主な成分の変更点は、ガラス材料の量と軟化温度である。
FIG. 2 is a diagram showing the relationship among cell characteristics, glass erosion depth, and erosion area rate for the four types of pastes for surface silver electrodes that were actually examined. Hereinafter, the four types of pastes A to D for the surface silver electrode that were actually examined will be described with reference to FIG.
The main component changes in each of the pastes A to D are the amount of glass material and the softening temperature.
比較例の表銀ペーストＣは、ガラス軟化温度が５５０℃で、ガラス量が７ｗｔ％の従来品であり、前述した図１１に示す従来の太陽電池における銀ペーストの構成と相当で、図１１と相当の構造を形成する。この比較例の表銀ペーストＣによれば、ｎ層３のシリコン最大侵食深さｄが７５ｎｍと、ｎ層３へのペースト中のガラス成分、銀の侵食が極端に進んで、銀電極によるｎ層３の突き抜けが起こり易い。
The comparative silver paste C is a conventional product having a glass softening temperature of 550 ° C. and a glass amount of 7 wt%, which corresponds to the structure of the silver paste in the conventional solar cell shown in FIG. A considerable structure is formed. According to the surface silver paste C of this comparative example, the silicon maximum erosion depth d of the
比較例の表銀ペーストＤは、比較例の表銀ペーストＣと比較して、ガラス量を変更せずに７ｗｔ％と同じにし、ガラス軟化温度を３５０℃と低下させた場合である。この比較例の表銀ペーストＤによれば、ｎ層３のシリコン最大侵食深さｄが１５０ｎｍと、比較例の表銀ペーストＣのもの（７５ｎｍ）と比較して、更にガラス成分と銀がｎ層３を侵食して、銀電極がｎ層３を貫通する構造を形成する。
The surface silver paste D of a comparative example is a case where it is made the same as 7 wt% without changing the glass amount and the glass softening temperature is lowered to 350 ° C. as compared with the surface silver paste C of a comparative example. According to the surface silver paste D of this comparative example, the silicon maximum erosion depth d of the
これに対し、本発明の表銀ペーストＢは、比較例の表銀ペーストＣと比較して、組成を反射防止膜４とマッチングを取るように組成を変更しており、ガラス軟化温度を５００℃として構成している。また、本発明の表銀ペーストＢは、ファイヤースルーができる下限界のガラス量を１ｗｔ％以下にまで変更したものである。
On the other hand, the surface silver paste B of the present invention has a composition changed so as to match the composition with the
この本発明の表銀ペーストＢによれば、比較例の表銀ペーストＣ、Ｄと比較して、銀電極によるｎ層３への侵食深さｄが４０ｎｍと、小さくなっており、銀電極によるｎ層３への突き抜けが生じないことが判った。しかも、侵食深さｄが４０ｎｍあるので、侵食が不十分になることに伴う銀電極の剥離も生じなかった。なお、この本発明の表銀ペーストＢは、ファイヤースルーができる下限界のガラス量を１ｗｔ％以下にまで変更したものであるので、焼結時の反応がやや不安定であり、表銀電極直下が局所的にしかシリコンと導通しない構造となり易い。
According to the surface silver paste B of the present invention, compared to the surface silver pastes C and D of the comparative example, the erosion depth d to the
本発明の表銀ペーストＡは、ペーストＢのガラス量を最適化して３ｗｔ％まで増量したペーストであり、ガラス軟化温度を５００℃とペーストＢと同じにして構成している。この本発明の表銀ペーストＡによれば、比較例の表銀ペーストＣ、Ｄと比較して、銀電極によるｎ層３への侵食深さｄが３５ｎｍと、小さくなっており、銀電極によるｎ層３への突き抜けが生じないことが判った。しかも、侵食深さｄが３５ｎｍあるので、侵食が不十分になることに伴う銀電極の剥離も生じなかった。
The surface silver paste A of the present invention is a paste obtained by optimizing the glass amount of the paste B and increasing it to 3 wt%. The glass softening temperature is 500 ° C., which is the same as the paste B. According to the surface silver paste A of the present invention, as compared with the surface silver pastes C and D of the comparative example, the erosion depth d to the
図３は太陽電池における光照射時の電気特性を示す図である。図３において、Ｖは電圧を示しており、Ｊは電流密度を示している。電流密度で示すのは、太陽電池の大きさ（面積）による影響を除いて電気特性を横並びに、比較するために一般的に利用される。通常の性能が得られる太陽電池は、電圧を掃引すると、図３に示すＰ点を通る太線と、Ｑ点を通る細線になる。曲線とＪ軸との交点を短絡電流：Ｊｓｃと表し、Ｖ軸との交点を開放電圧：Ｖｏｃで表すとする。 FIG. 3 is a diagram showing electrical characteristics at the time of light irradiation in the solar cell. In FIG. 3, V indicates a voltage and J indicates a current density. The current density is generally used to compare the electric characteristics side by side excluding the influence of the size (area) of the solar cell. A solar cell capable of obtaining normal performance becomes a thick line passing through the point P and a thin line passing through the point Q shown in FIG. 3 when the voltage is swept. Assume that the intersection of the curve and the J axis is represented by a short circuit current: Jsc, and the intersection of the V axis is represented by an open circuit voltage: Voc.
Ｐ点、Ｑ点は各曲線のＪとＶを掛けた値、即ち電力が最大となる点を示している。図３で示している曲線因子：ＦＦは、この最大電力が（Ｊｓｃ×Ｖｏｃ）に対する割合を示している。太陽電池の電気特性として優れているのは、図３では細線よりも太線の方である。一般的に、最適な表銀電極のガラス量を増加させ、ガラス軟化温度を低下させると、太線→細線にシフトする。それは開放電圧ＶｏｃやＦＦに顕著に現れる傾向がある。 P point and Q point indicate the value obtained by multiplying J and V of each curve, that is, the point at which the power is maximum. The fill factor: FF shown in FIG. 3 indicates the ratio of the maximum power to (Jsc × Voc). In FIG. 3, the thick line is superior to the thin line in the electrical characteristics of the solar cell. Generally, when the glass amount of the optimum surface silver electrode is increased and the glass softening temperature is lowered, the line shifts from a thick line to a thin line. It tends to appear prominently in the open circuit voltage Voc and FF.
表銀電極とそのガラス成分が、ｎ層３のシリコンへ侵食するその侵食深さは、図１の構造において、テクスチャー２構造のない平坦な構造サンプルで、５０％硝酸溶液で１分間、銀電極とガラスをエッチングし、さらに、反射防止膜４を５０％フッ酸溶液で５分エッチングして、シリコン段差を断面ＳＥＭなどで観察して評価した。
The erosion depth at which the surface silver electrode and its glass component erode into the silicon of the n-
図４、５に本発明における表銀ペーストＡ、Ｂの光学顕微鏡による上方観察写真の模式図を示す。図４が本発明の表銀ペーストＡであり、図５が本発明の表銀ペーストＢである。図４、５において、６０は銀電極パターンのない部分であり、６１は銀電極パターンがあり、エッチング除去された部分であり、６２は銀電極がシリコンに侵食して、エッチングでその深さまで除去された部分である。 4 and 5 show schematic diagrams of photographs taken from above by an optical microscope of the surface silver pastes A and B in the present invention. FIG. 4 shows the surface silver paste A of the present invention, and FIG. 5 shows the surface silver paste B of the present invention. 4 and 5, 60 is a portion without a silver electrode pattern, 61 is a portion where a silver electrode pattern is present and is removed by etching, and 62 is a portion where the silver electrode is eroded by silicon and removed to the depth by etching. It is the part which was done.
図６は各表銀ペーストＡ〜Ｄを用いた場合の表銀電極除去されたシリコン侵食深さと開放電圧Ｖｏｃとの関係図である。前述したように、ペーストの組成を色々変更して構成することにより、表銀電極及びガラスのｎ層３のシリコンへの最大侵食深さ（ｄ）と開放電圧Ｖｏｃは、相関関係が強いことが判った。
FIG. 6 is a graph showing the relationship between the silicon erosion depth from which the surface silver electrode has been removed and the open circuit voltage Voc when the surface silver pastes A to D are used. As described above, when the composition of the paste is changed in various ways, the maximum erosion depth (d) of the surface silver electrode and the glass n-
この図６から、銀電極によるｎ層３の侵食深さｄが小さくなればなる程、開放電圧Ｖｏｃは大きくなり、銀電極によるｎ層３の侵食深さｄが大きくなればなる程、開放電圧Ｖｏｃは小さくなることが判った。また、侵食深さが比較例の表銀ペーストＣ、Ｄよりも小さい本発明の表銀ペーストＡ、Ｂでは、開放電圧が比較例よりも大きくなっていることが判った。
From FIG. 6, the smaller the erosion depth d of the
図４、５に示す凸字型表銀電極直下部分の画像データから、表銀電極直下のｎ層３部分のシリコンが侵食されている面積を、５０％スレッショルド法による簡便な２値化処理により、シリコン侵食面積割合を求めた。そのシリコン侵食面積率は、図２にも示したように、本発明の銀ペーストＡで８０％であり、本発明の銀ペーストＢで３０％であった。
From the image data of the portion immediately below the convex-shaped surface silver electrode shown in FIGS. 4 and 5, the area where the silicon of the n-
この本発明の銀ペーストＡ、Ｂによれば、侵食面積率を８０％、３０％として構成したので、銀電極によるｎ層３との接触面積が十分となり、抵抗成分を低減することができることが判った。また、両者における本発明の銀ペーストＡ、Ｂの構成上の差異は、図２から判るように、ガラス量である。
According to the silver pastes A and B of the present invention, since the erosion area ratio is configured to be 80% and 30%, the contact area with the
本発明の銀ペーストＡは、ガラス量が３ｗｔ％と、本発明の銀ペーストＢ（１ｗｔ％より小さい）よりも大きして構成している。本発明の銀ペーストＡ、Ｂのシリコン侵食最大深さｄは、図２、６に示すように４０ｎｍ以下と同等レベルであり、太陽電池の初期電気特性を得るペーストとしては両者とも良好であった。 The silver paste A of the present invention has a glass amount of 3 wt%, which is larger than the silver paste B of the present invention (less than 1 wt%). The maximum silicon erosion depth d of the silver pastes A and B of the present invention is equivalent to 40 nm or less as shown in FIGS. 2 and 6, and both are good as pastes for obtaining the initial electrical characteristics of the solar cell. .
また、本発明における銀ペーストＡを用いても、太陽電池形成条件を変更すると、シリコン侵食最大深さｄを制御性良く変えることができる。例えば、銀ペーストＡの焼成条件を、最高温度８５０℃、保持時間６０ｓｅｃから、最高温度７５０℃、保持時間５ｓｅｃへと変更すると、シリコン侵食最大深さｄは３５ｎｍから５ｎｍまで抑制することができる。このシリコン侵食最大深さｄが５ｎｍであっても、太陽電池の電気特性及び信頼性は確保できていることを確認した。 Even when the silver paste A in the present invention is used, the maximum silicon erosion depth d can be changed with good controllability by changing the solar cell formation conditions. For example, when the baking condition of the silver paste A is changed from the maximum temperature of 850 ° C. and the holding time of 60 sec to the maximum temperature of 750 ° C. and the holding time of 5 sec, the maximum silicon erosion depth d can be suppressed from 35 nm to 5 nm. It was confirmed that the electrical characteristics and reliability of the solar cell could be secured even when the maximum silicon erosion depth d was 5 nm.
次に、太陽電池の耐湿性について検討した結果を述べる。本発明における銀ペーストＡ、Ｂを用い、図１に示す構造と相当な太陽電池を各々構成した。銀ペーストＡ、Ｂを用いた表銀グリッド電極１０と表銀バス電極上には、半田４０の被覆も設けている。図７はこのまま裸の状態で、「ＪＩＳ Ｃ ８９１７」に準拠して耐湿性試験を実施した結果を示す図である。
Next, the result of examining the moisture resistance of the solar cell will be described. Using the silver pastes A and B according to the present invention, the structure shown in FIG. On the front
このＪＩＳ試験では、初期特性からの劣化を１０００時間試験後で５％以下と定義している。本発明における銀ペーストＢは、合格と不合格の境であったが、本発明における銀ペーストＡは、合格であることが判った。更に、本発明における銀ペーストＡ、Ｂの中間的なガラス量を変更して耐湿性試験を実施した結果、シリコン侵食面積率は、３０％以上でＪＩＳ試験に合格することが判った。 In this JIS test, the deterioration from the initial characteristics is defined as 5% or less after 1000 hours test. Although the silver paste B in this invention was a boundary of a pass and a failure, it turned out that the silver paste A in this invention is a pass. Furthermore, as a result of performing a moisture resistance test by changing the intermediate glass amount of the silver pastes A and B in the present invention, it was found that the silicon erosion area ratio was 30% or more and passed the JIS test.
実施の形態２.
上記実施の形態１では、図１に示すように、太陽電池単体の場合を説明したが、本発明における銀ペーストＡ、Ｂなどを用いた太陽電池を複数個用いて、太陽電池モジュールを構成すれば、その太陽電池モジュールにおいても、実施の形態１と同様な効果を得ることができる。実施の形態１では、例えば、高温多湿雰囲気で耐湿性試験を実施した結果などについて説明したが、本実施の形態は、図１に示すような太陽電池を、複数個を用いて樹脂封止や強化ガラスなどで作製した太陽電池モジュールの耐湿性試験結果について以下に説明する。
In the first embodiment, the case of a single solar cell has been described as shown in FIG. 1, but a solar cell module is configured by using a plurality of solar cells using silver paste A, B, etc. in the present invention. For example, also in the solar cell module, the same effect as in the first embodiment can be obtained. In
図８は本発明に係る実施の形態２における太陽電池モジュールを示す図、図９は図８に示すＢ１−Ｂ２線における太陽電池モジュールの断面図である。図８、９において、５１は太陽電池であり、５２は太陽電池５１の裏側に配置される耐湿性バックシート（例えば、ＰＶＦなど）であり、５３は太陽電池５１を相互接続するための太陽電池相互接続タブ配線である。太陽電池５１は、実施の形態１で説明した本発明における銀ペーストＡ、Ｂなどを用いて、図１と相当な構造で構成する。
FIG. 8 is a diagram showing a solar cell module according to
５４は太陽電池５１を相互接続する横タブ配線であり、５５は太陽電池モジュールのプラス取り出し電極であり、５６は太陽電池モジュールのマイナス取り出し電極である。５７は太陽電池５１の表側に配置される強化カバーガラスであり、５８は太陽電池５１を保護するように耐湿性バックシート５２と強化カバーガラス５７間に配置される太陽電池密封材（ＥＶＡ：Ethylene-Vinyl-Acetateなど）である。
54 is a horizontal tab wiring interconnecting the
太陽電池５１は、受光面側がマイナス電極、裏面側がプラス電極となって構成されるので、図８では、横方向に隣接する太陽電池５１の上下を銅が主成分のタブ配線５３で相互接続を行なう。同様に、横方向に連なる太陽電池アレイも横タブ線５４で電気的に接続し、最終的にプラス取り出し電極５５、マイナス取り出し電極５６で電気を取り出せるように構成する。
Since the
また、太陽電池モジュールは、長期信頼性が要求されるため、図８、９に示すように、太陽電池アレイは、最表面に太陽光を透過させながら、雨等の侵入を防ぎ、落下物等の衝撃を吸収する機能を備えた強化カバーガラス５７で覆うように構成する。
In addition, since the solar cell module is required to have long-term reliability, as shown in FIGS. 8 and 9, the solar cell array prevents the intrusion of rain and the like while transmitting sunlight to the outermost surface, falling objects, etc. It covers so that it may cover with the reinforced
また、太陽電池アレイの裏面側は、耐水性等に優れたバックシート５２を設ける。太陽電池５１と強化カバーガラス５７やバックシート５２の間隙は、密封材５８で充填されており、耐湿性向上を図っている。密封材５８は一般的には、ＥＶＡ（Ethylene-Vinyl-Acetate）などという光透過性が高い熱硬化型樹脂が用いられる。ＥＶＡ剤は、作業性の良いシート状のものが好ましい。
Moreover, the
ここで、本実施の形態における太陽電池モジュールの作製工程について説明する。まず、太陽電池５１に相互接続タブ線５３を接続して、横方向の太陽電池アレイを作製する。次に、太陽電池アレイに横タブ配線５４とプラス、マイナス取り出し電極５５、５６を接続する。
Here, a manufacturing process of the solar cell module in the present embodiment will be described. First, the
そして、最後に、太陽電池５１を２枚のＥＶＡ等のシートで挿み、更に、太陽電池５１の上下に配置された強化ガラス５７とバックシート５２で挿み込んで、脱泡と同時に加熱を行うと、図９に示すような間隙のない構造の太陽電池モジュールを得ることができる。
Finally, the
この作製された太陽電池モジュールを用い、信頼性試験を実施した結果、前述した実施の形態１の図２に示す本発明におけるペーストＡ、Ｂ、及びＡとＢの中間的な組成のいずれのペーストにおいても、実施の形態１と同様、ＪＩＳ試験を充分にクリアする結果を得た。 As a result of performing a reliability test using the produced solar cell module, the pastes A and B in the present invention shown in FIG. 2 of the first embodiment described above and any paste having an intermediate composition between A and B are used. As in the first embodiment, the results obtained sufficiently cleared the JIS test.
この結果及び実施の形態１における各結果から、表銀電極表面をハンダ被覆したシリコン太陽電池においては、プロセス条件、表銀電極材料直下での反射防止膜の有無と反射防止膜材料種類や厚み等と、表銀電極材料の成分と組成と量が複雑に絡み合い、最適な材料、プロセスの組合せは多数あるが、表銀電極とそのガラスがシリコンのｎ層３へ侵食する深さとその面積割合には、次のような最適な範囲が存在することを見出した。
From this result and each result in the first embodiment, in the silicon solar cell in which the surface silver electrode surface is solder-coated, the process conditions, the presence / absence of the antireflection film directly under the surface silver electrode material, the kind and thickness of the antireflection film material, etc. The composition, amount and composition of the surface silver electrode material are intricately intertwined, and there are many combinations of optimum materials and processes. However, the depth and area ratio of the surface silver electrode and its glass eroding into the n-
（イ）銀電極がｎ層３から剥離してしまうことを抑えることができ、かつ銀電極がｎ層３を突き抜けてしまうことを抑えることができるなどの点を考慮すると、シリコン表面ｎ層３のシート抵抗は８０Ω／□以下とし、表銀電極がｎ層３に拡散侵食する最大深さは、５ｎｍ以上４０ｎｍ以下の範囲で構成すればよい。
(A) In consideration of the fact that the silver electrode can be prevented from peeling from the
（ロ）銀電極におけるｎ層３との接触面積が小さくなって抵抗成分が大きくなるなることを抑えることができ、かつシリコン界面における酸化が生じ易くなることを抑えることができるなどの点を考慮すると、銀電極がシリコン表面のｎ層３に侵食する面積率は３０％以上になるように構成することが好ましい。
(B) Considering that the contact area of the silver electrode with the
上記実施の形態１、２では、（１００）面方位の単結晶基板を例示して説明したが、他の面方位の単結晶あるいは、様々な面方位のグレインを有する多結晶シリコンにおいても、同等の効果を奏することを確認している。また、ｐ型基板の受光面側にｎ層を配置したが、ｎ型基板にｐ層を配置した構造でも構わない。 In the first and second embodiments, the single crystal substrate having the (100) plane orientation has been described as an example. However, the same applies to a single crystal having another plane orientation or polycrystalline silicon having grains having various plane orientations. It has been confirmed that the effect of. Further, although the n layer is disposed on the light receiving surface side of the p-type substrate, a structure in which the p layer is disposed on the n-type substrate may be employed.
さらに、上記実施の形態１、２では、受光面側電極形成において、焼成前にシリコンと電極の間に反射防止膜４を設けた場合を説明したが、反射防止膜４がない構造であっても、電極のシリコン侵食最大深さや侵食面積率の最適な範囲は、前述した範囲と同じであることを確認している。
Further, in the first and second embodiments, the case where the
１ ｐ型シリコン、２ テクスチャー、３ ｎ層、４ 反射防止膜、１０ 表銀グリッド電極、２０ 裏アルミ電極、２２ ｐ＋層、４０ ハンダ、５１ 太陽電池、５２ バックシート、５３ 太陽電池相互接続タブ配線、５４ 横タブ配線、５５ プラス取り出し電極、５６ マイナス取り出し電極、５７ 強化カバーガラス、５８ 太陽電池密封材。 1 p-type silicon, 2 texture, 3 n layer, 4 antireflection film, 10 surface silver grid electrode, 20 back aluminum electrode, 22 p + layer, 40 solder, 51 solar cell, 52 back sheet, 53 solar cell interconnection tab wiring , 54 horizontal tab wiring, 55 plus extraction electrode, 56 minus extraction electrode, 57 reinforced cover glass, 58 solar cell sealing material.
Claims (2)
シート抵抗が８０Ω／□以下であり、前記第１導電型のシリコン基板の受光面に形成された第２導電型の半導体層と、
前記第２導電型の半導体層において前記第１導電型のシリコン基板と接する面と反対の面に形成されたシリコン窒化膜と、
前記シリコン窒化膜において前記第２導電型の半導体層と接する面と反対の面から前記シリコン窒化膜を突き破り、前記第２導電型の半導体層を前記第１導電型のシリコン基板に向かって侵食するとともに前記第２導電型の半導体層への最大侵食深さが３５ｎｍで前記第２導電型の半導体層内に留まった金属電極とを有する、ファイヤースルー法を用いた太陽電池の製造方法であって、
ガラス量３ｗｔ％であってガラス軟化温度が５００℃であり前記第２導電型の半導体層に付着乾燥された電極ペーストを、最高温度８５０℃で保持時間６０ｓeｃで焼成して前記金属電極を形成することを特徴とする太陽電池の製造方法。 A first conductivity type silicon substrate;
A sheet resistance of 80Ω / □ or less, a second conductivity type semiconductor layer formed on the light receiving surface of the first conductivity type silicon substrate,
A silicon nitride film formed on a surface opposite to the surface in contact with the first conductivity type silicon substrate in the second conductivity type semiconductor layer;
The silicon nitride film is pierced from the surface opposite to the surface in contact with the second conductivity type semiconductor layer in the silicon nitride film, and the second conductivity type semiconductor layer is eroded toward the first conductivity type silicon substrate. And a metal electrode staying in the second conductivity type semiconductor layer with a maximum erosion depth of 35 nm on the second conductivity type semiconductor layer, and a method for manufacturing a solar cell using a fire-through method ,
An electrode paste having a glass amount of 3 wt% and a glass softening temperature of 500 ° C. and deposited and dried on the second conductive type semiconductor layer is baked at a maximum temperature of 850 ° C. for a holding time of 60 sec to form the metal electrode. A method for manufacturing a solar cell.
シート抵抗が８０Ω／□以下であり、前記第１導電型のシリコン基板の受光面に形成された第２導電型の半導体層と、
前記第２導電型の半導体層において前記第１導電型のシリコン基板と接する面と反対の面に形成されたシリコン窒化膜と、
前記シリコン窒化膜において前記第２導電型の半導体層と接する面と反対の面から前記シリコン窒化膜を突き破り、前記第２導電型の半導体層を前記第１導電型のシリコン基板に向かって侵食するとともに前記第２導電型の半導体層への最大侵食深さが５ｎｍで前記第２導電型の半導体層内に留まった金属電極とを有する、ファイヤースルー法を用いた太陽電池の製造方法であって、
ガラス量３ｗｔ％であってガラス軟化温度が５００℃であり前記第２導電型の半導体層に付着乾燥された電極ペーストを、最高温度７５０℃で保持時間５ｓeｃで焼成して前記金属電極を形成することを特徴とする太陽電池の製造方法。 A first conductivity type silicon substrate;
A sheet resistance of 80Ω / □ or less, a second conductivity type semiconductor layer formed on the light receiving surface of the first conductivity type silicon substrate,
A silicon nitride film formed on a surface opposite to the surface in contact with the first conductivity type silicon substrate in the second conductivity type semiconductor layer;
The silicon nitride film is pierced from the surface opposite to the surface in contact with the second conductivity type semiconductor layer in the silicon nitride film, and the second conductivity type semiconductor layer is eroded toward the first conductivity type silicon substrate. And a metal electrode staying in the second conductivity type semiconductor layer with a maximum erosion depth of 5 nm on the second conductivity type semiconductor layer, and a method for manufacturing a solar cell using a fire-through method ,
An electrode paste having a glass amount of 3 wt% and a glass softening temperature of 500 ° C. and deposited and dried on the semiconductor layer of the second conductivity type is baked at a maximum temperature of 750 ° C. for a holding time of 5 sec to form the metal electrode. A method for manufacturing a solar cell.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008007965A JP4506838B2 (en) | 2008-01-17 | 2008-01-17 | Solar cell and solar cell module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008007965A JP4506838B2 (en) | 2008-01-17 | 2008-01-17 | Solar cell and solar cell module |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000370085A Division JP2002176186A (en) | 2000-12-05 | 2000-12-05 | Solar cell and solar cell module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008109164A true JP2008109164A (en) | 2008-05-08 |
| JP4506838B2 JP4506838B2 (en) | 2010-07-21 |
Family
ID=39442205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008007965A Expired - Fee Related JP4506838B2 (en) | 2008-01-17 | 2008-01-17 | Solar cell and solar cell module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4506838B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263015A (en) * | 2009-04-30 | 2010-11-18 | Mitsubishi Electric Corp | Method for forming electrode of solar cell, and method of manufacturing solar cell |
| KR101010286B1 (en) * | 2008-08-29 | 2011-01-24 | 엘지전자 주식회사 | Method for Manufacturing Solar Cell |
| CN102201497A (en) * | 2011-05-10 | 2011-09-28 | 浙江正泰太阳能科技有限公司 | Thin-film solar energy cell and manufacturing method thereof |
| CN102231398A (en) * | 2011-06-29 | 2011-11-02 | 中国科学院深圳先进技术研究院 | Copper-indium-gallium-selenium thin film battery with suede and preparation method |
| CN102971862A (en) * | 2010-03-30 | 2013-03-13 | Lg伊诺特有限公司 | Solar photovoltaic device and a production method for the same |
| WO2013106225A1 (en) * | 2012-01-12 | 2013-07-18 | Applied Materials, Inc. | Methods of manufacturing solar cell devices |
| WO2013119341A1 (en) * | 2012-02-06 | 2013-08-15 | Applied Materials, Inc. | Methods of manufacturing back surface field and metallized contacts on a solar cell device |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148447A (en) * | 1994-11-25 | 1996-06-07 | Murata Mfg Co Ltd | Conductive paste and solar battery provided with electrode using conductive paste |
| JPH08148446A (en) * | 1994-11-24 | 1996-06-07 | Murata Mfg Co Ltd | Conductive paste, solar battery with grid electrode formed of the conductive paste and manufacture thereof |
| JPH10233518A (en) * | 1996-12-20 | 1998-09-02 | Mitsubishi Electric Corp | Solar cell and its manufacturing method, and manufacturing method of semiconductor device |
| JPH1117202A (en) * | 1997-06-26 | 1999-01-22 | Kyocera Corp | Solar cell device |
| JPH11214723A (en) * | 1998-01-29 | 1999-08-06 | Kyocera Corp | Manufacture of solar battery element |
| JPH11213754A (en) * | 1998-01-30 | 1999-08-06 | Sharp Corp | Conductive paste |
| JP2000049368A (en) * | 1998-07-29 | 2000-02-18 | Kyocera Corp | Manufacture of solar battery element |
| JP2000090734A (en) * | 1998-09-16 | 2000-03-31 | Murata Mfg Co Ltd | Conductive paste, and solar battery using it |
| JP2000277778A (en) * | 1999-03-25 | 2000-10-06 | Kyocera Corp | Manufacture of solar cell element |
| JP2000323735A (en) * | 1999-05-10 | 2000-11-24 | Mitsubishi Electric Corp | Photovoltaic device and fabrication thereof |
| JP2000332271A (en) * | 1999-05-24 | 2000-11-30 | Kyocera Corp | Solar battery element and method of forming the same |
-
2008
- 2008-01-17 JP JP2008007965A patent/JP4506838B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148446A (en) * | 1994-11-24 | 1996-06-07 | Murata Mfg Co Ltd | Conductive paste, solar battery with grid electrode formed of the conductive paste and manufacture thereof |
| JPH08148447A (en) * | 1994-11-25 | 1996-06-07 | Murata Mfg Co Ltd | Conductive paste and solar battery provided with electrode using conductive paste |
| JPH10233518A (en) * | 1996-12-20 | 1998-09-02 | Mitsubishi Electric Corp | Solar cell and its manufacturing method, and manufacturing method of semiconductor device |
| JPH1117202A (en) * | 1997-06-26 | 1999-01-22 | Kyocera Corp | Solar cell device |
| JPH11214723A (en) * | 1998-01-29 | 1999-08-06 | Kyocera Corp | Manufacture of solar battery element |
| JPH11213754A (en) * | 1998-01-30 | 1999-08-06 | Sharp Corp | Conductive paste |
| JP2000049368A (en) * | 1998-07-29 | 2000-02-18 | Kyocera Corp | Manufacture of solar battery element |
| JP2000090734A (en) * | 1998-09-16 | 2000-03-31 | Murata Mfg Co Ltd | Conductive paste, and solar battery using it |
| JP2000277778A (en) * | 1999-03-25 | 2000-10-06 | Kyocera Corp | Manufacture of solar cell element |
| JP2000323735A (en) * | 1999-05-10 | 2000-11-24 | Mitsubishi Electric Corp | Photovoltaic device and fabrication thereof |
| JP2000332271A (en) * | 1999-05-24 | 2000-11-30 | Kyocera Corp | Solar battery element and method of forming the same |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101010286B1 (en) * | 2008-08-29 | 2011-01-24 | 엘지전자 주식회사 | Method for Manufacturing Solar Cell |
| US8642372B2 (en) | 2008-08-29 | 2014-02-04 | Lg Electronics Inc. | Solar cell and method for manufacturing the same |
| US9343599B2 (en) | 2008-08-29 | 2016-05-17 | Lg Electronics Inc. | Solar cell and method for manufacturing the same |
| JP2010263015A (en) * | 2009-04-30 | 2010-11-18 | Mitsubishi Electric Corp | Method for forming electrode of solar cell, and method of manufacturing solar cell |
| CN102971862A (en) * | 2010-03-30 | 2013-03-13 | Lg伊诺特有限公司 | Solar photovoltaic device and a production method for the same |
| CN102201497A (en) * | 2011-05-10 | 2011-09-28 | 浙江正泰太阳能科技有限公司 | Thin-film solar energy cell and manufacturing method thereof |
| CN102231398A (en) * | 2011-06-29 | 2011-11-02 | 中国科学院深圳先进技术研究院 | Copper-indium-gallium-selenium thin film battery with suede and preparation method |
| CN102231398B (en) * | 2011-06-29 | 2012-11-21 | 中国科学院深圳先进技术研究院 | Copper-indium-gallium-selenium thin film battery with suede and preparation method |
| WO2013106225A1 (en) * | 2012-01-12 | 2013-07-18 | Applied Materials, Inc. | Methods of manufacturing solar cell devices |
| CN104011882A (en) * | 2012-01-12 | 2014-08-27 | 应用材料公司 | Methods of manufacturing solar cell devices |
| US8859324B2 (en) | 2012-01-12 | 2014-10-14 | Applied Materials, Inc. | Methods of manufacturing solar cell devices |
| WO2013119341A1 (en) * | 2012-02-06 | 2013-08-15 | Applied Materials, Inc. | Methods of manufacturing back surface field and metallized contacts on a solar cell device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4506838B2 (en) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4425917B2 (en) | Solar cell and manufacturing method thereof | |
| JP4506838B2 (en) | Solar cell and solar cell module | |
| JP5440433B2 (en) | Solar cell manufacturing method and film forming apparatus | |
| WO2010119512A1 (en) | Photovoltaic device and method for manufacturing the same | |
| US20100243059A1 (en) | Solar battery cell | |
| JP5058184B2 (en) | Method for manufacturing photovoltaic device | |
| WO2010125861A1 (en) | Backside-electrode type solar battery and manufacturing method thereof | |
| US20110272009A1 (en) | Method and structure of photovoltaic grid stacks by solution based processes | |
| US20120037224A1 (en) | Solar battery cell and method of manufacturing the same | |
| JP4075410B2 (en) | Solar cell | |
| TWI611589B (en) | Solar battery and solar battery module | |
| JP2008034543A (en) | Photoelectric conversion element, and manufacturing method thereof | |
| KR20120067361A (en) | Threshold adjustment implants for reducing surface recombination in solar cells | |
| JP2014011246A (en) | Solar cell element and solar cell module | |
| JP5323827B2 (en) | Photovoltaic device and manufacturing method thereof | |
| JP6444268B2 (en) | Solar cell and method for manufacturing solar cell | |
| JP6139261B2 (en) | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE | |
| JP2002289889A (en) | Solar cell module | |
| JP2009290235A (en) | Solar cell, and manufacturing method thereof | |
| JP2002176186A (en) | Solar cell and solar cell module | |
| JP2010080576A (en) | Photoelectric conversion element, and method of manufacturing the same | |
| JP5014263B2 (en) | Photovoltaic device and manufacturing method thereof | |
| JP5452755B2 (en) | Method for manufacturing photovoltaic device | |
| WO2013143350A1 (en) | Solar cell, module and method for manufacturing solar cell electrode | |
| JP5501549B2 (en) | Photoelectric conversion element and photoelectric conversion module composed thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |