JP2008103458A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008103458A JP2008103458A JP2006283478A JP2006283478A JP2008103458A JP 2008103458 A JP2008103458 A JP 2008103458A JP 2006283478 A JP2006283478 A JP 2006283478A JP 2006283478 A JP2006283478 A JP 2006283478A JP 2008103458 A JP2008103458 A JP 2008103458A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- support
- groove
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
【課題】上下方向からそれぞれ成長する熱酸化膜同士の界面において隙間の残存を防止で
きるようにした半導体装置の製造方法を提供する。
【解決手段】Si基板1上にSi層13/SiGe層11を成膜し、素子領域の外周に沿
って溝h1を形成する。次に、Si基板1上の全面に支持体膜を成膜し、これをドライエ
ッチングして支持体22を形成する。続いて、支持体22下から露出しているSi層13
/SiGe層11をドライエッチングする。この状態でSiGe層11をフッ硝酸溶液で
エッチングすると、支持体22にSi層13がぶらさがった形でSi層13下に空洞部が
形成される。その後、Si基板1を熱酸化して空洞部内に熱酸化膜を形成する(BOX酸
化工程)。支持体22を形成する工程では、BOX酸化工程での支持体22の反りを防止
するために、素子領域外周の長辺の一部から溝h1にかけて反り防止支持部22bを形成
する。
【選択図】図4
きるようにした半導体装置の製造方法を提供する。
【解決手段】Si基板1上にSi層13/SiGe層11を成膜し、素子領域の外周に沿
って溝h1を形成する。次に、Si基板1上の全面に支持体膜を成膜し、これをドライエ
ッチングして支持体22を形成する。続いて、支持体22下から露出しているSi層13
/SiGe層11をドライエッチングする。この状態でSiGe層11をフッ硝酸溶液で
エッチングすると、支持体22にSi層13がぶらさがった形でSi層13下に空洞部が
形成される。その後、Si基板1を熱酸化して空洞部内に熱酸化膜を形成する(BOX酸
化工程)。支持体22を形成する工程では、BOX酸化工程での支持体22の反りを防止
するために、素子領域外周の長辺の一部から溝h1にかけて反り防止支持部22bを形成
する。
【選択図】図4
Description
本発明は、半導体装置の製造方法に関し、特に、上下方向からそれぞれ成長する熱酸化
膜同士の界面において隙間の残存を防止できるようにした技術に関する。
膜同士の界面において隙間の残存を防止できるようにした技術に関する。
バルクウェハ上にSOI構造を形成する手法として、非特許文献1に開示された方法が
ある。この方法では、Si基板上にSi層/SiGe層を成膜し、そこに支持体用の溝を
形成する。Si層とSiGe層はエピタキシャル成長法で形成し、支持体用の溝はドライ
エッチングで形成する。次に、Si基板上の全面に支持体膜を成膜した後、この支持体膜
をドライエッチングして支持体を形成し、さらに、支持体下から露出しているSi層/S
iGe層もドライエッチングする。この状態でSiGe層をフッ硝酸で選択的にエッチン
グすると、支持体にSi層がぶらさがった形でSi層の下に空洞部が形成される。次に、
Si基板を熱酸化して空洞部内にSiO2膜を形成する(BOX酸化工程)。このように
して、SiO2膜とSi層とからなるSOI構造をバルクウェハ上に形成する。SOI構
造を形成した後は、CVDによってSi基板上の全面にSiO2膜を成膜する。そして、
SiO2膜と支持体とをCMPで平坦化し、さらにHF系溶液でウエットエッチング(即
ち、HFエッチ)することで、Si層の表面を露出させる。
T.Sakai et al."Separation by BondingSi Islands(SBSI) for LSI Application",Second International SiGe Technology and Device Meeting,Meeting Abstract,pp.230−231,May(2004)
ある。この方法では、Si基板上にSi層/SiGe層を成膜し、そこに支持体用の溝を
形成する。Si層とSiGe層はエピタキシャル成長法で形成し、支持体用の溝はドライ
エッチングで形成する。次に、Si基板上の全面に支持体膜を成膜した後、この支持体膜
をドライエッチングして支持体を形成し、さらに、支持体下から露出しているSi層/S
iGe層もドライエッチングする。この状態でSiGe層をフッ硝酸で選択的にエッチン
グすると、支持体にSi層がぶらさがった形でSi層の下に空洞部が形成される。次に、
Si基板を熱酸化して空洞部内にSiO2膜を形成する(BOX酸化工程)。このように
して、SiO2膜とSi層とからなるSOI構造をバルクウェハ上に形成する。SOI構
造を形成した後は、CVDによってSi基板上の全面にSiO2膜を成膜する。そして、
SiO2膜と支持体とをCMPで平坦化し、さらにHF系溶液でウエットエッチング(即
ち、HFエッチ)することで、Si層の表面を露出させる。
T.Sakai et al."Separation by BondingSi Islands(SBSI) for LSI Application",Second International SiGe Technology and Device Meeting,Meeting Abstract,pp.230−231,May(2004)
図13に示すように、従来の方法では、BOX酸化工程で支持体122およびSi層1
13が上に向けて凸に反りやすく、Si層113側から成長するSiO2膜131aと、
Si基板101側から成長するSiO2膜131bとの界面に隙間Sが残り易いという問
題があった。上記界面に隙間Sが残った状態で後のプロセスであるHFエッチを行うと、
隙間SにHFが侵入してしまい、Si基板101上からSi層113が剥がれてしまうお
それがある。
本発明は、このような事情に鑑みてなされたものであって、上下方向からそれぞれ成長
する熱酸化膜同士の界面において隙間の残存を防止できるようにした半導体装置の製造方
法の提供を目的とする。
13が上に向けて凸に反りやすく、Si層113側から成長するSiO2膜131aと、
Si基板101側から成長するSiO2膜131bとの界面に隙間Sが残り易いという問
題があった。上記界面に隙間Sが残った状態で後のプロセスであるHFエッチを行うと、
隙間SにHFが侵入してしまい、Si基板101上からSi層113が剥がれてしまうお
それがある。
本発明は、このような事情に鑑みてなされたものであって、上下方向からそれぞれ成長
する熱酸化膜同士の界面において隙間の残存を防止できるようにした半導体装置の製造方
法の提供を目的とする。
〔発明1、2〕 上記問題点を解決するために、発明1の半導体装置の製造方法は、半導
体基板上に第1半導体層と第2半導体層とを順次積層する工程と、前記第2半導体層と前
記第1半導体層とを部分的にエッチングして、前記半導体基板を底面とする第1溝を素子
領域の外周に沿って形成する工程と、前記第1溝が形成された前記半導体基板上に前記第
1溝を埋め込み且つ前記第2半導体層を覆うように支持体膜を形成する工程と、前記支持
体膜を部分的にエッチングして、前記素子領域の前記第2半導体層を覆って支持する支持
体を形成する工程と前記支持体下から露出する前記第2半導体層及び前記第1半導体層を
順次エッチングして、前記素子領域の前記第1半導体層の側面を露出させる第2溝を形成
する工程と、前記第2半導体層よりも前記第1半導体層の方がエッチングされ易い条件で
、前記第2溝を介して前記第1半導体層をエッチングすることによって、前記素子領域の
前記第2半導体層と前記半導体基板との間に空洞部を形成する工程と、前記半導体基板を
加熱して前記空洞部内に熱酸化膜を形成する工程と、を含み、前記素子領域の外周は平面
視で短辺と長辺とを有し、前記支持体を形成する工程では、前記熱酸化膜を形成する際に
前記支持体の反りを防止するための反り防止用脚部を、前記外周の長辺の一部から前記第
1溝にかけて形成することを特徴とするものである。
体基板上に第1半導体層と第2半導体層とを順次積層する工程と、前記第2半導体層と前
記第1半導体層とを部分的にエッチングして、前記半導体基板を底面とする第1溝を素子
領域の外周に沿って形成する工程と、前記第1溝が形成された前記半導体基板上に前記第
1溝を埋め込み且つ前記第2半導体層を覆うように支持体膜を形成する工程と、前記支持
体膜を部分的にエッチングして、前記素子領域の前記第2半導体層を覆って支持する支持
体を形成する工程と前記支持体下から露出する前記第2半導体層及び前記第1半導体層を
順次エッチングして、前記素子領域の前記第1半導体層の側面を露出させる第2溝を形成
する工程と、前記第2半導体層よりも前記第1半導体層の方がエッチングされ易い条件で
、前記第2溝を介して前記第1半導体層をエッチングすることによって、前記素子領域の
前記第2半導体層と前記半導体基板との間に空洞部を形成する工程と、前記半導体基板を
加熱して前記空洞部内に熱酸化膜を形成する工程と、を含み、前記素子領域の外周は平面
視で短辺と長辺とを有し、前記支持体を形成する工程では、前記熱酸化膜を形成する際に
前記支持体の反りを防止するための反り防止用脚部を、前記外周の長辺の一部から前記第
1溝にかけて形成することを特徴とするものである。
また、発明2の半導体装置の製造方法は、発明1の半導体装置の製造方法において、前
記支持体を形成する工程では、当該支持体を前記半導体基板上で支えるための脚部を、前
記外周の短辺の少なくとも一部から前記第1溝にかけて形成することを特徴とするもので
ある。
発明1または発明2の半導体装置の製造方法によれば、熱酸化膜を形成する際に支持体
の反りが抑制されるので、空洞部内で第2半導体層側から成長する熱酸化膜と、半導体基
板側から成長する熱酸化膜との密着性を高めることができる。つまり、上下方向からそれ
ぞれ成長する熱酸化膜の界面に隙間が生じないようにすることができる。これにより、支
持体を除去する際に上記界面へエッチャントが侵入しにくくなるので、半導体基板上から
の第2半導体層の剥がれを防止することができる。
記支持体を形成する工程では、当該支持体を前記半導体基板上で支えるための脚部を、前
記外周の短辺の少なくとも一部から前記第1溝にかけて形成することを特徴とするもので
ある。
発明1または発明2の半導体装置の製造方法によれば、熱酸化膜を形成する際に支持体
の反りが抑制されるので、空洞部内で第2半導体層側から成長する熱酸化膜と、半導体基
板側から成長する熱酸化膜との密着性を高めることができる。つまり、上下方向からそれ
ぞれ成長する熱酸化膜の界面に隙間が生じないようにすることができる。これにより、支
持体を除去する際に上記界面へエッチャントが侵入しにくくなるので、半導体基板上から
の第2半導体層の剥がれを防止することができる。
〔発明3、4〕 発明3の半導体装置の製造方法は、発明1または発明2の半導体装置の
製造方法において、前記熱酸化膜を形成した後で前記支持体を前記第2半導体層上から除
去し、その後、当該第2半導体層上に絶縁膜を介してゲート電極を形成する工程、をさら
に含み、前記ゲート電極を形成する工程では、前記反り防止用脚部が形成された領域と平
面視で重ならない位置に前記ゲート電極を形成することを特徴とするものである。ここで
、「反り防止用脚部」は第2溝を形成する際にマスクとしてはたらく。それゆえ、反り防
止用脚部によって第2半導体層の一部が覆われている場合には、その覆われている部分は
第2溝を形成する際にエッチングされず、素子領域外周の長辺から第1溝側への突出部と
して残される。
製造方法において、前記熱酸化膜を形成した後で前記支持体を前記第2半導体層上から除
去し、その後、当該第2半導体層上に絶縁膜を介してゲート電極を形成する工程、をさら
に含み、前記ゲート電極を形成する工程では、前記反り防止用脚部が形成された領域と平
面視で重ならない位置に前記ゲート電極を形成することを特徴とするものである。ここで
、「反り防止用脚部」は第2溝を形成する際にマスクとしてはたらく。それゆえ、反り防
止用脚部によって第2半導体層の一部が覆われている場合には、その覆われている部分は
第2溝を形成する際にエッチングされず、素子領域外周の長辺から第1溝側への突出部と
して残される。
また、発明4の半導体装置の製造方法は、発明1または発明2の半導体装置の製造方法
において、前記熱酸化膜を形成した後で前記支持体を前記第2半導体層上から除去し、そ
の後、当該第2半導体層上に絶縁膜を介してゲート電極を形成する工程、をさらに含み、
前記反り防止用脚部のチャネル方向に沿った長さは前記ゲート電極のゲート長よりも大き
く、前記ゲート電極を形成する工程では、前記反り防止用脚部が形成された領域と平面視
で重なり且つ、当該領域からチャネル方向へはみ出ていない位置に前記ゲート電極を形成
することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。ここで、
「チャネル方向」とは、ドレイン電流が流れる方向と平行な方向のことである。
において、前記熱酸化膜を形成した後で前記支持体を前記第2半導体層上から除去し、そ
の後、当該第2半導体層上に絶縁膜を介してゲート電極を形成する工程、をさらに含み、
前記反り防止用脚部のチャネル方向に沿った長さは前記ゲート電極のゲート長よりも大き
く、前記ゲート電極を形成する工程では、前記反り防止用脚部が形成された領域と平面視
で重なり且つ、当該領域からチャネル方向へはみ出ていない位置に前記ゲート電極を形成
することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。ここで、
「チャネル方向」とは、ドレイン電流が流れる方向と平行な方向のことである。
発明3または発明4の半導体装置の製造方法によれば、第2半導体層の突出部の角部は
ゲート電極と重ならないので、この角部における電界集中を防ぐことができ、電界集中に
よるゲートリーク電流の増大やゲート絶縁膜破壊寿命の劣化を避けることができる。また
、チャネルが形成される領域(即ち、チャネル領域)に第2半導体層の突出部は含まれな
いので、チャネル幅(W)の長い部分と短い部分とが混在する事態を避けることができ、
Wをおよそ一定の長さにすることができる。
ゲート電極と重ならないので、この角部における電界集中を防ぐことができ、電界集中に
よるゲートリーク電流の増大やゲート絶縁膜破壊寿命の劣化を避けることができる。また
、チャネルが形成される領域(即ち、チャネル領域)に第2半導体層の突出部は含まれな
いので、チャネル幅(W)の長い部分と短い部分とが混在する事態を避けることができ、
Wをおよそ一定の長さにすることができる。
以下、本発明の実施の形態を添付図面を参照して説明する。
(1)第1実施形態
図1〜図8は、本発明の第1実施形態に係る半導体装置の製造方法を示す図であり、図
1(A)〜図7(A)は平面図、図1(B)〜図7(B)は図1(A)〜図7(A)をX
1−X´1〜X7−X´7線でそれぞれ切断したときの断面図である。
(1)第1実施形態
図1〜図8は、本発明の第1実施形態に係る半導体装置の製造方法を示す図であり、図
1(A)〜図7(A)は平面図、図1(B)〜図7(B)は図1(A)〜図7(A)をX
1−X´1〜X7−X´7線でそれぞれ切断したときの断面図である。
図1(A)及び(B)に示すように、まず始めに、Si基板(バルクウェハ)1上に図
示しないシリコンバッファ(Si−buffer)層を形成し、その上にシリコンゲルマ
ニウム(SiGe)層11を形成し、その上にシリコン(Si)層13を形成する。これ
らSi−buffer層、SiGe層11、Si層13は、例えばエピタキシャル成長法
で連続して形成する。次に、図2(A)及び(B)に示すように、フォトリソグラフィー
技術及びエッチング技術を用いて、Si層13、SiGe層11及びSi−buffer
層(図示せず)を部分的にエッチングする。これにより、Si基板1を底面とする溝h1
を素子領域(即ち、SOI構造が形成される領域)の外周に沿って形成する。この溝h1
は、支持体の脚部を配置するための溝である。なお、溝h1を形成するエッチング工程で
は、Si基板1の表面でエッチングを止めるようにしてもよいし、Si基板1をオーバー
エッチングして溝h1を深くしてもよい。
示しないシリコンバッファ(Si−buffer)層を形成し、その上にシリコンゲルマ
ニウム(SiGe)層11を形成し、その上にシリコン(Si)層13を形成する。これ
らSi−buffer層、SiGe層11、Si層13は、例えばエピタキシャル成長法
で連続して形成する。次に、図2(A)及び(B)に示すように、フォトリソグラフィー
技術及びエッチング技術を用いて、Si層13、SiGe層11及びSi−buffer
層(図示せず)を部分的にエッチングする。これにより、Si基板1を底面とする溝h1
を素子領域(即ち、SOI構造が形成される領域)の外周に沿って形成する。この溝h1
は、支持体の脚部を配置するための溝である。なお、溝h1を形成するエッチング工程で
は、Si基板1の表面でエッチングを止めるようにしてもよいし、Si基板1をオーバー
エッチングして溝h1を深くしてもよい。
次に、図3(A)及び(B)に示すように、溝h1を埋め込むようにしてSi基板1上
の全面に支持体膜21を形成する。支持体膜21は例えばシリコン酸化(SiO2)膜で
あり、その厚さは例えば400[nm]である。また、支持体膜21の形成は例えばCV
Dで行う。
そして、図4(A)および(B)に示すように、フォトリソグラフィー技術及びエッチ
ング技術により支持体膜21を部分的にエッチングして、素子領域のSi層13上を覆う
支持体22を形成する。図4(A)および(B)に示すように、この支持体22には、素
子領域を覆う本体のほかに、支持体支持部22aと反り防止支持部22bとが含まれてい
る。支持体支持部22aは、支持体22をSi基板1上で支えるため脚部であり、素子領
域外周の短辺から溝h1にかけて支持体膜21を残すことによって形成する。また、反り
防止支持部22bは、後のBOX酸化工程で支持体22の反りを防止するための脚部であ
り、素子領域外周の長辺の一部から第1溝h1にかけて支持体膜21を残すことによって
形成する。
の全面に支持体膜21を形成する。支持体膜21は例えばシリコン酸化(SiO2)膜で
あり、その厚さは例えば400[nm]である。また、支持体膜21の形成は例えばCV
Dで行う。
そして、図4(A)および(B)に示すように、フォトリソグラフィー技術及びエッチ
ング技術により支持体膜21を部分的にエッチングして、素子領域のSi層13上を覆う
支持体22を形成する。図4(A)および(B)に示すように、この支持体22には、素
子領域を覆う本体のほかに、支持体支持部22aと反り防止支持部22bとが含まれてい
る。支持体支持部22aは、支持体22をSi基板1上で支えるため脚部であり、素子領
域外周の短辺から溝h1にかけて支持体膜21を残すことによって形成する。また、反り
防止支持部22bは、後のBOX酸化工程で支持体22の反りを防止するための脚部であ
り、素子領域外周の長辺の一部から第1溝h1にかけて支持体膜21を残すことによって
形成する。
次に、図5(A)および(B)に示すように、支持体22下から露出しているSi層1
3、SiGe層11及びSi−buffer層(図示せず)を順次エッチングして、Si
基板1を底面とし、Si層13の側面とSiGe層11の側面とを内壁に露出させる溝h
2を形成する。なお、溝h2を形成するエッチング工程では、Si基板1の表面でエッチ
ングを止めるようにしてもよいし、Si基板1をオーバーエッチングして溝h2を深くし
てもよい。図5(A)および(B)において、素子領域の短辺から反り防止支持部22b
までの距離Lは例えば1.5μm程度である。
3、SiGe層11及びSi−buffer層(図示せず)を順次エッチングして、Si
基板1を底面とし、Si層13の側面とSiGe層11の側面とを内壁に露出させる溝h
2を形成する。なお、溝h2を形成するエッチング工程では、Si基板1の表面でエッチ
ングを止めるようにしてもよいし、Si基板1をオーバーエッチングして溝h2を深くし
てもよい。図5(A)および(B)において、素子領域の短辺から反り防止支持部22b
までの距離Lは例えば1.5μm程度である。
次に、図5(A)および(B)において、溝h2を介してフッ硝酸溶液をSi層13及
びSiGe層11のそれぞれの側面に接触させて、SiGe層11を選択的にエッチング
して除去する。これにより、図6(A)および(B)に示すように、Si層13とSi基
板1との間に空洞部25を形成する。ここで、フッ硝酸溶液を用いたウェットエッチング
では、Siと比べてSiGeのエッチングレートが大きい(即ち、Siに対するエッチン
グの選択比が大きい)ので、Si層13を残しつつSiGe層11だけをエッチングして
除去することが可能である。空洞部25の形成後、Si層13はその上面と側面とが支持
体22によって支えられることとなる。
びSiGe層11のそれぞれの側面に接触させて、SiGe層11を選択的にエッチング
して除去する。これにより、図6(A)および(B)に示すように、Si層13とSi基
板1との間に空洞部25を形成する。ここで、フッ硝酸溶液を用いたウェットエッチング
では、Siと比べてSiGeのエッチングレートが大きい(即ち、Siに対するエッチン
グの選択比が大きい)ので、Si層13を残しつつSiGe層11だけをエッチングして
除去することが可能である。空洞部25の形成後、Si層13はその上面と側面とが支持
体22によって支えられることとなる。
次に、図7(A)および(B)に示すように、Si基板1を熱酸化して空洞部内に熱酸
化膜31を形成する(BOX酸化工程)。この例では、空洞部の上下の面はSiで構成さ
れているので、熱酸化膜31はSiO2膜である。また、この例では、反り防止支持部2
2bによって支持体22の長辺側がSi基板1側に押さえ付けられているので、支持体2
2とその下側に位置するSi層13の反りがそれぞれ抑制される。このため、BOX酸化
工程において空洞部25の変形を防止することができ、Si層13から下に向かって成長
する熱酸化膜31aと、Si基板1から上に向かって成長する熱酸化膜31bとの密着性
を高めることができる。
化膜31を形成する(BOX酸化工程)。この例では、空洞部の上下の面はSiで構成さ
れているので、熱酸化膜31はSiO2膜である。また、この例では、反り防止支持部2
2bによって支持体22の長辺側がSi基板1側に押さえ付けられているので、支持体2
2とその下側に位置するSi層13の反りがそれぞれ抑制される。このため、BOX酸化
工程において空洞部25の変形を防止することができ、Si層13から下に向かって成長
する熱酸化膜31aと、Si基板1から上に向かって成長する熱酸化膜31bとの密着性
を高めることができる。
熱酸化膜31を形成した後は、CVDなどの方法によりSi基板1上の全面に絶縁膜を
成膜して、素子領域の外周に沿って形成された溝h1や、フッ硝酸溶液の導入用に形成さ
れた溝h2を埋め込む。ここで成膜する絶縁膜は、例えばSiO2膜やシリコン窒化(S
i3N4)膜である。次に、Si基板1の全面を覆う絶縁膜とその下の支持体22とを例え
ばCMPにより平坦化し、さらに、必要な場合はこれらの膜をウェットエッチングする。
これにより、図8に示すように、Si層13上から絶縁膜33を完全に取り除き、SOI
構造が完成させる。
成膜して、素子領域の外周に沿って形成された溝h1や、フッ硝酸溶液の導入用に形成さ
れた溝h2を埋め込む。ここで成膜する絶縁膜は、例えばSiO2膜やシリコン窒化(S
i3N4)膜である。次に、Si基板1の全面を覆う絶縁膜とその下の支持体22とを例え
ばCMPにより平坦化し、さらに、必要な場合はこれらの膜をウェットエッチングする。
これにより、図8に示すように、Si層13上から絶縁膜33を完全に取り除き、SOI
構造が完成させる。
このように、本発明の第1実施形態によれば、熱酸化膜31を形成する際に、反り防止
支持部22bによって支持体22の反りが抑制されるので、空洞部25内でSi層13側
から成長する熱酸化膜31aと、Si基板1側から成長する熱酸化膜31bとの密着性を
高めることができる。つまり、上下方向からそれぞれ成長する熱酸化膜31a、31bの
界面に隙間が残らないようにすることができる。これにより、支持体22を除去する際に
フッ硝酸溶液は上記界面へ侵入しにくくなるので、空洞部25内で熱酸化膜31がエッチ
ングされることを防ぐことができ、Si基板1上からのSi層13の剥がれを防止するこ
とができる。
支持部22bによって支持体22の反りが抑制されるので、空洞部25内でSi層13側
から成長する熱酸化膜31aと、Si基板1側から成長する熱酸化膜31bとの密着性を
高めることができる。つまり、上下方向からそれぞれ成長する熱酸化膜31a、31bの
界面に隙間が残らないようにすることができる。これにより、支持体22を除去する際に
フッ硝酸溶液は上記界面へ侵入しにくくなるので、空洞部25内で熱酸化膜31がエッチ
ングされることを防ぐことができ、Si基板1上からのSi層13の剥がれを防止するこ
とができる。
なお、本発明者が得た経験的事実によれば、溝h2の素子領域長辺に沿った長さ(以下
、単に「溝h2の長さ」という。)が1.5μmを超えた場合に、支持体22に反りが発
生しやすい傾向がある。そこで、溝h2の長さが1.5μmを超える場合には、この溝h
2を複数の溝に区切って、その一つあたりの長さを1.5μm以下(即ち、ほとんど反り
を無視できる長さ)にすることで、支持体22の反りをより効果的に抑制することができ
る。
、単に「溝h2の長さ」という。)が1.5μmを超えた場合に、支持体22に反りが発
生しやすい傾向がある。そこで、溝h2の長さが1.5μmを超える場合には、この溝h
2を複数の溝に区切って、その一つあたりの長さを1.5μm以下(即ち、ほとんど反り
を無視できる長さ)にすることで、支持体22の反りをより効果的に抑制することができ
る。
例えば、図9において、素子領域の長辺の長さL1が例えば4.5μmであり、短辺の
長さL2が例えば1.2μmである場合、反り防止支持部22bを素子領域の長辺側にそ
れぞれ1つずつ配置して溝h2を二つに当分割しただけでは、分割後の溝h2の長さは1
.5μmを超えてしまう(即ち、4.5μm/2=2.25μm)。このような場合は、
図9に示すように、反り防止支持部22bを素子領域の長辺側にそれぞれ2つずつ配置し
て溝h2を三つに等分割すると良い。これにより、分割後の溝h2の長さL3を1.5μ
m以下とすることができるので、支持体22の反りをより効果的に防止することができる
。
長さL2が例えば1.2μmである場合、反り防止支持部22bを素子領域の長辺側にそ
れぞれ1つずつ配置して溝h2を二つに当分割しただけでは、分割後の溝h2の長さは1
.5μmを超えてしまう(即ち、4.5μm/2=2.25μm)。このような場合は、
図9に示すように、反り防止支持部22bを素子領域の長辺側にそれぞれ2つずつ配置し
て溝h2を三つに等分割すると良い。これにより、分割後の溝h2の長さL3を1.5μ
m以下とすることができるので、支持体22の反りをより効果的に防止することができる
。
(2)第2実施形態
図4(A)に示したように、反り防止支持部22bによってSi層13の一部が覆われ
ていると、その覆われている部分は溝h2を形成する際にエッチングされないので、Si
層13は素子領域外周の長辺の側から溝h1の側へ突出部14を有するような形状に形成
される。半導体装置の製造工程では、図8に示したSOI構造を形成した後、SOI構造
のSi層13表面にゲート絶縁膜を形成し、その上に例えばポリシリコン等からなるゲー
ト電極を形成することになるが、上記の突出部14とゲート電極との位置関係を工夫しな
いと、ゲート絶縁膜の信頼性が損なわれてしまう可能性がある。
図4(A)に示したように、反り防止支持部22bによってSi層13の一部が覆われ
ていると、その覆われている部分は溝h2を形成する際にエッチングされないので、Si
層13は素子領域外周の長辺の側から溝h1の側へ突出部14を有するような形状に形成
される。半導体装置の製造工程では、図8に示したSOI構造を形成した後、SOI構造
のSi層13表面にゲート絶縁膜を形成し、その上に例えばポリシリコン等からなるゲー
ト電極を形成することになるが、上記の突出部14とゲート電極との位置関係を工夫しな
いと、ゲート絶縁膜の信頼性が損なわれてしまう可能性がある。
詳しく説明すると、図10(A)に示すように、CMP等の平坦化処理によって絶縁膜
33を削りすぎると、Si層13が絶縁膜33表面から若干浮き出た形となる。このよう
な状態で、図10(A)および(B)に示すように、突出部14を完全に覆うようにゲー
ト電極51を形成すると、突出部14の角部eは尖っているので、トランジスタの動作時
に角部eに電界が集中して、ゲート絶縁膜が破壊されてしまう可能性がある。
33を削りすぎると、Si層13が絶縁膜33表面から若干浮き出た形となる。このよう
な状態で、図10(A)および(B)に示すように、突出部14を完全に覆うようにゲー
ト電極51を形成すると、突出部14の角部eは尖っているので、トランジスタの動作時
に角部eに電界が集中して、ゲート絶縁膜が破壊されてしまう可能性がある。
また、図10(B)に示すように、ゲート電極51の直下に突出部14が存在すること
によって、チャネル領域にチャネル幅(W)の長い部分と短い部分とが混在することとな
り、トランジスタのソース、ドレイン間で電流がどれくらい流れるかといったような電気
的特性の予測も難しくなる。
そこで、このような不具合を回避するためには、図11(A)および(B)に示すよう
に、反り防止支持部22bの形成領域と平面視で重ならない位置にゲート電極51を形成
する。図11(A)は、絶縁膜33によって周囲から素子分離された(即ち、島状の)S
i層13上にゲート電極51を一つ形成する場合を示す図であり、図11(B)は、島上
のSi層13上にゲート電極51を2つ形成する場合を示す図である。
によって、チャネル領域にチャネル幅(W)の長い部分と短い部分とが混在することとな
り、トランジスタのソース、ドレイン間で電流がどれくらい流れるかといったような電気
的特性の予測も難しくなる。
そこで、このような不具合を回避するためには、図11(A)および(B)に示すよう
に、反り防止支持部22bの形成領域と平面視で重ならない位置にゲート電極51を形成
する。図11(A)は、絶縁膜33によって周囲から素子分離された(即ち、島状の)S
i層13上にゲート電極51を一つ形成する場合を示す図であり、図11(B)は、島上
のSi層13上にゲート電極51を2つ形成する場合を示す図である。
図11(A)および(B)に示すように、反り防止支持部22bの形成領域と平面視で
重ならないようにゲート電極51を形成することで、角部eにおける電界集中を防ぐこと
ができる。したがって、電界集中によってゲート絶縁膜が破壊される事態を避けることが
でき、ゲート絶縁膜の信頼性を高く維持することができる。また、このような方法によれ
ば、チャネル領域から突出部14が外れるので、チャネル幅(W)を一定の長さにするこ
とができ、Wの長い部分と短い部分とが混在する事態を避けることができる。したがって
、トランジスタの電気的特性の予測が容易である。
重ならないようにゲート電極51を形成することで、角部eにおける電界集中を防ぐこと
ができる。したがって、電界集中によってゲート絶縁膜が破壊される事態を避けることが
でき、ゲート絶縁膜の信頼性を高く維持することができる。また、このような方法によれ
ば、チャネル領域から突出部14が外れるので、チャネル幅(W)を一定の長さにするこ
とができ、Wの長い部分と短い部分とが混在する事態を避けることができる。したがって
、トランジスタの電気的特性の予測が容易である。
或いは、上記不具合を回避するための別の方法として、図12(A)および(B)に示
すように、反り防止支持部22bのチャネル方向(即ち、X軸方向)に沿った長さX1を
ゲート電極51のゲート長X2よりも大きく設計する。そして、反り防止支持部22bの
形成領域と平面視で重なり且つ、当該領域からチャネル方向へはみ出ていない位置に、ゲ
ート電極51を形成する。図12(A)は、島状のSi層13上にゲート電極51を一つ
形成する場合を示す図であり、図12(B)は、島上のSi層13上にゲート電極51を
2つ形成する場合を示す図である。このような方法であっても、角部eにおける電界集中
を防ぐことができ、電界集中によってゲート絶縁膜が破壊される事態を避けることができ
るので、ゲート絶縁膜の信頼性を高く維持することができる。また、チャネル幅(W)を
一定の長さにすることができるので、トランジスタの電気的特性の予測が容易である。
すように、反り防止支持部22bのチャネル方向(即ち、X軸方向)に沿った長さX1を
ゲート電極51のゲート長X2よりも大きく設計する。そして、反り防止支持部22bの
形成領域と平面視で重なり且つ、当該領域からチャネル方向へはみ出ていない位置に、ゲ
ート電極51を形成する。図12(A)は、島状のSi層13上にゲート電極51を一つ
形成する場合を示す図であり、図12(B)は、島上のSi層13上にゲート電極51を
2つ形成する場合を示す図である。このような方法であっても、角部eにおける電界集中
を防ぐことができ、電界集中によってゲート絶縁膜が破壊される事態を避けることができ
るので、ゲート絶縁膜の信頼性を高く維持することができる。また、チャネル幅(W)を
一定の長さにすることができるので、トランジスタの電気的特性の予測が容易である。
上記の第1、第2実施形態では、Si基板1が本発明の「半導体基板」に対応し、Si
Ge層11が本発明の「第1半導体層」に対応し、Si層13が本発明の「第2半導体層
」に対応している。また、溝h1が本発明の「第1溝」に対応し、溝h2が本発明の「第
2溝」に対応している。さらに、支持体支持部22aが本発明の「(支持体を支えるため
の)脚部」に対応し、反り防止支持部22bが本発明の「反り防止用脚部」に対応してい
る。
Ge層11が本発明の「第1半導体層」に対応し、Si層13が本発明の「第2半導体層
」に対応している。また、溝h1が本発明の「第1溝」に対応し、溝h2が本発明の「第
2溝」に対応している。さらに、支持体支持部22aが本発明の「(支持体を支えるため
の)脚部」に対応し、反り防止支持部22bが本発明の「反り防止用脚部」に対応してい
る。
1 Si基板、11 SiGe層、13 Si層、14 突出部、21 支持体、2
2 支持体、22a 支持体支持部、22b 反り防止支持部、25 空洞部、31 熱
酸化膜、31a (下方向に成長する)熱酸化膜、31b (上方向に成長する)熱酸化
膜、33 絶縁膜、51 ゲート電極、e 角部、h1 (素子領域の外周に沿った)溝
、h2 (フッ硝酸溶液を導入するための)溝
2 支持体、22a 支持体支持部、22b 反り防止支持部、25 空洞部、31 熱
酸化膜、31a (下方向に成長する)熱酸化膜、31b (上方向に成長する)熱酸化
膜、33 絶縁膜、51 ゲート電極、e 角部、h1 (素子領域の外周に沿った)溝
、h2 (フッ硝酸溶液を導入するための)溝
Claims (4)
- 半導体基板上に第1半導体層と第2半導体層とを順次積層する工程と、
前記第2半導体層と前記第1半導体層とを部分的にエッチングして、前記半導体基板を
底面とする第1溝を素子領域の外周に沿って形成する工程と、
前記第1溝が形成された前記半導体基板上に前記第1溝を埋め込み且つ前記第2半導体
層を覆うように支持体膜を形成する工程と、
前記支持体膜を部分的にエッチングして、前記素子領域の前記第2半導体層を覆って支
持する支持体を形成する工程と
前記支持体下から露出する前記第2半導体層及び前記第1半導体層を順次エッチングし
て、前記素子領域の前記第1半導体層の側面を露出させる第2溝を形成する工程と、
前記第2半導体層よりも前記第1半導体層の方がエッチングされ易い条件で、前記第2
溝を介して前記第1半導体層をエッチングすることによって、前記素子領域の前記第2半
導体層と前記半導体基板との間に空洞部を形成する工程と、
前記半導体基板を加熱して前記空洞部内に熱酸化膜を形成する工程と、を含み、
前記素子領域の外周は平面視で短辺と長辺とを有し、
前記支持体を形成する工程では、
前記熱酸化膜を形成する際に前記支持体の反りを防止するための反り防止用脚部を、前
記外周の長辺の一部から前記第1溝にかけて形成することを特徴とする半導体装置の製造
方法。 - 前記支持体を形成する工程では、当該支持体を前記半導体基板上で支えるための脚部を
、前記外周の短辺の少なくとも一部から前記第1溝にかけて形成することを特徴とする請
求項1に記載の半導体装置の製造方法。 - 前記熱酸化膜を形成した後で前記支持体を前記第2半導体層上から除去し、その後、当
該第2半導体層上に絶縁膜を介してゲート電極を形成する工程、をさらに含み、
前記ゲート電極を形成する工程では、前記反り防止用脚部が形成された領域と平面視で
重ならない位置に前記ゲート電極を形成することを特徴とする請求項1または請求項2に
記載の半導体装置の製造方法。 - 前記熱酸化膜を形成した後で前記支持体を前記第2半導体層上から除去し、その後、当
該第2半導体層上に絶縁膜を介してゲート電極を形成する工程、をさらに含み、
前記反り防止用脚部のチャネル方向に沿った長さは前記ゲート電極のゲート長よりも大
きく、
前記ゲート電極を形成する工程では、
前記反り防止用脚部が形成された領域と平面視で重なり且つ、当該領域からチャネル方
向へはみ出ていない位置に前記ゲート電極を形成することを特徴とする請求項1または請
求項2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006283478A JP2008103458A (ja) | 2006-10-18 | 2006-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006283478A JP2008103458A (ja) | 2006-10-18 | 2006-10-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008103458A true JP2008103458A (ja) | 2008-05-01 |
Family
ID=39437575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006283478A Withdrawn JP2008103458A (ja) | 2006-10-18 | 2006-10-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008103458A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016213517A1 (de) | 2015-08-18 | 2017-02-23 | Fuji Electric Co., Ltd. | Elektronisches /Elektrisches Gerät |
DE102016213523A1 (de) | 2015-08-18 | 2017-02-23 | Fuji Electric Co., Ltd. | Elektronisches/ Elektrisches Gerät |
-
2006
- 2006-10-18 JP JP2006283478A patent/JP2008103458A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016213517A1 (de) | 2015-08-18 | 2017-02-23 | Fuji Electric Co., Ltd. | Elektronisches /Elektrisches Gerät |
DE102016213523A1 (de) | 2015-08-18 | 2017-02-23 | Fuji Electric Co., Ltd. | Elektronisches/ Elektrisches Gerät |
DE102016213517B4 (de) | 2015-08-18 | 2022-02-10 | Fuji Electric Co., Ltd. | Elektronisches /Elektrisches Gerät |
DE102016213523B4 (de) | 2015-08-18 | 2022-03-24 | Fuji Electric Co., Ltd. | Elektronisches / Elektrisches Gerät |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4466668B2 (ja) | 半導体装置の製造方法 | |
JP4670524B2 (ja) | 半導体装置の製造方法 | |
JP2007165677A (ja) | 半導体基板の製造方法及び半導体装置 | |
JP2008103458A (ja) | 半導体装置の製造方法 | |
JP4678163B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP2008028359A (ja) | 半導体装置の製造方法 | |
JP4852275B2 (ja) | 半導体基板の製造方法及び、半導体装置の製造方法 | |
JP4289411B2 (ja) | 半導体装置の製造方法 | |
JP4696518B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP2007149804A (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP4631863B2 (ja) | 半導体装置の製造方法 | |
JP2008135711A (ja) | 半導体装置の製造方法、および半導体装置 | |
US20080237778A1 (en) | Semiconductor device and method for manufacturing the same | |
JP4792956B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP2009176856A (ja) | 半導体装置の製造方法 | |
JP4670490B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008198802A (ja) | 半導体装置の製造方法 | |
KR20080010276A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2004153296A (ja) | 半導体装置及びその製造方法 | |
KR20070090089A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007207825A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006100322A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP2007201003A (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP2007035702A (ja) | 半導体基板及び半導体装置、並びにこれらの製造方法、半導体基板の設計方法 | |
JP2007324376A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100105 |