JP2008052221A - パターン生成方法及びプログラム - Google Patents
パターン生成方法及びプログラム Download PDFInfo
- Publication number
- JP2008052221A JP2008052221A JP2006231142A JP2006231142A JP2008052221A JP 2008052221 A JP2008052221 A JP 2008052221A JP 2006231142 A JP2006231142 A JP 2006231142A JP 2006231142 A JP2006231142 A JP 2006231142A JP 2008052221 A JP2008052221 A JP 2008052221A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- correction
- region
- defective portion
- correction target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 多大な時間を費やすことなく不良箇所が排除されたパターンを得ることが可能なパターン生成方法を提供する。
【解決手段】 第1のパターン、第1のパターンに対して所定の処理が施された第2のパターン、及び第2のパターンに基づく不良箇所のデータを設定する工程ST16と、不良箇所を内包する修正領域を規定する工程S17と、不良箇所の種類に応じた修正方法を選択する工程ST18と、第1のパターン及び修正領域に基づいて修正対象パターンを生成する工程ST19と、第2のパターン及び修正領域に基づいて修正参照パターンを生成する工程ST19と、修正対象パターン及び修正参照パターンに基づき、選択された修正方法によって修正対象パターンを修正する工程ST21と、修正領域又はその周辺領域に修正された修正対象パターンに基づく不良箇所が存在するか否かを判断する工程ST23とを備える。
【選択図】 図1
【解決手段】 第1のパターン、第1のパターンに対して所定の処理が施された第2のパターン、及び第2のパターンに基づく不良箇所のデータを設定する工程ST16と、不良箇所を内包する修正領域を規定する工程S17と、不良箇所の種類に応じた修正方法を選択する工程ST18と、第1のパターン及び修正領域に基づいて修正対象パターンを生成する工程ST19と、第2のパターン及び修正領域に基づいて修正参照パターンを生成する工程ST19と、修正対象パターン及び修正参照パターンに基づき、選択された修正方法によって修正対象パターンを修正する工程ST21と、修正領域又はその周辺領域に修正された修正対象パターンに基づく不良箇所が存在するか否かを判断する工程ST23とを備える。
【選択図】 図1
Description
本発明は、パターン生成方法等に関する。
半導体装置の微細化に伴い、設計パターンに忠実な所望の回路パターンを半導体ウェハ上に形成することが難しくなってきている。そのため、通常は設計パターンに対して光近接効果補正(optical proximity correction:OPC)を施すようにしている。
ところが、OPCを行うことで、パターン寸法やパターン間距離等が所定の条件を満たしていない不良箇所(或いは危険箇所)が生じる可能性がある。このような場合、不良箇所が排除されるまで、パターンの修正及び検証を繰り返す必要がある(例えば、特許文献1参照)。
しかしながら、設計パターン全体に対してパターンの修正及び検証を行うと、不良箇所が排除された最終的なパターンを得るまでに多大な時間を費やすことになる。
特開2006−53248号公報
本発明は、多大な時間を費やすことなく不良箇所が排除されたパターンを得ることが可能なパターン生成方法等を提供することを目的としている。
本発明の第1の視点に係るパターン生成方法は、第1のパターン、前記第1のパターンに対して所定の処理が施された第2のパターン、及び前記第2のパターンに基づく不良箇所のデータを設定する工程と、前記不良箇所を内包する修正領域を規定する工程と、前記不良箇所の種類に応じた修正方法を選択する工程と、前記第1のパターン及び前記修正領域に基づいて修正対象パターンを生成する工程と、前記第2のパターン及び前記修正領域に基づいて修正参照パターンを生成する工程と、前記修正対象パターン及び前記修正参照パターンに基づき、前記選択された修正方法によって前記修正対象パターンを修正する工程と、前記修正領域又はその周辺領域に前記修正された修正対象パターンに基づく不良箇所が存在するか否かを判断する工程と、前記修正領域及びその周辺領域いずれにも前記修正された修正対象パターンに基づく不良箇所が存在しないと判断された場合に、前記修正された修正対象パターン及び前記第2のパターンに基づくパターンを生成する工程と、を備える。
本発明の第2の視点に係るプログラムは、第1のパターン、前記第1のパターンに対して所定の処理が施された第2のパターン、及び前記第2のパターンに基づく不良箇所のデータを設定する手順と、前記不良箇所を内包する修正領域を規定する手順と、前記不良箇所の種類に応じた修正方法を選択する手順と、前記第1のパターン及び前記修正領域に基づいて修正対象パターンを生成する手順と、前記第2のパターン及び前記修正領域に基づいて修正参照パターンを生成する手順と、前記修正対象パターン及び前記修正参照パターンに基づき、前記選択された修正方法によって前記修正対象パターンを修正する手順と、前記修正領域又はその周辺領域に前記修正された修正対象パターンに基づく不良箇所が存在するか否かを判断する手順と、前記修正領域及びその周辺領域いずれにも前記修正された修正対象パターンに基づく不良箇所が存在しないと判断された場合に、前記修正された修正対象パターン及び前記第2のパターンに基づくパターンを生成する手順と、をコンピュータに実行させるためのプログラムである。
本発明によれば、多大な時間を費やすことなく、不良箇所が排除された適切なパターンを得ることが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
図1は、本発明の実施形態の方法の概要を示したフローチャートである。以下、本フローチャートを参照して本実施形態の説明を行う。
まず、設計パターン(設計データ)に基づく原パターン(第1のパターン)を用意する(ST11)。この原パターンは、リソグラフィプロセスにおいて形成されるべきリソグラフィターゲットに対応する。続いて、原パターンに対して光近接効果補正(optical proximity correction:OPC)を施す(ST12)。これにより、OPC処理が施された処理後パターン(第2のパターン)が得られる(ST13)。
次に、処理後パターンに対してリソグラフィルールチェック(LRC)を施す(ST14)。このLRC処理により不良箇所が抽出される(ST15)。ここで言う不良箇所とは、リソグラフィプロセスおける不良発生確率が所定確率よりも高くなる箇所を意味する。リソグラフィプロセスおける不良には、ショート不良(分離されているべきパターンどうしが接触する不良)やオープン不良(接続されているべきパターンどうしが接続されない不良)等が含まれる。この不良箇所は、危険箇所と言う場合もある。
図2は、上述した原パターンP10、処理後パターンP20及び不良箇所F10を模式的に示した図である。なお、OPC処理が施された処理後パターンP20は、実際には複雑な図形で表されるが、ここでは説明の簡単化のため簡略化して示している。これらの原パターンP10、処理後パターンP20及び不良箇所F10のデータは、所定の記憶領域に記憶される(ST16)。
次に、図3に示すように、不良箇所F10を内包する修正領域A10を規定する(ST17)。この修正領域A10は、不良箇所F10を中心とした一定範囲に設定される。例えば、フォトリソグラフィの際に光学的な影響が及ぶ範囲を、修正領域A10として規定する。具体的には、光学半径をRとすると、修正領域A10の1辺の長さは2R程度となる。
次に、パターンを修正するための修正方法を選択する(ST18)。すなわち、予め複数の修正方法を用意しておき、不良箇所F10の種類に応じた適切な修正方法を選択する。具体的には、複数のOPCプログラムを予め用意しておき、不良箇所F10の種類に応じた適切なOPCプログラムを選択する。例えば、オープン不良の場合には、オープン不良を修正するために、フォトリソグラフィでのアンダードーズマージンを十分に確保したOPCプログラムを選択する。ショート不良の場合には、ショート不良を修正するために、フォトリソグラフィでのオーバードーズマージンを十分に確保したOPCプログラムを選択する。
次に、原パターンP10及び修正領域A10に基づいて修正対象パターンを生成する。また、処理後パターンP20及び修正領域A10に基づいて修正参照パターンを生成する(ST19)。ここで、修正対象パターンとは、修正対象となるパターンを意味する。また、修正参照パターンとは、修正対象ではないが、修正対象パターンを修正する際にシミュレーション対象(計算対象)として考慮される領域を意味する。
図4は、修正対象パターンP30及び修正参照パターンP40を示した図である。なお、図4及び図4以降では、説明の簡単化のため、図3に示した横方向に延びたパターン(修正領域A10を横断するパターン)に対応するパターンは省略して描いている。
図5は、修正対象パターンP30及び修正参照パターンP40の生成方法の一例を示したフローチャートである。修正対象パターンP30は、原パターンP10の修正領域A10と重なる部分を抽出することによって得られる。すなわち、原パターンP10と修正領域A10とのAND処理によって、修正対象パターンP30は生成される(ST31)。修正参照パターンP40は、処理後パターンP20の修正領域A10内の部分を除外することによって得られる。すなわち、処理後パターンP20の修正領域A10についてのNOT処理によって、修正参照パターンP40は生成される(ST32)。
なお、修正参照パターンP40が生成される領域(修正参照パターン生成領域)は、修正領域A10のエッジから一定距離までの範囲とする。例えば、図4に示すように、修正参照パターン生成領域A20のエッジと修正領域A10のエッジとの距離が、フォトリソグラフィにおける光学半径R程度となるようにする。
次に、修正対象パターンP30及び修正参照パターンP40に基づき、ST18のステップで選択された修正方法によって修正対象パターンP30を修正する(ST21)。すなわち、すでに述べたように、修正対象パターンP30のみならず修正参照パターンP40もシミュレーション対象として考慮して、修正対象パターンP30を修正する。具体的には、不良箇所F10が排除されるように、不良箇所F10の種類に応じて選択されたOPCプログラムによりOPC処理を行って、修正対象パターンP30を修正する。
図6は、修正対象パターンP30の修正方法の一例を示したフローチャートである。
まず、図7に示すように、修正対象パターンP30の外周線(エッジ)を複数の線分に分割する(ST41)。続いて、各線分上にシミュレーションポイントS0〜S7を設定する(ST42)。続いて、シミュレーションポイントS0〜S7の中から、修正対象パターンP30と修正参照パターンP40との境界線上のシミュレーションポイントS0を除外する(ST43)。
次に、シミュレーションポイントS0以外の各シミュレーションポイントS1〜S7についてシミュレーションを実行することで、修正対象パターンP30を修正する(ST44)。すなわち、修正対象パターンP30及び修正参照パターンP40をシミュレーション対象として考慮し、ST18のステップで選択された修正方法によってシミュレーションを実行する。これにより、図8に示すように、修正された修正対象パターンP50が生成される。
ST43のステップでシミュレーションポイントS0を除外する理由を説明する。ST44のステップでは、各シミュレーションポイントについてシミュレーションを実行することで、各シミュレーションポイントが移動する。すなわち、各シミュレーションポイントが設定された各線分が移動することで、修正された修正対象パターンP50が生成される。このとき、シミュレーションポイントS0が移動してしまうと、修正対象パターンP30と修正参照パターンP40との境界線上に設定された線分が移動することとなり、例えば修正されたパターンを合成する際に不都合が生じる。そのため、ST43のステップでシミュレーションポイントS0を除外している。
ST43のステップでシミュレーションポイントS0を除外する方法を説明する。第1の除外方法では、まず、修正対象パターンP30と修正参照パターンP40とのAND処理により、修正対象パターンP30と修正参照パターンP40との境界線を抽出する。そして、この境界線上のシミュレーションポイントを除外することで、シミュレーションポイントS0が除外される。第2の除外方法では、まず、修正参照パターンP40をリサイズして、修正参照パターンP40よりも僅かに大きいリサイズパターンを生成する。そして、このリサイズパターン内に含まれるシミュレーションポイントを除外することで、シミュレーションポイントS0が除外される。
次に、ST21のステップで生成されたパターンが適正であるか否かを検証する(ST22)。そして、修正領域A10又はその周辺領域に、修正された修正対象パターン50に基づく不良箇所が存在するか否かを判断する(ST23)。
図9は、検証方法の一例を示したフローチャートである。
まず、図10に示すように、修正領域A10を拡大して、修正領域A10を内包する検証領域A30を規定する(ST51)。さらに、修正領域A10を拡大して、修正領域A10を内包し且つ検証領域A30に内包される検証結果抽出領域A40を規定する(ST52)。
次に、検証領域A30に含まれるパターンを検証する(ST53)。具体的には、検証領域A30内に対してリソグラフィルールチェック(LRC)を施し、検証領域A30内に不良箇所が存在する場合には不良箇所を抽出する。ST21のステップでは、不良箇所F10が排除されるように修正対象パターンP30を修正するが、修正処理によって新たに不良箇所が生じる場合もある。また、修正対象パターンP30を修正することにより、修正領域A10の周辺で不良箇所が生じる場合もある。そこで、修正領域A10を拡大した検証領域A30内に含まれるパターンに対して検証を行う。
次に、検証結果抽出領域A40から抽出された検証結果に基づいて、検証結果抽出領域A40内に不良箇所が存在するか否かを判断する(ST54)。このように、不良箇所が存在するか否かを判断する際に、検証領域A30に内包される検証結果抽出領域A40を用いる理由を説明する。一般に、ある領域内のパターンを検証する場合、当該領域のエッジ近傍では疑似エラーが生じやすい。したがって、検証領域A30によって不良箇所が存在するか否かを判断すると、検証領域A30のエッジ近傍で生じた疑似エラーを誤って不良箇所と見なしてしまうおそれがある。不良箇所が存在するか否かを判断する際に、検証領域A30に内包される検証結果抽出領域A40を用いることにより、このような問題を防止することが可能となる。
ST23のステップで、修正領域A10又はその周辺領域に不良箇所が存在すると判断された場合には、ST17〜ST22のステップを再度実行する。この場合、ST18のステップで選択する修正方法の変更等を行う。例えば、OPCプログラムの種類を変更する、或いはOPCプログラムのパラメータを変更するといった処理を行う。
ST23のステップで、修正領域A10及びその周辺領域いずれにも不良箇所が存在しないと判断された場合には、パターンの合成処理を行い、修正された修正対象パターンP50及び処理後パターンP20に基づくパターンを生成する(ST24)。
図11は、パターンの合成方法の一例を示したフローチャートである。
まず、図12に示すように、修正領域A10を縮小して、修正領域A10に内包される合成領域A50を規定する(ST61)。
次に、修正された修正対象パターンP50の合成領域A50と重なる部分を抽出することで、最終パターンP60を生成する。すなわち、修正された修正対象パターンP50と合成領域A50とのAND処理によって、最終パターンP60を生成する(ST62)。また、処理後パターンP20の合成領域A50内の部分を除外することによって、最終パターンP70を生成する。すなわち、処理後パターンP20の合成領域A50についてのNOT処理によって、最終パターンP70を生成する(ST63)。
次に、最終パターンP60と最終パターンP70とを合成することで、最終的な合成パターンP80を生成する。すなわち、最終パターンP60と最終パターンP70とのOR処理によって、合成パターンP80を生成する(ST64)。
上記のように、パターンの合成処理を行う際に、修正領域A10に内包される合成領域A50を用いることにより、修正された修正対象パターンP50のエッジ(修正領域A10のエッジ上のエッジ)に起因する問題を回避することができる。その結果、最終パターンP60と最終パターンP70との繋ぎ目が乱れることなく、最終パターンP60と最終パターンP70とを合成することができる。
以上のように、本実施形態によれば、パターン全体ではなく、修正領域A10及びその周辺領域に対してのみ、パターンの修正、検証及び合成等を行う。そのため、不良箇所が排除された最終的なパターンを得るまでに多大な時間を費やすことなく、不良箇所が排除された適切なパターンを得ることが可能となる。また、不良箇所の種類に応じて選択された修正方法によって修正対象パターンを修正するので、効果的に不良箇所を修正することが可能である。
なお、上述した実施形態では、ST19のステップで修正対象パターンP30及び修正参照パターンP40を生成する際に、図5のフローチャートに示したような方法を用いたが、以下のような変更例を採用することも可能である。
図13は、修正対象パターンP30及び修正参照パターンP40の生成方法の変更例を示したフローチャートである。図14に示すように、修正対象パターンP30は、修正領域A10と重なる部分を有する原パターンP10全体を抽出することによって得られる(ST71)。また、修正参照パターンP40は、修正領域A10と重なる部分を有さない処理後パターンP20を抽出することによって得られる(ST72)。
上述した変更例の方法では、原パターンP10が修正領域A10のエッジを跨いでいる場合、修正対象パターンP30全体に対して修正処理が施される。そのため、修正領域A10内と修正領域A10外とでパターン幅を均一化することが可能である。したがって、MISトランジスタのゲートパターンのように、デバイス特性上の観点からパターン幅を一定にすることが望ましい場合には、上述した変更例の方法は有効である。
なお、上述したパターン生成方法は、半導体装置の製造方法に適用可能である。図15は、半導体装置の製造方法の概略を示したフローチャートである。
まず、上述した実施形態の方法を用いてパターンを生成する(ST101)。続いて、生成されたパターンに基づき、フォトマスクを作製する(ST102)。続いて、フォトマスクに形成されたマスクパターンを半導体ウェハ上のフォトレジストに転写する(ST103)。続いて、フォトレジストを現像してフォトレジストパターンを形成する(ST104)。さらに、フォトレジストパターンをマスクとしてエッチングを行い、半導体ウェハ上にパターンを形成する(ST105)。
また、上述した実施形態で述べた方法は、該方法の手順が記述されたプログラムによって動作が制御されるコンピュータによって、実現することが可能である。上記プログラムは、磁気ディスク等の記録媒体或いはインターネット等の通信回線(有線回線或いは無線回線)によって提供することが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
P10…原パターン P20…処理後パターン
P30…修正対象パターン P40…修正参照パターン
P50…修正された修正対象パターン P60…最終パターン
P70…最終パターン P80…合成パターン
A10…修正領域 A20…修正参照パターン生成領域
A30…検証領域 A40…検証結果抽出領域
A50…合成領域 F10…不良箇所
S0〜S7…シミュレーションポイント
P30…修正対象パターン P40…修正参照パターン
P50…修正された修正対象パターン P60…最終パターン
P70…最終パターン P80…合成パターン
A10…修正領域 A20…修正参照パターン生成領域
A30…検証領域 A40…検証結果抽出領域
A50…合成領域 F10…不良箇所
S0〜S7…シミュレーションポイント
Claims (5)
- 第1のパターン、前記第1のパターンに対して所定の処理が施された第2のパターン、及び前記第2のパターンに基づく不良箇所のデータを設定する工程と、
前記不良箇所を内包する修正領域を規定する工程と、
前記不良箇所の種類に応じた修正方法を選択する工程と、
前記第1のパターン及び前記修正領域に基づいて修正対象パターンを生成する工程と、
前記第2のパターン及び前記修正領域に基づいて修正参照パターンを生成する工程と、
前記修正対象パターン及び前記修正参照パターンに基づき、前記選択された修正方法によって前記修正対象パターンを修正する工程と、
前記修正領域又はその周辺領域に前記修正された修正対象パターンに基づく不良箇所が存在するか否かを判断する工程と、
前記修正領域及びその周辺領域いずれにも前記修正された修正対象パターンに基づく不良箇所が存在しないと判断された場合に、前記修正された修正対象パターン及び前記第2のパターンに基づくパターンを生成する工程と、
を備えたことを特徴とするパターン生成方法。 - 前記修正対象パターンを生成する工程は、前記第1のパターンの前記修正領域と重なる部分を抽出する工程を含み、
前記修正参照パターンを生成する工程は、前記第2のパターンの前記修正領域内の部分を除外する工程を含む
ことを特徴とする請求項1に記載のパターン生成方法。 - 前記修正対象パターンを修正する工程は、
前記修正対象パターンの外周線を複数の線分に分割する工程と、
前記各線分上にシミュレーションポイントを設定する工程と、
前記シミュレーションポイントの中から前記修正対象パターンと前記修正参照パターンとの境界線上のシミュレーションポイントを除外する工程と、
前記除外されたシミュレーションポイント以外の各シミュレーションポイントについてシミュレーションを実行することで、前記修正対象パターンを修正する工程と、
を含むことを特徴とする請求項2に記載のパターン生成方法。 - 前記修正領域又はその周辺領域に前記修正された修正対象パターンに基づく不良箇所が存在するか否かを判断する工程は、
前記修正領域を内包する検証領域を規定する工程と、
前記修正領域を内包し且つ前記検証領域に内包される検証結果抽出領域を規定する工程と、
前記検証領域に含まれるパターンを検証する工程と、
前記検証結果抽出領域から抽出された検証結果に基づいて、前記修正対象パターンに基づく不良箇所が存在するか否かを判断する工程と、
を含むことを特徴とする請求項1に記載のパターン生成方法。 - 第1のパターン、前記第1のパターンに対して所定の処理が施された第2のパターン、及び前記第2のパターンに基づく不良箇所のデータを設定する手順と、
前記不良箇所を内包する修正領域を規定する手順と、
前記不良箇所の種類に応じた修正方法を選択する手順と、
前記第1のパターン及び前記修正領域に基づいて修正対象パターンを生成する手順と、
前記第2のパターン及び前記修正領域に基づいて修正参照パターンを生成する手順と、
前記修正対象パターン及び前記修正参照パターンに基づき、前記選択された修正方法によって前記修正対象パターンを修正する手順と、
前記修正領域又はその周辺領域に前記修正された修正対象パターンに基づく不良箇所が存在するか否かを判断する手順と、
前記修正領域及びその周辺領域いずれにも前記修正された修正対象パターンに基づく不良箇所が存在しないと判断された場合に、前記修正された修正対象パターン及び前記第2のパターンに基づくパターンを生成する手順と、
をコンピュータに実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006231142A JP2008052221A (ja) | 2006-08-28 | 2006-08-28 | パターン生成方法及びプログラム |
US11/892,764 US7752595B2 (en) | 2006-08-28 | 2007-08-27 | Method for verifying and correcting post-OPC pattern layout |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006231142A JP2008052221A (ja) | 2006-08-28 | 2006-08-28 | パターン生成方法及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008052221A true JP2008052221A (ja) | 2008-03-06 |
Family
ID=39236296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006231142A Withdrawn JP2008052221A (ja) | 2006-08-28 | 2006-08-28 | パターン生成方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7752595B2 (ja) |
JP (1) | JP2008052221A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7870517B1 (en) * | 2006-04-28 | 2011-01-11 | Cadence Design Systems, Inc. | Method and mechanism for implementing extraction for an integrated circuit design |
JP5252932B2 (ja) * | 2008-01-18 | 2013-07-31 | 株式会社東芝 | 半導体装置の製造方法 |
JP2010066460A (ja) * | 2008-09-10 | 2010-03-25 | Toshiba Corp | パターン補正方法およびパターン補正プログラム |
JP2011145564A (ja) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム |
JP2012068454A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | パターン形状判定方法、パターン形状検証方法、パターン補正方法、リソグラフィ用マスクの製造方法および半導体装置の製造方法 |
US8619236B2 (en) | 2010-11-24 | 2013-12-31 | International Business Machines Corporation | Determining lithographic set point using optical proximity correction verification simulation |
US8499260B2 (en) | 2011-01-26 | 2013-07-30 | International Business Machines Corporation | Optical proximity correction verification accounting for mask deviations |
US8577489B2 (en) | 2011-01-26 | 2013-11-05 | International Business Machines Corporation | Diagnosing in-line critical dimension control adjustments using optical proximity correction verification |
US9189588B2 (en) * | 2013-12-10 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polygon-based optical proximity correction |
US9330225B2 (en) | 2014-06-05 | 2016-05-03 | International Business Machines Corporation | Photomask error correction |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6792590B1 (en) | 2000-09-29 | 2004-09-14 | Numerical Technologies, Inc. | Dissection of edges with projection points in a fabrication layout for correcting proximity effects |
US6653026B2 (en) * | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
JP3615182B2 (ja) * | 2001-11-26 | 2005-01-26 | 株式会社東芝 | 光近接効果補正方法及び光近接効果補正システム |
US7155689B2 (en) * | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
JP2005156606A (ja) | 2003-11-20 | 2005-06-16 | Toshiba Microelectronics Corp | 光近接効果補正の方法 |
JP2006053248A (ja) | 2004-08-10 | 2006-02-23 | Toshiba Corp | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム |
US7530048B2 (en) * | 2005-04-09 | 2009-05-05 | Cadence Design Systems, Inc. | Defect filtering optical lithography verification process |
JP4686257B2 (ja) * | 2005-05-25 | 2011-05-25 | 株式会社東芝 | マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法 |
US7191428B2 (en) * | 2005-05-31 | 2007-03-13 | Synopsys, Inc. | Centerline-based pinch/bridge detection |
JP4643401B2 (ja) * | 2005-09-07 | 2011-03-02 | 株式会社東芝 | テストパターン作成方法、テストパターン作成プログラム、マスク作製方法、及び半導体装置製造方法 |
US8347239B2 (en) * | 2006-06-30 | 2013-01-01 | Synopsys, Inc. | Fast lithography compliance check for place and route optimization |
-
2006
- 2006-08-28 JP JP2006231142A patent/JP2008052221A/ja not_active Withdrawn
-
2007
- 2007-08-27 US US11/892,764 patent/US7752595B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090053619A1 (en) | 2009-02-26 |
US7752595B2 (en) | 2010-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008052221A (ja) | パターン生成方法及びプログラム | |
JP4488727B2 (ja) | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム | |
JP5279745B2 (ja) | マスクレイアウト作成方法、マスクレイアウト作成装置、リソグラフィ用マスクの製造方法、半導体装置の製造方法、およびコンピュータが実行可能なプログラム | |
JP4700898B2 (ja) | 移相器の拡張によるトランジスタエンドキャップにおけるラインエンド収縮の緩和 | |
JP3993545B2 (ja) | パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法 | |
US7526748B2 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
US8392871B2 (en) | Decomposition with multiple exposures in a process window based OPC flow using tolerance bands | |
JP4852083B2 (ja) | パタンデータの作成方法およびパタンデータ作成プログラム | |
JP2002140381A (ja) | リソグラフィシミュレーション用マスクレイアウトデータ及びフォトマスク用最適マスクレイアウトデータの生成方法、及び関連する装置及びプログラム | |
US20100190342A1 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
JP2009053605A (ja) | 半導体装置の製造方法およびマスク | |
JP2005181523A (ja) | 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム | |
JP2001100390A (ja) | 露光用マスクのパターン補正方法 | |
JP2009058957A (ja) | フォトマスクレイアウトの生成方法及びこれを行うプログラミングされた命令を保存するコンピュータで読み取り可能な記録媒体及びマスクイメージングシステム | |
JP4528558B2 (ja) | パターンのデータ作成方法、及びパターン検証手法 | |
KR20080001438A (ko) | 마스크 레이아웃 제작 방법 | |
US7730445B2 (en) | Pattern data verification method for semiconductor device, computer-readable recording medium having pattern data verification program for semiconductor device recorded, and semiconductor device manufacturing method | |
JP4568228B2 (ja) | 半導体集積回路の自動設計方法、半導体集積回路の自動設計システム及び半導体集積回路 | |
JP2010175898A (ja) | マスクパターンの補正方法、マスク、露光方法および半導体装置の製造方法 | |
JP4195825B2 (ja) | プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
JP5421054B2 (ja) | マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法 | |
JP2000250960A (ja) | 描画装置用データの検証方法およびフォトマスクの製造方法 | |
JP4843654B2 (ja) | 描画パターンの生成方法、フォトマスクの製造方法及び半導体装置の製造方法 | |
JP2012145834A (ja) | マスクパターン作成方法、半導体装置の製造方法およびマスクパターン作成プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091110 |