JP2005156606A - 光近接効果補正の方法 - Google Patents
光近接効果補正の方法 Download PDFInfo
- Publication number
- JP2005156606A JP2005156606A JP2003390830A JP2003390830A JP2005156606A JP 2005156606 A JP2005156606 A JP 2005156606A JP 2003390830 A JP2003390830 A JP 2003390830A JP 2003390830 A JP2003390830 A JP 2003390830A JP 2005156606 A JP2005156606 A JP 2005156606A
- Authority
- JP
- Japan
- Prior art keywords
- optical proximity
- opc
- correction
- proximity effect
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】 LSIを製造する際のリソグラフィ工程における光近接効果によるパターン転写の忠実度の低下を防止するため、マスクデータ作成段階でレイアウトパターンを補正するOPC処理が行われている。しかし、近年の半導体プロセスの微細化により、OPC処理に要求される精度が厳しくなっており、OPC検証に膨大な時間がかかるという問題が存在する。
【解決手段】 リソグラフィルールによって抽出された危険箇所を、OPC不良ルールを用い、OPC不良危険箇所と解析対象危険箇所に分類する。OPC不良危険箇所に対しては修正を行い、解析対象危険箇所についてだけ転写イメージを得る詳細なシミュレーションを実行する。転写イメージを得るためのシミュレーションは多大な時間を要するが、本提案は必要最小限のシミュレーションに限ることができ、OPCプロセスの所要時間を大幅に削減可能にした。
【選択図】 図1
【解決手段】 リソグラフィルールによって抽出された危険箇所を、OPC不良ルールを用い、OPC不良危険箇所と解析対象危険箇所に分類する。OPC不良危険箇所に対しては修正を行い、解析対象危険箇所についてだけ転写イメージを得る詳細なシミュレーションを実行する。転写イメージを得るためのシミュレーションは多大な時間を要するが、本提案は必要最小限のシミュレーションに限ることができ、OPCプロセスの所要時間を大幅に削減可能にした。
【選択図】 図1
Description
本発明は、半導体集積回路として設計されたレイアウトパターンに関する光近接効果補正の方法に関する。
半導体集積回路(LSI)の微細化に伴い、近年、製造プロセスの主要部分の一つであるリソグラフィ工程において、光近接効果によるパターン転写の忠実度の低下を防止することが大きな課題になっている。この問題を乗り越えるため、LSIのパターンレイアウト設計後におけるマスクデータへの変換の段階において、レイアウトパターンを補正する光近接効果補正(Optical Proximity Correction:OPC)処理が行われる。
従来のOPC処理は、主として、ルールベースOPC及びモデルベースOPCという2種類の手法で実現されている。また、OPC処理においては、リソグラフィ工程における光近接効果のみならず、露光された半導体基板上のレジスト現像処理、現像されたレジストをマスクにした薄膜のエッチング等のリソグラフィ工程に関連する微細加工の工程において生じる様々な影響の補正を含めている。
ルールベースOPCは、例えば非特許文献1に記載されているように、テストパターンの転写結果から得られた実測値をベースにし、ライン幅、ライン間のスペースごとに光近接効果による歪み量との相関表を作成する。更に、レイアウトパターンに変更を加えるルールを作成して補正を実現する方法である。このルールベースOPCは、ライン・アンド・スペースのレイアウトパターンのように近接図形を1次元的に調べて補正する処理を得意としている。
これに対して、モデルベースOPCは、リソグラフィに関するシミュレーションをベースとしたモデルを用いた補正方法であり、パターン転写結果から得られた実測値をもとにモデルを補正し、更に詳細に複雑な工程に対応することを可能とする方法である。
このモデルベースOPCは、近接図形の効果を2次元的に調べて補正する処理を得意とし、前記ルールベースOPCに比べて処理時間はかかるが、全般的な補正精度は高い。近年の微細化されたLSIに対しては、前述した2次元的補正を行うOPC(2次元OPC)が必要とされ、これを比較的容易に実現できるモデルベースOPCが比較的良く使われている。また、ルールベースOPCとモデルベースOPCとを組み合わせて補正する手法も使用されている。
しかし、OPCに要求される精度はLSIの微細化が進むと共に厳しくなっており、従来の手法では正確に補正できないパターンが増えている。また、前記モデルベースOPCにおいて、実測値を基にした補正によってすべてのレイアウトパターンに対応することは、実測するための測定時間が長くなり、膨大なデータに対する補正が難しい等の点において現実的方法ではなくなりつつある。そこで、以下の処理方法が使われている。
(1)要求精度が異なる領域、例えば、メモリ回路とロジック回路の混載LSIにおいて、ロジック回路、メモリ及びメモリ周辺回路等、それぞれに対して特化したモデル又はルールを作成して使い分ける。
(2)マスク製造、半導体基板上へのリソグラフィ、エッチング等の微細加工工程において、それぞれの工程に特化したモデルまたはルールを使用し、精度向上を図る。例えば、エッチングにおける光近接効果によるレイアウトパターンの変形の影響が、他の工程における光近接効果の傾向と異なる場合は、異なるモデルまたはルールを作成する。図9に示すように、各工程用の補正データを有する高精度のOPC処理をフローチャートに従って順次行う(特許文献1参照)。
図10は、エッチング効果補正部分とリソグラフィ効果・マスク効果補正部分を分割したOPC処理の一例を示すフローチャートである。
前述の処理方法(1)、(2)により、各レイアウトパターン領域及び各工程に最適なOPC処理が行われ、精度の向上が図られる。しかし、これらはLSIを構成するレイアウトパターン全体の平均的な精度を向上させるものであり、個々のパターンによっては十分に補正できない場合がある。その場合は、そのパターンに特化した対策が必要となる。
図11(A)及び(B)、従来のOPC処理における個々のパターンに特化した対策の実施例を説明するために示す例である。図11(A)はOPC処理前においてOPCの補正対象となるエッジパターンの分類例、図11(B)はOPC補正後のライン端と外部コーナー間に対するスペース制約の設定と補正例を示している。
図11(A)に示すように、OPC補正対象エッジの分類例として、ライン端、ライン部、内部コーナー、外部コーナー等が挙げられる。
図11(B)に示すように、パターン81の有するライン端83aとパターン82の有する外部コーナー84aが接近する部分について、制約のない(または初期設定値である)ルールまたはモデルによる補正を考える。この場合、補正部分83b及び84bにより、パターン81及び82のスペースが接近し、その間隔が小さくなる傾向にあり、転写後にパターン81とパターン82がショートする危険性がある。従って、OPC処理を行う際に、ライン端83cと外部コーナー84cに適切な最小スペースSを確保することができる制約値を与え、ショートする危険性を回避する必要がある。
そこで、図11(A)に示したように分類したライン端、ライン部、内部コーナー及び外部コーナー等のエッジの種類ごとに、きめ細かい補正の設定を行う。これにより、個々のパターンに特化した対策が可能となる。
しかし、例えば図11(B)に示したようなライン端83cと外部コーナー84cに適切な最小スペースを確保することができる補正制約値においても、周辺環境およびパターン自体の線幅等の違いにより、異なる値が必要となる場合も生じてくる。このように、新たなパターンの変形例に柔軟に対応することは難しい場合がある。
さらに、メモリ回路とロジック回路の混載LSIの場合、ロジック部、メモリ部(メモリセル内部、セル端部、セル周辺部等)等のチップ上の領域ごと、またはレティクル製造、半導体基板上でのリソグラフィ、エッチング等の工程ごとに、最適なOPC処理を行う必要がある。この場合においても、全体の平均的な精度を向上させるものであり、特化した補正が必要な個々のパターンが存在する可能性がある。
従って、前述した従来の手法では、種々のパターンの変形例に対応したOPCを早期に立上げることは難しい。このため、OPCの補正結果の妥当性検証が必要不可欠となっており、検証フローを確立することがOPCの早期立上げのポイントとなっている。
図12に従来のマスクデータ作成処理検証処理を含めた一連のOPCプロセス、即ちマスクデータ作成処理を実行するためのフローチャート及び構成の一例を示す。
図12に示すフローにおいて、ステップS1のレイアウトパターンの抽出段階では、DRC(Design Rule Check)、LVS(Layout vs Schematic)等を用いてレイアウトパターン検証が行われる。ここで、DRCは、設計したマスクパターンがデザインルールに適合しているか否かを検証するソフトウェアであり、設計ルールに対する違反はDRCにおいて見出される。また、LVSは、レイアウトとそのもとになるスケマティックとの整合性を検証するソフトウェアである。これらの検証が終了後、検証済のパターンレイアウト設計データ(レイアウトデータ)をレイアウト記憶部に格納する。
次に、ステップS2では、ステップS1で設計された検証済みのパターンレイアウトデータに対してOPC処理を行う。また、OPC処理と共に、各パターン層の演算処理等を適宜行っている。ここで、OPC処理は、図9に例示したように、前述の(1)要求精度が異なる領域ごとモデル等を使い分ける方法、(2)マスク、リソグラフィ、エッチングそれぞれの工程に特化したモデルまたはルールを用いて各工程に対応したOPCを順次実行する方法、を実現する。
上記したようにOPC処理の前処理ではOPC対象図形の抽出、合成等を行い、OPC処理の後処理ではマスクデータとして出力する図形の合成等を行う。
次に、ステップS3、S4、S6では、例えば図13に示すようにOPCの検証処理を行う。
図13は、図12におけるステップS4のリソグラフィルールによる検証およびステップS5における転写イメージの一例を説明するために示す。
図12におけるステップS3のOPCルールによる検証では、OPC処理後のパターンの図形的な正当性(取り決めたマスク検査および作製上の限界値、ウェハプロセスにおける限界値を違反した補正がなされていないか)をOPC処理前のパターンと比較、DRC等を用いて検証する。ここでの検証は、補正後の図形の幅について、例えばスペースが規定値を割っていないか、パターンが断線またはショートしていないか、極端に大きな補正がされていないか等のルールベースの手法で実行できるものを示している。
次に、ステップS4のリソグラフィルールによる検証では、OPC処理前後のパターンを入力し、OPC処理後、又はOPC処理前のエッジ(OPC対象図形の辺)ごとに簡易なリソグラフィシミュレーションを実行することにより、所望のパターンのエッジとずれが指定値より大きいものを危険箇所のデータとして出力する。
次に、ステップS5における転写イメージによる判定では、まず、危険箇所を含む危険箇所近傍のパターンを読込み、危険箇所近傍パターンに対して詳細なリソグラフィシミュレーションを実行することにより、転写イメージを形成し、出力する。
次に、転写イメージによる判定を行い、OPC処理結果における問題の有無を判断する。この際、ステップS7のマスク作製および半導体装置作製における検査の結果も適宜フィードバックし、OPC処理結果における問題の有無を判定する。
即ち、ステップS5における判定の結果、問題となったパターンが存在する場合は、ステップS1またはステップS2の処理へ戻り、回避策等を検討し、OPCの設定等の最適化、レイアウトパターン変更等の対処を行う。この検証処理は、図9に示したように、細分化されたOPC処理においても実現されている。
前記ステップS5における判定の結果、問題がなければ、OPC検証済みのデータを電子ビームによるマスク描画用のデータに変換する(ステップS6)。
次に、変換されたマスクデータをもとに、ステップS7に示すマスク(レティクル)製造の工程に進む。マスク製造の工程において製造された複数のマスクに関し、マスク検査が行われ、問題がなければ半導体基板上へのリソグラフィ工程へ進む。マスク検査、リソグラフィ検査及びエッチング形状検査等の半導体基板検査の結果、問題があれば、前の処理へ戻り、OPC設定の修正を行う。また、レイアウトパターンの修正が必要なものについては、前の処理へ戻り、レイアウトパターン修正を行う。これらの処理を行い、一連のOPC処理を終了する(ステップS8)。
上述した従来の検証処理を含む一連のOPCプロセスでは、転写イメージを形成するリソグラフィシミュレーションの時間及びリソグラフィシミュレーションの結果、危険箇所として出力されたパターンを解析し、対策を検討する時間が必要である。しかし、LSIの微細化に伴い、これらの処理に多大な時間を要するという問題がある。
また、各領域、各工程のOPC処理後にリソグラフィルールチェックを行い、その後、転写イメージの詳細なシミュレーションを行うというフローを繰り返し行わなければならず、半導体集積回路の製造までに多大な時間を要する。
また、従来手法では、各工程又は各領域において、パターンが不適合であると判断される度に、フローの始めに戻り、OPC設定の変更を行う、或いはレイアウトパターン設計の変更を行う等の処理をしているため、多くの時間を要する。
さらに、OPC検証結果に基づいてOPCの設定等を変更し、精度の向上を図っているが、他のパターンに与える副作用等による精度劣化の問題もあり、OPCの最適化が困難になってきている。
また、図12に示したフローで代表される従来のOPC及びその検証フローでは、リソグラフィーチェックで危険箇所として出力される数を少なくすることが難しく、検証に多大な時間を要している。特に、転写イメージを得るリソグラフィシミュレーションと、危険箇所として出力されたパターンを解析して対策を検討するための時間と工数は多大なものとなっている。
上述したようにLSIを製造する際のリソグラフィ工程における光近接効果によるパターン転写の忠実度の低下を防止するため、マスクデータ作成段階でレイアウトパターンを補正するOPC処理が行われている。しかし、近年の半導体プロセスの微細化により、OPC処理に要求される精度が厳しくなっており、OPC検証に膨大な時間がかかるという問題が存在する。
特開平11−102062号公報
Otto et.al.," Automated Optical Proximity Correction-A Rules-based Approach",SPIE Optical/Laser Micro lithography VII, March 1994
上記の問題点を解決するために、本発明は、光近接効果補正において、従来の方法より計算機処理時間および検証時間を大幅に短縮し、かつ、高精度の光近接効果補正の方法を提供することを目的とする。
上記の課題を解決するため、本発明の態様は、半導体集積回路として設計されたレイアウトパターンついて光近接効果補正処理を行う補正手段と、光近接効果補正が行われた前記レイアウトパターンを光近接効果補正ルール及びリソグラフィルールに基づいて検証する検証手段と、前記検証によって危険箇所としてエラーとなったレイアウトパターンを、光近接効果補正不良ルールに基づいて光近接効果補正不良危険箇所及び前記光近接効果補正不良危険箇所よりも欠陥となる危険性の高い解析対象危険箇所に分類する分類手段と、分類された前記光近接効果補正不良危険箇所のレイアウトパターンを修正する修正手段と、分類された前記解析対象危険箇所のレイアウトパターンについての良否を転写イメージによって判定する判定手段と、修正された前記光近接効果補正不良危険箇所のレイアウトパターンを含む光近接効果補正処理された前記レイアウトパターンをマスクデータに変換する変換手段を有することを特徴とする。
上述したように本発明によれば、LSIのレイアウトパターンに関する光近接効果補正の検証において、従来の方法よりも計算機処理時間及び検証時間を大幅に短縮し、かつ、高精度の補正が可能な光近接効果補正の方法を提供することができる。
以下、図面を参照して本発明の実施例を説明する。
図1は、本発明の実施例に係るレイアウトパターンの光近接効果補正(OPC)プロセスの全体的な流れ(フローチャート)を示すとともに、本発明の第1の実施例に係るOPC装置の概略的な構成を示す。
本実施例のOPCフローは、図12において示した従来例のOPCフローと比べて、ステップS15のOPC不良ルールによる分類及びステップS16のOPC不良箇所修正処理を加えた点が異なる。その他のステップは基本的に従来例と同じである。
即ち、図1に示すOPCフローにおいて、先ず、ステップを開始し(S10)、ステップS11では、レイアウトパターンの抽出を行い、レイアウトデータをOPC装置10であるワークステーションに登録する。この段階では、パターンマッチングによって抽出されたOPC不適合パターンについてOPC適合パターンとなるようにパターンレイアウト設計が行われている。
また、ステップS11の段階では、DRC(Design Rule Check)、LVS(Layout vs Schematic)等を用いてレイアウトパターン検証が行われる。ここで、DRCは、設計したマスクパターンがデザインルールに適合しているか否かを検証するソフトウェアであり、設計ルールに対する違反はDRCにおいて見出される。また、LVSは、レイアウトとそのもとになるスケマティックとの整合性を検証するソフトウェアである。
次に、ステップS12においてOPC処理を行う。このOPC処理では、OPC処理も含めて、各パターン層の演算処理等を適宜行う。ここではステップS1で得られたレイアウトデータに対し、マスクパターンとして半導体基板上に転写されるパターンとの差異を計算し、マスクパターンデータに対してOPC処理を行う。また、OPC処理の前処理ではOPC対象図形の抽出、合成等を行い、OPC処理の後処理ではマスクデータとして出力する図形の合成等を行う。
このとき、(1)要求精度が異なる領域毎にモデル等を使い分ける方法、(2)マスク、リソグラフィ、エッチングそれぞれの工程に特化したモデルまたはルールを用いて各工程に対応したOPCを順次実行する方法を合せて行う。OPC後のパターンレイアウトは補正後レイアウトデータとしてOPC装置10に登録される。
ステップS13のOPCルールによる検証では、OPC処理後のパターンに対してOPC処理前のパターンと比較し、マスク作製及び検査上の限界値、並びにウェハプロセスにおける限界値を越えた補正の有無を、DRC等を用いて検証する。ここでの検証は、補正後の図形の幅、規定値を割ったスペースの存在、断線またはショートしているパターンの存在、極端に大きな補正が行われているパターンの存在等、ルールベースの手法で実行できるものを行う。OPCルールによって抽出されたOPC不適合パターンはOPC適合パターンとなるようにパターンレイアウト修正を行う。また、必要であれば、OPC設定を修正する。
次に、ステップS14のリソグラフィルールによる検証では、補正後レイアウトデータについて、パターン欠陥を誘起する危険性のある箇所(危険箇所)の有無を検証する。即ち、例えばOPC処理前後のパターンを入力し、エッジ(OPC対象図形の辺)ごとに簡易なリソグラフィシミュレーションを実行する。これにより、所望のパターンのエッジとのずれが指定値より大きいものを危険箇所として、そのデータをOPC装置10に登録する。
一方、ステップS14のリソグラフィルールによる検証が終了し、問題のないレイアウトパターンはステップS18のマスクデータ変換作成処理が行われ、マスクデータとしてOPC装置10に登録される。
次に、ステップS15のOPC不良ルールによる分類では、危険箇所をOPC不良危険箇所及び解析対象危険箇所に分類する。このステップの詳細な説明を図2に示す。
先ず、ステップを開始し(ステップS20)、補正前のレイアウトデータ、補正後レイアウトデータ、危険箇所を含むエラー情報に、OPC不良ルールを適用して危険箇所の中から修正が必要で、かつ、修正が可能なOPC不良危険箇所を抽出する(ステップ21)。OPC不良ルールは、例えば、従来の不良事例に対応するパターンを抽出するルールを作成し、これを用いてOPC不良危険箇所を抽出するルールである。このOPC不良危険箇所は後述するようにパターン修正処理を必要とする(図1のステップS16)。
OPC不良ルールにおいては、従来の様々な不良事例が集められ、ライブラリ化されている。更に、例えばこれらの不良事例とのパターンマッチングにより、OPC不良危険箇所及び解析対象危険箇所の分類が行われる。
更に、厳しい危険箇所を抽出するため、OPC不良危険箇所を除いた危険箇所にOPC不良ルールの一部である危険箇所フィルタリングルールを適用し、危険度の重み付けを実施する。即ち、必要最小限の解析対象危険箇所を抽出する(ステップ22)。
このとき、危険箇所フィルタリングルールによって、解析対象危険箇所よりも更に危険度が大きいと判断されたレイアウトパターンが存在する場合、その修正として回避策等を検討し、OPCの設定等の最適化、レイアウトパターン変更等の対処を行っても良い(ステップ23)。
これらのステップによって分類されたOPC不良危険箇所及び解析対象危険箇所のデータはそれぞれOPC装置(図示せず)に登録される。以上により、全体のステップを終了する(ステップ24)。
上述のように分類されたOPC不良危険箇所は図1に示すようにOPC不良箇所修正処理(ステップS16)が行われる。このステップの詳細な説明を図3に示す。
先ず、ステップを開始し(ステップS30)、OPC不良危険箇所の補正後レイアウトパターンに基づき、OPC不良箇所修正処理(ステップS31)が行われる。この修正処理においては、個々のOPC不良危険箇所について、それぞれ独立に図形処理が行われる。従って、この図形処理による修正処理はレイアウトパターン全体に影響を及ぼすものではない。
修正処理が行われた危険箇所は再度OPCルールによる検証(ステップS32)、リソグラフィルールによる検証(ステップS33)が行われる。修正結果の妥当性が判断され、妥当であればステップを終了し(ステップS36)、マスクデータとしてOPC装置(図示せず)に登録される。
一方、妥当でなければ、解析対象危険箇所に追加される(S35)。
解析対象危険箇所については図1に示すように転写イメージによる判定が行われる(ステップS17)。先ず、危険箇所を含む危険箇所近傍のパターンを読込み、危険箇所近傍パターンに対して詳細なリソグラフィシミュレーションを実行することにより、転写イメージを形成し、出力する。
次に、転写イメージによる判定を行い、OPC処理における問題の有無を判断する。この際、ステップS19のマスク作製および半導体装置作製における検査の結果も適宜フィードバックして判定する。
更に、ステップS17における判定の結果、問題となったパターンが存在する場合は、ステップS11またはステップS12の処理へ戻り、回避策等を検討し、OPCの設定等の最適化、レイアウトパターン変更等の対処を行う。
ステップS17における判定の結果、問題がなければ、レイアウトパターンデータは電子ビームによるマスク描画用のマスクデータに変換される(ステップS18)。
次に、変換されたマスクデータをもとに、ステップS19に示すマスク(レティクル)製造の工程に進む。
マスク製造の工程において製造された複数のマスクは、マスク検査が行われ、問題がなければ半導体基板上へのリソグラフィ工程へ進む。
この工程では、半導体基板上にスピンナー等を用い、レジスト膜を塗布する。次に、露光装置に搭載されたマスク(レティクル)を用いて、レジスト膜を露光する。さらに、現像、リンス、ポストベーク、キュア等の工程を経て半導体基板検査の一つであるリソグラフィ検査の工程へ進む。続いて、半導体基板上のレジストパターンの検査結果、問題がなければエッチング工程へ進む。反応性イオンエッチング等により、半導体基板上に形成されたレジスト膜をエッチングマスクとしてレジスト膜の下層の薄膜をエッチングする。エッチングが終了後、半導体基板検査の一つであるエッチング形状の検査へ進む。
マスク検査、リソグラフィ検査及びエッチング形状検査等の半導体基板検査の結果、問題があり、その原因としてOPCに不具合があれば、前の処理へ戻り、OPC設定の修正を行う。また、レイアウトパターンの修正が必要なものについては、前の処理へ戻り、レイアウトパターン修正を行う。これらの処理を行い、一連のOPC処理を含むマスクデータ作成を終了する(ステップS20)。
図4は本実施例におけるOPC不良ルール設定例を示したものである。リソグラフィルールチェックで抽出された危険箇所は、図4(a)に示すようにエラーマークで示される。例えば、パターン40aに対し、細りエラーマーク41a、へこみエラーマーク42a及び太りエラーマーク43aである。これらはエラー量(転写パターンのデザインルールに対するずれ量)に関する情報としてOPC装置に格納されおり、例えば、太りエラーのとき、エラーマークの大きさを太りずれ量分だけ大きくすることが可能である。また、エラーの場所によっては不良になる危険性の大きさを判定することが可能である。即ち、不良になる危険性が大きいと判定されたものはOPC不良危険箇所に指定される。
図4(b)乃至図4(e)はOPC不良ルール指定例を示したものである。
図4(b)はショート不良となるOPC不良危険個所を示す。図4(b)の中で、パターン40aに対し、これらのエラーマークとそのもとになる図形とを使って、DRC等を用いて距離計算し、危険性を知ることが可能である。例えば、2つの太りエラーマーク43b、43cが近接しており、その近接量が指定値以上のもの、また、太りエラーマーク43dと近接する辺との近接量距離が指定値以上のものが指定される。
図4(c)はオープン不良となるOPC不良危険個所を示す。図4(c)の中で、パターン40aに対し、2つの細りエラーマーク41b、41cが近接しており、その近接量が指定値以上のもの、及び細りエラーマーク41dが近接する他の辺との近接量が指定値以上のものが指定される。
図4(d)はビアコンタクト領域におけるカバレッジ不足となるOPC不良危険個所を示す。パターン40aに対し、へこみエラーマーク44aとビアホールの近接量が指定値以上のものが指定される。
図4(e)は細りエラー41eがパターン40aの線幅に対して指定値以上のものである。
図4(f)はOPC不良危険個所抽出基準指定例である。図4(a)乃至図4(e)に示したように、不良内容としてはショート、オープン、ビアカバレッジ等、評価対象としては太りエラー量、細りエラー量、スペースが上げられ、それらの限界値が指定されている。
図5は本実施例におけるOPC不良危険箇所修正処理フローの具体的な実施例を示す。ステップがスタートし(ステップS40)、OPC不良危険箇所の修正パターンの発生、及び修正結果の妥当性検証が、ショート不良(ステップS41、S42)、オープン不良(ステップS43、S44)、及びビアカバレッジ不良(ステップS45、S46)について繰り返される。
OPC不良危険箇所の修正パターンの発生におけるステップでは、それぞれ、ショート修正パターン情報、オープン修正パターン情報、及びビアカバレッジ修正パターン情報が与えられる。各不良の修正により、ショート対策追加パターン、オープン対策追加パターン、及びビアカバレッジ対策追加パターンを抽出し、終了する(ステップS48)。また、これらの対策及び危険箇所に関するデータはOPC装置に登録される。
本実施例における修正結果の妥当性検証は修正部分の検証だけについて実施され、パターン全体の検証は図3で示したステップS32からステップS34までの処理おいて実行される。
図6乃至図8に本実施例におけるOPC不良危険箇所修正処理の実施例をレイアウトパターンとして示す。
図6はオープン不良の危険箇所の修正処理を示す。図6(a)はOPC処理実施前のパターン(パターン幅A)である。これにOPC処理を実行すると図6(b)に示すパターンとなる。リソグラフィルールによる検証としてOPC処理後のOPC対象図形の辺ごとに簡易なリソグラフィシミュレーションを実行することにより、図6(c)に示すエラーマーク61a、61b、61c、61dを得る。これらのエラーマークはリソグラフィルールによる検証によって得られた細りエラーの場所を示す細りエラーマークである。
細りエラーマーク61c、61dは指定値以下のため、危険箇所として抽出されないが、近接する2つの細りエラーマーク61a、61bの近接量は指定値を越える。即ち、パターン幅Bは細くなり、オープンの危険性をもつ。このため、OPC不良危険箇所として抽出される。
続いて、図6(b)に示すOPC処理実行後のパターンに、図6(d)に示すように、エラー量に準じた矩形加算パターンを修正パターン62a、62bとして発生させる。修正パターン62a、62bを演算することにより、細りエラーマーク61a、61bが発生した箇所は図6(e)に示すようなパターン63a、63bとなる。再度、リソグラフィルールによる検証を行い、図6(f)に示すようにパターン幅Cにおいては細りエラーマークが発生せず、従って、危険箇所として抽出されることはない。
図7はショート不良の危険箇所の修正処理を示す。先ず、図7(a)はOPC処理実施前のパターン(近接距離A)である。これにOPC処理を実行すると図7(b)に示すパターンを得る。リソグラフィルールによる検証としてOPC処理後のOPC対象図形の辺ごとに簡易なリソグラフィシミュレーションを実行することにより、図7(c)に示すパターンを得る。ここで、太りエラーマーク71a、71b、71cが全体のパターンのなかに形成されていることがわかる。
太りエラーマーク71cは指定値以上のため、危険箇所として抽出されないが、近接する2つの太りエラーマーク71a、71bの間のパターン間隔(近接距離B)は指定値よりも小さい。このため、OPC不良危険箇所として抽出される。
続いて、図7(b)のOPC処理実行後のパターンに図7(d)に示すように、エラー量に準じた修正のため矩形減算パターンを修正パターン72a、72bとして発生させる。修正パターン72a、72bを演算することにより、太りエラーマーク71a、71bが発生した箇所は図7(e)に示すようなパターン73a、73bとなる。
再度、リソグラフィルールによる検証を行い、図7(f)に示すように近接距離Cにおいては太りエラーマークが発生せず、従って、危険箇所として抽出されることはない。
図8はビアカバレッジ不良の危険箇所の修正処理を示す。先ず、図8(a)はOPC処理実施前のパターン(マージン距離A)である。これにOPC処理を実行すると図8(b)に示すパターンとなる。リソグラフィルールによる検証としてOPC後のOPC対象図形の辺ごとに簡易なリソグラフィシミュレーションを実行することにより、図8(c)に示すパターンを得る。2箇所のへこみエラーマーク85a、85bが形成されていることがわかる。
へこみエラーマーク85bは指定値以下のため、危険箇所として抽出されないが、ビアに近接するへこみエラーマーク85aとビアとのパターン間隔(オーバーラップ量B)は指定値を越える。このため、OPC不良危険箇所として抽出される。
続いて、図8(b)のOPC処理実行後のパターンに図8(d)に示すように、エラー量に準じた修正のため矩形減算パターンとして修正パターン86aを発生させる。修正パターン86aを演算することにより、へこみエラーマーク85aが発生した箇所は図8(e)に示すようなパターン87aとなる。
再度、リソグラフィルールによる検証を行い、図8(f)に示すようにオーバーラップ量Cにおいてはへこみエラーマークが発生せず、従って、危険箇所として抽出されることはない。
上述したように、本実施例では、リソグラフィルールによって抽出された危険箇所を、OPC不良ルールを用い、OPC不良危険箇所と解析対象危険箇所に分類する。OPC不良危険箇所に対しては修正を行い、解析対象危険箇所についてだけ転写イメージを得る詳細なシミュレーションを実行する。或いは、解析対象危険箇所についてだけ、危険フィルタリングルールによって更に厳しいチェックを行う。
転写イメージを得るためのシミュレーションは多大な時間を要する。本実施例は必要最小限のシミュレーションに限ることができ、OPC処理プロセスの所要時間を大幅に削減可能にした。このため、マスク作成のターンアラウンドタイムを短くし、LSI製造のコストを削減することができる。
また、歩留まりに影響を及ぼす可能性がある危険個所、断線やショートといった致命的な問題が生じる可能性がある危険個所等について、OPC不良ルールにより分類できるため、より高精度のOPC処理を実現することができる。
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
即ち、以下の付記に記載される構成も考えられる
先ず、付記1として、光近接効果補正不良ルールとしてオープン不良に関するルール、ショート不良に関するルール及びビアカバレッジ不良に関するルールが含まれていることを特徴とする請求項1に記載の光近接効果補正の方法。
先ず、付記1として、光近接効果補正不良ルールとしてオープン不良に関するルール、ショート不良に関するルール及びビアカバレッジ不良に関するルールが含まれていることを特徴とする請求項1に記載の光近接効果補正の方法。
また、付記2として、オープン不良に関するルールとして近接する2つの細りエラーによるオープン不良を同定するルールが含まれていることを特徴とする請求項1に記載の光近接効果補正の方法。
また、付記3として、ショート不良に関するルールとして近接する2つの太りエラーによるショート不良を同定するルールが含まれていることを特徴とする請求項1に記載の光近接効果補正の方法。
また、付記4として、ビアカバレッジ不良に関するルールとしてへこみエラーによる前記へこみエラーに近接するビアカバレッジ不良を同定するルールが含まれていることを特徴とする請求項1に記載の光近接効果補正の方法。
また、付記5として、光近接効果補正不良危険箇所とライブラリ化された不良事例とのパターンマッチングによって前記の分類が実行されることを特徴とする請求項2に記載の光近接効果補正の方法。
また、付記6として、光近接効果補正不良危険箇所のレイアウトパターンを図形処理することによって修正を行うことを特徴とする請求項1乃至請求項2のいずれか1項に記載の光近接効果補正の方法。
また、付記7として、半導体集積回路として設計されたレイアウトパターンついて光近接効果補正処理を行う補正手段と、光近接効果補正が行われた前記レイアウトパターンを光近接効果補正ルール及びリソグラフィルールに基づいて検証する検証手段と、前記検証によって危険箇所としてエラーとなったレイアウトパターンを、光近接効果補正不良ルールに基づいて光近接効果補正不良危険箇所及び前記光近接効果補正不良危険箇所よりも欠陥となる危険性の高い解析対象危険箇所に分類する分類手段と、分類された前記光近接効果補正不良危険箇所のレイアウトパターンを修正する修正手段と、分類された前記解析対象危険箇所のレイアウトパターンについての良否を転写イメージによって判定する判定手段と、修正された前記光近接効果補正不良危険箇所のレイアウトパターンを含む光近接効果補正処理された前記レイアウトパターンをマスクデータに変換する変換手段を有することを特徴とする光近接効果補正装置。
また、付記8として、前記光近接効果補正不良ルールとして、光近接効果補正されたレイアウトパターンに対する不良事例のライブラリを有することを特徴とする前記光近接効果補正装置。
また、付記9として、修正された前記光近接効果補正不良危険箇所のレイアウトパターンを光近接効果補正ルール及びリソグラフィルールに基づいて良否を検証し、修正結果が否の前記光近接効果補正不良危険箇所のレイアウトパターンを解析対象危険箇所に追加する追加手段を更に有することを特徴とする前記光近接効果補正装置。
また、付記10として、前記光近接効果補正不良ルールとして危険箇所フィルタリングルールを含み、前記危険箇所フィルタリングルールに基づいて、前記解析対象危険箇所から転写イメージによって良否を判定するレイアウトパターンを抽出する抽出手段を更に有することを特徴とする前記光近接効果補正装置。
また、付記11として、前記光近接効果補正が行われたレイアウトパターンに基づいて製作されたマスクの検査及び前記マスクを用いて製作された半導体基板上のレイアウトパターンの検査によって得られた情報を、前記光近接効果補正の設定値の修正及び前記レイアウトパターンの修正に対してフィードバックさせるフィードバック手段を更に有することを特徴とする前記光近接効果補正装置。
10 OPC装置
40a、63a、63b、73a、73b、86a、81、82 パターン
41a、41b、41c、41d、41e 細りエラーマーク
61a、61b、61c、61d 細りエラーマーク
42a、85a、85b へこみエラーマーク
43a、43b、43c、43d 太りエラーマーク
71a、71b、71c 太りエラーマーク
44a 細り、へこみエラーマーク
62a、62b、72a、72b、87a 修正パターン
83a、83c ライン端
84a、84c 外部コーナー
83b、84b 補正部分
40a、63a、63b、73a、73b、86a、81、82 パターン
41a、41b、41c、41d、41e 細りエラーマーク
61a、61b、61c、61d 細りエラーマーク
42a、85a、85b へこみエラーマーク
43a、43b、43c、43d 太りエラーマーク
71a、71b、71c 太りエラーマーク
44a 細り、へこみエラーマーク
62a、62b、72a、72b、87a 修正パターン
83a、83c ライン端
84a、84c 外部コーナー
83b、84b 補正部分
Claims (5)
- 半導体集積回路として設計されたレイアウトパターンについて光近接効果補正処理を行う補正手段と、
光近接効果補正が行われた前記レイアウトパターンを光近接効果補正ルール及びリソグラフィルールに基づいて検証する検証手段と、
前記検証によって危険箇所としてエラーとなったレイアウトパターンを、光近接効果補正不良ルールに基づいて光近接効果補正不良危険箇所及び前記光近接効果補正不良危険箇所よりも欠陥となる危険性の高い解析対象危険箇所に分類する分類手段と、
分類された前記光近接効果補正不良危険箇所のレイアウトパターンを修正する修正手段と、
分類された前記解析対象危険箇所のレイアウトパターンについての良否を転写イメージによって判定する判定手段と、
修正された前記光近接効果補正不良危険箇所のレイアウトパターンを含む光近接効果補正処理された前記レイアウトパターンをマスクデータに変換する変換手段を
有することを特徴とする光近接効果補正の方法。 - 前記光近接効果補正不良ルールは光近接効果補正されたレイアウトパターンに対する不良事例をライブラリ化したものであることを特徴とする請求項1に記載の光近接効果補正の方法。
- 修正された前記光近接効果補正不良危険箇所のレイアウトパターンを光近接効果補正ルール及びリソグラフィルールに基づいて良否を検証し、前記検証により修正結果が否となった前記光近接効果補正不良危険箇所のレイアウトパターンを解析対象危険箇所に追加する追加手段を更に有することを特徴とする請求項1又は請求項2に記載の光近接効果補正の方法。
- 前記光近接効果補正不良ルールとして危険箇所フィルタリングルールを含み、前記危険箇所フィルタリングルールに基づいて、前記解析対象危険箇所から転写イメージによって良否を判定するレイアウトパターンを抽出する抽出手段を更に有することを特徴とする請求項1乃至請求項3のいずれか1項に記載の光近接効果補正の方法。
- 前記光近接効果補正が行われたレイアウトパターンに基づいて製作されたマスクの検査及び前記マスクを用いて製作された半導体基板上のレイアウトパターンの検査によって得られた情報を、前記光近接効果補正の設定値の修正及び前記レイアウトパターンの修正に対してフィードバックさせるフィードバック手段を更に有することを特徴とする請求項1乃至請求項4のいずれか1項に記載の光近接効果補正の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003390830A JP2005156606A (ja) | 2003-11-20 | 2003-11-20 | 光近接効果補正の方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003390830A JP2005156606A (ja) | 2003-11-20 | 2003-11-20 | 光近接効果補正の方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005156606A true JP2005156606A (ja) | 2005-06-16 |
Family
ID=34718081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003390830A Withdrawn JP2005156606A (ja) | 2003-11-20 | 2003-11-20 | 光近接効果補正の方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005156606A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100655428B1 (ko) * | 2005-10-24 | 2006-12-08 | 삼성전자주식회사 | 광근접효과보정 시스템 및 방법 |
JP2007079517A (ja) * | 2005-09-16 | 2007-03-29 | Toshiba Corp | パターン作成方法、パターン作成プログラム及び半導体装置の製造方法 |
JP2007164006A (ja) * | 2005-12-16 | 2007-06-28 | Sony Corp | マスクパターン補正装置、マスクパターン補正プログラムおよび露光用マスクの製造方法 |
JP2007266391A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | パターン検査方法及びマスクの製造方法 |
JP2008145691A (ja) * | 2006-12-08 | 2008-06-26 | Toshiba Corp | 危険箇所集計方法、パターン修正方法およびプログラム |
KR100847842B1 (ko) * | 2007-06-26 | 2008-07-23 | 주식회사 동부하이텍 | 반도체 소자의 마스크 제작방법 |
JP2008242112A (ja) * | 2007-03-28 | 2008-10-09 | Toshiba Corp | マスクパターン評価装置及びフォトマスクの製造方法 |
JP2008268265A (ja) * | 2007-04-16 | 2008-11-06 | Fujitsu Microelectronics Ltd | 検証方法及び検証装置 |
JP2009031514A (ja) * | 2007-07-26 | 2009-02-12 | Toshiba Corp | パターンデータ作成方法 |
US7752595B2 (en) | 2006-08-28 | 2010-07-06 | Kabushiki Kaisha Toshiba | Method for verifying and correcting post-OPC pattern layout |
US8112724B2 (en) | 2007-03-20 | 2012-02-07 | Sony Corporation | Method of designing semiconductor integrated circuit, apparatus for designing semiconductor integrated circuit, recording medium, and mask manufacturing method |
US8199191B2 (en) * | 2006-02-16 | 2012-06-12 | Hitachi High-Technologies Corporation | Electron microscope for inspecting dimension and shape of a pattern formed on a wafer |
CN103163727A (zh) * | 2011-12-12 | 2013-06-19 | 无锡华润上华科技有限公司 | 一种掩膜图案的修正方法 |
CN110716386A (zh) * | 2019-10-29 | 2020-01-21 | 中国科学院微电子研究所 | 一种光学临近效应的修正方法、修正装置及掩模 |
CN111308857A (zh) * | 2020-02-25 | 2020-06-19 | 上海华力集成电路制造有限公司 | 一种转角opc检查方法 |
CN111580338A (zh) * | 2019-02-19 | 2020-08-25 | 华邦电子股份有限公司 | 图案特征的识别方法 |
-
2003
- 2003-11-20 JP JP2003390830A patent/JP2005156606A/ja not_active Withdrawn
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007079517A (ja) * | 2005-09-16 | 2007-03-29 | Toshiba Corp | パターン作成方法、パターン作成プログラム及び半導体装置の製造方法 |
KR100655428B1 (ko) * | 2005-10-24 | 2006-12-08 | 삼성전자주식회사 | 광근접효과보정 시스템 및 방법 |
US7900170B2 (en) | 2005-10-24 | 2011-03-01 | Samsung Electronics Co., Ltd. | System and method correcting optical proximity effect using pattern configuration dependent OPC models |
JP2007164006A (ja) * | 2005-12-16 | 2007-06-28 | Sony Corp | マスクパターン補正装置、マスクパターン補正プログラムおよび露光用マスクの製造方法 |
US8199191B2 (en) * | 2006-02-16 | 2012-06-12 | Hitachi High-Technologies Corporation | Electron microscope for inspecting dimension and shape of a pattern formed on a wafer |
JP2007266391A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | パターン検査方法及びマスクの製造方法 |
US7752595B2 (en) | 2006-08-28 | 2010-07-06 | Kabushiki Kaisha Toshiba | Method for verifying and correcting post-OPC pattern layout |
JP2008145691A (ja) * | 2006-12-08 | 2008-06-26 | Toshiba Corp | 危険箇所集計方法、パターン修正方法およびプログラム |
US8112724B2 (en) | 2007-03-20 | 2012-02-07 | Sony Corporation | Method of designing semiconductor integrated circuit, apparatus for designing semiconductor integrated circuit, recording medium, and mask manufacturing method |
JP2008242112A (ja) * | 2007-03-28 | 2008-10-09 | Toshiba Corp | マスクパターン評価装置及びフォトマスクの製造方法 |
JP2008268265A (ja) * | 2007-04-16 | 2008-11-06 | Fujitsu Microelectronics Ltd | 検証方法及び検証装置 |
KR100847842B1 (ko) * | 2007-06-26 | 2008-07-23 | 주식회사 동부하이텍 | 반도체 소자의 마스크 제작방법 |
JP2009031514A (ja) * | 2007-07-26 | 2009-02-12 | Toshiba Corp | パターンデータ作成方法 |
CN103163727A (zh) * | 2011-12-12 | 2013-06-19 | 无锡华润上华科技有限公司 | 一种掩膜图案的修正方法 |
CN103163727B (zh) * | 2011-12-12 | 2015-04-22 | 无锡华润上华科技有限公司 | 一种掩膜图案的修正方法 |
CN111580338A (zh) * | 2019-02-19 | 2020-08-25 | 华邦电子股份有限公司 | 图案特征的识别方法 |
CN111580338B (zh) * | 2019-02-19 | 2023-02-28 | 华邦电子股份有限公司 | 图案特征的识别方法 |
CN110716386A (zh) * | 2019-10-29 | 2020-01-21 | 中国科学院微电子研究所 | 一种光学临近效应的修正方法、修正装置及掩模 |
CN110716386B (zh) * | 2019-10-29 | 2023-10-20 | 中国科学院微电子研究所 | 一种光学临近效应的修正方法、修正装置及掩模 |
CN111308857A (zh) * | 2020-02-25 | 2020-06-19 | 上海华力集成电路制造有限公司 | 一种转角opc检查方法 |
CN111308857B (zh) * | 2020-02-25 | 2023-08-11 | 上海华力集成电路制造有限公司 | 一种转角opc检查方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3615182B2 (ja) | 光近接効果補正方法及び光近接効果補正システム | |
JP4904034B2 (ja) | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 | |
US7383530B2 (en) | System and method for examining mask pattern fidelity | |
US7568180B2 (en) | Generalization of the photo process window and its application to OPC test pattern design | |
US7065738B1 (en) | Method of verifying an optical proximity correction (OPC) model | |
JP2005156606A (ja) | 光近接効果補正の方法 | |
JP2008033277A (ja) | 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法 | |
KR20010024114A (ko) | 시각 검사 및 검증 시스템 | |
US20110096309A1 (en) | Method and System for Wafer Inspection | |
WO2005111874A2 (en) | Integrated circuit layout design methodology with process variation bands | |
US20070111112A1 (en) | Systems and methods for fabricating photo masks | |
US20040165761A1 (en) | System and method for inspecting errors on a wafer | |
JP2002328459A (ja) | ウエーハ転写検証方法 | |
US7665060B2 (en) | Approximating wafer intensity change to provide fast mask defect scoring | |
US7018746B2 (en) | Method of verifying the placement of sub-resolution assist features in a photomask layout | |
US7930654B2 (en) | System and method of correcting errors in SEM-measurements | |
JP5395340B2 (ja) | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
US8910090B2 (en) | Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications | |
JP2004354919A (ja) | 光近接効果補正の検証方法および検証装置 | |
JP2010122438A (ja) | リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 | |
JP2005250360A (ja) | マスクパターンの検証装置および検証方法 | |
Brodsky et al. | Process-window sensitive full-chip inspection for design-tosilicon optimization in the sub-wavelength era | |
CN112099310B (zh) | 光强阈值的获取方法以及辅助图形显影情况的检测方法 | |
Howard et al. | Inspection of integrated circuit databases through reticle and wafer simulation: an integrated approach to design for manufacturing (DFM) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050428 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |