JP2008034854A - フィルム配線基板とこれを利用した半導体チップパッケージ及び平板表示装置 - Google Patents
フィルム配線基板とこれを利用した半導体チップパッケージ及び平板表示装置 Download PDFInfo
- Publication number
- JP2008034854A JP2008034854A JP2007196609A JP2007196609A JP2008034854A JP 2008034854 A JP2008034854 A JP 2008034854A JP 2007196609 A JP2007196609 A JP 2007196609A JP 2007196609 A JP2007196609 A JP 2007196609A JP 2008034854 A JP2008034854 A JP 2008034854A
- Authority
- JP
- Japan
- Prior art keywords
- line
- base film
- wiring board
- ground line
- flat panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0233—Filters, inductors or a magnetic substance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】表示パネル駆動用半導体チップにより発生するEMIを低減する。
【解決手段】絶縁物質からなり、半導体チップが実装される実装面を持つ可とう性ベースフィルムと、ベースフィルム上に形成されて半導体チップに連結される一端部を持つ信号ラインと、ベースフィルム上で複数の折曲部を持つ所定形状のラインパターンで延びている電源ライン262と、ベースフィルム上で電源ラインと平行に延びている接地ライン264と、を備える。
【選択図】図2A
【解決手段】絶縁物質からなり、半導体チップが実装される実装面を持つ可とう性ベースフィルムと、ベースフィルム上に形成されて半導体チップに連結される一端部を持つ信号ラインと、ベースフィルム上で複数の折曲部を持つ所定形状のラインパターンで延びている電源ライン262と、ベースフィルム上で電源ラインと平行に延びている接地ライン264と、を備える。
【選択図】図2A
Description
本発明は、フィルム配線基板とこれを利用した半導体チップパッケージ及び平板表示装置に係り、特に、電源ラインと接地ラインとを備える配線構造を持つフィルム配線基板とこれを利用した半導体チップパッケージ及び平板表示装置に関する。
最近、半導体技術の小型化及び軽量化が加速されるにしたがって、さらに性能の向上した多様な平板表示装置が開発されている。このような平板表示装置の代表的な例としては、液晶表示装置(Liquid Crystal Display;LCD)、電界放出表示装置(Field Emission Display;FED)、プラズマディスプレイパネル(Plasma Display Panel;PDP)、エレクトロ・ルミネセンス(Electro−Luminescence;EL)表示装置などがある。
一般的に、平板表示装置は、画面駆動に必要な所定の駆動信号を表示パネルに供給するための駆動回路が内蔵された表示パネル駆動用半導体チップを備える。これまで開発された平板表示装置では、表示パネル駆動用半導体チップにより発生するEMI(Electo−Magnetic Interference)によって誤動作が引き起こされるなど、多くの問題点が発生している。これにより、EMI遮蔽のためのいろいろな方案が研究されている。
従来、EMI低減のためにシステムボードレベルでフェライトコア、インダクタ、キャパシタなどの個別素子を挿入する方法が主に利用された。しかし、このような方法は、部品点数の増加による製造コストの上昇を招くだけではなく、製品の維持及び管理にかかるコストも上昇させるという問題がある。また、従来の方法を採用する場合、システムボード自体がアンテナの役割を果たすこともあって、EMI低減の役割には限界がある。
従来の問題点を克服するための他の従来技術として、表示パネル駆動用半導体チップで発生した高周波ノイズがシステムボード及び表示パネルに移動する経路で、高周波フィルタリングのための個別部品を挿入する方法がある。しかし、この方法でも、個別部品の挿入によりパッケージサイズが大きくなり、かつコスト高となる問題がある。
特開平7−66519号公報
特開平6−176838号公報
特開2006−100664号公報
特開平10−178052号公報
本発明の目的は、従来技術の限界を克服するために、平板表示素子の表示パネル駆動用半導体チップにより発生するEMIを低減させうるフィルム配線基板を提供することである。
本発明の他の目的は、表示パネル駆動用半導体チップにより発生するEMIを低減させうるフィルム配線基板を備える半導体チップパッケージを提供することである。
本発明のさらに他の目的は、表示パネル駆動用半導体チップにより発生するEMIを低減させうるフィルム配線基板から得られた半導体チップパッケージを備える平板表示装置を提供することである。
前記目的を達成するために、本発明によるフィルム配線基板は、絶縁物質からなり、半導体チップが実装される実装面を持つベースフィルムと、前記ベースフィルム上に形成されて前記半導体チップに連結される一端部を持つ信号ラインと、前記ベースフィルム上で複数の折曲部を持つ所定形状のラインパターンで延びている電源ラインと、前記ベースフィルム上で前記電源ラインと平行に延びている接地ラインと、を備える。
前記ベースフィルムは、前記実装面のある第1表面と、前記第1表面の反対側表面である第2表面とを持つ。前記電源ライン及び接地ラインは、それぞれ前記第1表面及び第2表面のうち選択される一つの表面上にのみ形成されうる。または、前記電源ライン及び接地ラインはそれぞれ前記第1表面及び第2表面にわたって延びる。
前記ベースフィルムは、前記実装面のある第1表面と、前記第1表面の反対側表面である第2表面とを持つ。前記電源ライン及び接地ラインは、それぞれ前記第1表面及び第2表面のうち選択される一つの表面上にのみ形成されうる。または、前記電源ライン及び接地ラインは、それぞれ前記第1表面及び第2表面にわたって延びている。
前記ベースフィルムには、前記第1表面から前記第2表面まで貫通するビアホールが形成されうる。この場合、前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成されたビアホールを通じて前記第1表面及び第2表面にわたって延びている。
前記電源ライン及び接地ラインは、それぞれメアンダー形態、ループ形態、スパイラル形態、またはコイル形態で延びる。
また前記信号ラインは、前記第1表面及び第2表面のうち選択される少なくとも一つの表面上で複数の折曲部を持って延びているラインパターンで形成される。または、前記信号ラインは、前記ベースフィルムに形成されたビアホールを通じて前記第1表面及び第2表面にわたって延びているラインパターンで形成される。
前記他の目的を達成するために、本発明による半導体チップパッケージは、絶縁物質からなって実装面を持つベースフィルムと、前記実装面上に実装されている半導体チップと、前記半導体チップの電極に電気的に連結されるように前記ベースフィルム上に形成されている信号ラインと、前記ベースフィルム上で前記半導体チップに電気的に連結されるように延びている電源ラインと、前記ベースフィルム上で前記半導体チップに電気的に連結されるように延びている接地ラインと、を備え、前記電源ライン及び接地ラインは、それぞれ複数の折曲部を持つ所定形状のラインパターンで延びており、相互平行に延びている。
また、前記さらに他の目的を達成するために、本発明による平板表示装置は、画像を表示する平板表示パネルと、前記平板表示パネルに駆動信号を供給するためのソースドライブPCB(Printed Circuit Board)と、前記ソースドライブPCBから前記平板表示パネルに駆動信号を供給するために、前記ソースドライブPCBと前記平板表示パネルとの間でフィルム配線基板を通じて連結されているソースドライブIC(Integrated Circuit)と、前記フィルム配線基板上で複数の折曲部を持つ所定形状のラインパターンで延びており、前記ソースドライブPCBに連結される一端部を持つ電源ラインと、前記フィルム配線基板上で前記電源ラインと平行に延びており、前記ソースドライブPCBに連結される一端部を持つ接地ラインと、を備える。
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムの第1表面及び第2表面にわたって延びている。
前記電源ライン及び接地ラインは、それぞれ前記ソースドライブICに連結される他端部を持つ。または、前記電源ライン及び接地ラインは、それぞれ前記ソースドライブPCBに連結される他端部を持つ。
本発明による平板表示装置では、ベースフィルムで構成されるフィルム配線基板上に形成される電源ライン及び接地ラインが、それぞれ複数の折曲部を持つ所定形状のラインパターンに長く延びている。また、必要に応じて信号ラインも電源ライン及び接地ラインのように折曲部を持つ所定形状のラインパターンに長く延長させることができる。したがって、フィルム配線基板上で高周波ノイズを伝達する特定の電源ライン、接地ライン及び信号ラインがそれぞれ高いインダクタンスを持つようになる。すなわち、放射されるEM(ElectroMagnetic)電界のソースの役割を行うソースドライブICと、アンテナの役割を行うソースドライブPCBとの間、またはソースドライブICと平板表示パネルとの間をそれぞれ連結するフィルム配線基板上の連結ラインでのインダクタンスを意図的に増大させることができる。したがって、ソースドライブICと平板表示パネルとの間、ソースドライブICとソースドライブPCBとの間、及びソースドライブPCBと平板表示パネルとの間の高周波ノイズ伝達量が減少して、装置全体のEM放射量が減少してEMIが低減できる。その結果、製品コストを上昇させずに所望の高周波ノイズの遮断が可能になって、平板表示装置全体のEMIレベルを低めることができる。
また、電源ラインと接地ラインが、それぞれメアンダー形態、ループ形態、スパイラル形態、コイル形態のように長さを延長させる構造に設計されると同時に、これらの間に非常に隣接した離隔距離をおいて相互平行に延びる構造を持つ。したがって、電源ラインと接地ラインとの間のキャパシタンスが増大して、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能になる。
本発明の望ましい実施形態について添付図面を参照して詳細に説明する。
図1は、本発明による平板表示装置の要部構成を概略的に示すブロック図である。
図1を参照すれば、本発明による平板表示装置100は、平板表示パネル110と、フィルム配線基板120を通じて前記平板表示パネル110に駆動信号を供給するためのソースドライブPCB130を備える。
前記平板表示パネル110は、例えば、液晶表示パネルで形成されうる。
図示していないが、前記ソースドライブPCB130には電源部、メモリ部、プログラム部、バッファ部などが内蔵されている。外部の電源供給源から前記ソースドライブPCB130の電源部に供給される電源は、前記ソースドライブPCB130のメモリ部、プログラム部、バッファ部などの回路部に伝えられる。前記ソースドライブPCB130の電源部は、前記フィルム配線基板120を通じて前記平板表示パネル110に電源電圧を印加してディスプレイさせる。
前記フィルム配線基板120には、ソースドライブPCB130から前記平板表示パネル110に駆動信号を供給するために、ソースドライブIC140のような半導体チップが実装されている。前記フィルム配線基板120及びその上に実装されている前記ソースドライブIC140を通じて、前記平板表示パネル110に電源電圧及びディスプレイ動作信号が伝えられる。
前記ソースドライブIC140が実装されている前記フィルム配線基板120は、COF(Chip On Film)形態の半導体チップパッケージを構成できる。しかし、本発明はこれに限定されるものではない。前記フィルム配線基板120は、他の可とう性印刷回路フィルム(flexible printed circuit film)の形態であってもよい。前記フィルム配線基板120のベースフィルムは、平板表示装置100の小型化及び軽量化のために、ポリイミド樹脂またはポリエステル樹脂のような柔軟性絶縁材料からなる。
前記フィルム配線基板120上で前記ソースドライブPCB130と前記ソースドライブIC140との間には複数の信号ライン152が連結されている。前記信号ライン152は入力回路を構成できる。また、前記フィルム配線基板120上で、前記ソースドライブIC140と前記平板表示パネル110との間には複数の信号ライン154が形成されている。前記信号ライン154は出力回路を構成できる。
また、前記フィルム配線基板120上で、前記ソースドライブPCB130と前記ソースドライブIC140との間には電源ライン162及び接地ライン164が形成されている。前記電源ライン162及び接地ライン164は、それぞれアナログタイプまたはデジタルタイプで構成できる。前記フィルム配線基板120上には、必要に応じて前記電源ライン162及び接地ライン164対が複数形成されうる。
また、前記フィルム配線基板120上で、前記ソースドライブPCB130と前記平板表示パネル110との間には電源ライン172と接地ライン174とが形成されている。
前記電源ライン162及び接地ライン164は相互に平行に延び、前記電源ライン172及び接地ライン174は相互に平行に延びる。そして、前記電源ライン162及び接地ライン164と前記電源ライン172及び接地ライン174とは、それぞれ前記フィルム配線基板120上で複数の折曲部を持つ所定形状のラインパターンで延びる。
図2Aは、本発明の一実施形態による平板表示装置で、前記電源ライン162を構成する第1ラインパターン262と前記接地ライン164を構成する第2ラインパターン264との形状を示す平面図である。図2Aには、前記電源ライン162及び接地ライン164がフィルム配線基板120上で、それぞれメアンダー形態に延びている第1ラインパターン262及び第2ラインパターン264で形成された場合が例示されている。
図2Bは、図2AのIIb−IIb’線の拡大断面図である。図2Bには、前記電源ライン162を構成する第1ラインパターン262と前記接地ライン164を構成する第2ラインパターン264とが、フィルム配線基板120のベースフィルム220の表面上に形成されていることが図示されている。
図2A及び図2Bを参照すれば、前記フィルム配線基板120を構成するベースフィルム220は、前記ソースドライブIC140が実装される実装面のある第1表面220Aとその反対側表面である第2表面220Bとを持つ。前記第1ラインパターン262及び第2ラインパターン264は、前記ベースフィルム220の第1表面220A、すなわち、前記ソースドライブIC140が実装される実装面のある表面上に形成されている。前記第1ラインパターン262及び第2ラインパターン264は、例えば、銅(Cu)のような導電物質からなる。
図2A及び図2Bに示したように、前記第1ラインパターン262及び第2ラインパターン264が、それぞれ前記ベースフィルム220上で前記ソースドライブPCB130から前記ソースドライブIC140に至るまで、複数の折曲部262A、264Aを持ってメアンダー形態で延びることによって、前記電源ライン162及び接地ライン164が、それぞれ折曲部のないライン形態で延びる通常の場合に比べて、これらの長さが顕著に長くなって高いインダクタンスを持つようになる。したがって、前記ベースフィルム220上で前記電源ライン162及び接地ライン164を通じて伝えられる高周波ノイズが、比較的長い長さを持つ前記第1ラインパターン262及び第2ラインパターン264を通過する間にフィルタリングされることによって、結果的にEMIレベルを低めることができる。したがって、前記電源ライン162及び接地ライン164は、前記ソースドライブIC140で発生した高周波ノイズ及びEMI発生源がアンテナの役割を果たす前記平板表示パネル110及び前記ソースドライブPCB130に伝えられるのを遮蔽する役割を担う。
また、前記第1ラインパターン262及び第2ラインパターン264が前記ベースフィルム220上で相互に平行に延びており、これらの間の離隔距離d2は、これら間に寄生容量が発生できる程度に十分に近く配置される。したがって、前記第1ラインパターン262及び第2ラインパターン264が、それぞれキャパシタの電極の役割を果たし、これら電極間で発生する寄生容量により電源ライン162と接地ライン164との間のキャパシタンスが増大する。このように増大したキャパシタンスは、半導体チップの動作に対するローカルバッテリーの役割を果たせる。したがって、半導体チップの動作速度において動作マージンが高められて安定した動作が可能である。
図3Aは、本発明の他の実施形態による平板表示装置で前記電源ライン162を構成する第1ラインパターン362と、前記接地ライン164を構成する第2ラインパターン364との形状を示す平面図である。図3Aには、前記電源ライン162及び接地ライン164がフィルム配線基板120上でそれぞれループ形態に延びている第1ラインパターン362及び第2ラインパターン364で形成された場合が例示されている。
図3Bは、図3AのIIIb−IIIb’線の拡大断面図である。図3Bには、前記電源ライン162を構成する第1ラインパターン362と前記接地ライン164を構成する第2ラインパターン364とがフィルム配線基板120のベースフィルム320の表面上に形成されていると図示されている。
図3A及び図3Bを参照すれば、前記フィルム配線基板120を構成するベースフィルム320は、前記ソースドライブIC140が実装される実装面のある第1表面320Aとその反対側表面である第2表面320Bとを持つ。前記第1ラインパターン362及び第2ラインパターン364は、前記ベースフィルム320の第1表面320A、すなわち、前記ソースドライブIC140が実装される実装面のある表面上に形成されている。前記第1ラインパターン362及び第2ラインパターン364は、例えば、銅(Cu)のような導電物質からなる。
図3A及び図3Bに示したように、前記第1ラインパターン362及び第2ラインパターン364が、それぞれ前記ベースフィルム320上で前記ソースドライブPCB130から前記ソースドライブIC140に至るまで複数の折曲部362a、364aを持ってループ形態で延びることによって、これらの長さが顕著に長くなって高いインダクタンスを持つようになる。したがって、前記ベースフィルム320上で前記電源ライン162及び接地ライン164を通じて伝えられる高周波ノイズがフィルタリングされることによってEMIレベルを低めることができる。また、前記第1ラインパターン362及び第2ラインパターン364が前記ベースフィルム320上で相互に平行に延びており、これら間の離隔距離d3は、これらの間に寄生容量が発生できる程度に十分に近く配置される。したがって、前記第1ラインパターン362及び第2ラインパターン364がそれぞれキャパシタの電極の役割を果たし、これら電極間で発生する寄生容量により電源ライン162と接地ライン164との間のキャパシタンスが増大する。したがって、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能である。
図4Aは、本発明のさらに他の実施形態による平板表示装置で、前記電源ライン162を構成する第1ラインパターン462と前記接地ライン164を構成する第2ラインパターン464との形状を示す平面図である。図4Aには、前記電源ライン162及び接地ライン164がフィルム配線基板120上でそれぞれスパイラル形態で延びている第1ラインパターン462及び第2ラインパターン464で形成された場合が例示されている。
図4Bは、図4AのIVb−IVb’線の拡大断面図であり、図4Cは、図4AのIVc−IVc’線の拡大断面図である。図4B及び図4Cには、前記電源ライン162を構成する第1ラインパターン462と前記接地ライン164を構成する第2ラインパターン464とがフィルム配線基板120のベースフィルム420上に形成されていることが図示されている。
図4Aないし図4Cを参照すれば、前記フィルム配線基板120を構成するベースフィルム420は、前記ソースドライブIC140が実装される実装面のある第1表面420Aとその反対側表面である第2表面420Bとを持つ。また、前記ベースフィルム420には、前記第1表面420Aから前記第2表面420Bまで貫通するビアホール420Cが形成されている。前記第1ラインパターン462及び第2ラインパターン464は、それぞれ前記ベースフィルム420に形成されたビアホール420Cを通じて前記第1表面420A及び第2表面420Bにわたって延びている。前記第1ラインパターン462及び第2ラインパターン464は、例えば、銅(Cu)のような導電物質からなる。
図4Aないし図4Cに示したように、前記第1ラインパターン462及び第2ラインパターン464が、それぞれ前記ベースフィルム420上で前記ソースドライブPCB130からソースドライブIC140に至るまで複数の折曲部462A、464Aを持ってスパイラル形態で延びることによって、これらの長さが顕著に長くなって高いインダクタンスを持つようになる。したがって、前記ベースフィルム420上で前記電源ライン162及び接地ライン164を通じて伝えられる高周波ノイズがフィルタリングされることによって、EMIレベルを低めることができる。また、前記第1ラインパターン462及び第2ラインパターン464が前記ベースフィルム420上で相互に平行に延びており、これら間の離隔距離d4はこれら間に寄生容量が発生できる程度に十分に近く配置される。したがって、前記第1ラインパターン462及び第2ラインパターン464がそれぞれキャパシタの電極の役割を果たし、これらの電極間で発生する寄生容量により電源ライン162と接地ライン164との間のキャパシタンスが増大する。したがって、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能である。
図5Aは、本発明のさらに他の実施形態による平板表示装置で前記電源ライン162を構成する第1ラインパターン562と前記接地ライン164を構成する第2ラインパターン564との形状を示す平面図である。図5Aには、前記電源ライン162及び接地ライン164がフィルム配線基板120上で、それぞれ前記フィルム配線基板120の所定領域を巻き取るコイル形態で延びている第1ラインパターン562及び第2ラインパターン564で形成された場合が例示されている。
図5Bは、図5AのVb−Vb’線の拡大断面図であり、図5Cは、図5AのVc−Vc’線の拡大断面図である。図5B及び図5Cには、前記電源ライン162を構成する第1ラインパターン562と前記接地ライン164を構成する第2ラインパターン564とがフィルム配線基板120のベースフィルム520上に形成されていることが図示されている。
前記フィルム配線基板120を構成するベースフィルム520は、前記ソースドライブIC140が実装される実装面のある第1表面520Aとその反対側表面である第2表面520Bとを持つ。また、前記ベースフィルム520には、前記第1表面520Aから前記第2表面520Bまで貫通するビアホール520Cが形成されている。
図5Aは、前記第1ラインパターン562及び第2ラインパターン564のうち、前記ベースフィルム520の第1表面520A上に形成されている部分の平面図に該当する。前記第1ラインパターン562及び第2ラインパターン564のうち、前記ベースフィルム520の第2表面520B上に形成されている部分の平面図は図5Dに図示されている。
図5Aないし図5Dを参照すれば、前記第1ラインパターン562及び第2ラインパターン564は、それぞれ前記ベースフィルム520に形成されたビアホール520Cを通じて前記第1表面520A及び第2表面520Bにわたって延びている。すなわち、前記第1ラインパターン562及び第2ラインパターン564は、それぞれ前記ベースフィルム520の第1表面520A及び第2表面520Bを交互に覆うように、前記ビアホール520Cを通じて前記ベースフィルム520の所定部分を反復的に巻き取ることで全体的にコイル形状をなす。前記第1ラインパターン562及び第2ラインパターン564は、例えば、銅(Cu)のような導電物質からなる。
図5Aないし図5Dに示したように、前記第1ラインパターン562及び第2ラインパターン564が、それぞれ前記ベースフィルム520上で前記ソースドライブPCB130から前記ソースドライブIC140に至るまで複数の折曲部562A、564Aを持ってコイル形態で延びることによって、これらの長さが顕著に長くなって高いインダクタンスを持つようになる。したがって、前記ベースフィルム520上で前記電源ライン162及び接地ライン164を通じて伝えられる高周波ノイズがフィルタリングされることによって、EMIレベルを低めることができる。また、前記第1ラインパターン562及び第2ラインパターン564が前記ベースフィルム520上で相互に平行に延びており、これら間の離隔距離d5はこれら間に寄生容量が発生できる程度に十分に近く配置される。したがって、前記第1ラインパターン562及び第2ラインパターン564がそれぞれキャパシタの電極の役割を果たし、これらの電極間で発生する寄生容量により電源ライン162と接地ライン164との間のキャパシタンスが増大する。したがって、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能である。
図6Aは、本発明のさらに他の実施形態による平板表示装置で、前記電源ライン162を構成する第1ラインパターン662と前記接地ライン164を構成する第2ラインパターン664との形状を示す平面図である。図6Aには、前記電源ライン162及び接地ライン164がフィルム配線基板120上で、それぞれ変形されたメアンダー形態と変形されたループ形態との複合構造に延びている第1ラインパターン662及び第2ラインパターン664で形成された場合が例示されている。
図6Bは、図6AのVIb−VIb’線の拡大断面図である。図6Bには、前記電源ライン162を構成する第1ラインパターン662と前記接地ライン164を構成する第2ラインパターン664とがフィルム配線基板120のベースフィルム620の表面上に形成されていることが図示されている。
図6A及び図6Bを参照すれば、前記フィルム配線基板120を構成するベースフィルム620は、前記ソースドライブIC140が実装される実装面のある第1表面620Aとその反対側表面である第2表面620Bとを持つ。前記第1ラインパターン662及び第2ラインパターン664は、前記ベースフィルム620の第1表面620A上に形成されている。前記第1ラインパターン662及び第2ラインパターン664は、例えば、銅(Cu)のような導電物質からなる。
図6A及び図6Bに示したように、前記第1ラインパターン662及び第2ラインパターン664が、それぞれ前記ベースフィルム620上で前記ソースドライブPCB130から前記ソースドライブIC140に至るまで複数の折曲部662A、664Aを持って変形されたメアンダー形態と変形されたループ形態との複合構造で延びることによって、これらの長さが顕著に長くなって高いインダクタンスを持つようになる。したがって、前記ベースフィルム620上で、前記電源ライン162及び接地ライン164を通じて伝えられる高周波ノイズがフィルタリングされることによってEMIレベルを低めることができる。また、前記第1ラインパターン662及び第2ラインパターン664が前記ベースフィルム620上で相互に平行に延びており、これら間の離隔距離d6は、これら間に寄生容量が発生できる程度に十分に近く配置される。したがって、前記第1ラインパターン662及び第2ラインパターン664がそれぞれキャパシタの電極の役割を果たし、これらの電極間で発生する寄生容量により電源ライン162と接地ライン164との間のキャパシタンスが増大して、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能である。
図2A及び図2Bないし図6A及び図6Bには、前記電源ライン162及び接地ライン164の構成についてのみ図示したが、図1の電源ライン172及び接地ライン174についても同一に適用できる。前記電源ライン172及び接地ライン174を、図2A及び図2Bないし図6A及び図6Bを参照して説明したような前記電源ライン162及び接地ライン164の構成のように形成することによって、その長さを延長させてインダクタンスを高めることができる。したがって、前記電源ライン172及び接地ライン174を通じて伝えられる高周波ノイズがフィルタリングされてEMIレベルを低めることができる。また、前記電源ライン172と接地ライン174との間で発生する寄生容量により電源ライン172と接地ライン174との間のキャパシタンスが増大して、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能である。
また、図1の信号ライン152、154を前記電源ライン162または前記接地ライン164と同じ形状に形成できる。前記信号ライン152、154を、それぞれ複数の折曲部を持って長く延びるラインパターンで形成することによって、前記信号ライン152、154それぞれを通じて伝えられる高周波ノイズがフィルタリングされてEMIレベルを低めることができる。
図2A及び図2Bないし図6A及び図6Bには、電源ライン162及び接地ライン164の形態として特定のいくつかの場合についてのみ例示したが、本発明はこれに限定されるものではない。すなわち、複数の折曲部を持つラインパターンであれば、いかなる形状でも本発明による電源ライン162及び接地ライン164と、電源ライン172及び接地ライン174と、信号ライン152、154を構成できる。
図7Aは、本発明による平板表示装置で電源ラインと接地ラインの長さ及び形態によるEMI低減効果を評価するために、本発明による平板表示装置に対してEMIテストを行った結果を示すグラフである。
図7Bは、通常の電源ライン及び接地ラインを採用した対照例による平板表示装置に対してEMIテストを行った結果を示すグラフである。
より詳細に説明すれば、ソースドライブPCBとソースドライブICとの間に連結されている電源ライン及び接地ラインが、図2A及び図2Bに例示したようなメアンダー形態で延びるラインパターンで形成されるLCDを準備した。そして、周波数を30MHzないし300MHzまで変化させつつ前記LCDを動作させた時、前記LCDの平板表示パネルから約3m離隔された距離に設置されたアンテナで測定された電界レベル、すなわち、EMIレベルを図7Aに示した。図7Aで、ピーク”P1”及び”P2”は、同じ構造の電源ライン及び接地ラインが採用された2個の製品でそれぞれ測定した結果を示す。
図7Bは、メアンダー形態の電源ライン及び接地ラインの代わりに折曲部のない通常のライン形態の電源ライン及び接地ラインを採用したことを除いては、図7Aの場合と同じ装置に対して同じ実験を行った結果を示す対照例である。
図7A及び図7Bのピーク変化、特に図7Aの”A”で表示した部分及び図7Bの”B”で表示した部分のピーク変化を比較すれば分かるように、図7Aの本発明による場合には、図7Bの対照例の場合に比べてEMIレベルが約5dB減少した。これにより、本発明によるLCDでメアンダー形態を利用してその長さを延長させて意図的に高いインダクタンスを持つ電源ライン及び接地ラインを形成することによって、LCDの全体的なEMIレベルを減少させられることが分かる。
図8は、本発明による平板表示装置で電源ライン及び接地ラインを、図7Aの評価例のようにメアンダー構造として、インダクタンスレベルを多様に変化させた時に測定されたEMIレベルを表で示したものである。
図8の結果で、インダクタンスが高いほど結果的に得られるEMIレベルが低くなった。
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって種々の変形及び変更が可能である。
本発明は、フィルム配線基板とこれを利用した半導体チップパッケージ及び平板表示装置関連の技術分野に好適に用いられる。
100…平板表示装置、
110…平板表示パネル、
120…フィルム配線基板、
130…ソースドライブPCB、
140…ソースドライブIC、
152、154…信号ライン、
162、172…電源ライン、
164、174…接地ライン、
220、320、420、520、620…ベースフィルム、
220a、320a、420a、520a、620a…第1表面、
220b、320b、420b、520b、620b…第2表面、
420c、520c…ビアホール、
262、362、462、562、662…第1ラインパターン、
264、364、464、564、664…第2ラインパターン、
262a、362a、462a、562a、662a…折曲部、
264a、364a、464a、564a、664a…折曲部。
110…平板表示パネル、
120…フィルム配線基板、
130…ソースドライブPCB、
140…ソースドライブIC、
152、154…信号ライン、
162、172…電源ライン、
164、174…接地ライン、
220、320、420、520、620…ベースフィルム、
220a、320a、420a、520a、620a…第1表面、
220b、320b、420b、520b、620b…第2表面、
420c、520c…ビアホール、
262、362、462、562、662…第1ラインパターン、
264、364、464、564、664…第2ラインパターン、
262a、362a、462a、562a、662a…折曲部、
264a、364a、464a、564a、664a…折曲部。
Claims (32)
- 絶縁物質からなり、半導体チップが実装される実装面を持つベースフィルムと、
前記ベースフィルム上に形成されて前記半導体チップに連結される一端部を持つ信号ラインと、
前記ベースフィルム上で複数の折曲部を持つ所定形状のラインパターンで延びている電源ラインと、
前記ベースフィルム上で前記電源ラインと平行に延びている接地ラインと、
を備えることを特徴とするフィルム配線基板。 - 前記ベースフィルムは、前記実装面のある第1表面と、前記第1表面の反対側表面である第2表面とを持ち、
前記電源ライン及び接地ラインは、それぞれ前記第1表面及び第2表面のうち選択される一つの表面上にのみ形成されていることを特徴とする請求項1に記載のフィルム配線基板。 - 前記ベースフィルムは、前記実装面のある第1表面と、前記第1表面の反対側表面である第2表面とを持ち、
前記電源ライン及び接地ラインは、それぞれ前記第1表面及び第2表面にわたって延びていることを特徴とする請求項1に記載のフィルム配線基板。 - 前記ベースフィルムには、前記第1表面から前記第2表面まで貫通するビアホールが形成されており、
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成されたビアホールを通じて前記第1表面及び第2表面にわたって延びていることを特徴とする請求項3に記載のフィルム配線基板。 - 前記電源ライン及び接地ラインは、それぞれメアンダー形態で延びていることを特徴とする請求項1〜4のいずれかに記載のフィルム配線基板。
- 前記電源ライン及び接地ラインは、それぞれループ形態で延びていることを特徴とする請求項1〜4のいずれかに記載のフィルム配線基板。
- 前記電源ライン及び接地ラインは、それぞれスパイラル形態で延びていることを特徴とする請求項1〜4のいずれかに記載のフィルム配線基板。
- 前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成された前記ビアホールを通じて前記ベースフィルムの所定部分を巻き取るコイル形態で延びていることを特徴とする請求項4に記載のフィルム配線基板。
- 前記ベースフィルムは、前記実装面のある第1表面と、前記第1表面の反対側表面である第2表面とを持ち、
前記信号ラインは、前記第1表面及び第2表面のうち選択される少なくとも一つの表面上で複数の折曲部を持って延びているラインパターンで形成されることを特徴とする請求項1に記載のフィルム配線基板。 - 前記ベースフィルムには、前記第1表面から前記第2表面まで貫通するビアホールが形成されており、
前記信号ラインは、前記ベースフィルムに形成されたビアホールを通じて前記第1表面及び第2表面にわたって延びているラインパターンで形成されることを特徴とする請求項9に記載のフィルム配線基板。 - 絶縁物質からなって実装面を持つベースフィルムと、
前記実装面上に実装されている半導体チップと、
前記半導体チップの電極に電気的に連結されるように前記ベースフィルム上に形成されている信号ラインと、
前記ベースフィルム上で前記半導体チップに電気的に連結されるように延びている電源ラインと、
前記ベースフィルム上で前記半導体チップに電気的に連結されるように延びている接地ラインと、を備え、
前記電源ライン及び接地ラインは、それぞれ複数の折曲部を持つ所定形状のラインパターンで延びており、相互平行に延びていることを特徴とする半導体チップパッケージ。 - 前記ベースフィルムは、前記実装面がある第1表面と、前記第1表面の反対側表面である第2表面を持ち、
前記電源ライン及び接地ラインは、それぞれ前記第1表面上にのみ形成されていることを特徴とする請求項11に記載の半導体チップパッケージ。 - 前記ベースフィルムは、前記実装面がある第1表面と、前記第1表面の反対側表面である第2表面を持ち、
前記電源ライン及び接地ラインは、それぞれ前記第1表面及び第2表面にわたって延びていることを特徴とする請求項11に記載の半導体チップパッケージ。 - 前記ベースフィルムには、前記第1表面から前記第2表面まで貫通するビアホールが形成されており、
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成されたビアホールを通じて前記第1表面及び第2表面にわたって延びていることを特徴とする請求項13に記載の半導体チップパッケージ。 - 前記電源ライン及び接地ラインは、それぞれメアンダー形態で延びていることを特徴とする請求項11〜14のいずれかに記載の半導体チップパッケージ。
- 前記電源ライン及び接地ラインは、それぞれループ形態で延びていることを特徴とする請求項11〜14のいずれかに記載の半導体チップパッケージ。
- 前記電源ライン及び接地ラインは、それぞれスパイラル形態で延びていることを特徴とする請求項11〜14のいずれかに記載の半導体チップパッケージ。
- 前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成された前記ビアホールを通じて前記ベースフィルムの所定部分を巻き取るコイル形態で延びていることを特徴とする請求項14に記載の半導体チップパッケージ。
- 前記ベースフィルムは、前記実装面がある第1表面と、前記第1表面の反対側表面である第2表面を持ち、
前記信号ラインは、前記第1表面上で複数の折曲部を持って延びているラインパターンで形成されることを特徴とする請求項11に記載の半導体チップパッケージ。 - 前記ベースフィルムには、前記実装面がある第1表面と、前記第1表面の反対側表面である第2表面と、前記第1表面から前記第2表面まで貫通するビアホールとが形成されており、
前記信号ラインは、前記ベースフィルムに形成されたビアホールを通じて前記第1表面及び第2表面にわたって延びているラインパターンで形成されることを特徴とする請求項11に記載の半導体チップパッケージ。 - 画像を表示する平板表示パネルと、
前記平板表示パネルに駆動信号を供給するためのソースドライブPCBと、
前記ソースドライブPCBから前記平板表示パネルに駆動信号を供給するために、前記ソースドライブPCBと前記平板表示パネルとの間でフィルム配線基板を通じて連結されているソースドライブICと、
前記フィルム配線基板上で複数の折曲部を持つ所定形状のラインパターンで延びており、前記ソースドライブPCBに連結される一端部を持つ電源ラインと、
前記フィルム配線基板上で前記電源ラインと平行に延びており、前記ソースドライブPCBに連結される一端部を持つ接地ラインと、
を備えることを特徴とする平板表示装置。 - 前記フィルム配線基板は、前記ソースドライブICが実装される実装面がある第1表面と、前記第1表面の反対側表面である第2表面とを持つベースフィルムを備え、
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムの第1表面上にのみ形成されていることを特徴とする請求項21に記載の平板表示装置。 - 前記フィルム配線基板は、ソースドライブICが実装される実装面がある第1表面と、前記第1表面の反対側表面である第2表面とを持つベースフィルムを備え、
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムの第1表面及び第2表面にわたって延びていることを特徴とする請求項21に記載の平板表示装置。 - 前記ベースフィルムには、前記第1表面から前記第2表面まで貫通するビアホールが形成されており、
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成されたビアホールを通じて前記ベースフィルムの第1表面及び第2表面にわたって延びていることを特徴とする請求項23に記載の平板表示装置。 - 前記電源ライン及び接地ラインは、それぞれメアンダー形態で延びていることを特徴とする請求項21〜24のいずれかに記載の平板表示装置。
- 前記電源ライン及び接地ラインは、それぞれループ形態で延びていることを特徴とする請求項21〜24のいずれかに記載の平板表示装置。
- 前記電源ライン及び接地ラインは、それぞれスパイラル形態で延びていることを特徴とする請求項21〜24のいずれかに記載の平板表示装置。
- 前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成された前記ビアホールを通じて前記ベースフィルムの所定部分を巻き取るコイル形態で延びていることを特徴とする請求項24に記載の平板表示装置。
- 前記電源ライン及び接地ラインは、それぞれ前記ソースドライブICに連結される他端部を持つことを特徴とする請求項21〜23のいずれかに記載の平板表示装置。
- 前記電源ライン及び接地ラインは、それぞれ前記平板表示パネルに連結される他端部を持つことを特徴とする請求項21に記載の平板表示装置。
- 前記平板表示パネル、前記ソースドライブPCB及び前記ソースドライブICのうち選択される2つの間での信号伝達のために、前記フィルム配線基板上で複数の折曲部を持つ所定形状のラインパターンで延びている信号ラインをさらに備えることを特徴とする請求項21に記載の平板表示装置。
- 前記フィルム配線基板は、ソースドライブICが実装される実装面がある第1表面と、前記第1表面の反対側表面である第2表面と、前記第1表面から前記第2表面まで貫通されているビアホールと、を持つベースフィルムを備え、
前記信号ラインは、前記ベースフィルムに形成されたビアホールを通じて前記第1表面及び第2表面にわたって延びているラインパターンで形成されることを特徴とする請求項31に記載の平板表示装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060070887A KR100744143B1 (ko) | 2006-07-27 | 2006-07-27 | 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008034854A true JP2008034854A (ja) | 2008-02-14 |
Family
ID=38601384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007196609A Pending JP2008034854A (ja) | 2006-07-27 | 2007-07-27 | フィルム配線基板とこれを利用した半導体チップパッケージ及び平板表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8106425B2 (ja) |
JP (1) | JP2008034854A (ja) |
KR (1) | KR100744143B1 (ja) |
CN (1) | CN101114633B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050358A (ja) * | 2008-08-22 | 2010-03-04 | Sharp Corp | 半導体装置 |
DE112017004746T5 (de) | 2016-09-21 | 2019-07-11 | Denso Corporation | Elektronische Steuereinheit |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090034596A (ko) * | 2007-10-04 | 2009-04-08 | 삼성전자주식회사 | 디스플레이장치 및 그의 전자파 저감방법 |
CN104409831B (zh) * | 2014-11-25 | 2017-12-26 | 中国计量大学 | 基于铁氧体的mimo终端天线 |
CN106158007A (zh) * | 2015-04-28 | 2016-11-23 | 晨星半导体股份有限公司 | 抑制双倍数据率同步动态随机存取存储器信号的电磁辐射干扰的电路结构 |
KR102150553B1 (ko) | 2015-10-06 | 2020-09-01 | 삼성전기주식회사 | 회로 기판 및 도체 패턴 구조 |
KR102497577B1 (ko) | 2015-12-18 | 2023-02-10 | 삼성전자주식회사 | 반도체 패키지의 제조방법 |
KR102447435B1 (ko) | 2016-03-11 | 2022-09-23 | 삼성전자주식회사 | Emi 감소를 위한 전력 전송 네트워크를 포함하는 기판과 이를 포함하는 장치들 |
KR101777716B1 (ko) | 2016-08-04 | 2017-09-18 | 자화전자(주) | 회로기판 및 이를 포함하는 진동 발생장치 |
KR102262073B1 (ko) * | 2018-07-26 | 2021-06-08 | 교세라 가부시키가이샤 | 배선 기판 |
KR102616482B1 (ko) | 2018-07-26 | 2023-12-26 | 삼성전자주식회사 | 전원 배선에서 발생된 전자기파를 상쇄하기 위한 접지 배선을 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
CN110854171B (zh) * | 2019-11-21 | 2022-09-13 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
KR20220139617A (ko) * | 2021-04-08 | 2022-10-17 | 삼성전자주식회사 | 루프 배선을 포함하는 전자 장치 |
US20220329937A1 (en) * | 2021-04-08 | 2022-10-13 | Samsung Electronics Co., Ltd. | Electronic device including flexible printed circuit board |
CN113506791A (zh) * | 2021-07-09 | 2021-10-15 | 世芯电子(上海)有限公司 | 一种基于冗余金属的电磁防护方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984542A (ja) * | 1982-11-08 | 1984-05-16 | Nec Corp | 高周波半導体集積回路 |
JPH0528784Y2 (ja) * | 1988-01-26 | 1993-07-23 | ||
JP3029929B2 (ja) * | 1992-10-19 | 2000-04-10 | 毅 池田 | ノイズ・フィルタ |
JPH06176838A (ja) | 1992-12-07 | 1994-06-24 | Canon Inc | 配線板及びicパッケージ |
JPH0766519A (ja) | 1993-08-31 | 1995-03-10 | Sharp Corp | フレキシブル基板 |
JP2724103B2 (ja) * | 1993-12-28 | 1998-03-09 | ケル株式会社 | 2層構造フレキシブルプリント基板 |
JPH07272934A (ja) * | 1994-03-31 | 1995-10-20 | Canon Inc | プリント基板 |
US5670815A (en) * | 1994-07-05 | 1997-09-23 | Motorola, Inc. | Layout for noise reduction on a reference voltage |
JP2973953B2 (ja) | 1996-12-18 | 1999-11-08 | 日本電気株式会社 | Tcpテープ構造 |
US6433841B1 (en) * | 1997-12-19 | 2002-08-13 | Seiko Epson Corporation | Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same |
US6573711B1 (en) * | 1998-01-08 | 2003-06-03 | Seagate Technology Llc | Paddle board with extended flexible leads |
EP1098555B1 (en) * | 1999-11-02 | 2008-07-23 | Canon Kabushiki Kaisha | Printed-wiring board |
WO2002003764A1 (fr) * | 2000-06-30 | 2002-01-10 | Sanyo Electric Co., Ltd. | Carte de circuit imprime souple et terminal telephonique cellulaire pliable |
JP2002043762A (ja) | 2000-07-27 | 2002-02-08 | Kyocera Corp | 多層配線基板 |
JP3538371B2 (ja) * | 2000-08-10 | 2004-06-14 | ソニーケミカル株式会社 | 電気部品組立体及びその製造方法 |
JP3696512B2 (ja) * | 2001-02-13 | 2005-09-21 | シャープ株式会社 | 表示素子駆動装置およびそれを用いた表示装置 |
JP3845551B2 (ja) * | 2001-04-19 | 2006-11-15 | セイコーエプソン株式会社 | 電極駆動装置及び電子機器 |
CN100468717C (zh) * | 2002-12-13 | 2009-03-11 | Nxp股份有限公司 | 平面电感元件和包括平面电感元件的集成电路 |
JP2005136838A (ja) * | 2003-10-31 | 2005-05-26 | Seiko Epson Corp | アンテナの配線構造 |
JP4595470B2 (ja) | 2004-09-30 | 2010-12-08 | セイコーエプソン株式会社 | チップ・オン・フィルム回路基板及びこのチップ・オン・フィルム回路基板を用いた画像表示装置 |
US7784908B2 (en) * | 2004-10-13 | 2010-08-31 | Canon Kabushiki Kaisha | Flexible film wiring board and liquid discharge head |
TWI259043B (en) * | 2004-11-19 | 2006-07-21 | Realtek Semiconductor Corp | Structure of circuit layout and method thereof |
KR100723490B1 (ko) * | 2005-07-12 | 2007-06-04 | 삼성전자주식회사 | 전자파 방해가 개선된 패턴을 구비한 테이프 배선기판 |
US7363607B2 (en) * | 2005-11-08 | 2008-04-22 | Pulsic Limited | Method of automatically routing nets according to parasitic constraint rules |
-
2006
- 2006-07-27 KR KR1020060070887A patent/KR100744143B1/ko active IP Right Grant
-
2007
- 2007-06-28 US US11/819,628 patent/US8106425B2/en active Active
- 2007-07-26 CN CN2007101391233A patent/CN101114633B/zh active Active
- 2007-07-27 JP JP2007196609A patent/JP2008034854A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050358A (ja) * | 2008-08-22 | 2010-03-04 | Sharp Corp | 半導体装置 |
DE112017004746T5 (de) | 2016-09-21 | 2019-07-11 | Denso Corporation | Elektronische Steuereinheit |
Also Published As
Publication number | Publication date |
---|---|
KR100744143B1 (ko) | 2007-08-01 |
CN101114633B (zh) | 2011-04-20 |
US20080023844A1 (en) | 2008-01-31 |
CN101114633A (zh) | 2008-01-30 |
US8106425B2 (en) | 2012-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008034854A (ja) | フィルム配線基板とこれを利用した半導体チップパッケージ及び平板表示装置 | |
JP4047351B2 (ja) | 多層プリント回路板 | |
JP5041897B2 (ja) | シールド機能を有するインダクタ形成型配線基板 | |
US8063480B2 (en) | Printed board and semiconductor integrated circuit | |
US8199522B2 (en) | Printed circuit board | |
JP5084153B2 (ja) | プリント基板 | |
JP2006190873A (ja) | プリント回路基板及びそれを備えた電子機器 | |
US7016198B2 (en) | Printed circuit board having outer power planes | |
JP5618457B2 (ja) | 調節可能なインダクタンスフィルタ、フィルタを備えたテープ配線基板及びテープ配線基板を備えたディスプレイパネルアセンブリー | |
JP2007250928A (ja) | 多層プリント配線板 | |
KR20080022069A (ko) | 프린트 배선 기판 | |
JP2009027135A (ja) | チップ・オン・フィルムの製作方法及び構造 | |
JP5669499B2 (ja) | プリント回路板 | |
JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
KR102462220B1 (ko) | 인쇄 회로 기판 및 이를 포함하는 표시 장치 | |
US20070291464A1 (en) | EMI shielding module | |
JP2006100664A (ja) | チップ・オン・フィルム回路基板及びこのチップ・オン・フィルム回路基板を用いた画像表示装置 | |
CN106559956B (zh) | 电源供应器的电路板、包括电路板的电子装置和电感装置 | |
JP4816274B2 (ja) | Lsiのシールド装置、lsiのシールド方法、lsiパッケージ | |
JP2007158243A (ja) | 多層プリント回路基板 | |
US20080165514A1 (en) | Printed circuit board | |
JPH09232014A (ja) | インタフェースケーブル接続用コネクタ | |
JP2005183790A (ja) | プリント配線基板 | |
JP4433882B2 (ja) | ノイズ放射抑制メモリモジュール | |
JP2010062180A (ja) | 多層プリント配線板 |