JP2008034836A - 固体撮像素子 - Google Patents

Abstract

【課題】 固体撮像素子において、半導体チップ表面、又は表面の外側の金属配線での反射に起因する画素間のクロストーク（原因（Ｉ））と、横方向拡散（原因（ＩＩ））に起因する画素間クロストークを同時に防ぐ。
【解決手段】 入射信号を電荷信号に変換するシリコンからなる光電変換部を構成要素とする半導体チップを有する固体撮像素子であって、前記半導体チップの膜厚が８μｍ以上であり、前記光電変換部がｐ型半導体部又はｎ型半導体部の少なくとも一方を含み、該光電変換部の膜厚方向に３μｍ以上の範囲における不純物濃度が、該光電変換部の表面に平行な面に対して一定であり、且つ表面から裏面への方向に該ｎ型半導体部では単調減少し、該ｐ型半導体部では単調増加することを特徴とする固体撮像素子である。
【選択図】 図３

Description

本発明は光電変換部の不純物濃度を制御した固体撮像素子に関するものである。

ビデオカメラ等で用いられる固体撮像素子は、ＣＣＤ(Charge Coupled Device)を用いて画像信号を転送するＣＣＤ撮像素子と、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)プロセスを用いて作成したトランジスタのスイッチングにより画像信号を転送するＣＭＯＳ撮像素子に大別することができる。

またＣＭＯＳ撮像素子はＣＣＤ撮像素子に比べて消費電力が少ないといった利点を有する。加えて、各種の回路を撮像素子内に作り込むことが容易である。このようなＣＭＯＳ撮像素子の利点より、近年、並列読み出し型高速度ビデオカメラ用撮像素子はＣＭＯＳ撮像素子で作られる場面が増加している。

一方、近年ＣＣＤ撮像素子、ＣＭＯＳ撮像素子ともに、細密な画像を得るために、撮像素子の画素面積の縮小化が要求されている。
しかし、ＣＭＯＳ撮像素子では、表面に複雑な構造の回路を作り込む必要があり、画素面積が縮小した場合、回路が障壁となって開口率（画素面積に対する遮光されていない露光部の面積の比）が小さくなり、感度が悪化するという問題を有する。
当該問題を解決するために、回路を有さない裏面側から光を照射させる裏面照射型ＣＭＯＳ撮像素子（非特許文献１参照）が試作されている。

図６は裏面照射型ＣＭＯＳ撮像素子１００を示す図である。
ＣＭＯＳ撮像素子１００の半導体チップ５１は、裏面５１ｂ側に位置する薄い濃度のp型半導体部５１１（濃度１×１０^１４〜１×１０^１５ｃｍ^−３）、ｐ型半導体部５１１上に位置し、且つｐ型半導体部５１１と同程度の濃度のｎ型半導体部５１２、ｎ型半導体の表面から不純物をドーピングされた表面領域５１３からなる。表面領域５１３は、ｎ型半導体にやや濃いp型の不純物を打ち込むことでｐウェルを形成し、その表面部分に濃いｎ型（図中５３ｂ等）とｐ型不純物を用いて電荷集積部５６やトランジスタ等を形成している。
また、入射光はカラーフィルタ５４、パシベーション膜５５を介して、p型半導体５１に入射される。
なお、ＣＭＯＳ撮像素子１００では、裏面のｐ型半導体部５１１と中央部のｎ型半導体部５１２に入射した光から電子・正孔対が生じる。従って、図５において、この２層を合わせて光電変換部５１０と称す。

ここで、裏面照射型のＣＭＯＳ撮像素子１００の場合、画素面積を縮小させると、光電変換部５１で発生した電荷信号が電荷集積部５６に到達する前に隣接する画素に混入するといった問題が生じやすくなる。当該問題を隣接する画素間のクロストークと称す。
当該画素間のクロストークの原因としては、第一に表面５１ａまで透過した光が表面５１ａ又は表面の外側の金属配線５２ａにより反射すること（原因（Ｉ）と称す）を挙げることができる。つまり、表面５１ａまで透過した光が、表面５１ａや金属配線５２ａによって反射、散乱し、他の画素の半導体チップ５１中に入射して電子・正孔対を発生することで、画素間クロストークが生じる。
この原因に対処する方法として、光の透過率を十分小さくするように半導体チップ５１の膜厚を大きくする方法を挙げることができる。

また、画素間のクロストークが生じる第二の原因として、光電変換部５１０で発生した電荷信号が表面付近の回路に到達するまでに光電変換部５１０の膜厚に垂直な方向へ拡散（以下、横方向拡散と称す）すること（原因（ＩＩ）と称す）が挙げられる。

このような横方向拡散を防ぐためには、半導体チップ５１の膜厚を小さくする方法が挙げられるが、この場合、表面５１ａ又は表面の外側の金属配線５２ａでの反射（原因（Ｉ））に起因する画素間クロストークを防ぐことができず好ましくない。

そこで従来は、原因（ＩＩ）を防ぐために半導体チップ５１において画素と画素の境界部のｐ型不純物濃度を高くし、電荷信号の横方向の拡散を抑える方法が採用されている。
具体的には、表面５１ａと裏面５１ｂから画素の境界線に沿ってｐ型不純物を打ち込み、熱や紫外線によって、打ち込んだ不純物をシリコン結晶構造に組み込み、半導体として活性化させる方法を挙げることができる。
裏面照射型撮像素子では、表面５１ａの外側に回路や電極をのせる前に、不純物を打ち込んで熱などを加えることで、表面５１ａから３μｍ程度までは、電気的に、画素と画素の境界を明確にし、境界を横切る電子の数を無視できる程度にまで下げることができる。
しかし、裏面側からの不純物の打ち込みは、表面側に比較的低融点の金属が用いられた回路を作りこんだ後に行う必要がある。そのため、裏面５１ｂから打ち込んだ不純物を活性化するために長時間熱を加えることができず、裏面から不純物を打ち込んだとしても最大２μｍ程度の深さまでしか効果を期待することができない。

そこで、裏面５１ｂからｐ型不純物を打ち込まず、ｐ型不純物の濃度分布を膜厚方向に単調変化させる方法が提案されている。これにより、電荷信号は垂直に表面に向かうため、横方向拡散を防ぐことができる。
具体的には、濃いｐ型不純物を有するウエーファを基盤として、その表面に薄いｐ型不純物濃度のシリコン結晶の層をエピタキシャル成長で作る。そして回路を形成した後、基盤部分は取り除く。これにより薄い濃度のエピタキシャル層を形成するときも、基盤から拡散した不純物が混じるので、自動的に単調な濃度勾配を形成することができる。

図７はこのようにして形成したエピタキシャル層の濃度分布を示した図であり、横軸が深さ（μｍ）、縦軸がキャリア濃度（ｃｍ^−３）を示している。なお、図７中の縦軸において図示の都合上、例えば１×１０^１２を１Ｅ＋１２と示している。図７において、深さ４０μｍ以上の範囲が基盤となる濃いｐ型不純物（ボロン）を有するウエーファであり、深さ４０μｍから深さ０μｍの方向にエピタキシャル成長によりシリコン結晶を作成した。図７で示す如く、３３μｍから４０μｍ付近では基盤から拡散したボロンがシリコン結晶に混入するため、濃度が上昇し、単調変化している。
この場合、電気化学的エッチングにより、最終的に濃いp型不純物濃度の基盤（４０μｍ以上の部分）を取り除いて厚さを薄くする。この時、基板とともにシリコン結晶の一部もエッチングされるので、緩やかな濃度変化がある部分は５μｍ程度となる。それ以外は、膜厚方向に一定濃度となっているので、電荷信号の横拡散を防ぐことができない。

上記したように、表面５１ａからはｐ型不純物を打ち込むことにより最大３μｍ程度まで横方向の拡散を軽減することができる。また、裏面５２ｂからは濃いｐ型濃度のウエーファの上にエピタキシャル成長で薄いｐ層を成長させることにより最大５μｍ程度まで横方向の拡散を軽減することができる。
つまり、表面と裏面の両方から処理を行うことにより、半導体チップ６１の膜厚が最大８μｍ程度まで横方向の拡散を防ぐことができる。

しかしながら、逆にいうと半導体チップ６１の膜厚を８μｍ以上にした場合、横方向拡散（原因（ＩＩ））を防ぐことができず、画素間のクロストークを軽減することができないため、半導体チップ６１の膜厚を８μｍ以上にすることができないといえる。
一方、上記したように、表面５１ａ又は金属配線５２ａによる反射に起因する画素間のクロストーク（上記原因（Ｉ））を軽減するためには、半導体チップの膜厚６１を厚くして光が表面まで透過することを防ぐ必要がある。具体的には、多少のクロストークは許容するとしても、膜厚は少なくとも８μｍ程度必要である。
つまり、表面５１ａ又は金属配線５２ａによる反射に起因する画素間のクロストーク（上記原因（Ｉ））と、横方向拡散（原因（ＩＩ））に起因する画素間クロストークを同時に防ぐことができない。

なお、上記問題は光電変換部が二層のＣＭＯＳ撮像素子１００だけでなく、光電変換部がｐ型半導体部５１１の一層からなるＣＭＯＳ撮像素子２００でも生じる。また、裏面照射型ＣＭＯＳ撮像素子だけでなく、裏面照射型ＣＣＤ撮像素子や、表面照射型の撮像素子の場合も同様の問題が生じる。

丸山康 外５名 「裏面照射型ＣＭＯＳイメージセンサ」社団法人映像情報メディア学会技術報告 第３０巻第２５号ｐ．２５〜２８

本発明は上記現状に鑑みてなされたものであり、固体撮像素子において、半導体チップ表面、又は表面の外側の金属配線での反射に起因する画素間のクロストーク（原因（Ｉ））と、横方向拡散（原因（ＩＩ））に起因する画素間クロストークを同時に防ぐことを解決課題とする。

請求項１に係る発明は、入射信号を電荷信号に変換するシリコンからなる光電変換部を構成要素とする半導体チップを有する固体撮像素子であって、前記半導体チップの膜厚が８μｍ以上であり、前記光電変換部がｐ型半導体部又はｎ型半導体部の少なくとも一方を含み、該光電変換部の膜厚方向に３μｍ以上の範囲における不純物濃度が、該光電変換部の表面に平行な面に対して一定であり、且つ表面から裏面への方向に該ｎ型半導体部では単調減少し、該ｐ型半導体部では単調増加することを特徴とする固体撮像素子に関する。

請求項２に係る発明は、前記光電変換部がｐ型半導体部と該ｐ型半導体部の表面側にあるｎ型半導体部とを含むことを特徴とする請求項１記載の固体撮像素子に関する。

請求項３に係る発明は、画素面積の平方根が、前記半導体チップの膜厚よりも小さいことを特徴とする請求項１又は２記載の固体撮像素子に関する。

請求項４に係る発明は、前記固体撮像素子が裏面照射型固体撮像素子であることを特徴とする請求項１乃至３いずれか記載の固体撮像素子に関する。

請求項５に係る発明は、前記画素の各々に、光電変換部で発生した電荷信号を一定時間蓄積する電荷集積部と、該電荷集積部に蓄積された電荷信号が一斉に移され、その後一旦保存される画像記録領域と、該画像記録領域に一旦保存された電荷信号を受光面外に読み出す電荷信号読み出し部とを備えることを特徴とする請求項１乃至４いずれか記載の固体撮像素子に関する。

請求項６に係る発明は、前記光電変換部の形成を気相成長法によるエピタキシャル成長により行い、該気相成長法に用いる気相成長ガスの不純物濃度を単調変化させることを特徴とする請求項１乃至５いずれか記載の固体撮像素子に関する。

請求項７に係る発明は、前記ｎ型半導体部の不純物濃度が１×１０^１５ｃｍ^−３以下の範囲にあり、前記ｐ型半導体部の不純物濃度の平均が前記ｎ型半導体部の不純物濃度の平均よりも低いことを特徴とする請求項１乃至６いずれか記載の固体撮像素子に関する。

請求項８に係る発明は、請求項１乃至７いずれか記載の固体撮像素子を利用した撮影装置に関する。

請求項１に係る発明によれば、半導体チップの膜厚が８μｍ以上であることにより、表面まで光が透過することを防ぐことができるので、表面、又は表面の外側の金属配線による反射に起因する画素間のクロストーク（上記原因（Ｉ））を軽減することができる。
また、光電変換部の膜厚方向に３μｍ以上の範囲における不純物濃度が、該光電変換部の表面に平行な面に対して一定であり、且つ表面から裏面への方向にｎ型半導体部では単調減少し、ｐ型半導体部では単調増加することにより、半導体チップの膜厚が８μｍ以上と厚くしても、表面に透過するまでの光の横拡散による画素間のクロストーク（上記原因（ＩＩ））を軽減することができる。
つまり、表面５１ａ又は金属配線５２ａによる反射に起因する画素間のクロストーク（原因（Ｉ））と、横方向拡散（原因（ＩＩ））に起因する画素間クロストークを同時に防ぐことができる。

請求項２に係る発明によれば、光電変換部がｐ型半導体部とｐ型半導体部の表面側にあるｎ型半導体部とを含むことにより、光電変換部の膜厚を容易に大きくすることができ、且つ量子効率を高く保つことができる。

請求項３に係る発明によれば、画素面積の平方根が、半導体チップの膜厚よりも小さいことにより、画像の高解像度化、即ち多画素化を実現することができる。

請求項４に係る発明によれば、固体撮像素子が裏面照射型固体撮像素子であることにより、開口率の大きい固定撮像素子を得ることができる。

請求項５に係る発明によれば、画素の各々に、電荷集積部に蓄積された電荷信号が一斉に移され、一旦保存される画像記録領域を備えることにより、フォーカルプレーン現象を抑えることができる。また、半導体チップの膜厚が８μｍ以上であるので、画像記録領域に直接、画像信号が混入することを防ぐことができ、画像記録領域を設けても、時間的に引き続く画像信号間のクロストークを軽減することができる。
加えて、画像記録領域に一旦保存された電荷信号を受光面外に読み出す電荷信号読み出し部を備えることにより、高速撮影等を好適に行うことができる。

請求項６に係る発明によれば、光電変換部の形成を気相成長法によるエピタキシャル成長により行い、該気相成長法に用いる気相成長ガスの不純物濃度を単調変化させることにより、表面から裏面への方向において、不純物濃度がｎ型半導体部では単調減少し、ｐ型半導体部では単調増加する光電変換部を容易に作成することができる。

請求項７に係る発明は、ｎ型半導体部の不純物濃度が１×１０^１５ｃｍ^−３以下の範囲にあり、ｐ型半導体部の不純物濃度の平均がｎ型半導体部の不純物濃度の平均よりも低いことにより、ｎ型半導体部とｐ型半導体部の間の空乏層を確実に空乏化することができる。それにより、ｐ型半導体部とｎ型半導体部が電気的に互いに影響しあうことがなく、各半導体部の不純物濃度の単調変化が乱れることを防ぐことができる。
また、空乏層が確実に空乏化しているため、ｐ型半導体部とｎ型半導体部を電気的に遮断することができ、電子と正孔の再結合を防止する。それにより、光信号から電荷信号への変換を効率的に行うことができる。

請求項８に係る発明によれば、請求項１乃至７いずれか記載の固体撮像素子を撮影装置に利用することにより、画素を緻密化しても画素間クロストークを防ぐことができるため、鮮明な画像を得ることができる。

本発明に係る固体撮像素子について以下説明する。
図１は本発明に係る固体撮像素子における実施形態の回路図である。
図２はＣＭＯＳ撮像素子における光電変換部２０の周辺部分の一画素に相当する範囲を示す概略断面図である。

まず、図１を用いて裏面照射型固体撮像素子について説明する。
図１に示す裏面照射型撮像素子は、裏面照射型ＣＭＯＳ撮像素子３１であり、画素１４が複数、マトリックス（行列）状に配置された画素部１１と、画素１４を行毎に駆動する垂直選択回路１２と、画素１４を列毎に駆動する水平選択回路１３を有する。
ＣＭＯＳ撮像素子は、ＣＣＤ撮像素子に比して、安価で、消費電力も少ないといった利点を有する。また、ＣＭＯＳ撮像素子は各種の回路を撮像素子内に作り込むことが容易である。このような要因により、撮像素子を含むカメラの電子回路全体を簡素化したり、より高機能化したりすることができる。

画素１４は光電変換部２０（図２参照）を有する半導体チップ２及び増幅回路を構成要素として含む。光電変換部２０は、入射信号である光信号を電荷信号に変換する。変換された電荷信号は増幅回路により増幅され、画素外に転送される。
ＣＭＯＳ撮像素子３１では画素１４ごとに増幅回路を持つことで、画像信号を増幅し、読み出し時のスイッチングや、読み出し経路上の浮遊容量などによって発生するノイズのレベル以上のレベルにすることができる。その後に、画素外に読み出すことによって、ＳＮ比（Signal to Noise ratio）を改善することができる。

また、画素部１１はＡＤコンバータを各列もしくは各行ごとに有する。ＡＤコンバータを有することで、並列処理で画像信号を処理して、多数の信号読み出しピンからデジタル信号として撮像素子外に読み出すと、画像１枚当たりの画像信号の読み出し時間を信号読み出しピンの数に逆比例して短縮することができ、高速撮影に適した撮像素子となる。

また、画素１４の面積は、画素面積の平方根が、半導体チップの膜厚よりも小さい。これにより、画像の高解像度化、即ち多画素化を実現することができ、緻密な画像を得ることができる。
また、ＣＭＯＳ撮像素子３１では、光電変換部２０での電荷信号の横方向への拡散を防ぐことができるので、半導体チップの膜厚に比して画素を小さくしても、隣の画素に電荷信号が入射するクロストークを防ぐことができる。
また、半導体チップ２の膜厚に比して画素を小さくすることができるということは、換言すれば、画素の面積が小さい状態で、半導体チップ２の膜厚を大きくすることができるということである。つまり、多画素化を実現すると同時に、表面に達する光の割合を下げて量子効率を向上させることができ、さらに、半導体チップ２を透過する光の量を抑えることができるため、半導体チップ２表面や金属配線５ａ等で反射・散乱されることによって生じる画素間のクロストーク（上記原因（Ｉ））の発生を軽減することもできる。詳しくは後述する。

垂直選択回路１２には、所定の画素１４の行数に対応した複数のリセット信号線１５及び行選択信号線１６が互いに平行に接続されている。各リセット信号線１５及び行選択信号線１６は、行毎の画素１４に共通して夫々接続されている。
水平選択回路１３には、所定の画素１４の列数に対応した複数の信号線１７が接続されている。そして、水平選択回路１３からは、信号出力線１８を通して、出力信号が出力される。

上記したように、ＣＭＯＳ撮像素子３１においては、基本的には各画素１４中の光電変換部２０で光信号を電荷信号に変換し、その電荷信号を電圧信号として信号出力端子１９より外部に取り出す。その場合、垂直選択回路１２と水平選択回路１３によって順次各画素１４からの信号を選択していく。

次いで、図２を用いて、ＣＭＯＳ撮像素子３１において入射光である光信号が光電変換部によって電荷信号に変換される工程について説明する。

入射光である光信号は、各画素に対応したオンチップマイクロレンズ９から入射される。オンチップマイクロレンズ９より入射した光信号は、カラーフィルタ８及びパシベーション膜７を介して、半導体チップ２中の光電変換部２０へ入射され、電荷信号に変換される。変換された電荷信号は電荷集積部４に一定時間蓄積され、読出しトランジスタによって、画像記録領域１に記録される。その後、画像信号読み出し部３によって、受光面外に移行される。
なお、半導体チップ２上には、ポリシリコン結晶や金属を用いて電極、多層配線５ａを形成した多層配線層５が形成される。多層配線５ａは、トランジスタ等の制御のための制御信号線や、画像信号の読み出しのための信号読み出し線として使われている。なお、多層配線層５における半導体チップ２に接する領域（後述する表面領域２３に接する領域）は絶縁層である。

オンマイクロレンズ９は、中心付近の画素と周辺の画素で形状の異なるレンズである。オンマイクロレンズ９を有することにより、画素に入射した光をできるだけ面に直交する方向に向けることができる。オンマイクロレンズ９を有することにより、受光面の周辺部の画素に入射する光が光電変換部２０へ斜めに入射することを防ぐことができ、画素間のクロストークを軽減することができる。

半導体チップ２はシリコンからなり、光信号を電荷信号に変換する光電変換部２０とその表面の表面領域２３から構成される。
光電変換部２０は、ｐ型半導体部２１上にｎ型半導体部２２を積層したフォトダイオードである。ｐ型半導体部２１は、１×１０^１４〜１×１０^１５ｃｍ^−３の薄いｐ型不純物濃度を有しており、一方、ｎ型半導体部２２はｐ型半導体部２１と同程度の濃度のｎ型不純物濃度を有している。
表面領域２３は、ｎ型半導体にやや濃いp型の不純物を打ち込むことでｐウェルを形成し、その表面部分に濃いｎ型不純物（図中４，６ｂ，３ｂ）とｐ型不純物を用いて電荷集積部４や各種トランジスタ等を形成している。

光電変換部２０がｐ型半導体部２１とｎ型半導体部２２を有するフォトダイオードであることにより、入射した光により光電変換部中で生じた電子・正孔対のうち、電子がｎ型半導体側へ、正孔がｐ型半導体側へ速やかに移行する。
また、ｐ型半導体部２１とｎ型半導体部２２の境界には空乏層が形成される。空乏層とは電荷がなく電気的に絶縁された領域であり、電荷の移動に対する障壁として作用する。それにより、ｐ型半導体部２１とｎ型半導体部２２を電気的に遮断することができ、電子と正孔の再結合を防止することができる。それにより、光電変換部がｐ型半導体部２１、又はｎ型半導体部２２のみの場合に比して、より効率的に光信号から電荷信号への変換を行うことができる。
さらに、フォトダイオードは光量と出力の直線性が良好、応答速度が速い、４００〜９００ｎｍの広帯域で検出可能、温度変動が小さい、振動衝撃に強い等、優れた効果を有する点でも好ましいものである。

また、光電変換部２０がｐ型半導体２１及びｎ型半導体部２２を有することで、光電変換部２０の膜厚（図２中の２０ａから２０ｂまでの幅）を容易に大きくすることができる。つまり、半導体チップ２の膜厚も大きくすることができる。
膜厚を大きくすることで、半導体チップ２の遮光性を高めることができる。それにより、入射した光が、半導体チップ２を透過することを防ぐことができる。光の透過を防ぐことができるので、半導体チップ表面や半導体チップの外側の多層配線５ａ等による反射光が隣接する画素に入射することに起因する画素間のクロストーク（上記原因（Ｉ））を防ぐことができる。

表1にシリコン結晶の各膜厚に対する光の波長と光の透過率の関係を示す。以下、表１を用いて、半導体チップ２の膜圧について検討する。

表１に示す如く、７００ｎｍの長波長（赤色側）の光の透過率は、膜厚８μｍで１７．３％である。原因（Ｉ）によるクロストークをある程度抑えるためには、透過率を少なくとも１７％程度まで抑える必要があるため、７００ｎｍの長波長（赤色側）の光まで受光する場合、半導体チップ２の膜厚は少なくとも８μｍ必要である。
また、原因（Ｉ）によるクロストークをより抑えるためには、光の表面への透過率を１％程度に抑えることがさらに好ましい。このような場合、半導体チップ２の膜厚は２０μｍ以上にする必要がある。具体的には半導体チップ２の膜圧を２５〜３０μｍにすることが好ましい。
また、半導体チップ２０の膜厚を大きくすることにより、長波長側の光の感度が上がるといった効果もあるので、この点からも膜厚を大きくすることは好ましい。
但し、半導体チップ２において、表面領域２３の膜厚は、表面領域上に作り込むトランジスタ等に依存するので、膜厚を大きくすることができない。そのため、実際には光電変換部２０の膜厚を大きくして、半導体チップ２の膜厚を大きくすることとなる。

本発明に係る光電変換部２０におけるｐ型半導体部２１及びｎ型半導体部２２は、不純物濃度が、光電変換部の表面２０ａに平行な面に対して一定であり、ｐ型半導体部２１及びｎ型半導体部２２が夫々、表面２０ａから裏面２０ｂ方向に向けて不純物濃度が単調的に変化している。
具体的には、ｎ型半導体部２２における不純物濃度は表面２０ａから裏面２０ｂにかけて単調減少し、ｐ型半導体部２１における不純物濃度は表面２０ａから裏面２０ｂ方向に向けて単調増加する。
このようなｐ型半導体部２１及びｎ型半導体部２２は、気相成長法によるエピタキシャル成長により成膜することが好ましい。これにより、不純物濃度が単調に変化する光電変換部２０を容易に作成することができる。具体的には、気相成長法により成膜する際、気相成長ガスの不純物濃度を単調変化させることによって、基盤の不純物と独立に簡単に単調変化させることができる。なお、従来の成膜では、気相成長ガスを一定量供給しながら成膜していたため、膜厚方向に略一定の濃度分布となっていた。

図３は、濃いｐ型不純物（ボロン）を有するウエーファである基盤上に、エピタキシャル成長により成膜したｐ型半導体部を形成し、その上に、エピタキシャル成長により成膜したｎ型半導体部を積層した直後の不純物の濃度分布を示した図であり、横軸が深さ（μｍ）、縦軸がキャリア濃度（ｃｍ^−３）を示している。なお、図３中の縦軸において図示の都合上、例えば１×１０^１２を１Ｅ＋１２と示している。図３では、深さ２４μｍ付近より深い範囲が基盤、深さ２４μｍ付近から１２μｍ付近がｐ型半導体部、深さ１２μｍから０μｍ付近がｎ型半導体部である。なお、深さ０μｍの面が、半導体チップの表面となる。
具体的には、ｐ型半導体部を基盤上に成膜していく際、ｐ型不純物（ボロン）を徐々に減らしながら成膜する。また、ｎ型半導体部は、ｎ型不純物（リン）を徐々に増やしながら成膜する。なお、実際に半導体チップとして使用するときは、基盤（図３における深さ２４μｍ以上の範囲）は電気化学的エッチングにより取り除かれる。
また、図３で示す如く、成膜直後の濃度分布では、若干の凹凸が見られる。この凹凸に関して言えば、実際に凹凸が生じているのか、測定精度に起因するものなのかは不明である。しかしながら、仮に、実際凹凸が生じていたとしても、この程度の凹凸は、光電変換部に使用した場合、プロセス中の熱処理により滑らかになる。つまり、表面２０ａから裏面２０ｂにかけて、ｎ型半導体部は単調減少し、ｐ型半導体部は単調増加した薄膜を得ることができる。

光電変換部２０に、上記したような不純物濃度が単調変化する層を用いることによって、光電変換部２０における電荷信号が横方向（光電変換部２０の膜厚方向に対し垂直な方向）に拡散することを抑制することができる。そのため、光電変換部２０の膜厚を大きくしても、光電変換部２０で発生した電荷信号が表面の回路に達するまでに隣接する画素に入射することを防ぐことができる。つまり、上記原因（II）におけるクロストークの発生を防ぐことができる。
その結果、画素と画素の境界部のｐ型不純物濃度を高くし、電荷信号の横方向への拡散を防ぐといった方法を行う必要もない。つまり、ｐ型不純物濃度を高くするために、ｐ型不純物を打ち込むことのできる膜厚以上に光電変換部２０の膜厚を大きくすることができる。そのため、光電変換部２０の膜厚を大きくして、遮光性を向上させることができ、半導体チップ表面や半導体チップの外側の多層配線５ａ等による反射光が隣接する画素に入射することに起因する画素間のクロストーク（上記原因（Ｉ））も同時に防ぐことができる。

なお、半導体チップ２の表面及び裏面から、画素と画素の境界部に不純物を打ち込む場合は、膜厚方向において不純物が打ち込めない範囲においてのみ、上記したような不純物濃度が単調変化する層であればよい。不純物を打ち込んだ範囲は、不純物濃度が単調変化する層を用いなくても、電荷信号の横方向の拡散による画素間のクロストークを防ぐことができるからである。
例えば、半導体チップ２の膜厚が８μｍの場合、半導体チップ２の表面からは３μｍの不純物を打ち込むことができ、裏面からは２μｍの不純物を打ち込むことができるので、膜厚方向において、合計５μｍの範囲で不純物を打ち込むことができる。つまり、当該５μｍの範囲を除いた、膜厚方向における３μｍの範囲が、上記した不純物が単調変化した層であれば良いこととなる。

また、膜厚を大きくしても、隣接する画素に電荷信号が入射することがないため、画素の面積を大きくする必要もない。そのため、画素１４の面積を半導体チップ２の膜厚に比して十分に小さくすることができる。具体的には、画素面積の平方根は、半導体チップ２の膜厚よりも小さくすることが好ましい。これにより、画像の高解像度化、即ち多画素化を実現することができ、緻密な画像を得ることができる。

また、光電変換部２０がｐ型半導体部２１とｎ型半導体部２２を有するフォトダイオードである場合、ｎ型半導体部２２の不純物濃度は１×１０^１５ｃｍ^−３以下の範囲であり、ｐ型半導体部の不純物濃度の平均が前記ｎ型半導体部２２の不純物濃度の平均よりも低いことが好ましい。これにより、ｐ型半導体部２１とｎ型半導体部２２の間の空乏層を確実に空乏化することができる。空乏層の空乏化が不十分な場合、ｐ型半導体部２１とｎ型半導体部２２が電気的に互いに影響しあい、各半導体部２１，２２の不純物濃度の単調変化が乱れる恐れがあるが、空乏層が十分に空乏化されていることにより、各半導体部２１，２２の不純物濃度の単調変化が乱れることを防ぐことができる。それにより、横方向拡散（原因（Ｉ））に起因する画素間クロストークを確実に抑えることができる。
また、空乏層が十分空乏化されていることでｐ型半導体部２１とｎ型半導体部２２を電気的に遮断することができるため、光電変換部２０中で生じた電子と正孔が再結合することを確実に防止することもできる。
但し、ｐ型半導体部２１は裏面２０ｂ側にｐ型不純物を濃い濃度で打ち込む場合があるが、その場合、ｐ型半導体部２１とは裏面２０ｂ側の濃い不純物濃度の領域以外の領域を指す。濃い不純物濃度の領域は光電変換に寄与しないからである。つまり、ｐ型半導体部２１の不純物濃度の平均とは、裏面２０ｂ側の濃い不純物濃度の領域以外の領域の濃度の平均を指す。

なお、上述した光電変換部の不純物濃度の単調変化とは、実質的に単調変化であればよい。つまり、光電変換部の全膜厚に対して十分に短い距離なら、勾配がゼロの範囲や、逆勾配の範囲を有するものも含まれる。具体的には、このような勾配がゼロの範囲や逆勾配の範囲により生じる横方向への拡散が十分に小さく、本実施例での効果を奏すれば本発明に含まれる。
このような勾配がゼロの範囲や逆勾配の範囲は、成膜プロセスの関係で生じることがある。

また、本発明に係る固体撮像素子は、上記したように半導体チップ２の膜厚を厚くすることができる。そのため、高速度ビデオ撮影におけるフォーカルプレーン効果の除去することができるといった効果も奏する。以下、具体的に説明する。

フォーカルプレーン効果とは、各画素にメモリー部を設けていない高速度ビデオカメラ用のＣＭＯＳ撮像素子に生じる現象である。
フォーカルプレーン効果は、高速フォーカルプレーンシャッターを持つフィルムカメラで見られたフォーカルプレーン効果に類似する現象である。高速フォーカルプレーンシャッターでは、スリット状の露光部を開けたシャッター幕を、フィルムの表面に高速に走らせることにより、名目上、１万分の１秒程度の短時間露光を実現している。しかしながら、高速で運動する物体をブレないように高速フォーカルプレーンシャッターで撮影すると、フィルムの各部分をスリットが通過する時間が異なるため、撮影された画像が歪む。例えば、結像面上で、物体の進行方向とスリットの進行方向が同じであると、物体が横に伸びて写る。逆方向であれば縮んで写る。物体の運動方向とスリットの進行方向が直交する場合には、物体が歪んで写る。例えばロケットが上昇する場合を考えると、スリットが水平に左から右に移動すると、左翼は先に写り、右翼は後で写る。右翼が写るときにはロケットは少し上昇しているので、ロケットが右上がりに菱形に歪んで写る。
ＣＭＯＳ撮像素子では各画素から電荷信号を逐次読み出すので、読み出し時刻に差が生じる。読み出し時刻と次の読み出し時刻の間に画像信号が蓄積されるので、読み出し時刻が異なると、撮影している時間が異なることになる。そのため、高速フォーカルプレーンシャッターを持つフィルムカメラと同様に、フォーカルプレーン効果が生じる。このようなフォーカルプレーン効果による歪みは、歪みの小さい画像を得ることが求められる科学技術計測等では特に大きな問題となる。

本発明に係る固体撮像素子は、半導体チップ２の膜圧を大きくすることで、画像記録領域に光が届かないようにすることができ、上記した時間方向における画像信号のクロストークを防ぐことができる。

光電変換部２０で変換された電荷信号は、読出しトランジスタを介して、画像記録領域１に移行される。読出しトランジスタは、電荷集積部４をソース領域とし、ｎ型不純物領域であるドレイン領域６ｂを介して画像記録領域へ電荷信号を読み出す。この時、ゲート電極６ａに印加する電圧を制御することによって、光電変換部２０からの読み出しを制御することができる。つまり、ゲート電極６ａへ電圧を印加することによって、電荷集積部４に一定時間集積した電荷信号を画像記録領域に一斉に読み出すことができる。

画像記録領域１は、光電変換部２０で変換された電荷信号を一旦保存する領域である。
画像記録領域１を有することで、光電変換部２０での露光時間に亘って蓄積された電荷信号を、一斉に画像記録領域１に移し、後に画像記録領域１より順次読み出すことができる。そのため、読み出されるまでに電荷信号が蓄積される時間に差が生じず、フォーカルプレーン現象をさらに抑えることができる。
また、半導体チップ２の膜厚が８μｍ以上であることにより、半導体チップ２が十分な遮光性を有し、画像記録領域１に直接光が入射することもない。つまり、画像記録領域１に直接光が入射して、ノイズとなることがない。

画像記録領域１で一旦記録された電荷信号は、画像信号読み出し部３によって受光面外に読み出される。なお、本実施例において、画像信号読み出し部３は、一対のソース・ドレイン領域３ｂとゲート電極３ａを有しており、ゲート電極３ａに電圧を印加することによって、受光面外への電荷信号の読出しを行うスイッチング用のトランジスタである。

なお、図２では、光電変換部２０がｐ型半導体部２１とｎ型半導体部２２からなる撮像素子について説明したが、図４で示すように光電変換部２０がｐ型半導体部２１のみからなる撮像素子も本発明に当然含まれる。なお、図４において、図２と同様の構成には同様の参照番号を付している。

最後に、本発明に係る固体撮像素子を利用した撮影装置として、ＣＭＯＳ撮像素子３１を高速撮影装置に利用した実施例について説明する。
ＣＭＯＳ撮像素子は、各種の回路を撮像素子内に作り込むことが容易である。特に多数のＡＤコンバータを作り込み、並列処理で画像信号を処理して、多数の信号読み出しピンからデジタル信号として撮像素子外に読み出すと、画像１枚当たりの画像信号の読み出し時間を信号読み出しピンの数に逆比例して短縮することができるので、高速撮影に適した撮像素子とすることができる。

図５は高速撮影装置全体の構成を示した図である。
レンズ４１に入射した光はＣＭＯＳ撮像素子３１の受光面に結像する。撮影中は入射した光の強度に応じて電荷信号が生じるが、過剰な入射光により生じた過剰電荷は、ドレイン線３３を通じてアースに排出される。
撮影後は信号出力線１７を通じＣＭＯＳ撮像素子３１内に蓄積された電荷信号（画像情報）が、ＡＤコンバータ３５によりデジタル情報に変換され、バッファメモリー３６に蓄積される。バッファメモリー３６に蓄積された画像情報は画像情報処理装置３７により連続する１枚１枚の画像情報に変換されたのち、高速撮影装置外に出力される。この画像情報はモ二タ３８により画像として目で見ることができる。また、高速撮影装置は、装置全体を制御するためのタイミングコントローラ３９を備えている。さらに、高速撮影装置は、撮像素子を制御するために後述する駆動電圧及び制御電圧を含む必要な数種の電圧を発生する電圧供給部４０を備えている。タイミングコントローラ３９には、トリガー信号発生部１００が接続されている。トリガー信号発生部１００は、例えば撮影対象の輝度変化を監視し、一定の条件が充足されると撮影の停止を命令するトリガー信号をタイミングコントローラ３９に出力する。
図５に示す高速撮像装置に利用されるＣＭＯＳ撮像素子３１は、光電変換部２０の不純物濃度が単調変化しているため、画素面積を小さくした状態で、画素間クロストークを防ぐことができる。そのため、画像にノイズが生じることを防ぐことができ、得られた画像を緻密で鮮明なものとすることができる。

なお、本発明に係る実施形態のＣＭＯＳ撮像素子３１は、本発明を何ら限定するものではない。例えば、本発明にはＣＭＯＳ撮像素子だけでなくＣＣＤ撮像素子も含まれる。
つまり、ＣＣＤ撮像素子は、光電変換部で変換した電荷信号をＣＣＤメモリーに順次転送するが、当該ＣＣＤメモリーに直接光が入射すると、電荷信号となりノイズとなるので、光電変換部の膜厚を大きくする必要がある。特に裏面照射型固体撮像素子の場合、ＣＣＤメモリーに入射する光を遮光するための遮光膜を設けることが難しいため、膜圧を大きくする必要性が高い。そのため、ＣＭＯＳ撮像素子と同様に、不純物濃度が単調変化していない光電変換部を用いる場合、画素を大きくする必要があり、画素の微細化が阻害され、緻密な画像を得ることができない。つまり、ＣＣＤ撮像素子においても、不純物濃度を単調変化させた光電変換部を用いる本発明の効果を十分に奏することができる。
また、光電変換部についても、上記実施例のような、ｐ型半導体部とｎ型半導体部からなるフォトダイオードのみではなく、図３に示したｐ型半導体部のみの光電変換部やｎ型半導体部のみの光電変換部も含まれる。また、所謂埋め込み型フォトダイオード等、他の構造を持つものも当然含まれる。
さらに、裏面照射型固体撮像素子にも限られず、表面照射型固体撮像素子も含まれる。

上記説明において、入射信号が光信号である場合について説明したが、入射信号は光信号でない場合もある。例えば、電子顕微鏡に本発明の固体撮像素子を用いる場合、入射信号は電子線であるし、入射信号が軟Ｘ線の場合も考えられる。但し、この場合でも入射信号が光信号である場合と同様の効果が得られる。

本発明に係る体撮像素子は、家庭用のデジタルカメラや、破壊、爆発、高速流、衝突等の高速現象を撮影する高速撮像装置等に好適に利用可能である。
また、光電変換部の膜厚を大きくすることで、波長が８００ｎｍ程度の光を感知する近赤外光センサーとしても好適に利用可能であり、高解像の夜間の車のセンサーとしても応用可能である。
加えて、電子顕微鏡等にも利用可能である。

本発明に係る撮像素子の実施形態の回路図である。 本発明に係る撮像素子における光電変換部の周辺部分の一画素に相当する範囲を示す概略断面図である。 ｐ型半導体部上に、ｎ型半導体部を積層した直後の不純物の濃度分布を示した図である。 本発明に係る撮像素子における光電変換部の周辺部分の一画素に相当する範囲を示す別の例の概略断面図である。 本発明に係る撮像素子を利用した高速撮影装置全体の構成を示した図である。 光電変換部がフォトダイオードの従来の撮像素子の光電変換部周辺部分の一画素に相当する範囲を示す概略断面図である。 従来の光電変換部に用いられていたシリコン結晶の層の不純物濃度を示した図である。

符号の説明

１ 画像記録領域
２ 光電変換部
２１ ｐ型半導体部
２２ ｎ型半導体部
２０ａ （光電変換部）表面
２０ｂ （光電変換部）裏面
４ 電荷集積部
３ 電荷信号読み出し部
１４ 画素
３１ 固体撮像素子

Claims (8)

1. 入射信号を電荷信号に変換するシリコンからなる光電変換部を構成要素とする半導体チップを有する固体撮像素子であって、
   前記半導体チップの膜厚が８μｍ以上であり、
   前記光電変換部がｐ型半導体部又はｎ型半導体部の少なくとも一方を含み、該光電変換部の膜厚方向に３μｍ以上の範囲における不純物濃度が、該光電変換部の表面に平行な面に対して一定であり、且つ表面から背面への方向に該ｎ型半導体部では単調減少し、該ｐ型半導体部では単調増加することを特徴とする固体撮像素子。
2. 前記光電変換部がｐ型半導体部と該ｐ型半導体部の表面側にあるｎ型半導体部とを含むことを特徴とする請求項１記載の固体撮像素子。
3. 画素面積の平方根が、前記半導体チップの膜厚よりも小さいことを特徴とする請求項１又は２記載の固体撮像素子。
4. 前記固体撮像素子が裏面照射型固体撮像素子であることを特徴とする請求項１乃至３いずれか記載の固体撮像素子。
5. 前記画素の各々に、光電変換部で発生した電荷信号を一定時間蓄積する電荷集積部と、該電荷集積部に蓄積された電荷信号が一斉に移され、その後一旦保存される画像記録領域と、該画像記録領域に一旦保存された電荷信号を受光面外に読み出す電荷信号読み出し部とを備えることを特徴とする請求項１乃至４いずれか記載の固体撮像素子。
6. 前記光電変換部の形成を気相成長法によるエピタキシャル成長により行い、該気相成長法に用いる気相成長ガスの不純物濃度を単調変化させることを特徴とする請求項１乃至５いずれか記載の固体撮像素子。
7. 前記ｎ型半導体部の不純物濃度が１×１０^１５ｃｍ^−３以下の範囲にあり、
   前記ｐ型半導体部の不純物濃度の平均が前記ｎ型半導体部の不純物濃度の平均よりも低いことを特徴とする請求項１乃至６いずれか記載の固体撮像素子。
8. 請求項１乃至７いずれか記載の固体撮像素子を利用した撮影装置。

Images