JP2010283232A - 裏面照射型固体撮像装置及びこれを含む撮影装置 - Google Patents

Abstract

【課題】
高い開口率を実現可能にするとともに、生成された電荷を迅速かつ効率的に取り出すことのできる構造を有する光電変換層を有する裏面照射型固体撮像素子を提供すること。
【解決手段】
ｎ型半導体層の上層部の一部に形成されるｐ型のウェルと、ｎ型半導体層内のウェルの側部に形成され、ｎ型半導体層よりも不純物濃度が高いｎ型の電荷集積領域と、ウェル及び電荷集積領域に積層される絶縁層と、絶縁層を介して電荷集積領域の上方に形成され、光電変換層内で発生する電荷を集積するための電圧を電荷集積領域に印加する電荷集積ゲート電極と、絶縁層を介してウェルの上方に形成され、電荷集積領域に集積された電荷をウェル内に転送するための電圧を印加する転送ゲート電極とを含み、ウェルの不純物濃度は、幅方向において、端部よりも中央部の方が高く設定される。
【選択図】図１

Description

本発明は、基板の裏面側から照射される光信号を電気信号に変換する裏面照射型固体撮像装置及びこれを含む撮影装置に関する。

裏面照射型のＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型固体撮像素子及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型固体撮像素子は、高感度化及び低ノイズ化が図れるという特徴があるため、従来は特殊用途として天体観測用の固体撮像素子等に用いるために開発されてきた。また、近年、民生用でも微細化に伴う開ロ率の低下を補うために、裏面照射型ＣＭＯＳ型固体撮像素子が開発されている。

このような裏面照射型固体撮像素子には、エピタキシャル成長法で作製した基板（以下、エピタキシャル基板と称す）が使用されている。赤外光を取り扱う天体観測用の固体撮像素子には、例えば、厚さ１００μｍ以上のエピタキシャル基板が使用されており、可視光を取り扱う天体観測用の固体撮像素子には、例えば、５〜３０μｍ程度のエピタキシャル基板が使用されている。また、医療用等のＸ線を取り扱う固体撮像素子には、例えば、厚さ１５μｍ程度のエピタキシャル基板が使用されている。

従来の可視光用の裏面照射型固体撮像素子としては、半導体基板内の表面側に第１導電型の光電変換素子、読み出し回路、及び第２導電型のウェル領域を含む画素を２次元アレイ状に配列するとともに、受光面となる裏面から１／２以上の深さの領域に深さ方向の電場を発生させるものが提案されている（例えば、特許文献１）。

また、ｎ型のエピタキシャル基板とｐ型のエピタキシャル基板とを積層した二重構造を用いる裏面照射型の固体撮像素子では、表面から裏面にかけてｎ型半導体部の不純物濃度を単調減少させ、ｐ型半導体部では不純物濃度を単調増加させることが記載されている（例えば、特許文献２）。

特開２００３−３３８６１５号公報 特開２００８−３４８３６号公報

ところで、特許文献１における従来の裏面照射型撮像装置では、次のような問題点があった。すなわち、裏面が受光面となっているが、表面側には光電変換素子とともに読み出し回路、及び第２導電型のウェル領域等が横方向に並べられて形成されているため、開口率（光入射面の面積に占める光電変換部の面積の比率、又は、１画素中に占める光電変換部の面積の比率）が制限されていた。このため、例えば、開口率を１００％にすることは構造上不可能であり、すべての入射光を光電変換素子に到達させるためにはレンズ等で集光する必要があった。

また、特許文献２に記載の裏面照射型の固体撮像素子では、開口率は特許文献１よりも改善されるが、発生した電荷を効率的に収集するための手段がないため、電荷の収集に時間を要するとともに、収集効率が低下するという問題があった。

そこで、高い開口率を実現可能にするとともに、生成された電荷を迅速かつ効率的に取り出すことのできる構造を有する光電変換層を有する裏面照射型固体撮像素子及びこれを含む撮影装置を提供することを目的とする。

本発明の実施の形態の一観点の裏面照射型固体撮像素子は、ｐ型半導体層にｎ型半導体層が積層された光電変換層を含む半導体基板を有し、前記半導体基板に前記ｐ型半導体層側から光が入射される裏面照射型固体撮像素子であって、前記ｎ型半導体層の上層部の一部に形成されるｐ型のウェルと、前記ｎ型半導体層内の前記ウェルの側部に形成され、前記ｎ型半導体層よりも不純物濃度が高いｎ型の電荷集積領域と、前記ウェル及び前記電荷集積領域に積層される絶縁層と、前記絶縁層を介して前記電荷集積領域の上方に形成され、前記光電変換層内で発生する電荷を集積するための電圧を前記電荷集積領域に印加する電荷集積ゲート電極と、前記絶縁層を介して前記ウェルの上方に形成され、前記電荷集積領域に集積された電荷を前記ウェル内に転送するための電圧を印加する転送ゲート電極とを含み、前記ウェルの不純物濃度は、幅方向において、端部よりも中央部の方が高く設定される。

また、前記光電変換層を構成する前記ｐ型半導体層と前記ｎ型半導体層は、前記半導体基板に光が入射する光入射面から見て全面にわたって形成されてもよい。

また、前記ｐ型半導体層の不純物濃度は、厚さ方向において、光入射側から前記ｎ型半導体層との境界側にかけて減少するように、又は一部の領域で一定になるように設定されてもよい。

また、前記ｎ型半導体層の不純物濃度は、厚さ方向において、前記ｐ型半導体層との境界側から前記ウェルとの境界側にかけて増大するように設定されてもよい。

また、前記ｐ型半導体層及び前記ｎ型半導体層は、気相成長によるエピタキシャル成長法によって形成され、前記ｐ型半導体層及び前記ｎ型半導体層の不純物濃度は、気相中の不純物濃度を調整することによって設定されてもよい。

また、前記ｐ型半導体層の不純物濃度は５×１０^１３ｃｍ^−３以下であり、前記ｎ型半導体層の不純物濃度は１×１０^１５ｃｍ^−３以下であってもよい。

本発明の実施の形態の一観点の撮影装置は、前記いずれかの裏面照射型固体撮像素子を含む。

高い開口率を実現可能にするとともに、生成された電荷を迅速かつ効率的に取り出すことのできる構造を有する光電変換層を有する裏面照射型固体撮像素子及びこれを含む撮影装置を提供できる。

本実施の形態の裏面照射型固体撮像素子の実施の形態を示す断面模式図である。 本実施の形態の裏面照射型固体撮像素子における電子の経路を示す断面ポテンシャルプロファイルである。 本実施の形態のエピタキシャル基板のドーピングプロファイルの一例を示すグラフである。 本実施の形態の裏面照射型固体撮像素子においてｐ−半導体層１０２の不純物濃度を変化させた場合における電子の走行時間の変化の一例を示す特性図である。 本実施の形態の裏面照射型固体撮像素子においてｎ−半導体層１０３の不純物濃度を変化させた場合における電子の走行時間の変化の一例を示す特性図である。

以下、本発明の裏面照射型固体撮像装置及びこれを含む撮影装置を適用した実施の形態について説明する。

本実施の形態の裏面照射型固体撮像装置は、気相成長によるエピタキシャル成長法によって作製した光電変換層を含む半導体基板（エピタキシャル基板）を有する。この半導体基板には、裏面側から光が入射されるが、光電変換層に含まれるｐ型半導体層とｎ型半導体層は、裏面側から見て、全面に形成することができる。

これにより、本実施の形態の裏面照射型固体撮像装置では、１００％の開口率が可能となる。また、エピタキシャル基板には、光電変換層内で発生した電荷を電荷集積部に迅速かつ効率的に集めるための濃度分布が形成されており、電荷が電荷集積部に到達するまでに必要な時間が最小になるように最適化されている。以下、これらの詳細について説明する。

図１は、本実施の形態の裏面照射型固体撮像素子の実施の形態を示す断面模式図である。

本実施の形態の裏面照射型固体撮像素子は、ｐ＋半導体層１０１、ｐ−半導体層１０２、ｎ−半導体層１０３、ｎ＋型の電荷集積領域１０４、ｐウェル１０５、絶縁層１１０、電荷集積ゲート電極１１２、及び転送ゲート電極１１３を含む。

ｐ＋半導体層１０１、ｐ−半導体層１０２、及びｎ−半導体層１０３の積層体は、光電変換層１０６を構成するとともに、気相成長によるエピタキシャル成長法によって作製されるエピタキシャル基板を構成する。ｐ＋半導体層１０１の底面は、本実施の形態の裏面照射型固体撮像素子の裏面であり、光入射面となる。

ｐ＋半導体層１０１及びｐ−半導体層１０２は、例えば、気相中の不純物濃度を時間経過に対して一定に保持した熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりｐ−型のシリコン層を図示しないｐ＋型のシリコン基板の上にエピタキシャル成長させることによって連続的に作製される。熱ＣＶＤ法で用いる不純物としては、例えば、ボロン（Ｂ）を用いることができる。

ｐ＋型のシリコン基板の上に、気相中の不純物濃度をｐ−型に設定した熱ＣＶＤ法によりシリコン層の成膜を開始すると、成膜開始直後はｐ＋型のシリコン基板からボロンがシリコン層に拡散する。ボロンの拡散は、シリコン層がある一定の厚さに達するまで続き、その後はｐ＋型のシリコン基板からのボロンの拡散の影響を受けずに気相中の不純物濃度による一定の不純物濃度を有する半導体層が形成される。

ｐ＋型のシリコン基板からボロンが拡散されたシリコン層は、ｐ＋半導体層１０１となり、ｐ＋型のシリコン基板からボロンが拡散されないシリコン層は、ｐ−半導体層１０２となる。

このため、ｐ＋半導体層１０１の不純物濃度は、ｐ＋型のシリコン基板に近い底面側の方が高くなり、ｐ−半導体層１０２との界面にかけて減少する分布を有する。すなわち、ｐ＋半導体層１０１の不純物濃度は、厚さ方向における表面側から裏面側にかけて単調増加し、幅方向において均一になるように構成される。

また、ｐ−半導体層１０２の不純物濃度は、ｐ＋半導体層１０１との界面から厚さ方向及び幅方向において均一になるように構成される。

ｐ−半導体層１０２内の不純物濃度は、例えば、１×１０^１５ｃｍ^−３以下になるように設定される。ｐ−半導体層１０２内の不純物濃度は、厚さ方向における裏面側から表面側にかけて、上述のように一定であってもよいが、すべての領域で単調減少するように構成されていてもよい。

なお、ｐ−半導体層１０２の不純物濃度は、後に形成されるｎ−半導体層１０３との界面近傍においては、厚さ方向における裏面側から表面側（界面側）にかけて単調減少するように構成される。

以上のように、ｐ＋半導体層１０１及びｐ−半導体層１０２内の不純物濃度分布は、ｐ＋型のシリコン基板上にｐ−型の気相中でシリコン層を成膜することによって形成される。

なお、ｐ＋半導体層１０１を作製する際のベースとなるｐ＋型の半導体基板（図示せず）は、図１に示す裏面照射型固体撮像素子が完成した後に除去される。その詳細については後述する。

ｎ−半導体層１０３は、ｐ−半導体層１０２の上に不純物を含むシリコン層を成膜することによって作製される。

ｎ−半導体層１０３の不純物濃度は、厚さ方向における表面側から裏面側にかけて単調減少し、幅方向において均一になるように構成されている。この不純物濃度の分布は、気相成長によるエピタキシャル成長法により、厚さ方向における裏面側から表面側にかけて単調増加するように気相中の不純物濃度を調整することによって形成される。

ｎ−半導体層１０３内の不純物濃度は、例えば、１×１０^１５ｃｍ^−３以下になるように設定されている。なお、不純物としては、例えば、リン（Ｐ）を用いることができる。

電荷集積領域１０４は、光電変換層１０６内で生成された電荷のうちの電子を蓄積するための半導体領域であり、ｎ−半導体層１０３の上層部の一部の領域に、例えば、イオン注入を行うことにより形成される。電荷集積領域１０４は、ｎ−半導体層１０３よりも不純物濃度が高いｎ＋型の半導体領域として形成されている。このイオン注入は、例えば、ヒ素（Ａｓ）を注入することによって行われる。

ｐウェル１０５は、ｎ−半導体層１０３の上層部の電荷集積領域１０４に隣接する領域に形成されている。ｐウェル１０５の不純物濃度は、幅方向における端部よりも中央部の方が高くなるように設定される。ｐウェル１０５は、例えば、熱拡散を行うことにより作製することができ、不純物としては、例えば、ボロン（Ｂ）を用いることができる。

ｐウェル１０５の不純物濃度は、例えば、幅方向における中央部の方が幅方向における端部よりも３〜４倍高くなるように設定される。このような不純物濃度の分布（濃度勾配）は、熱拡散に用いるマスクの開口率によって設定される。このようにｐウェル１０５の不純物濃度に幅方向の分布を形成することにより、ｎ−半導体層１０３内では、ｎ−半導体層１０３とｐウェル１０５との界面近傍において、ｐウェル１０５の中央部から端部（電荷集積領域１０４に近い側）に向けて電子を誘導するための電場が生じるように構成されている。このような濃度分布により、電子が電荷集積領域１０４に到達するまでに必要な時間が最小になるように最適化を図っている。

なお、ｐウェル１０５の一部には、ＣＣＤメモリ１１１が形成される。電子を転送するための構成については後述する。

また、裏面照射型固体撮像素子の一画素には、一つのｐウェル１０５と一つの電荷集積領域１０４が含まれる。図１には、構造を説明する便宜上、三つのｐウェル１０５と二つの電荷集積領域１０４を示すが、実際にはｐウェル１０５と電荷集積領域１０４の数は等しく、画素は平面視でマトリクス状に配列される。

絶縁層１１０は、ｎ−半導体層１０３、電荷集積領域１０４、及びｐウェル１０５の上面に形成される。絶縁層１１０は、例えば、酸化シリコン（ＳｉＯ_２）によって構成され、例えば、ＣＶＤ法によって作製することができる。

電荷集積ゲート電極１１２は、電荷集積領域１０４の上に絶縁層１１０を介して形成される。電荷集積領域１０４に電子を集積するときには、電荷集積ゲート電極１１２には所定の正の電圧（例えば、１２（Ｖ））が印加される。また、電荷集積領域１０４に集積した電子をｐウェル１０５内のＣＣＤメモリ１１１に転送する際には、電荷集積ゲート電極１１２には所定の負の電圧（例えば、−３（Ｖ））が印加される。電荷集積ゲート電極１１２には、所定の正の電圧（例えば、１２（Ｖ））と所定の負の電圧（例えば、−３（Ｖ））で構成されるパルス状の電圧が印加される。

転送ゲート電極１１３は、ｐウェル１０５の上に絶縁層１１０を介して形成される。転送ゲート電極１１３は、例えば、積層された４層の電極を含み、各層に別々の電圧が印加される。電荷集積領域１０４に集積した電子をｐウェル１０５内のＣＣＤメモリ１１１に転送する際には、転送ゲート電極１１３の各層には、所定の正の電圧（例えば、１２（Ｖ））と所定の負の電圧（例えば、−３（Ｖ））で構成されるパルス状の電圧が１／４周期ずつずれた位相で印加される。なお、転送ゲート電極１１３の４層のいずれかに印加されるパルス電圧は、電荷集積ゲート電極１１２に印加されるパルス電圧と同位相に設定される。

電荷集積ゲート電極１１２及び転送ゲート電極１１３は、例えば、ポリシリコンによって構成される。なお、電荷集積ゲート電極１１２と転送ゲート電極１１３は、異なる材料によって構成されてもよい。

絶縁層１１０内には、電荷集積ゲート電極１１２及び転送ゲート電極１１３に電圧を印加するために必要な金属配線やその他の金属配線が形成される。

以上のような本実施の形態の裏面照射型固体撮像装置において、電荷集積ゲート電極１１２に正の電圧を印加した状態で、ｐ＋半導体層１０１の底面から光電変換層１０６内に光が入射すると、光電変換により電荷（電子−正孔対）が生成される。このうちの電子は、光電変換層１０６の内部を経てｎ−半導体層１０３内でｐウェル１０５との境界付近にまで到達すると、ｎ−半導体層１０３とｐウェル１０５との界面近傍の幅方向の電場により、ｐウェル１０５の幅方向における端部に移動し、電荷集積領域１０４に蓄積される。

電荷集積領域１０４に蓄積された電荷は、電荷集積ゲート電極１１２及び転送ゲート１１３から印加される電場により、ｐウェル１０５側に転送され、ｐウェル１０５内のＣＣＤメモリ１１１に蓄積される。ＣＣＤメモリ１１１に蓄積された電子は、図示しない読み出し回路によって画像信号として読み出される。

なお、各層等の厚さは、例えば、ｐ＋半導体層１０１が６μｍ、ｐ−半導体層１０２が１５μｍ、ｎ−半導体層１０３が９μｍ、ｐウェル１０５の厚さ（ｎ−半導体層１０３の９μｍに含まれる厚さ）が３μｍである。

図２は、本実施の形態の裏面照射型固体撮像素子における電子の経路を示す断面ポテンシャルプロファイルである。この断面ポテンシャルプロファイルは、ポアソン方程式と電流連続の方程式を解くことによって得られたものであり、図１に示す電荷集積ゲート電極１１２に所定の正電圧（１２（Ｖ））を印加した状態において、光電変換層１０６、ｐウェル１０５、及び電荷集積領域１０４を含む領域について導出したシミュレーション結果である。符号２０１は電子の発生位置を示し、図中の実線は等電位面を表しており、破線は電子の経路２０２を表している。また、符号２０３は、図１に示す電荷集積領域１０４の最上部（絶縁層１１０との境界部）のある一点を示す。Ｘ軸は、符号２０３で示される点を原点として、裏面照射型固体撮像素子の幅方向（図１における幅方向）の座標を表す。Ｙ軸は、符号２０３で示される点を原点として、裏面照射型固体撮像素子の深さ方向（図１における表面側から裏面側の方向）の座標を表す。

ｐ−半導体層１０２内では、主に裏面から表面の方向（図２中、下から上の方向）に電場が形成されている。また、ｎ−半導体層１０３内では、主にｐウェル１０５の中央部から端部に向かう方向に電場が形成されている。

図２に示す電子２０１は、図１において光電変換層１０６のうちのｐ＋半導体層１０１で発生した電子である。この電子２０１の発生位置は、（ｎ−半導体層１０３と絶縁層１１０の界面からの）深さが約２８μｍ、横方向では、ｐウェル１０５の幅方向における中央部の真下である。

電子２０１は、光電変換層１０６内の電場によって上方向に移動し、ｐウェル１０５の下部まで到達する。ｐウェル１０５の下部には、ｐウェル１０５の幅方向に形成された不純物濃度の分布により、電場が横方向（幅方向）に形成されているため、電子２０１はｎ−半導体層１０３とｐウェル１０５との界面近傍に生じる横方向の電場によって横方向（ここでは左方向）に移動し、最終的に電荷集積領域１０４の最上部２０３に到達する。

なお、図２には、ｐウェル１０５の中央部の真下のｐ＋半導体層１０１内で発生した電子２１０の経路２０２だけを示すが、電子２０１の発生する位置は特定の位置ではなく、光電変換層１０６内のあらゆる位置で光電変換によって電子が発生することが確認できている。また、光電変換層１０６内で発生した電子は、発生した位置に関わらず、図２に示す電子２０１と同様の経路を辿って電荷集積領域２０３に到達することが確かめられている。

本実施の形態の裏面照射型固体撮像素子は、ｐ＋半導体層１０１、ｐ−半導体層１０２、ｎ−半導体層１０３を含む半導体基板の裏面（図中における底面）から見て全面に光電変換領域が形成されている。そして、光電変換は、ｐ＋半導体層１０１、ｐ−半導体層１０２、及びｎ−半導体層１０３で構成される光電変換層１０６内のすべての領域で行われる。

このため、本実施の形態の裏面照射型固体撮像素子によれば、１００％の開口率を実現することができる。なお、１００％の開口率は、レンズを用いることなく実現できるものである。

図３は、本実施の形態のエピタキシャル基板のドーピングプロファイルの一例を示すグラフである。

縦軸は、不純物濃度（ｃｍ^−３）を表し、横軸は、エピタキシャル基板の表面からの深さ（μｍ）を表す。エピタキシャル基板は、ｐ＋半導体層１０１、ｐ−半導体層１０２、及びｎ−半導体層１０３の積層体であるので、ここでいう表面とは、ｎ−半導体層１０３の上面に相当する。また、エピタキシャル基板の裏面とは、ｐ＋半導体層１０１の底面（光入射面）のことである。

なお、図３に示すドーピングプロファイルは、ｎ−半導体層１０３内に電荷集積領域１０４及びｐウェル１０５を形成する前のものである。

ｐ＋半導体層１０１の不純物濃度は、深さ３０μｍにあるｐ＋半導体層１０１の底面（光入射面）における１×１０^１６ｃｍ^−３から、深さ約２５μｍにあるｐ−半導体層１０２との境界における２×１０^１３ｃｍ^−３まで単調減少するように設定されている。

ｐ−半導体層１０２の不純物濃度は、深さ２５μｍにあるｐ＋半導体層１０１とｐ−半導体層１０２の界面から、深さ約１０μｍまで２×１０^１３ｃｍ^−３で一定となっており、深さ約９μｍにあるｐ−半導体層１０２とｎ−半導体層１０３の界面の付近では単調減少するように設定されている。

ｎ−半導体層１０３の不純物濃度は、ｐ−半導体層１０２とｎ−半導体層１０３の界面から急峻に増大し、深さ約８μｍにおける濃度２×１０^１４ｃｍ^−３から深さ０μｍにおける濃度４×１０^１４ｃｍ^−３まで単調増加するように設定されている。

ここで、ｐ−半導体層１０２とｎ−半導体層１０３の不純物濃度は、熱ＣＶＤ法によってエピタキシャル成長を行う際の気相中の不純物ドーピングガスによって構成される不純物プロファイルであるが、深さ２５μｍより深い領域でのｐ＋半導体層１０１内の不純物濃度の単調増加は、エピタキシャル成長時のｐ＋半導体基板からのボロンの拡散によるものであり、不純物ドーピングガスによって構成される不純物プロファイルではない。

図４は、本実施の形態の裏面照射型固体撮像素子においてｐ−半導体層１０２の不純物濃度を変化させた場合における電子の走行時間の変化の一例を示す特性図である。

ここに示す電子の走行時間は、図２における電子２０１が経路２０２を走行した場合の所要時間を表す。不純物濃度が２×１０^１３ｃｍ^−３より小さい場合の走行時間はほぼ一定で比較的小さい値を示しているが、不純物濃度が３×１０^１３ｃｍ^−３以上になると走行時間が増大している。

以上より、ｐ−半導体層１０２の不純物濃度は、２×１０^１３ｃｍ^−３より小さいことが好ましいことが分かった。

図５は、本実施の形態の裏面照射型固体撮像素子においてｎ−半導体層１０３の不純物濃度を変化させた場合における電子の走行時間の変化の一例を示す特性図である。

ここに示す電子の走行時間は、図２における電子２０１が経路２０２を走行した場合の所要時間を表す。不純物濃度が５×１０^１４ｃｍ^−３において極小値となり、それよりも不純物濃度が薄い場合は、走行時間が緩やかに増大している。また、不純物濃度を７×１０^１４ｃｍ^−３に増大させたところ、ｎ−半導体層１０３内の電荷集積領域１０４の下部に電荷だまりが生じてしまい、電荷が電荷集積領域１０４まで到達しなくなることが分かった。

以上より、ｎ−半導体層１０３内の不純物濃度は、５×１０^１４ｃｍ^−３が最適であり、この場合に走行時間が最小になることが分かった。

以上より、光電変換層１０６内で電子が発生してから電荷集積領域１０４に到達するまでの走行時間は、ｐ−半導体層１０２とｎ−半導体層１０３の不純物濃度と深く関係があり、不純物濃度には最適値が存在することが分かった。また、最適な不純物濃度は、本実施の形態で実施した計算方法で求められることが分かった。

本実施の形態によれば、エピタキシャル成長されたｐ＋半導体層１０１、ｐ−半導体層１０２、ｎ−半導体層１０３を含む半導体基板を有することにより、１００％の開口率を実現することができるとともに、ｎ−半導体層１０３内に形成された横方向の電場により、電子が電荷集積領域１０４に到達するまでに必要な時間を最小にした裏面照射型固体撮像素子を提供することができる。

次に、本実施の形態の裏面照射型固体撮像素子を作製する方法について説明する。

まず、ｐ＋型の半導体基板として、ボロンのドーピング濃度１×１０^１８ｃｍ^−３以上の濃度を持つシリコン基板を用いる。

次いで、気相成長によるエピタキシャル成長法により、シリコン基板上にｐ＋半導体層１０１、ｐ−半導体層１０２、ｎ−半導体層１０３の積層体を成長させる。このようにして、基板上に気相成長法によるエピタキシャル成長されたｐ＋半導体層１０１、ｐ−半導体層１０２、ｎ−半導体層１０３を含む半導体基板を有する裏面照射型固体撮像素子を作製することができる。

熱ＣＶＤ法による気相成長時には、シリコン基板を熱し、例えば１０００℃まで加熱する。そこにシリコンの材料ガスと、ｐ型半導体のドーピング材料であるボロンの材料ガスを同時に流す。このボロンの材料ガスの流量を一定にすることで、図３に示すような濃度分布を有するｐ＋半導体層１０１と、不純物濃度が一定のｐ−半導体層１０２を作製することができる。すなわち、ｐ＋半導体層１０１とｐ−半導体層１０２を成膜する際の気相中の不純物濃度は、ｐ＋半導体層１０１の成膜開始からｐ−半導体層１０２の成膜終了までｐ−型で一定値に設定される。

ｐ−半導体層１０２とｎ−半導体層１０３の境界になったら、ドーピングの材料ガスをボロンの材料ガスからリンの材料ガスに切り替える。ｎ型半導体を作製する時には、リンの材料ガスの流量を徐々に増加させる。

こうすることで、ｎ−半導体層１０３の不純物濃度を基板裏面（図１におけるｎ−半導体層１０３の底面）から基板表面（図１におけるｎ−半導体層１０３の上面）に向けて高くすることができる。なお、ｎ−半導体層１０３の不純物濃度は、上述のように厚さ（深さ）方向で変化させる場合に限らず、リンの材料ガスを時間変化なく均一に流すことにより、一定の濃度にしてもよい。

ｐ＋半導体層１０１、ｐ−半導体層１０２、ｎ−半導体層１０３の積層体を作製した後は、絶縁層１１０、電荷集積ゲート電極１１２、転送ゲート１１３、及び金属配線（図示せず）を形成する。

なお、ベースとなるｐ＋型の半導体基板は、上述の作製プロセスが終了した後に、電気化学エッチングによって取り除かれる。例えば、図３に示すようにｐ＋半導体層１０１の不純物濃度が１×１０^１６ｃｍ^−３のところまでｐ＋型の半導体基板を除去する場合には、エッチング溶液と半導体基板の間にバイアス電圧をかけ、不純物濃度が１×１０^１６ｃｍ^−３に到達したところで電気化学エッチングを終了させれば、図１に示す断面構造を有する裏面照射型固体撮像素子を得ることができる。

以上のようにして、ｐ＋半導体層１０１、ｐ−半導体層１０２、及びｎ−半導体層１０３の積層体を作製し、ｎ−半導体層１０３内にｐウェル１０５を形成するとともに、ｐウェル１０５が形成されたｎ−半導体層１０３の上に絶縁層１１０を介して電荷集積ゲート電極１１２及び転送ゲート電極１１３を形成することができる。この構造により、１００％の開口率を実現することができる。

また、エピタキシャル成長されたｐ＋半導体層１０１、ｐ−半導体層１０２、ｎ−半導体層１０３を含む半導体基板のドーピング濃度を最適化することにより、ｎ−半導体層１０３内に形成された横方向の電場により、電子が電荷集積領域１０４に到達するまでに必要な時間を最小にした裏面照射型固体撮像素子を提供することができる。

なお、ｐ＋半導体層１０１、ｐ−半導体層１０２、ｎ−半導体層１０３の各層内の不純物濃度の設定は、エピタキシャル成長を行う際の気相中の不純物濃度を調整することによって容易に行うことができる。

このため、エピタキシャル成長により不純物濃度を最適化させた半導体基板を用いることにより、開口率が１００％で、かつ、電荷の集積時間を短縮化させた裏面照射型固体撮像素子を提供することができる。

以上で説明した本実施の形態の裏面照射型固体撮像素子は、例えば、高速度及び高感度ビデオカメラ等の撮影装置に適用することができる。

また、以上の説明における不純物濃度等の寸法は一例に過ぎず、その数値以外の値を除外する趣旨ではない。

以上、本発明の例示的な実施の形態の裏面照射型固体撮像素子及びこれを含む撮影装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

１０１ ｐ＋半導体層
１０２ ｐ−半導体層
１０３ ｎ−半導体層
１０４ 電荷集積領域
１０５ ｐウェル
１０６ 光電変換層
１１０ 絶縁層
１１１ ＣＣＤメモリ
１１２ 電荷集積ゲート電極
１１３ 転送ゲート電極
２０１ 電荷
２０２ 経路
２０３ 電荷集積領域１０４の最上部（絶縁層１１０との境界部）

Claims (7)

1. ｐ型半導体層にｎ型半導体層が積層された光電変換層を含む半導体基板を有し、前記半導体基板に前記ｐ型半導体層側から光が入射される裏面照射型固体撮像素子であって、
   前記ｎ型半導体層の上層部の一部に形成されるｐ型のウェルと、
   前記ｎ型半導体層内の前記ウェルの側部に形成され、前記ｎ型半導体層よりも不純物濃度が高いｎ型の電荷集積領域と、
   前記ウェル及び前記電荷集積領域に積層される絶縁層と、
   前記絶縁層を介して前記電荷集積領域の上方に形成され、前記光電変換層内で発生する電荷を集積するための電圧を前記電荷集積領域に印加する電荷集積ゲート電極と、
   前記絶縁層を介して前記ウェルの上方に形成され、前記電荷集積領域に集積された電荷を前記ウェル内に転送するための電圧を印加する転送ゲート電極と
   を含み、前記ウェルの不純物濃度は、幅方向において、端部よりも中央部の方が高く設定される、裏面照射型固体撮像素子。
2. 前記光電変換層を構成する前記ｐ型半導体層と前記ｎ型半導体層は、前記半導体基板に光が入射する光入射面から見て全面にわたって形成されている、請求項１に記載の裏面照射型固体撮像素子。
3. 前記ｐ型半導体層の不純物濃度は、厚さ方向において、光入射側から前記ｎ型半導体層との境界側にかけて減少するように、又は一部の領域で一定になるように設定される、請求項１又は２に記載の裏面照射型固体撮像素子。
4. 前記ｎ型半導体層の不純物濃度は、厚さ方向において、前記ｐ型半導体層との境界側から前記ウェルとの境界側にかけて増大するように設定される、請求項１乃至３のいずれか一項に記載の裏面照射型固体撮像素子。
5. 前記ｐ型半導体層及び前記ｎ型半導体層は、気相成長によるエピタキシャル成長法によって形成され、前記ｐ型半導体層及び前記ｎ型半導体層の不純物濃度は、気相中の不純物濃度を調整することによって設定される、請求項１乃至４のいずれか一項に記載の裏面照射型固体撮像素子。
6. 前記ｐ型半導体層の不純物濃度は５×１０^１３ｃｍ^−３以下であり、前記ｎ型半導体層の不純物濃度は１×１０^１５ｃｍ^−３以下である、請求項１乃至５のいずれか一項に記載の裏面照射型固体撮像素子。
7. 請求項１乃至６のいずれか一項に記載の裏面照射型固体撮像素子を含む撮影装置。