KR20020042508A

KR20020042508A - 고체 촬상 장치

Info

Publication number: KR20020042508A
Application number: KR1020010075286A
Authority: KR
Inventors: 후루미야마사유끼; 오꾸보히로아끼; 나까시바야스따까
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 2000-11-30
Filing date: 2001-11-30
Publication date: 2002-06-05
Also published as: TW517388B; DE10160501A1; US6639293B2; US20020063302A1; JP2002170945A; JP4270742B2

Abstract

CMOS 이미지 센서와 같은 고체 촬상 장치는, 감도를 개선하고, 인접 픽셀에서의 전하의 크로스토크를 저감하도록 설계된 포토 다이오드부를 포함한다. 고 불순물 농도의 p형 실리콘 반도체 기판인 기판 p⁺층상에, 기판 p⁺층보다도 불순물 농도가 낮은 p형층이 형성된다. p형층의 상측 위치에 n형 광전 변환 영역이 설치된다. 이러한 구성에 의해, p형층에서 발생한 광전자 중, 기판 방향으로 확산하는 전자는 기판 p⁺층에서 확실하게 포착되어, 재결합에 의해 소멸한다.

Description

고체 촬상 장치{SOLID-STATE IMAGING DEVICE}

본 발명은 고체 촬상 장치 및 포토 커플러의 포토 디텍터와 같은 광전 변환 소자를 갖는 반도체 광전 변환 장치에 관한 것이며, 특히, CMOS 장치, 즉, CMOS 이미지 센서의 제조 프로세스와 호환성이 있는 고체 촬상 장치에 관한 것이다.

최근, 퍼스널 컴퓨터등과 함께 사용되는 화상 데이터 입력용 카메라의 개발이 활발히 이루어지고 있다. 이들의 카메라에 탑재되어 있는 고체 촬상 장치로서,전하 결합 소자(charge coupled device)를 이용한 CCD 이미지 센서나 CMOS 제조 프로세스와 호환성이 있는 CMOS 이미지 센서가 이용되고 있다.

CCD 이미지 센서는, 광전 변환 소자 또는 포토 다이오드를 픽셀(화소)에 대응하여 2차원적으로 배열시켜, 광전 변환 소자에 의해서 전하가 된 각 픽셀의 신호를 수직 전송 CCD와 수평 전송 CCD를 이용하여 순차 판독해가는 타입의 이미지 센서이다. CMOS 이미지 센서는, 광전 변환 소자를 픽셀에 대응하여 2차원적으로 배열시키는 점에서는 CCD 이미지 센서와 유사하지만, 신호의 판독에 있어서, 수직 및 수평 전송의 CCD를 사용하지 않고, 그 대신에 알루미늄선 등으로 구성되는 선택선에 의해서 픽셀마다 저장된 신호를 반도체 메모리 장치에서의 판독과 같이 선택된 픽셀로부터 판독하는 것이다.

CCD 이미지 센서는 CCD의 구동을 위해서 양음의 복수의 전원 전압을 필요로 하는데 반해, CMOS 이미지 센서는 단일 전원으로 구동이 가능하고, CCD 이미지 센서에 비교하여 저소비 전력이나 저전압화가 가능하다. 또한, CCD 이미지 센서의 제조에는 CCD 독자적인 제조 프로세스를 이용하고 있기 때문에, CMOS 회로에서 일반적으로 이용되는 제조 프로세스를 그대로 적용하는 것은 어렵다. 한편, CMOS 이미지 센서에서 이용되는 제조 공정은 CMOS 회로에서도 일반적으로 이용된다. 프로세서, DRAM 등의 반도체 메모리 장치, 논리 회로 등의 제조에서 흔히 사용되고 있는 CMOS 제조 공정에 의해, 논리 회로나 아날로그 회로, 아날로그 디지털 변환 회로 등과 같은 주변 회로를 CMOS 이미지 센서와 동시에 형성할 수 있다. 즉, CMOS 이미지 센서를 반도체 메모리나 프로세서와 동일한 반도체 칩 상에 형성하는 것이 용이하며, 또한 그 제조에 대해서도 반도체 메모리 장치나 프로세서와 동일한 생산 플랜트를 공유하는 것이 용이하다는 이점을 가지고 있다.

도 1은 이러한 CMOS 이미지 센서의 일례를 도시하는 개략 평면도로, CMOS 이미지 센서로서 형성된 반도체 장치의 플로어 플랜(floor plan)을 도시하고 있다. CMOS 이미지 센서(1)에는, 광전 변환 소자가 각 픽셀에 대해 2차원적으로 배열된 이미지부(2)와, 픽셀로부터의 신호의 판독에 필요한 타이밍 신호를 발생하는 타이밍 발생부(3)와, 픽셀의 출력을 선택하기 위한 수직 주사부(4) 및 수평 주사부(5)와, 선택된 픽셀로부터의 신호를 증폭하여 처리하는 아날로그 신호 처리부(6)와, 아날로그 신호 처리부(6)로부터의 아날로그 신호 출력을 처리하여 디지털 신호로서 출력하기 위한 논리 회로부(7)를 구비한다. 논리 회로부(7)는, 입력 아날로그 신호를 아날로그/디지털 변환하는 A/D 변환부(8)와, 디지털화된 신호를 디지털 화상 신호로 변환하는 디지털 신호 처리부(DSP)(9)와, 디지털 화상 신호를 외부에 출력하고 외부로부터의 커맨드 데이터를 수신하는 인터페이스부(IF)(10)를 구비한다.

다음에, CMOS 이미지 센서(1)의 이미지부(2)를 구성하는 기본 셀에 대하여 설명한다. 여기서 기본 셀이란, 픽셀마다 설치되고, pn 접합에 의해 구현된 각 픽셀에 대한 광전 변환 소자, 즉 포토 다이오드 및 이 광전 변환 소자를 선택하기 위한 스위치를 구성하는 트랜지스터로 구성된 것이다. 도 2는 CMOS 이미지 센서에서의 종래의 기본 셀의 구조를 도시하는 개략 단면도이다.

기본 셀(11)은, p^-형 기판(12) 상에 p형 웰 영역(13)을 설치하고, p형 웰(13)의 표면에, p형 웰 영역(13)과 접합하여 포토 다이오드를 형성하는 n형 광전 변환 영역(14)을 설치한 구성을 기본으로 한다. 인접하는 기본 셀에서 이 기본 셀(11)을 분리하기 위해서, 이 기본 셀(11)에는, p형 웰 영역(13)에 형성된 p⁺형 소자 분리 영역(15), 예컨대, p⁺소자 분리 영역(15) 상에 형성된 소자 분리 산화막(16), p형 웰 영역(13) 및 n형 광전 변환 영역(14)의 표면 중 소자 분리 산화막(16)의 형성 영역을 제외하는 부분에 설치된 게이트 산화막(17), 소자 분리 산화막(16)이나 게이트 산화막(17)의 전 표면을 덮도록 형성된 층간 절연막(18), 및 층간 절연막(18) 중에 형성되어 불필요한 부분에의 광의 입사를 막는 차광막(19)이 설치되어 있다.

또한, p형 웰 영역(13)에는 n형 광전 변환 영역(14)으로부터 약간 떨어져 있는 위치에 n⁺리세트 드레인 영역(20)이 형성되어 있다. 이 n⁺리세트 드레인 영역(20)의 표면에도 게이트 산화막(17)이 형성되어 있다. p형 웰 영역(13) 내의 영역이고 n형 광전 변환 영역(14)과 n⁺리세트 드레인 영역(20) 사이에 있는 영역을 채널 영역으로 하고, n형 광전 변환 영역(14)을 소스 영역으로 하고, n⁺형 리세트 드레인 영역(20)을 드레인 영역으로 하는 리세트 트랜지스터(21)가 형성되어 있다.따라서, n형 광전 변환 영역(14)은 리세트 트랜지스터(21)를 통해 n⁺형 리세트 드레인 영역(20)에 접속하게 된다.

또한 기본 셀(11)에는 소스 폴로워의 드라이버 트랜지스터(22)와, 수평 선택 스위치인 트랜지스터(23)가 설치되어 있다. n형 광전 변환 영역(14)은 입사광량에 따른 출력 변화를 외부에 출력하기 위해서, 드라이버 트랜지스터(22)의 게이트에 접속되어 있다. 기본 셀 배열의 각 열마다 소스 폴로워의 로드(load) 트랜지스터(24)가 형성되어 있다. 드라이버 트랜지스터(22), 트랜지스터(23) 및 로드 트랜지스터(24)는, 이 순서대로 전원 전압 V_DD에서 V_SS사이에 직렬로 삽입되어 있다. 트랜지스터(23) 및 로드 트랜지스터(24)간의 접속점에서 이 기본 셀(11)의 전압 출력 V_out가 얻어진다.

이러한 구성의 CMOS 이미지 센서는 다음과 같이 동작한다.

우선, 리세트 트랜지스터(21)의 게이트에 가하는 펄스를 하이 레벨로 함으로써, n형 광전 변환 영역(14)의 전위를 n⁺형 리세트 드레인 영역(20)에 인가되는 전원 전압 V_DD로 하고, n형 광전 변환 영역(14)의 신호 전하를 리세트한다. 리세트 트랜지스터(21)의 게이트에 가하는 펄스를 로우 레벨로 함으로써, 신호 전하의 축적이 개시된다. 신호 전하 축적 중에 입사한 광에 의해 n형 광전 변환 영역(14) 하부의 영역에서 전자-정공쌍이 발생하면, n형 광전 변환 영역(14) 하부의 공핍층 에 전자가 축적되고, 정공은 p형 웰(13)을 통해서 방전된다. 다음에, 축적된 전자수에 따라서 n형 광전 변환 영역(14)의 전위가 변화하고, 이 전위 변화를 소스 폴로워 동작에 의해서 드라이버 트랜지스터(22)의 소스를 통해 수평 선택 스위치의 트랜지스터(23)로 출력함으로써 선형성이 좋은 광전 변환 출력 특성을 얻을 수 있다.

부유 확산층이 되는, n형 광전 변환 영역(14)에서, 리세트 트랜지스터(21)의 리세트 시에, "kTC" 노이즈가 발생하지만, 이 노이즈는 신호 전자 전송전의 암시(暗時) 출력을 샘플링하여 축적해두고, 명시(明時) 출력과의 차를 취함으로써, 제거할 수 있다. 여기에서, k는 볼츠먼 상수, T는 온도, C는 전기 용량이다.

도 3은 도 2에 도시한 기본 셀에서의 광전 변환 소자(포토 다이오드) 보다도 누설 노이즈를 저감시킨 포토 다이오드 구조를 도시하는 개략 단면도이다. 도 3에 있어서, 도 2에서와 동일한 부호를 붙인 부분은 도 2와 동일한 구성 요소이다.

도 3에 도시한 포토 다이오드 구성은 도 2에서의 포토 다이오드(즉, 광전 변환 소자) 부분의 표면에 형성된, 표면 p⁺층(25)을 포함하고, 이러한 표면 p⁺층(25)을 설치함으로써, 포토 다이오드부의 표면에서의 누설 전류를 저감시키는 것이다. 이러한 구조도 종래부터 자주 이용되고 있다.

최근, 이미지 센서(즉, 고체 촬상 장치)에 대해서는 소형화의 요구, 픽셀수를 많게 하는 요구가 높아지고 있고, 이에 의해서 기본 셀의 고집적화가 필요해져서 픽셀당의 면적이 축소가 불가피해졌다. 픽셀의 크기가 축소되면, 각각의 포토 다이오드의 면적이 축소되기 때문에, 각각의 픽셀당 입사하는 광량이 감소하는 결과를 낳는다. 입사광량의 감소는, 결과적으로, 출력 신호의 저하를 초래하기 때문에, 출력 화상의 SN비(신호/노이즈비)가 열화하고 화질이 저하 된다.

이러한 과제를 해결하기 위해서는, 단위 면적당 광전 변환 효율을 향상시킬 필요가 있다. 픽셀은 축소되어 있기 때문에, 각 픽셀에 입사하는 광량은 감소한다. 입사하는 광량의 감소에도 불구하고, 광전자를 증가시키기 위해서는 포토 다이오드의 깊이 방향의 광전 변환 효율을 향상시킬 필요, 즉 포토 다이오드를 깊게 형성할 필요가 있다. 포토 다이오드를 깊게 형성한다는 것은, 포토 다이오드의 공핍층을 기판 깊이까지 연장시킨다는 것이다. 그렇게 하면, 종래에 광전 변환에 의해 전자가 발생되었으나, 기판 방향으로 흐르고, 그 때문에 포토 다이오드부에 축적되지 않고 포토 다이오드의 감도에 기여하지 못한 전자도 포토 다이오드에 효율적으로 집적되는 것이 가능하게 된다.

이러한 상황을 고려하여, 본 발명의 양수인은 이미, 일본, 특개2001-7309A에 서, 포토 다이오드 하부의 p형 웰층만의, 불순물 농도를 그 밖의 부분의 p형 웰의 불순물 농도보다도 낮게 함으로써, 포토 다이오드의 공핍층을 기판에 깊숙히 연장하여 광에 대한 감도를 향상시키고, 또한 기판과의 용량 커플링을 감소시켜 검출 감도를 향상시키는 방법을 제안하였다.

그러나, 이러한 방법에 의해서도 아직 해결 하지 못한 과제가 있다. 그것은 인접하는 포토 다이오드(기본 셀) 사이를 전자가 이동함으로써, 픽셀 사이의 크로스토크가 발생하고, 해상도가 실질적으로 저하한다는 것이다. 즉, 광이 발생하는 픽셀에서 광전자가 확산함으로써, 본래는 광이 입사되지 못한 픽셀에도 전자가 누설되고, 이에 따라 노이즈가 발생하여 광이 입사하지 못한 픽셀에도 마치 신호가 입력되어 있는 것 같은 현상이 발생한다. 이 크로스토크 성분은 차광막 등을 고안해도 광전자가 기판의 비교적 깊은 부분에서 발생하는 것에 기인하는 것이기 때문에, 여간해서 억제할 수 없다. 또, 기판의 비교적 깊은 부분에서 광전자가 되는 광은 적(赤)에서 근적외(近赤外)에 걸친 파장의 광이다. 왜냐하면, 반도체 기판으로서 이용되고 있는 실리콘(Si)의 흡광 계수의 파장 의존성으로인해, 적이나 근적외의 파장 영역의 광에 대해서는 흡수 길이가 길게, 즉 기판 깊이까지 광이 입사하기 때문이다. 그리고 기판 깊이로 이 광이 흡수되어 발생하는 광전자는 p형 기판 내를 확산하고, 도 2나 도 3에 도시한 단면도에서, 가로 방향으로 확산하느 광전자가, 인접한 픽셀까지 도달할 가능성이 있어 크로스토크의 원인이 될 수 있다.

한편, 파장이 짧은 가시광인 청이나 녹색 광은, 포토 다이오드의 n형 광전 변환 영역 및 공핍층이 기판 방향으로 확장되어 있는 부분내에서 거의 흡수되고, 이 광은 기판 깊이까지 입사하지는 않는다. 즉, 기판을 통과하는 크로스토크 성분은 단파장에 대해서는 적다.

또한, p형 웰을 너무 깊게 형성하면, 근적외광에 대한 감도가 증대하고 가시광을 취급해야 하는 고체 촬상 장치로서는 사용하기 어려워지게 된다. 근적외광에 대한 감도를 억제하기 위해서 IR(적외선) 컷오프 필터를 이용하는 경우가 많지만, 근적외광에 대한 감도가 너무 높으면, IR 컷오프 필터를 이용하였다고 해도 그 필터를 투과한 광에 대한 감도를 무시할 수 없게 된다.

이와 같이, 감도를 향상시키기 위해서 단순히 p형 웰의 깊이를 깊게 할수록근적외광에 대한 불필요한 감도가 증대하고, 또한 p형 웰이 깊은 부분에서 발생한 전자가 가로 방향으로 확산하여 이웃 픽셀로의 크로스토크의 원인이 된다.

결국, 지금까지 가시광에 대한 고감도와 저 크로스토크를 제공하는 포토 다이오드 구조는 지금까지 제안되지 못하였다.

본 발명의 목적은 검출 감도를 향상할 수 있고, 출력 변환 효율을 향상할 수 있고, 광전 변환 효율을 향상할 수 있고, 공핍층의 신장을 가능하게 할 수 있으며, 픽셀 사이의 분리 특성의 유지를 도모할 수 있고, 크로스토크 발생의 저감할 수 있는 고체 촬상 장치를 제공하는 데 있다.

도 1은 CMOS 이미지 센서의 일례의 구성을 도시하는 개략 평면도.

도 2는 종래의 CMOS 이미지 센서에서의 기본 셀 및 그 주변 회로를 도시하는 개략 단면도.

도 3은 포토다이오드에서의 누설 노이즈를 저감시킨 종래의 기본 셀을 도시하는 개략 단면도.

도 4는 본 발명의 제1 실시예의 고체 촬상 장치에서의 기본 셀을 도시하는 개략 단면도.

도 5는 본 발명의 제2 실시예의 고체 촬상 장치에서의 기본 셀을 도시하는 개략 단면도.

도 6은 도 5에 도시한 고체 촬상 장치에서의 포토다이오드부의 깊이 방향의 불순물 농도 프로파일을 도시하는 도.

도 7은 종래의 고체 촬상 장치와 도 5에 도시한 고체 촬상 장치의 분광 감도 특성을 도시하는 그래프.

도 8은 본 발명의 제3 실시예의 고체 촬상 장치에서의 기본 셀을 도시하는 개략 단면도.

도 9는 본 발명의 제4 실시예의 고체 촬상 장치에서의 기본 셀을 도시하는개략 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : CMOS 이미지 센서

2 : 이미지부

4 : 수직 주사부

5 : 수평 주사부

6 : 아날로그 신호 처리부

7 : 논리 회로부

8 : A/D 변환부

9 : DSP

10 : I/F

11 : 기본 셀

14 : n형 광전 변환 영역

16 : 소자 분리 산화막

22 : 드라이버 트랜지스터

본 발명의 목적은, 제1 도전형의 반도체로 이루어지는 기판층, 기판층 상에 설치된 제1 도전형의 반도체층, 및 반도체층 상에 설치되고, 제1 도전형과 반대 도전형인 제2 도전형의 광전 변환 영역을 구비하고, 기판층의 불순물 농도가 반도체층의 불순물 농도보다도 높은 고체 촬상 장치에 의해서 달성된다.

여기서, 기판층과 반도체층 사이에, 반도체층보다도 불순물 농도가 낮은 제1 도전형의 저불순물 농도 반도체층을 설치 해도 된다. 저불순물 농도 반도체층을 설치하는 경우, 저불순물 농도 반도체층의 불순물 농도를 광전 변환 영역의 불순물 농도보다도 낮게 하는 것이 바람직하다.

또한 본 발명의 고체 촬상 장치에서는, 불순물 농도가 반도체층에 비교하여 높고 반도체층 상에 적어도 픽셀 내의 트랜지스터 하부에 형성되는, 제1 도전형의주변 회로 반도체층을 설치해도 된다. 또한, 근적외광에 대한 감도 억제의 관점에서, 반도체 주면의 표면에서 반도체층의 기판층측 상의 표면까지의 거리는 2㎛ 이상10㎛ 이하로 하는 것이 바람직하다.

본 발명에서는 반도체층 및 저불순물 농도 반도체층 중 적어도 한쪽을, 에피택셜 성장에 의해 형성하는 것이 바람직하다. 또한, 반도체층에서의 불순물의 깊이 프로파일을 레트로그레이드(retrograde) 프로파일로 하는 것이 바람직하다.

상술한 바와 같은 구성을 채용함으로써, 본 발명은, 고감도를 실현 가능한 포토 다이오드가 실현될 수 있으며, 또한 분광 특성을 가시광의 분광 특성에 근접하게 하는 것이 가능하게 되어, 픽셀 사이의 크로스토크를 억제하는 고체 촬상 장치를 제공할 수 있다.

본 발명의 전술한 바 및 다른 목적, 특징, 및 장점은 본 발명의 양호한 실시예의 일례를 도시하는 참조 도면에 기초한 다음 설명으로부터 명확하게 알 수 있다.

<제1 실시예>

기본 셀이 도 4에 도시된, 고체 촬상 장치는 상술한 도 1에 도시된 바와 같은 CMOS 이미지 센서로서 형성된다. 도 4의 고체 촬상 장치에서는, 기본 셀 이외의 부분의 구성이나 동작은 도 1에 도시한 CMOS 이미지 센서와 동등하므로, 여기서는 그 설명을 반복하지 않는다. 또한, 도 4에 있어서, 도 2에서와 동일한 부호를 붙인 부분은 도 2에서와 동일한 구성 요소이다.

도 4에 있어서, 고농도의 p형의 반도체 기판(예를 들면 실리콘 p⁺형 기판)인, 기판 p⁺층(26) 상에, 이 기판 p⁺층(26)보다도 불순물 농도가 낮은 p형층(27)이 형성된다. 이 p형층(27)의 상측 위치에 n형 광전 변환 영역(14)이 설치된다. 기판 p⁺층(26), p형층(27) 및 n형 광전 변환 영역(14)은, 각각 제1 도전형의 기판층, 제1 도전형의 반도체층, 제2 도전형의 광전 변환 영역에 대응한다. n형 광전 변환 영역(14)은, 예를 들면 p형층(27)에 대한 이온 주입 혹은 n형 불순물의 확산에 의해서 형성된다. p형층(27)은, 에피택셜 성장에 의해서 기판 p⁺층(26) 상에 형성되는 것이 바람직하다. 후술하는 제2 실시예와 같이, p형 불순물의 이온 주입에 의해, 불순물 프로파일이 제어되도록 해도 된다. 여기서, 기판 p⁺층(26)의 불순물 농도는, 예컨대, 1 ×10¹⁸/㎤ 내지 1 ×10²²/㎤이고, p형층(27)의 불순물 농도는, 예컨대, 1 ×10¹⁶/㎤ 내지 1 ×10¹⁸/㎤이다. n형 광전 변환 영역(14)의 불순물 농도는, 예컨대, 1 ×10¹⁸/㎤ 내지 1 ×10²²/㎤이다.

도면에 도시된, p형층(27)의 상면의 양단 부분에는 소자 분리를 위해, p⁺형 소자 분리 영역(15) 및 소자 분리 산화막(16)이 설치되고, 또한 도 3에 도시한 종래의 기본 셀와 마찬가지로, 포토 다이오드부의 표면에서의 누설을 방지하기 위해서, 소자 분리 산화막(16)의 형성 영역을 제외하고, p형층(27) 및 n형 광전 변환영역(14)의 표면에는 표면 p⁺층(25)이 형성된다. 소자 분리 산화막(16) 및 표면 p⁺층(25) 상에는 이 기본 셀을 포함하는 고체 촬상 장치 전체를 덮도록 층간 절연막(18)이 설치된다. 층간 절연막(18) 중에는 불필요 부분으로의 광의 입사를 막기 위한 차광막(19)이 형성되어 있다.

이 기본 셀에서 p형층(27)의 두께는 대략 2㎛ 내지 10㎛로 설정된다. 즉, 반도체 주면의 표면에서, p형층(27)과 기판 p⁺층(26)과의 계면까지의 거리가 2㎛ 이상 10㎛ 이하로 설정 된다. 이 2㎛ 내지 10㎛ 의 범위는 실리콘에서의 적이나 근적외 영역의 광의 흡수 길이와 거의 동일하다. p형층(27)의 두께는 감도를 필요로 하는 광의 파장에 따라 변화될 수 있다.

입사광이 n형 광전 변환 영역(14) 및 p형층(27)으로 구성되는 포토 다이오드에 입사 하면, 신호 전하 축적 기간 중에, 입사한 광은, n형 광전 변환 영역(14) 및 그 하측의 p형층(27)의 영역에서 전자-정공쌍을 발생시킨다. 그리고 발생한 전자는, n형 광전 변환 영역(14) 및 그 하측의 p형층(27)의 부분에 형성된 공핍층에 축적된다. 이 때, p형층(27)의 하측에 p형층(27)보다도 불순물 농도가 높은 기판 p⁺층(26)이 배치되어 있기 때문에, p형층(27) 내에서 발생하고, 기판 방향으로 확산하는 광전자중의 전자는 기판 p⁺층(26)에서 확실하게 포착되어 재결합하여 소멸한다. 따라서, 도 4에 도시한 기본 셀에서는, 종래의 기본셀에 비해, 가로 방향의 전자 확산이 더욱 억제된다. 이에 따라, 픽셀 사이의 크로스토크를 저감하는 것이가능해지고, 나아가서는 화상의 해상도의 저하를 억제하는 것이 가능하게 된다.

<제2 실시예>

도 4에 도시된 기본 셀과 마찬가지로, 도 5에 도시된 제2 실시예에 따른 고체 촬상 장치는 상술한 도 1에 도시한 바와 같은 CMOS 이미지 센서로서 형성되는 것이다. 따라서, 기본 셀 이외의 부분의 구성이나 동작에 대해서는, 여기서는 그 설명을 반복하지 않는다. 또한, 도 5에 있어서 도 4에서와 동일한 부호를 붙인 부분은 도 4에서와 동일한 구성 요소이다.

이 기본 셀이 도 4에 도시한 것과 다른 점은, 기판 p⁺층(26)과 p형층(27)의 사이에, p형층(27)보다도 불순물 농도가 낮으며, 따라서 기판 p⁺층(26)보다도 더욱 불순물 농도가 낮은 p^-층(28)이 형성되어 있는 것이다. p^-층(28)은 제1 도전형의 저불순물 농도 반도체층에 대응하는 것이고, 기판 p⁺층(26) 상에, 바람직하게는 에피택셜 성장에 의해서 설치된다. 또한, p^-층(28)의 불순물 농도는 n형 광전 변환 영역(14)에서의 불순물 농도보다도 낮게 하는 것이 바람직하다. 기판 p⁺층(26)의 불순물 농도는, 예컨대, 1 ×10¹⁸/㎤ 내지 1 ×10²²/㎤이고, p^-층(28)의 불순물 농도는, 예컨대, 1 ×10¹⁴/㎤ 내지 1 ×10¹⁶/㎤이고, p형층(27)의 불순물 농도는, 예컨대, 1 ×10¹⁶/㎤ 내지 1 ×10¹⁸/㎤이다. n형 광전 변환 영역(14)의 불순물 농도는,예컨대, 1 ×10¹⁸개㎤ 내지 1 ×10²²/㎤이다.

이 기본 셀을 형성하는 경우, 실제로는 p^-층(28) 및 p형층(27)을 동일한 에피택셜 공정으로 기판 p⁺층(26) 상에 성장시킨 후, 이온 주입에 의해서 p형층(27)에 해당하는 부분에만 p형 불순물을 주입하도록 할 수 있다. 이 경우, p형층(27)의 두께는, 이온 주입 시의 불순물의 최대 범위에 의해서 결정 된다. 이 기본 셀에서도 p형층(27)의 두께는 2㎛ 내지 10㎛ 사이에 설정하는 것이 바람직하므로, 원하는 두께에 따라서 이온 주입 시의 주입 에너지를 조정하게 된다. 또한, 후술하는 바와 같이, 최대의 불순물 농도가 되는 위치는 p형층(27)의 표면이 아니라 내부인 것이 바람직하므로, 비교적 높은 에너지에서의 이온 주입을 행하고, 불순물 농도의 깊이 방향 분포, 즉, 깊이 프로파일이 레트로그레이드 프로파일이 되도록 하는 것이 바람직하다.

이 기본 셀에서도 입사광이, n형 광전 변환 영역(14) 및 p형층(27)으로 이루어지는 포토 다이오드로 입사하면, 신호 전하 축적 기간 중에서는 입사한 광에 의해 n형 광전 변환 영역(14) 및 그 하측의 p형층(27)의 영역에서 전자-정공쌍이 발생한다. 그리고 발생한 전자는 n형 광전 변환 영역(14) 및 그 하측의 p형층(27)의 부분에 형성된 공핍층 중에 축적된다. 이 때, p형층(27)의 하측에 p형층(27)보다도 불순물 농도가 낮은 p^-층(28)이 있기 때문에, p형층(27) 내에서 발생한 전자는 포텐셜이 낮은 이 p^-층(28)에 확산하기 쉬워진다. 고농도의 기판 p⁺층이 형성되어있기 때문에, 일단 p^-층(28)에까지 도달한 전자는, 그 후 가로 방향 즉 인접하는 기본 셀의 방향으로 확산하기 전에 기판 p⁺층(26)에서 확실하게 포착되어, 재결합하여 소멸한다. 따라서, 도 5에 도시한 기본 셀에 따르면, 종래와 비교하여, 가로 방향의 전자 확산이 억제된다. 이에 따라, 픽셀 간의 크로스토크를 저감하는 것이 가능해지고, 나아가서는 화상의 해상도의 저하를 억제하는 것이 가능해진다.

상술한 전자의 움직임을 설명하기 위해서, 도 6은 도 5에 도시한 기본 셀의 포토 다이오드부의 깊이 방향의 불순물 농도 프로파일을 도시한다. 여기서 상술한 바와 같이, 기판 p⁺층(26)의 불순물 농도는 높고, n형 광전 변환 영역(14) 및 p형층(27)의 농도는 중간 정도이고, p^-층(28)의 농도는 낮다. 공핍층으로 작용하는 광전 변환 영역의 범위는 그 깊이 방향이 n형 광전 변환 영역(14)에서 p형층(27)의 깊이 방향의 중간 정도까지의 화살표로 나타낸 부분이다. p형층(27)의 중간보다도 깊은 부분에서 발생한 광전자는, 효과적으로 p^-층(28) 방향으로 확산함과 함께, 혹시 가로 방향에 확산하였다고 해도 다시 표면측의 공핍층에 도달하지는 못하고, 감도에는 기여하지 못하게 된다. 즉, 실질적으로 전자의 확산이 억제된다. 또한, p^-층(28)에 도달한 전자는 기판 p⁺층(26)에서 재결합에 의해 소멸되기 때문에, 이쪽에서도 감도에는 기여하지 못하게 된다. 이에 따라, 전자가 가로 방향으로 확산하는 것이 억제되고, 픽셀 간의 크로스토크가 저감 될 수 있다.

또한, 제2 실시예의 기본 셀에는 포토 다이오드의 분광 특성을 용이하게 제어할 수 있다는 이점이 있다. 도 7은 제2 실시예의 기본 셀과 종래의 기본 셀의 분광 감도를 나타낸 그래프이다.

종래의 기본 셀의 경우, 포토 다이오드가 깊은 부분, 즉 p형 웰(13)가 깊은 위치에서 발생한 광전자도 감도에 기여하기 때문에, 근적외의 광에 대해서도 비교적 높은 감도를 나타내고 있다. 근적외광에 대한 감도는, 상술한 바와 같이 가시광용 고체 촬상 장치에서는 불필요하고, 크로스토크 특성을 열화시키는 요인으로도 되기 때문에, 근적외광에 대한 감도는 가능한 한 작게 하는 것이 바람직하다. 도 5 및 도 6에 도시한 기본 셀의 경우, 분광 감도, 특히 근적외 부분에서의 감도를 결정하는 것은 공핍층의 깊이 방향으로의 연장으로, 구체적으로는 p형층(27)의 깊이 위치(및 프로파일)이다. 이 p형층(27)의 위치, 특히 최대 불순물 농도가 되는 위치를 적절하게 제어함으로써, p형층(27)보다도 깊은 부분에서의 감도에 대한 영향을 저감하는 것이 가능해진다. 도 7에 도시한 바에 있어서는 p형층(27)의 깊이 방향으로의 연장만을 제어하고 있기 때문에, 가시광의 단파장측(350㎚ 내지 550㎚)로서는 종래와 비교하여 감도의 저하는 없고 근적외의 광에 대한 감도만이 효과적으로 억제된다.

<제3 실시예>

도 4에 도시된 바와 마찬가지로, 도 8에 도시된 제3 실시예에 따른 고체 촬상 장치는, 상술한 도 1에 도시한 바와 같은 CMOS 이미지 센서로서 형성되고, 기본 셀 이외의 부분의 구성이나 동작에 대해서는, 여기서는 그 설명을 반복하지 않는다. 또한, 도 8에 있어서, 도 4에서와 동일한 부호를 붙인 부분은 도 4에서와 동일한 구성 요소이다.

도 8에 도시한 기본 셀은 도 4에 도시한 것과 거의 마찬가지의 구성이지만, 도 4에 도시한 기본 셀에서의 p형층(27)이 P_PD로 나타나는 포토 다이오드 p형층(29)과 P_CIR로 나타나는 주변 회로 p형층(30)에 따라 구성되어 있는 점에서 상이하다. 포토 다이오드 p형층(29)은 적어도 n형 광전 변환 영역(14)의 바로 아래의 영역에서 n형 광전 변환 영역(14)과 기판 p⁺층(26)의 양쪽에 접하도록 설치되어 있다. 또한, 주변 회로 p형층(30)은 포토 다이오드 p형층(29) 내에 형성되는 웰 영역으로서 설치되고 있고, 수평 선택 스위치의 트랜지스터 및 드라이버 트랜지스터 등의 픽셀 내의 트랜지스터를 구성하도록 설치된다. 포토 다이오드 p형층(29) 및 주변 회로 p형층(30)은, 각각 제1 도전형의 반도체층 및 제1 도전형의 주변 회로 반도체층에 대응한다. 주변 회로 p형층(30) 자체는 기판 p⁺층(26)과는 직접적으로는 접합하지 않는다. 포토 다이오드 p형층(29)에서의 불순물 농도는 기판 p⁺층(26)보다도 낮다. 또, n형 광전 변환 영역(14)은, 포토 다이오드 p형층(29)에서의 이온 주입 혹은 n형 불순물의 확산에 의해서 형성된다.

기판 p⁺층(26)의 불순물 농도는, 예컨대, 1 ×10¹⁸㎤ 내지 1 ×10²²/㎤이고, 포토 다이오드 p형층(29) 및 주변 회로 p형층(30)의 불순물 농도는, 예컨대, 1×10¹⁶/㎤ 내지 1 ×10¹⁸/㎤이다. 그러나, 포토 다이오드 p형층(29)의 불순물 농도는 주변 회로 p형층(30)의 불순물 농도보다 낮다. n형 광전 변환 영역(14)의 불순물 농도는, 예컨대, 1 ×10¹⁸/㎤ 내지 1 ×10²²/㎤이다. 포토 다이오드 p형층(29) 및 주변 회로 p형층(30)은, 예컨대, 기판 p⁺층(26) 상에 에피택셜층을 성장시켜서, 원하는 이온 주입을 행하여 형성된다.

이 기본 셀에 있어서도, 입사광이 n형 광전 변환 영역(14) 및 포토 다이오드 p형층(29)으로 이루어지는 포토 다이오드로 입사하면, 신호 전하 축적 기간 중에 입사한 광에 의해 n형 광전 변환 영역(14) 및 그 하측의 포토 다이오드 p형층(29)의 영역에서 전자·정공쌍이 발생한다. 그리고 발생한 전자는 n형 광전 변환 영역(14) 및 그 하측의 포토 다이오드 p형층(29)의 부분에 형성된 공핍층에 축적된다.

이 때, 포토 다이오드 p형층(29)의 하측에 포토 다이오드 p형층(29)보다도 불순물 농도가 높은 기판 p⁺층(26)이 배치되어 있기 때문에, 포토 다이오드 p형층(29) 내에서 발생한 광전자에 대하여, 기판 방향으로 확산한 전자는 기판 p⁺층(26)에서 확실하게 포착되고 재결합하여 소멸한다. 따라서, 도 8에 도시한 기본 셀에 따르면, 종래와 비교하여, 가로 방향의 전자 확산이 억제된다. 이에 따라, 픽셀 사이의 크로스토크를 저감하는 것이 가능해지고, 나아가서는 화상의 해상도의 저하를 억제하는 것이 가능하게 된다. 또한, 이 기본 셀은 도 4에 도시한 것과 비교하여, 픽셀 내의 트랜지스터 하에서는 주변 회로 p형층(30)이 형성되고, 이층의 p형 불순물 농도쪽가 포토 다이오드 p형층(29)보다도 높기 때문에, 전자의 확산을 더욱 억제하고, 크로스토크를 낮게 억제하는 것이 가능해진다.

<제4 실시예>

도 8에 도시된 바와 마찬가지로, 도 9에 도시된 제4 실시예에 따른 고체 촬상 장치는, 상술한 도 1에 도시한 바와 같은 CMOS 이미지 센서로서 형성되므로, 기본 셀 이외의 부분의 구성이나 동작에 대해서는, 여기서는 그 설명을 반복하지 않는다. 또한, 도 9에 있어서, 도 8에서와 동일한 부호를 붙인 부분은 도 8에서와 동일한 구성 요소이다.

이 기본 셀이 도 8에 도시된 셀과 다른 점은, 기판 p⁺층(26)과 포토 다이오드 p형층(29) 사이에, 제2 실시예의 경우와 마찬가지로, 포토 다이오드 p형층(29)보다 불순물 농도가 낮은 p^-층(28)이 형성되어 있는 것이다. p^-층(28)은 기판 p⁺층(26) 상에, 바람직하게는 에피택셜 성장에 의해서 설치된다. 이 실시예의 경우, 제2 실시예와 마찬가지로, p^-층(28),포토 다이오드 p형층(29) 및 주변 회로 p형층(30)을 동일한 에피택셜 공정으로 형성하고, 이온 주입에 의해, 포토 다이오드 p형층(29) 및 주변 회로 p형층(30)에 해당하는 부분에만 p형 불순물을 주입하도록 할 수 있다. 또한, 포토 다이오드 p형층(29)에 바람직한 불순물 프로파일은, 제2 실시예에서의 p형층(27)의 불순물 프로파일과 동일하다. 여기서, 기판 p⁺층(26)의불순물 농도는, 예컨대, 1 ×10¹⁸/㎤ 내지 1 ×10²²/㎤이고, F층(28)의 불순물 농도는, 예컨대, 1 ×10¹⁴/㎤ 내지 1 ×10¹⁶/㎤이고, 포토 다이오드 p형층(29) 및 주변 회로 p형층(30)의 불순물 농도는, 예컨대, 1 ×10¹⁶/㎤ 내지 1 ×10¹⁸/㎤이다. 그러나, 포토 다이오드 p형층(29)의 불순물 농도가, 주변 회로 p형층(30)의 불순물 농도보다 낮다. n형 광전 변환 영역(14)의 불순물 농도는, 예컨대, 1 ×10¹⁸/㎤ 내지 1 ×10²²/㎤이다.

이 기본 셀에 있어서도, 입사광이, n형 광전 변환 영역(14) 및 포토 다이오드 p형층(29)으로 이루어지는 포토 다이오드로 입사하면, 신호 전하 축적 기간 중에, 입사한 광에 의해, n형 광전 변환 영역(14) 및 그 하측의 포토 다이오드 p형층(29)의 영역에서 전자-정공쌍이 발생한다. 그리고 발생한 전자는 n형 광전 변환 영역(14) 및 그 하측의 포토 다이오드 p형층(29)의 부분에 형성된 공핍층에 축적된다. 이 때, 포토 다이오드 p형층(29)의 하측에 포토 다이오드 p형층(29)보다도 불순물 농도가 낮은 p^-층(28)이 있기 때문에, 포토 다이오드 p형층(29) 내에서 발생한 전자는 포텐셜이 낮은 이 p^-층(28)으로 확산하기 쉬워진다. 고농도의 기판 p⁺층(26)이 형성되어 있기 때문에, 일단 p^-층(28)에까지 도달한 전자는, 그 후 가로방향, 즉 인접하는 기본 셀의 방향으로 확산하기 전에 기판 p⁺층(26)에서 확실하게포착되고 재결합하여 소멸한다. 따라서, 도 9에 도시한 기본 셀에 따르면, 종래와 비교하여, 가로 방향의 전자 확산이 억제된다. 이에 따라, 픽셀 사이의 크로스토크를 저감하는 것이 가능해지고, 나아가서는 화상의 해상도의 저하를 억제하는 것이 가능해진다. 또한, 이 기본 셀은 제2 실시예와 비교하여 픽셀 내의 트랜지스터 하부에는 주변 회로 p형층(30)이 형성되고, 이 층의 p형불순물 농도가 포토 다이오드 p형층(29)의 불순물 농도보다 높기 때문에, 전자의 확산을 더욱 억제하고, 크로스토크를 낮게 억제하는 것이 가능해진다.

이상 본 발명의 바람직한 실시예를 설명하였지만, 이들의 실시예에 있어서, 기판 p⁺층(26)의 p형층(27) 또는 포토 다이오드 p형층(30)과의 접합 위치는 너무 얕으면 감도를 저하시키고 트랜지스터 특성이 바뀌기 때문에 바람직하지 못하다. 접합 위치는 종래의 p형 웰보다도 깊은, 대략 2㎛ 내지 10㎛가 바람직하다. 즉, n형 광전 변환 영역(14) 및 표면 p⁺층(25)의 두께를 포함하는, p형층(27) 또는 포토 다이오드 p형층(30)의 두께는 2㎛ 내지 10㎛으로 하는 것이 바람직하다.

또한, 기판 p⁺층(26) 자체도 몇몇 유형의 실리콘 반도체 기판 상에 에피택셜 성장에 의해 형성될 수 있다. 이러한 에피택셜 성장에 의한 기판 p⁺층을 이용함으로써, 결함이 적어지고 노이즈가 제거되는 장점이 나타난다. 이 경우, 이 기판 p⁺층보다도 더 깊은 부분의 기판 농도는 임의로 될 수 있고, 그 때문에, 소위 p-on-p⁺기판을 이용함으로써 상기 목적이 달성될 수 있다.

또한, 상술한 실시예에 있어서는, 포토 다이오드 표면에 표면 p⁺층(25)을 갖는, 저 노이즈의 "고정(pinned)" 포토 다이오드가 설명되었지만, 이 포토 다이오드 구조에 한하지 않고, 포토 다이오드 표면에 표면 p⁺층(25)을 갖지 못한 포토 다이오드에 있어서도, 본 발명이 적용 가능한 것은 분명하다.

또한, 본 발명은 상기 CMOS 이미지 센서에 한정하지 않고, 포토 다이오드 구조를 갖는 1차원의 CMOS 센서(즉, 라인 센서)나 포토 커플러 등에 응용이 가능한 것도 분명하다. 또한, 상기한 실시예에서의 각층의 도전형을 반전시킨 구성, 예를 들면 기판 p⁺층, p형층, 및 n형 광전 변환 영역을 대신하여 각각 기판 n⁺층, n형층, 및 p형 광전 변환 영역을 이용하여, 공핍층에 정공을 축적하는 구성도, 본 발명의 범위에 포함되는 것이다.

이상 설명한 바와 같이, 본 발명의 고체 촬상 장치에서는, p형층 또는 포토 다이오드 p형층 등의 제1 도전형의 반도체층의 하측에, 기판 p⁺층인, 고농도의 제1 도전형의 기판층이 형성되어 있다. 그 때문에, 반도체층 내에서 발생한 광전자 중, 기판 방향으로 확산한 전자는 기판층에서 확실하게 포착되어 재결합에 의해서 소멸한다. 이에 따라, 종래와 비교하여 가로 방향의 전자 확산이 억제되어, 픽셀 사이의 크로스토크를 저감하는 것이 가능해지고, 나아가서는 화상의 해상도의 저하를 억제하는 것이 가능하게 된다.

또한, 예를 들면 p^-층인 저농도의 제1 도전형의 저불순물 농도 반도체층을 설치한 구성에서는, 반도체층에서 발생한 전자는 포텐셜이 낮은 저불순물 농도 반도체층 방향으로 확산하기 쉬워진다. 일단 저불순물 농도 반도체층에까지 도달한 전자는 그 후, 가로 방향으로 확산하기 전에 기판층에서 확실하게 포착되어 재결합에 의해서 소멸한다. 이에 따라, 종래와 비교하여 가로 방향의 전자 확산이 억제되어, 픽셀 사이의 크로스토크를 저감하는 것이 가능해지고, 나아가서는 화상의 해상도의 저하를 억제하는 것이 가능해진다. 또한 이 경우, 반도체층에서의 불순물의 깊이 방향 분포를 제어함으로써, 가시광의 단파장측(350㎚ 내지 550㎚)에서는 감도의 저하가 없이, 근적외의 광만을 효과적으로 억제하는 것이 가능해진다. 결국, 가시광용으로 이용하는 경우에 사용하기 쉬운 고체 촬상 장치가 얻어진다.

본 발명의 바람직한 실시예가 특정 용어를 사용하여 설명되었지만, 그러한 설명은 단지 예시적인 것이며, 변경례 및 변형례가 첨부된 특허청구범위의 사상 및 범주를 이탈하지 않고 만들어질 수 있음을 알 수 있다.

Claims

고체 촬상 장체에 있어서,

제1 도전형의 반도체로 구성되는 기판층;

상기 기판층 상에 설치된 상기 제1 도전형의 반도체층; 및

상기 반도체층 상에 설치되고, 상기 제1 도전형과는 반대 도전형인, 제2 도전형의 광전 변환 영역을 포함하고,

상기 기판층의 불순물 농도가 상기 반도체층의 불순물 농도보다도 높은 것을 특징으로 하는 고체 촬상 장치.
제1항에 있어서,

상기 반도체층 상에, 적어도 픽셀 내의 트랜지스터 하부에 형성되는 제1 도전형의 주변 회로 반도체층을 더 구비하고, 상기 주변 회로 반도체층의 불순물 농도가 상기 반도체층의 불순물 농도에 비해 높은 것을 특징으로 하는 고체 촬상 장치.
제1항에 있어서,

상기 반도체층에서의 불순물의 깊이 프로파일은 레트로그레이드 프로파일(retrograde profile)인 것을 특징으로 하는 고체 촬상 장치.
제1항에 있어서,

반도체 주면의 표면에서 상기 반도체층의 기판층측의 표면까지의 거리는 2㎛ 이상 10㎛ 이하인 것을 특징으로 하는 고체 촬상 장치.
고체 촬상 장치에 있어서,

제1 도전형의 반도체로 구성되는 기판층;

상기 기판층 상에 설치된 상기 제1 도전형의 저 불순물 농도 반도체층;

상기 저 불순물 농도 반도체층 상에 설치된 상기 제1 도전형의 반도체층;

상기 반도체층 상에 설치된, 상기 제1 도전형과는 반대 도전형인, 제2 도전형의 광전 변환 영역을 포함하고,

상기 기판층의 불순물 농도는 상기 반도체층의 불순물 농도보다 높고, 상기 저 불순물 농도 반도체층의 불순물 농도는 상기 반도체층의 불순물 농도보다도 낮은 것을 특징으로 하는 고체 촬상 장치.
제5항에 있어서,

상기 저 불순물 농도 반도체층의 불순물 농도는 상기 광전 변환 영역의 불순물 농도보다 낮은 것을 특징으로 하는 고체 촬상 장치.
제5항에 있어서,

상기 반도체층 및 상기 저 불순물 농도 반도체층 중 적어도 하나는 에피택셜성장에 의해 형성되는 것을 특징으로 하는 고체 촬상 장치.
제5항에 있어서,

상기 반도체층 상에, 적어도 픽셀 내의 트랜지스터 하부에 형성되는 제1 도전형의 주변 회로 반도체층을 더 구비하고, 상기 주변 회로 반도체층의 불순물 농도는 상기 반도체층의 불순물 농도에 비해 높은 것을 특징으로 하는 고체 촬상 장치.
제5항에 있어서,

상기 반도체층에서의 불순물의 깊이 프로파일은 레트로그레이드 프로파일인 것을 특징으로 하는 고체 촬상 장치.
제5항에 있어서,

반도체 주면의 표면으로부터 상기 반도체층의 기판층측의 표면까지의 거리는 2㎛ 이상 10㎛ 이하인 것을 특징으로 하는 고체 촬상 장치.