JP2008034446A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008034446A
JP2008034446A JP2006203227A JP2006203227A JP2008034446A JP 2008034446 A JP2008034446 A JP 2008034446A JP 2006203227 A JP2006203227 A JP 2006203227A JP 2006203227 A JP2006203227 A JP 2006203227A JP 2008034446 A JP2008034446 A JP 2008034446A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
resin
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006203227A
Other languages
English (en)
Inventor
Mitsuru Sato
充 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006203227A priority Critical patent/JP2008034446A/ja
Publication of JP2008034446A publication Critical patent/JP2008034446A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置のパッケージ内における水分の吸湿を抑制して、水蒸気爆発に起因するパッケージの破壊を防止することができる構造を備えた半導体装置及びその製造方法を提供する。
【解決手段】配線基板２１上に半導体素子２２が設けられ、半導体素子２２を含む配線基板２１の上面を樹脂２８で封止した半導体装置２０であり、あらかじめ半導体素子２２の周囲に沿って形成した配線板２１の溝部にも樹脂２８を充填し、溝部中央で個片化を行うことにより、配線基板２１の側面が、樹脂２８で被覆されるようにした。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、より具体的には、配線基板に半導体素子が設けられ、前記半導体素子を含む前記配線基板の上方を封止樹脂で樹脂封止した構造を備えた半導体装置及びその製造方法に関する。
近年の電子機器の小型化・高密度化・高機能化に伴い、電子部品の小型化・薄型化が要求されており、ボール・グリッド・アレイ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等の表面実装型パッケージが提案されている。
図１は、従来のＢＧＡパッケージ構造を有する半導体装置の断面図である。
図１を参照するに、従来のＢＧＡパッケージ構造を有する半導体装置１０では、配線基板１の上に、半導体集積回路素子（以下半導体素子と称する）２が載置され、配線基板１の電極と半導体素子２の電極とは、例えば金（Ａｕ）等から成るボンディングワイヤ３によって接続されている。
配線基板１は、例えば、ガラスエポキシ樹脂などの絶縁性樹脂を基材とし、一方の主面に銅（Ｃｕ）等からなる導電層４Ａが選択的に配設されている。導電層４Ａは、配線基板１と半導体素子２とを接続するボンディングワイヤ３が接続される領域を除いてソルダーレジスト層５Ａにより選択的に被覆されている。
また、配線基板１の他方の主面にも、銅（Ｃｕ）等からなる導電層４Ｂが選択的に配設され、当該導電層４Ｂはソルダーレジスト層５Ｂにより選択的に被覆されている。当該ソルダーレジスト層５Ｂにより画定された導電層４Ｂには、半田を主体とする球状電極端子等の外部接続端子（バンプ）６が配設され、また、導電層４Ｂは導電層４Ａに接続している。
半導体素子２は、シリコン（Ｓｉ）半導体基板を用い、周知の半導体製造プロセスをもって形成され、上面にはボンディングワイヤ３が接続される外部接続用パッド（図示を省略）が設けられている。
そして、半導体素子２と配線基板１の一方の主面との間には接着剤７が設けられ、これによって半導体素子２は配線基板１に接着固定されている。
更に、半導体素子２及びボンディングワイヤ３は、エポキシ系樹脂等の封止樹脂８により封止され、半導体装置１０が形成されている。
また、配線基板上に位置する半導体チップと、前記半導体チップと前記配線基板とを電気的に連結するボンディングワイヤと、前記半導体チップと前記配線基板との側面を取り囲む封止材と、前記配線基板の下面に付着されるソルダボールと、を備えた半導体パッケージが提案されている（例えば、特許文献１参照）。
更に、絶縁層と配線とを積層したベース基板に形成された外部端子と搭載された半導体チップの接続端子とを前記配線を介して接続する半導体装置であって、前記ベース基板の側面を樹脂等によって封止する構造が提案されている（例えば、特許文献２参照）。
特開２００５−３５４０６８号公報 特開２００４−４７５６３号公報
しかしながら、図１に示す構造では、配線基板１の側面は外部に露出しており、当該側面から水分が入り込みやすく、パッケージが吸湿してしまうおそれがある。
従って、半導体素子２を配線基板１に実装する際のリフロー半田付け工程における加熱の際に、配線基板１の側面から入り込んだ水分が急激に体積膨張し、水蒸気爆発を起こす可能性がある。
かかる水蒸気爆発は、パッケージ・クラックを引き起こし、その結果、半導体パッケージを破壊したり、半導体素子２と配線基板１とを接続するボンディングワイヤ３を切断したり、封止樹脂８が配線基板１から剥離してしまうおそれがある。
このように、水蒸気爆発に起因するパッケージ・クラックは、半導体装置１０の信頼性の低下を招くおそれがあり、望ましくない。
特に、鉛（Ｐｂ）フリー半田の溶融温度は約２１０℃乃至２２０℃であり、従来の錫（Ｓｎ）−鉛（Ｐｂ）共晶半田よりも数十℃高い。従って、半田の鉛フリー化により、リフロー半田付け工程における加熱温度は高くなり、水蒸気爆発の発生する可能性は高くなる。
また、高密度実装に対応するために表面実装部品を両面実装する場合、上述のリフロー半田付け工程の回数は多くなるため、水蒸気爆発は起こりやすくなる。
そこで、本発明は、上記の点に鑑みてなされたものであって、半導体装置のパッケージ内における水分の吸湿を抑制して、水蒸気爆発に起因するパッケージの破壊を防止することができる構造を備えた半導体装置及びその製造方法を提供することを目的とする。
本発明の一観点によれば、配線基板上に半導体素子が設けられ、前記半導体素子を含む前記配線基板の上面を樹脂で封止した半導体装置であって、前記配線基板の側面が、前記樹脂で被覆されていることを特徴とする半導体装置が提供される。
前記配線基板の材料は、ガラスエポキシ樹脂、ガラスＢＴ（ビスマレイミドトリアジン）、ポリイミド、セラミック、ガラス、シリコンから構成される群から選択される材料であってもよい。
また、前記樹脂の材料は、エポキシ系樹脂、シリコン系樹脂又はアクリル系樹脂から構成される群から選択される材料であってもよい。
本発明の別の観点によれば、配線基板上の半導体素子を樹脂で封止した半導体装置の製造方法であって、前記配線基板における前記半導体素子の搭載箇所の周囲に溝部を形成する工程と、前記半導体素子を、前記搭載箇所に搭載する工程と、前記樹脂を、前記配線基板の上方と前記溝部内とに配設する工程と、前記溝部内における切断ラインに沿って前記樹脂及び前記配線基板を切断することにより、前記半導体装置に個片化する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
前記溝部は、前記搭載箇所に搭載される前記半導体素子の四辺に略沿って形成されることとしてもよい。
本発明によれば、半導体装置のパッケージ内における水分の吸湿を抑制して、水蒸気爆発に起因するパッケージの破壊を防止することができる構造を備えた半導体装置及びその製造方法を提供することができる。
以下、本発明の実施の形態について説明する。
説明の便宜上、本発明の半導体装置の実施の形態につき説明し、次いで、当該半導体装置の製造方法の実施の形態について説明する。
[半導体装置]
図２は、本発明の実施の形態に係る半導体装置の断面図である。
図２を参照するに、本発明の実施の形態に係る半導体装置２０では、配線基板２１の上に、半導体集積回路素子（以下半導体素子と称する）２２が載置され、配線基板２１の電極と半導体素子２２の電極とは、例えば金（Ａｕ）等から成るボンディングワイヤ２３によって接続されている。
配線基板２１は、例えば、ガラスエポキシ樹脂等の絶縁性樹脂を基材とする。但し、配線基板２１の基材として、ガラスエポキシ樹脂以外に例えば、ガラスＢＴ（ビスマレイミドトリアジン）、ポリイミド等からなる有機基板又はセラミック、ガラス、シリコン等からなる無機基板を用いてもよい。
配線基板２１の一方の主面に銅（Ｃｕ）等からなる導電層２４Ａが選択的に配設されている。導電層２４Ａは、配線基板２１と半導体素子２２とを接続するボンディングワイヤ２３が接続される領域を除いてソルダーレジスト層２５Ａにより選択的に被覆されている。
また、配線基板２１の他方の主面にも、銅（Ｃｕ）等からなる導電層２４Ｂが選択的に配設され、当該導電層２４Ｂはソルダーレジスト層２５Ｂにより選択的に被覆されている。当該ソルダーレジスト層２５Ｂにより画定された導電層２４Ｂには、半田を主体とする球状電極端子等の外部接続端子（バンプ）２６が配設されている。また、導電層２４Ｂは導電層２４Ａに接続している。
半導体素子２２は、シリコン（Ｓｉ）半導体基板を用い、周知の半導体製造プロセスをもって形成され、上面にはボンディングワイヤ２３が接続される外部接続用パッド（図示を省略）が設けられている。
そして、半導体素子２２と配線基板２１の一方の主面との間には接着剤２７が設けられ、これによって半導体素子２２は配線基板２１に接着固定されている。接着剤２７として、例えば、エポキシ、ポリイミド等のフィルム状又はペースト状の樹脂接着剤を用いることができるが、これに限定するものではない。
半導体素子２２及びボンディングワイヤ２３は、エポキシ系樹脂等の封止樹脂２８により封止され、半導体装置２０が形成されている。
本例では更に、封止樹脂２８は、配線基板２１の側面（端面）をも覆い、当該側面から水平方向外側に例えば約０．１ｍｍの位置に至るように配設されている。封止樹脂２８の構成材料であるエポキシ系樹脂には、シリカ（フィラー）が含有されているため、封止樹脂２８は、ガラスエポキシ樹脂等から成る配線基板２１に比し水分を吸収し難い。
従って、図２に示すように、ガラスエポキシ樹脂等から成る配線基板２１の側面を、水分が吸収され難いエポキシ系樹脂等の封止樹脂２８により覆うことにより、水分が配線基板２１に入る経路を遮断することができる。
よって、半導体素子２２を配線基板２１に実装する際のリフロー半田付け工程における加熱の際に、配線基板２１の側面から入り込んだ水分が水蒸気爆発を起こしてパッケージ・クラックを引き起こすことを回避することができる。
なお、封止樹脂２８の材料は、エポキシ系樹脂等に限定されず、例えば、シリコン系樹脂又はアクリル系樹脂等を用いることができるが、封止樹脂２８におけるシリカ（フィラー）の含有（添加）量が多ければ大きいほど本発明の効果をより確実に奏することができる。
ところで、図２に示す例では、配線基板２１は、一方の主面に導電層２４Ａが形成され、他方の主面にも導電層２４Ｂが形成され、両者が接続している構造を有しているが、本発明はかかる例に限定されず、図３に示す、多層配線層を備えた配線基板に対しても本発明を適用することができる。
ここで、図３は、図２に示す配線基板２１の変形例に係る配線基板を備えた半導体装置の部分断面図である。なお、図３では、図２を参照して既に説明した箇所には同じ番号を付し、その説明を省略する。
図３に示す例では、配線基板３１は、多層構造を有しており、ガラスエポキシ樹脂等の絶縁性樹脂を基材とする３１Ａ層乃至３１Ｄ層が、積層されている。３１Ｄ層には、ランドが設けられ、ランド上に、半田を主体とする球状電極端子等の外部接続端子（バンプ）２６が配設されている。
また、層３１Ａ乃至３１Ｄの各層には互いに接続された、銅（Ｃｕ）等からなるビア３２が設けられている。配線基板３１の上面には電極３１Ｃが設けられ、当該電極３１Ｃには、配線基板３１と半導体素子２２とを接続するボンディングワイヤ２３が接続されている。
このような構造を備えた半導体装置３０においても、封止樹脂２８は、配線基板３１の側面（端面）を覆い、当該側面から水平方向外側に例えば約０．１ｍｍの位置に至るように配設され、水分が配線基板２１に入る経路を遮断している。
よって、半導体素子２２を配線基板３１に実装する際のリフロー半田付け工程における加熱の際に、配線基板３１の側面から入り込んだ水分が水蒸気爆発を起こしてパッケージ・クラックを引き起こすことを回避することができる。
なお、図２及び図３に示す例では、配線基板２１又は３１と半導体素子２２とはボンディングワイヤ２３によって接続される例を示したが、本発明はかかる例に限定されない。例えば、配線基板２１又は３１と半導体素子２２とがフリップチップ接続される構造であっても、封止樹脂２８を、配線基板２１又は３１の側面（端面）を覆うように配設することにより、水分が配線基板２１又は３１に入る経路を遮断することができる。
[半導体装置の製造方法]
次に、上述の構造を備えた半導体装置の製造方法について、図４乃至図８を参照して説明する。
ここで、図４乃至図８は、図２に示す半導体装置２０の製造方法を説明するための図（その１）乃至（その５）である。各図において（Ｂ）は、（Ａ）における線Ｘ−Ｘ'の断面図を示す。
また、説明の便宜上、各図において、半導体装置２０の配線基板２１の内部構造を簡略する。更に、各図では、説明の便宜上、配線基板上に４個の半導体素子が配設される場合を説明するが、例えば、１０乃至２０個の半導体素子を配線基板上に配設してもよい。
図４を参照するに、先ず、例えばガラスエポキシ樹脂等の絶縁性樹脂を基材とする配線基板２１が用意される。なお、配線基２１板の基材としては、ガラスエポキシ樹脂以外に例えば、ガラスＢＴ（ビスマレイミドトリアジン）、ポリイミド等からなる有機基板又はセラミック、ガラス、シリコン等からなる無機基板を用いてもよい。
図３に示す半導体装置３０の製造にあっては、配線基板２１の代わりに、多層構造を有する配線基板３１が用いられる。
次に、配線基板２１であって、後述する工程により半導体素子２２の搭載予定箇所の周囲に、当該半導体素子２２の四辺に略沿って、溝部４０を鉛直方向貫通するように形成する。
溝部４０は、例えば、図示を省略するダイシングブレードを用いて形成される。溝部４０の幅については、特に制限は無く、例えば、前記ダイシングブレードの幅や、個片化される前の１枚の配線基板２１に搭載される半導体素子２２の総数に因る。溝部４０の幅を、例えば、約０．２ｍｍに設定してもよい。
次に、図５に示すように、シリコン（Ｓｉ）半導体基板を用い、周知の半導体製造プロセスをもって形成され、上面には図示を省略する外部接続用パッド（電極）が設けられた半導体素子２２を、溝部４０に周囲を囲まれている配線基板２１の箇所上に設ける。
より具体的には、半導体素子２２と配線基板２１との間には接着剤２７を設け、当該接着剤２７を介して半導体素子２２を配線基板２１に接着固定する。接着剤２７として、例えば、エポキシ、ポリイミド等のフィルム状又はペースト状の樹脂接着剤を用いることができるが、これに限定するものではない。
更に、配線基板２１の電極と半導体素子２２の電極を、例えば金（Ａｕ）等から成るボンディングワイヤ２３によって接続する。
次に、図６に示すように、半導体素子２２及びボンディングワイヤ２３を、エポキシ系樹脂等の封止樹脂２８により封止する。なお、図６（Ａ）では、図面をわかりやすくするために封止樹脂２８のハッチングを省略するが、略矩形状に太線で囲まれた領域内に封止樹脂２８が設けられる。
封止樹脂２８は配線基板２１に形成された溝部４０内にも設けられる。このとき、封止樹脂２８が、配線基板２１に貫通形成されている溝部４０から、配線基板２１の背面（配線基板２１の主面のうち半導体素子２２が配設されていない側の主面）に漏洩してしまうことを防止すべく、モールド金型上にフィルムを敷設し、当該フィルム上に配線基板２１を載置して、その状態で樹脂封止が行われる。
なお、封止樹脂２８の材料は、エポキシ系樹脂等も限定されず、例えば、シリコン系樹脂又はアクリル系樹脂等を用いてもよい。
次に、リフロー半田付けにより、工程配線基板２１の背面に、半田を主体とする球状電極端子等の外部接続端子（バンプ）２６を形成する（図６では図示を省略）。
その上で、半導体素子２２が搭載された配線基板２１を個片化する。より具体的には、外部接続端子（バンプ）２６が搭載された配線基板２１の背面から、図７において各溝部４０の略中央を通る切断ラインに沿って、図示を省略するダイシングブレードに沿って切断し、封止樹脂２８が配設された配線基板２１を個片化する。
その結果、図８に示す半導体装置２０が完成する。
なお、図８の線Ｘ−Ｘ'における断面図が、図２に示す断面図である。なお、図８では、図面をわかりやすくするために封止樹脂２８のハッチングを省略するが、個片化された配線基板２１の上部全体及び溝部４０内に封止樹脂２８が設けられている。
図２及び図８に示すように、上述の工程を経て完成された半導体装置２０の製造にあっては、ガラスエポキシ樹脂等から成る配線基板２１の側面を、シリカ（フィラー）が含有され水分が吸収され難いエポキシ系樹脂等の封止樹脂２８により覆い、当該側面から水平方向外側に例えば約０．１ｍｍの位置に至るように封止樹脂２８を配設しているため、水分が配線基板２１に入る経路を遮断することができる。
よって、パッケージが吸湿して、リフロー半田付け工程における加熱の際に、配線基板２１の側面から入り込んだ水分が水蒸気爆発を起こしてパッケージ・クラックを引き起こすことを回避することができる。
このように、本実施例によれば、封止樹脂２８を配線基板２１に設ける前に当該配線基板２１に鉛直方向に貫通する溝部４０を形成し、樹脂封止工程では当該溝部４０にも封止樹脂２８を設け、その上で、溝部４０内に切断処理を施して封止樹脂２８が配設された配線基板２１を個片化し、配線基板２１の側面を封止樹脂２８で覆った構造を有する半導体装置２０を形成している。従って、簡易な製造工程で、且つ、低コストで半導体装置２０のパッケージ内における水分の吸湿を抑制できる構造を備えた半導体装置２０を製造することができる。
なお、上述の製造方法では、個片化された配線基板２１の上面において、当該配線基板２１の上面の各辺に沿って、溝部４０が形成され、当該溝部４０の端部が互いに接続しない構造が形成される（図８参照）。従って、上述の製造方法では、配線基板２１の上面の四隅には溝部４０は形成されていない。
しかしながら、本発明はかかる例に限定されない。個片化された配線基板２１に半導体素子２２を配設できる限り、例えば、当該四隅のうち、対角線上に対向する２つのコーナー部分においては溝部４０の端部を接続した構造としてもよい。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
（付記１） 配線基板上に半導体素子が設けられ、前記半導体素子を含む前記配線基板の上面を樹脂で封止した半導体装置であって、
前記配線基板の側面が、前記樹脂で被覆されていることを特徴とする半導体装置。
（付記２） 付記１記載の半導体装置であって、
前記配線基板の材料は、ガラスエポキシ樹脂、ガラスＢＴ（ビスマレイミドトリアジン）、ポリイミド、セラミック、ガラス、シリコンから構成される群から選択される材料であることを特徴とする半導体装置。
（付記３） 付記１又は２記載の半導体装置であって、
前記樹脂の材料は、エポキシ系樹脂、シリコン系樹脂又はアクリル系樹脂から構成される群から選択される材料であることを特徴とする半導体装置。
（付記４） 付記１乃至３いずれか一項記載の半導体装置であって、
前記樹脂は、前記配線基板の前記側面から水平方向外側に少なくとも約０．１ｍｍの位置に至るように配設されていることを特徴する半導体装置。
（付記５） 配線基板上の半導体素子を樹脂で封止した半導体装置の製造方法であって、
前記配線基板における前記半導体素子の搭載箇所の周囲に溝部を形成する工程と、
前記半導体素子を、前記搭載箇所に搭載する工程と、
前記樹脂を、前記配線基板の上方と前記溝部内とに配設する工程と、
前記溝部内における切断ラインに沿って前記樹脂及び前記配線基板を切断することにより、前記半導体装置に個片化する工程と、
を含むことを特徴とする半導体装置の製造方法。
（付記６） 付記５記載の半導体装置の製造方法であって、
前記溝部は、前記配線基板を鉛直方向に貫通するように形成されることを特徴とする半導体装置の製造方法。
（付記７） 付記５又は６記載の半導体装置の製造方法であって、
前記溝部は、前記搭載箇所に搭載される前記半導体素子の四辺に略沿って形成されることを特徴とする半導体装置の製造方法。
（付記８） 付記５乃至７いずれか一項記載の半導体装置の製造方法であって、
前記溝部の幅は、少なくとも約０．２ｍｍ以上であることを特徴とする半導体装置の製造方法。
（付記９） 付記５乃至８いずれか一項記載の半導体装置の製造方法であって、
前記溝部は、ダイシングブレードを用いて形成されることを特徴する半導体装置の製造方法。
（付記１０） 付記５乃至９いずれか一項記載の半導体装置の製造方法であって、
前記樹脂を前記配線基板の上方と前記溝部内とに配設する工程は、モールド金型上に敷設されたフィルム上に前記配線基板を載置した状態で為されることを特徴とする半導体装置の製造方法。
（付記１１） 付記５乃至１０いずれか一項記載の半導体装置の製造方法であって、
前記樹脂は、前記配線基板の背面から、前記溝部内における切断ラインに沿って切断されることを特徴とする半導体装置の製造方法。
（付記１２） 付記５乃至１１いずれか一記載の半導体装置であって、
前記配線基板の材料は、ガラスエポキシ樹脂、ガラスＢＴ（ビスマレイミドトリアジン）、ポリイミド、セラミック、ガラス、シリコンから構成される群から選択される材料であることを特徴とする半導体装置の製造方法。
（付記１３） 付記５乃至１３いずれか一項記載の半導体装置であって、
前記樹脂の材料は、エポキシ系樹脂、シリコン系樹脂又はアクリル系樹脂から構成される群から選択される材料であることを特徴とする半導体装置の製造方法。
従来のＢＧＡパッケージ構造を有する半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の断面図である。 図２に示す配線基板の変形例に係る配線基板を備えた半導体装置の部分断面図である。 図２に示す半導体装置の製造方法を説明するための図（その１）である。 図２に示す半導体装置の製造方法を説明するための図（その２）である。 図２に示す半導体装置の製造方法を説明するための図（その３）である。 図２に示す半導体装置の製造方法を説明するための図（その４）である。 図２に示す半導体装置の製造方法を説明するための図（その５）である。
符号の説明
２０ 半導体装置
２１ 配線基板
２２ 半導体素子
２３ ボンディングワイヤ
２６ 外部接続端子
２７ 接着剤
２８ 封止樹脂
４０ 溝部

Claims (5)

  1. 配線基板上に半導体素子が設けられ、前記半導体素子を含む前記配線基板の上面を樹脂で封止した半導体装置であって、
    前記配線基板の側面が、前記樹脂で被覆されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記配線基板の材料は、ガラスエポキシ樹脂、ガラスＢＴ（ビスマレイミドトリアジン）、ポリイミド、セラミック、ガラス、シリコンから構成される群から選択される材料であることを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置であって、
    前記樹脂の材料は、エポキシ系樹脂、シリコン系樹脂又はアクリル系樹脂から構成される群から選択される材料であることを特徴とする半導体装置。
  4. 配線基板上の半導体素子を樹脂で封止した半導体装置の製造方法であって、
    前記配線基板における前記半導体素子の搭載箇所の周囲に溝部を形成する工程と、
    前記半導体素子を、前記搭載箇所に搭載する工程と、
    前記樹脂を、前記配線基板の上方と前記溝部内とに配設する工程と、
    前記溝部内における切断ラインに沿って前記樹脂及び前記配線基板を切断することにより、前記半導体装置に個片化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法であって、
    前記溝部は、前記搭載箇所に搭載される前記半導体素子の四辺に略沿って形成されることを特徴とする半導体装置の製造方法。
JP2006203227A 2006-07-26 2006-07-26 半導体装置及びその製造方法 Withdrawn JP2008034446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006203227A JP2008034446A (ja) 2006-07-26 2006-07-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006203227A JP2008034446A (ja) 2006-07-26 2006-07-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008034446A true JP2008034446A (ja) 2008-02-14

Family

ID=39123588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006203227A Withdrawn JP2008034446A (ja) 2006-07-26 2006-07-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008034446A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185763A (ja) * 2014-03-25 2015-10-22 エムテックスマツムラ株式会社 半導体素子実装用中空パッケージ
CN111276450A (zh) * 2020-02-22 2020-06-12 多感科技(上海)有限公司 芯片模组及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185763A (ja) * 2014-03-25 2015-10-22 エムテックスマツムラ株式会社 半導体素子実装用中空パッケージ
CN111276450A (zh) * 2020-02-22 2020-06-12 多感科技(上海)有限公司 芯片模组及其形成方法

Similar Documents

Publication Publication Date Title
JP3685947B2 (ja) 半導体装置及びその製造方法
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
KR100626618B1 (ko) 반도체 칩 적층 패키지 및 제조 방법
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
US7495327B2 (en) Chip stacking structure
US7892888B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP2009124151A (ja) 接合信頼性の向上した積層型半導体パッケージ
KR20120010616A (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
CN105990267A (zh) 半导体装置
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
JP5358089B2 (ja) 半導体装置
KR101712459B1 (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
KR20150135412A (ko) 반도체 장치
JP2009026861A (ja) 半導体装置及びその製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2008034446A (ja) 半導体装置及びその製造方法
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
KR100729079B1 (ko) 반도체패키지 및 그 제조 방법
KR20140045248A (ko) 집적회로 패키지 제조방법
KR20050053246A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101126