JP2008034025A - ディスク信号解析装置 - Google Patents
ディスク信号解析装置 Download PDFInfo
- Publication number
- JP2008034025A JP2008034025A JP2006205861A JP2006205861A JP2008034025A JP 2008034025 A JP2008034025 A JP 2008034025A JP 2006205861 A JP2006205861 A JP 2006205861A JP 2006205861 A JP2006205861 A JP 2006205861A JP 2008034025 A JP2008034025 A JP 2008034025A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tap coefficient
- circuit
- equalization
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
【課題】ディスク毎やディスク上の領域で品質や特性が異なる場合やディスクのフォーマットが異なる場合でも、最適な適応等化が行えるディスク信号解析装置を実現すること。
【解決手段】ディスク信号に対するPRML信号処理のための適応等化処理機能を有するディスク信号解析装置であって、前記適応等化処理におけるタップ係数制御の学習機能を設けたことを特徴とするもの。
【選択図】図1
【解決手段】ディスク信号に対するPRML信号処理のための適応等化処理機能を有するディスク信号解析装置であって、前記適応等化処理におけるタップ係数制御の学習機能を設けたことを特徴とするもの。
【選択図】図1
Description
本発明はディスク信号解析装置に関し、詳しくは、DVDや次世代記録メディアなどのPRML(Partial Response Maximum Likelihood)信号処理機能が搭載された高密度光ディスク信号をはじめとする少なくとも2値以上で記録されたディスク信号の解析評価に用いるディスク信号解析装置に関するものである。
PRML信号処理は高密度化を図る再生信号処理方法の一つであって、符合間干渉を意図的に与える方法によって波形を整えるPR方式と、データ間に相関をもたせて記録したデータの列から最も確からしいデータ列を検出するML方式を採用したデータチャンネル技術である。
磁気ディスクや光ディスクにおいて、MRヘッドまたは光ピックアップで検知した信号だけではデータかノイズかの判断が困難である。そこで、この判断を的確に行うために、PRML信号処理を使う。すなわち、記録された符号は、常に前に書き込まれた符号の影響を受ける。そこで、PRML信号処理ではこの符号間干渉を利用し、データを再生する時に再生歪を修正する波形等化方式(PR方式)と、再生したデータの間に相互関係がある時に最も的確な符号を検出する方式(ML方式)とを組み合わせて用いる。磁気ディスク装置だけでなく、光ディスク装置や映像記録用のVTR等でも注目されている。
特開2003−203429号公報
図6は、従来のディスク信号解析装置におけるPRML信号処理回路100の一例を示すブロック図であり、高密度光ディスクドライブのPRML信号処理回路と同様な構成を有している。なお、この回路後段には、再生信号を解析する回路や機能ブロックが接続されるが図示しない。
PRML信号処理回路100において、アナログ入力回路1は入力されるRF信号の増幅やインピーダンス変換を行うものであり、信号を増幅するアンプ、ゲインを平均化するAGC(AutoGainControl)、RF信号の不要オフセットを取り除くオフセットキャンセル回路などが設けられる。
アナログ入力回路1の出力信号はA/D変換器2に入力され、ディジタル信号に変換される。
A/D変換器2の出力信号は等化回路3に入力され、A/D変換器2から変換出力される量子化RF信号の特性がPRML信号処理回路100の前段に設けられる図示しない光ピックアップ光学特性の伝達関数に合致する目標PR特性に近似するように等化処理される。
メモリ4は等化回路3から出力される等化信号の等化誤差を算出するための参照レベルデータを保持する。
A/D変換器2の出力信号は等化回路3に入力され、A/D変換器2から変換出力される量子化RF信号の特性がPRML信号処理回路100の前段に設けられる図示しない光ピックアップ光学特性の伝達関数に合致する目標PR特性に近似するように等化処理される。
メモリ4は等化回路3から出力される等化信号の等化誤差を算出するための参照レベルデータを保持する。
ビタビ復号回路5はメモリ4に保持されている参照レベルデータに基づき、ビタビアルゴリズムを使って等化信号から2値信号を復号する。
目標信号生成回路6はビタビ復号回路5で復号された2値信号から理想的な目標レベルを生成送出するものであり、FIRフィルタなどで構成される。
目標信号生成回路6はビタビ復号回路5で復号された2値信号から理想的な目標レベルを生成送出するものであり、FIRフィルタなどで構成される。
タップ係数制御回路7は等化誤差が最小になるように等化回路3のフィルタタップ係数を最適化するものであり、A/D変換器2から出力される量子化RF信号と目標信号生成回路6から出力される目標レベル信号および前記等化回路3から出力される等化信号が入力される。
図7は、図6における等化回路3の内部構成例を示すブロック図であり、ディジタルトランスバーサルフィルタ300として構成されている。具体的には、ディジタルトランスバーサルフィルタ300は、入力信号xkをフィルタのタップ数分逐次遅延する遅延回路D0〜DN−1301と、入力信号xk〜xk−N−1とフィルタタップ係数C0〜CN−1を乗じる乗算回路302と、乗算回路302の総和を等化信号ykとして出力する加算回路とで構成されている。
図8は等化回路3とタップ係数制御回路7で構成される適応等化フィルタおよびタップ係数制御に用いるLMSアルゴリズムに基づく演算部を含む機能ブロック図である。図8において、xkは入力信号、Ckは適応等化フィルタのタップ係数、ykは等化信号、dkは等化信号の理想となるトレーニング信号、ekは等化信号ykとトレーニング信号の誤差信号である。LMS(LeastMeanSquare)演算部は、誤差信号ekが最小となるように、次式のアルゴリズムを使ってフィルタのタップ係数を最適化する。
Cn+1=Cn+μ*xn*en (1)
μはステップサイズで、タップ係数の1回の補正量を制御するパラメータである。
Cn+1=Cn+μ*xn*en (1)
μはステップサイズで、タップ係数の1回の補正量を制御するパラメータである。
図9は図6のPRML信号処理回路100の動作を表すフローチャートである。
(A)光ピックアップなどで検出されたRF信号は、PRML信号処理回路100に入力され、アナログ入力回路1によって所望の信号変換が行われる。
(B)アナログ入力回路1から出力されたアナログ出力信号は、A/D変換器2でディジタル信号に量子化される。このA/D変換器2のサンプリングクロックは、図示しない後段のPLL回路で再生され与えられる。
(C)等化回路3は、量子化RF信号を畳み込み演算によって等化する。このとき、等化回路3のタップ数N、タップ係数C0〜CN−1は、光ピックアップの光学伝達関数に合致する目標PR応答波形に近似できるような初期値が与えられる。
(D)ビタビ復号回路5は、等化回路3から出力される等化信号と参照レベルメモリ4に格納された理想レベルから等化誤差を算出し、既知のビタビアルゴリズムを用いて2値信号に復号する。例えば、PR(1221)を理想応答波形とする場合、参照レベルメモリ4には、7値の理想レベルが格納されている。
(E)目標波形生成回路6は、ビタビ復号回路5で復号された2値信号から、目標となるレベル信号を出力する。例えば、PR(1221)を理想応答波形とする場合、概ね1:2:2:1の比のタップ係数をもったFIRフィルタを通過させ、目標レベル信号を生成する。
(F)タップ係数生成回路は、A/D変換器2から出力される量子化RF信号と等化回路3から出力される等化信号および目標波形生成回路から出力される目標レベル信号に基づき、(1)式のLMSアルゴリズムを用いてタップ係数を最適値に補正する。なおA/D変換器2の後段に接続される各回路は、A/Dサンプリングに同期したクロックのタイミングで動作するが、タップ係数制御回路7に入力される等化信号および量子化RF信号は、データタイミングが一致するための遅延回路(フリップフロップ)が適宜配置されている。
(G)一連のサンプリング処理が終了するまでステップ(A)〜(F)の処理がサンプリングクロックのタイミングで逐次行われ、等化回路3のタップ係数は等化誤差が最小になる最適値に収束するように制御される。
(A)光ピックアップなどで検出されたRF信号は、PRML信号処理回路100に入力され、アナログ入力回路1によって所望の信号変換が行われる。
(B)アナログ入力回路1から出力されたアナログ出力信号は、A/D変換器2でディジタル信号に量子化される。このA/D変換器2のサンプリングクロックは、図示しない後段のPLL回路で再生され与えられる。
(C)等化回路3は、量子化RF信号を畳み込み演算によって等化する。このとき、等化回路3のタップ数N、タップ係数C0〜CN−1は、光ピックアップの光学伝達関数に合致する目標PR応答波形に近似できるような初期値が与えられる。
(D)ビタビ復号回路5は、等化回路3から出力される等化信号と参照レベルメモリ4に格納された理想レベルから等化誤差を算出し、既知のビタビアルゴリズムを用いて2値信号に復号する。例えば、PR(1221)を理想応答波形とする場合、参照レベルメモリ4には、7値の理想レベルが格納されている。
(E)目標波形生成回路6は、ビタビ復号回路5で復号された2値信号から、目標となるレベル信号を出力する。例えば、PR(1221)を理想応答波形とする場合、概ね1:2:2:1の比のタップ係数をもったFIRフィルタを通過させ、目標レベル信号を生成する。
(F)タップ係数生成回路は、A/D変換器2から出力される量子化RF信号と等化回路3から出力される等化信号および目標波形生成回路から出力される目標レベル信号に基づき、(1)式のLMSアルゴリズムを用いてタップ係数を最適値に補正する。なおA/D変換器2の後段に接続される各回路は、A/Dサンプリングに同期したクロックのタイミングで動作するが、タップ係数制御回路7に入力される等化信号および量子化RF信号は、データタイミングが一致するための遅延回路(フリップフロップ)が適宜配置されている。
(G)一連のサンプリング処理が終了するまでステップ(A)〜(F)の処理がサンプリングクロックのタイミングで逐次行われ、等化回路3のタップ係数は等化誤差が最小になる最適値に収束するように制御される。
しかし、このような従来の構成によれば、波形の歪みや光学特性などでディスク毎またはディスクの領域で品質や特性が異なる場合、タップ係数の初期値からの収束時間に差異が発生したり、入力信号によっては発散したり、最適な解析が行えないおそれがある。
また、ディスク上のヘッダ領域やデータ領域のサイズが異なるなど、ディスクのフォーマットに差異がある場合には、適切なタップ係数を用いて適応等化を試みないと最適な収束値が得られず、正しい品質評価が行えないことになる。
また、ディスク上のヘッダ領域やデータ領域のサイズが異なるなど、ディスクのフォーマットに差異がある場合には、適切なタップ係数を用いて適応等化を試みないと最適な収束値が得られず、正しい品質評価が行えないことになる。
本発明は、ディスク毎やディスク上の領域で品質や特性が異なる場合やディスクのフォーマットが異なる場合でも、最適な適応等化が行えるディスク信号解析装置を実現することを目的とする。
上記課題を解決する請求項1に記載の発明は、ディスク信号に対するPRML信号処理のための適応等化処理機能を有するディスク信号解析装置であって、前記適応等化処理におけるタップ係数制御の学習機能を設けたことを特徴とする。
請求項2に記載の発明は、入力RF信号に所望の信号変換を施すアナログ入力回路と、アナログ入力回路から出力されるアナログRF信号を量子化するA/D変換器と、A/D変換器で量子化されたRF信号を目標とするPR応答波形に近似させる等化回路と、等化回路で出力された等化信号からビタビアルゴリズムにより2値信号を復号するビタビ復号回路と、前記ビタビ復号回路で出力される2値信号から目標レベル信号を生成出力する目標波形生成回路と、前記等化信号と前記目標レベル信号との等化誤差が最小になるように前記等化回路のタップ係数を最適化するタップ係数制御回路と、最適化されたタップ係数データを保持するタップ係数メモリと、前記タップ係数制御回路の制御モードを指定する制御モードメモリとを備え、前記タップ係数制御回路は、外部から入力される等化制御信号と制御モードメモリの状態に基づき、タップ係数メモリにアクセスすることを特徴とするディスク信号に対するPRML信号処理のための適応等化処理機能を有するディスク信号解析装置である。
請求項3に記載の発明は、前記タップ係数制御回路は、外部から入力される等化制御信号がディスエーブルの時は前記等化回路へのタップ係数更新を停止し、イネーブルの時にタップ係数の更新を再開することを特徴とする請求項2記載のディスク信号解析装置である。
請求項4に記載の発明は、前記制御モードメモリは、学習モード、再生モード、再生学習モード、OFFモードの少なくともいずれかの制御モードを有し、前記タップ係数制御回路は、制御モードが学習モードの時は等化制御信号のエッジ信号に基づき最適なタップ係数を前記タップ係数メモリに保存し、再生モードの時は等化制御信号のエッジ信号に基づきタップ係数メモリに保存された最適タップ係数を読み出し等化回路に設定し、学習再生モードの時は等化制御信号のエッジ信号に基づきタップ係数メモリに保存された最適なタップ係数を読み出すとともに次のエッジ信号で新たな最適タップ係数をタップ係数メモリに保存し、OFFモードの時はタップ係数メモリにアクセスしないことを特徴とする請求項2または請求項3記載のディスク信号解析装置である。
本発明のディスク信号解析装置によれば、制御モード、タップ係数メモリおよび外部からの等化制御信号に基づき、最適なタップ係数を学習し、再生時に利用できる構成としたため、ディスクごと、またはディスク上の領域で品質の異なる信号を評価する場合でも、信頼性の高い品質評価が可能になる。
また、等化制御信号のレベル、エッジに基づいて、等化停止、等化学習、再生信号評価が行える機能を有しているため、ディスクフォーマットに依存しない解析、回路評価が可能になる。
また、等化制御信号のレベル、エッジに基づいて、等化停止、等化学習、再生信号評価が行える機能を有しているため、ディスクフォーマットに依存しない解析、回路評価が可能になる。
以下、図面を参照して、本発明の実施形態について説明する。
図1は本発明のディスク信号解析装置におけるPRML信号処理回路500の実施例を示すブロック図であり、アナログ入力回路1からタップ係数制御回路7までにより構成される図6の従来例と共通する部分には同一符号を付けている。図1と図6の異なる部分は、タップ係数制御回路7と制御モードメモリ8とタップ係数メモリ9相互間の接続関係である。
図1は本発明のディスク信号解析装置におけるPRML信号処理回路500の実施例を示すブロック図であり、アナログ入力回路1からタップ係数制御回路7までにより構成される図6の従来例と共通する部分には同一符号を付けている。図1と図6の異なる部分は、タップ係数制御回路7と制御モードメモリ8とタップ係数メモリ9相互間の接続関係である。
なお、等化回路3は、従来例と同様に図7のようなトランスバーサルフィルタ300で構成される。適応等化を実現する等化回路3およびタップ係数制御回路7は、従来例と同様に図8のようなLMSアルゴリズムを使った機能ブロックで実現される。また、本発明に係るディスク信号解析装置の全ての回路は、A/D変換器2のサンプリングに同期したクロック信号のタイミングで動作するため、データタイミング同期のための遅延回路を適宜用いるが、それらについての図示および説明は省略する。
図1において、タップ係数制御回路7には、図6と同様にA/D変換器2から出力される量子化RF信号と目標信号生成回路6から出力される目標レベル信号および前記等化回路3から出力される等化信号が入力されるのに加え、等化処理を行うか否かを決定する等化制御信号と制御モードメモリ8に格納されているタップ係数の制御方法を決定するデータとタップ係数メモリ9に格納されている複数のタップ係数初期値データが入力される。タップ係数制御回路7は、これらの入力データに基づき前記等化回路3のフィルタタップ係数を最適値に制御するための最適フィルタタップ係数データを演算出力する。
タップ係数制御回路7におけるタップ係数の制御モードには、タップ係数メモリ9に格納されているデータを使わない従来同様のOFFモードと、適応等化学習を行って等化区間の最適タップ係数をタップ係数メモリ9に格納する学習モードと、学習済みの等化区間最適タップ係数をタップ係数メモリ9から読み出して等化回路3に設定する再生モードと、学習と再生を両方行う再生学習モードの4つがある。
等化制御信号は、ハイレベルの時に等化処理および一連のPRML信号処理を停止し、ローレベルの時に処理を再開する。タップ係数制御回路7はハイレベル時にタップ係数の更新は行わない。一般にディスクのアドレス部分の読み出し、PLL引き込みのためのVFO区間の読み出し、ディスクのトラックをジャンプするようなケースでマスク信号として使用される。
図2〜図4はこれら各制御モードにおけるディスク信号解析装置の動作を表すタイミングチャートであり、等化制御信号と制御モードメモリ8とタップ係数メモリ9の状態も示している。図5は本発明に係るディスク信号解析装置の各制御モードにおける動作を表すフローチャートであり、(イ)は制御モードがOFFの場合、(ロ)は制御モードが学習モードの場合、(ハ)は制御モードが再生学習モードの場合である。なお、等化の学習再生動作はディスクの同一領域を高品質で再生できるような回路設計のため解析するものである。また、学習時と再生時のディスク評価領域の開始位置は外部からのトリガ信号で同期する形となるが、説明を省略する。
1)OFFモード(タイミングチャート図2、フローチャート図5(イ))
(a)等化回路3に対し、タップ係数の初期値としてC[0]を設定する。
(b)制御モードメモリ8に「OFFモード」が格納される。
(c〜g)タップ係数制御回路7は、制御信号の立下りエッジを検出することによりタップ係数C[0]を初期値として従来のA/D変換と適応等化処理を行い、制御信号がローレベルの間、等化回路3のタップ係数を逐次更新する。
(a)等化回路3に対し、タップ係数の初期値としてC[0]を設定する。
(b)制御モードメモリ8に「OFFモード」が格納される。
(c〜g)タップ係数制御回路7は、制御信号の立下りエッジを検出することによりタップ係数C[0]を初期値として従来のA/D変換と適応等化処理を行い、制御信号がローレベルの間、等化回路3のタップ係数を逐次更新する。
(g,c)続いてタップ係数制御回路7は、制御信号の立ち上がりを検出すると、制御信号の立ち下がりを再度検出するまでその時点の最適タップ係数C[1]を保持する。この間、タップ係数の更新は行われない。制御信号の立下りを検出すると、タップ係数C[1]を初期値として、上記ステップc〜gと同様の流れで適応等化処理を繰り返す。タップ係数メモリ9に対して更新・読み出しは行われない。
2)学習モード(タイミングチャート図3、フローチャート図5(ロ))
(a’)等化回路3に対し、タップ係数の初期値としてC[0]を設定する。
(b’)制御モードメモリ8に「学習モード」が格納される。
(c’〜g’)タップ係数制御回路7は、制御信号の立下りエッジを検出することによりタップ係数C[0]を初期値として従来のA/D変換と適応等化処理を行い、制御信号がローレベルの間、等化回路3のタップ係数を逐次更新し等化学習を行う。
(a’)等化回路3に対し、タップ係数の初期値としてC[0]を設定する。
(b’)制御モードメモリ8に「学習モード」が格納される。
(c’〜g’)タップ係数制御回路7は、制御信号の立下りエッジを検出することによりタップ係数C[0]を初期値として従来のA/D変換と適応等化処理を行い、制御信号がローレベルの間、等化回路3のタップ係数を逐次更新し等化学習を行う。
(g’〜h’,c’)続いてタップ係数制御回路7は、制御信号の立ち上がりを検出すると、最終的な最適タップ係数C[1]をタップ係数メモリ9に格納する。制御信号の立ち下がりを再度検出するまで、その時点の最適タップ係数C[1]を保持する。この間、タップ係数の更新は行われない。制御信号の立下りを検出すると、タップ係数C[1]を初期値として、上記ステップc’〜g’と同様の流れで等化学習処理を繰り返し、タップ係数メモリ9に最適タップ係数C[2]、C[3]、C[4]を逐次格納していく。
3)再生学習モード(タイミングチャート図4、フローチャート図5(ハ))
(a’’)等化回路3に対し、タップ係数の初期値としてC[0]を設定する。
(b’’)制御モードメモリ8に「再生学習モード」が格納される。
(c’’〜h’’)タップ係数制御回路7は、制御信号の立下りエッジを検出することによりタップ係数メモリ9からタップ係数C[1]を読み出し初期値として従来のA/D変換と適応等化処理を行い、制御信号がローレベルの間、タップ係数を逐次更新し等化処理を行う。
(a’’)等化回路3に対し、タップ係数の初期値としてC[0]を設定する。
(b’’)制御モードメモリ8に「再生学習モード」が格納される。
(c’’〜h’’)タップ係数制御回路7は、制御信号の立下りエッジを検出することによりタップ係数メモリ9からタップ係数C[1]を読み出し初期値として従来のA/D変換と適応等化処理を行い、制御信号がローレベルの間、タップ係数を逐次更新し等化処理を行う。
(h’’〜i’’,c’’)続いてタップ係数制御回路7は、制御信号の立ち上がりを検出することにより最終的な最適タップ係数C’[1]をタップ係数メモリ9に格納する。制御信号の立ち下がりを再度検出するまで、その時点の最適タップ係数C’[1]を保持する。この間、タップ係数の更新は行われない。制御信号の立下りを検出すると、タップ係数制御回路7はタップ係数メモリ9から該当領域に最適なタップ係数C[2]を読み出し、初期値として上記ステップc’’〜h’’と同様の流れで等化学習処理を繰り返し、タップ係数メモリ9に最適タップ係数C’[2]、C’[3]、C’[4]を逐次格納していく。
前記実施例では、制御モードメモリを持つ構成としたが、この状態を外部からの信号で与えてもよい。
前記実施例では、学習時と再生時がディスクの同一領域を評価することを前提とした学習機能であるが、ヘッダ部分のアドレス情報を元に、タップ係数メモリから該当する最適タップ係数を検索する形にしてもよい。
また、適応等化技術は光ディスク以外の通信分野でも使われているため、通信路の品質評価においても利用することは可能である。
以上説明したように、ディスク信号解析装置におけるPRML信号処理の適応等化機能として、タップ係数制御モードに、OFFモードと学習モードと再生モードおよび再生学習モードを搭載したことで、ディスクの品質特性に応じた最適タップ係数をあらかじめ学習し、再生評価時にそのタップ係数を利用することができる。
これにより、前述のような、ディスクごと、またはディスク上の領域で品質の異なる信号を評価する場合でも、信頼性の高い品質評価が可能になる。
さらに、等化制御信号のレベル、エッジに基づいて、等化停止、等化学習、再生信号評価が行える機能を有しているため、ディスクフォーマットに依存しない解析、回路評価が可能になる。
1 アナログ入力回路
2 A/D変換器
3 等化回路
4 メモリ
5 ビタビ復号回路
6 目標信号生成回路
7 タップ係数制御回路
8 制御モードメモリ
9 タップ係数メモリ
500 PRML信号処理回路
2 A/D変換器
3 等化回路
4 メモリ
5 ビタビ復号回路
6 目標信号生成回路
7 タップ係数制御回路
8 制御モードメモリ
9 タップ係数メモリ
500 PRML信号処理回路
Claims (4)
- ディスク信号に対するPRML信号処理のための適応等化処理機能を有するディスク信号解析装置であって、
前記適応等化処理におけるタップ係数制御の学習機能を設けたことを特徴とするディスク信号解析装置。 - 入力RF信号に所望の信号変換を施すアナログ入力回路と、
アナログ入力回路から出力されるアナログRF信号を量子化するA/D変換器と、
A/D変換器で量子化されたRF信号を目標とするPR応答波形に近似させる等化回路と、
等化回路で出力された等化信号からビタビアルゴリズムにより2値信号を復号するビタビ復号回路と、
前記ビタビ復号回路で出力される2値信号から目標レベル信号を生成出力する目標波形生成回路と、
前記等化信号と前記目標レベル信号との等化誤差が最小になるように前記等化回路のタップ係数を最適化するタップ係数制御回路と、
最適化されたタップ係数データを保持するタップ係数メモリと、
前記タップ係数制御回路の制御モードを指定する制御モードメモリとを備え、
前記タップ係数制御回路は、外部から入力される等化制御信号と制御モードメモリの状態に基づき、タップ係数メモリにアクセスすることを特徴とするディスク信号に対するPRML信号処理のための適応等化処理機能を有するディスク信号解析装置。 - 前記タップ係数制御回路は、外部から入力される等化制御信号がディスエーブルの時は前記等化回路へのタップ係数更新を停止し、イネーブルの時にタップ係数の更新を再開することを特徴とする請求項2記載のディスク信号解析装置。
- 前記制御モードメモリは、学習モード、再生モード、再生学習モード、OFFモードの少なくともいずれかの制御モードを有し、
前記タップ係数制御回路は、制御モードが学習モードの時は等化制御信号のエッジ信号に基づき最適なタップ係数を前記タップ係数メモリに保存し、再生モードの時は等化制御信号のエッジ信号に基づきタップ係数メモリに保存された最適タップ係数を読み出し等化回路に設定し、学習再生モードの時は等化制御信号のエッジ信号に基づきタップ係数メモリに保存された最適なタップ係数を読み出すとともに次のエッジ信号で新たな最適タップ係数をタップ係数メモリに保存し、OFFモードの時はタップ係数メモリにアクセスしないことを特徴とする請求項2または請求項3記載のディスク信号解析装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205861A JP2008034025A (ja) | 2006-07-28 | 2006-07-28 | ディスク信号解析装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205861A JP2008034025A (ja) | 2006-07-28 | 2006-07-28 | ディスク信号解析装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008034025A true JP2008034025A (ja) | 2008-02-14 |
Family
ID=39123279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006205861A Pending JP2008034025A (ja) | 2006-07-28 | 2006-07-28 | ディスク信号解析装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008034025A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009230788A (ja) * | 2008-03-21 | 2009-10-08 | Fujitsu Ltd | 信号処理回路、磁気記憶装置 |
-
2006
- 2006-07-28 JP JP2006205861A patent/JP2008034025A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009230788A (ja) * | 2008-03-21 | 2009-10-08 | Fujitsu Ltd | 信号処理回路、磁気記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005276412A (ja) | 動的な等化器最適化を行うための装置 | |
JP2005276412A5 (ja) | ||
JP2005135563A (ja) | 適応等化器 | |
US7778134B2 (en) | Waveform equalization control device | |
JP2003085764A (ja) | 波形等化器およびprml検出器 | |
US7221638B2 (en) | Electronic circuit for decoding a read signal from an optical storage medium | |
JP2003016653A (ja) | 再生パワー制御方法および再生パワー制御装置並びにそれを備えた記録再生装置 | |
JP2002230917A (ja) | 磁気記録/再生装置 | |
JP2008034025A (ja) | ディスク信号解析装置 | |
JP2005085461A (ja) | データ再生装置及び方法 | |
JP2000156042A (ja) | 信号処理装置及び信号処理方法及び情報記憶装置並びに情報再生装置 | |
JP4776604B2 (ja) | 信号処理装置および信号処理方法 | |
JP2888161B2 (ja) | 情報再生装置 | |
JP4727310B2 (ja) | 波形等化装置、情報再生装置、波形等化方法、波形等化プログラムおよび記録媒体 | |
JP2004342290A (ja) | 光学記憶媒体からの読み出し信号を復号するための電子回路、光学記憶媒体を読み出すための電子装置、光学記憶媒体を読み出すための方法及びコンピュータプログラム製品 | |
JP3875154B2 (ja) | 波形等化装置、情報再生装置、通信装置、波形等化方法、波形等化プログラム、及び波形等化プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP5138794B2 (ja) | 信号処理装置及び信号処理方法 | |
US20080104490A1 (en) | Digital data decoding apparatus and digital data decoding method | |
JP3994987B2 (ja) | 再生装置 | |
JP4593312B2 (ja) | 波形等化装置、情報再生装置、波形等化方法、波形等化プログラムおよび記録媒体 | |
JP2006351126A (ja) | ディスク信号解析装置 | |
JPH1116279A (ja) | 光ディスク装置 | |
JP2007073099A (ja) | 波形等化制御装置 | |
JP4234663B2 (ja) | 情報記憶装置及び情報再生装置 | |
JP2000311442A (ja) | 適応等化回路およびデジタル情報再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090716 |