JP2008010818A - 基板、基板検査方法、素子および基板の製造方法 - Google Patents

基板、基板検査方法、素子および基板の製造方法 Download PDF

Info

Publication number
JP2008010818A
JP2008010818A JP2007014172A JP2007014172A JP2008010818A JP 2008010818 A JP2008010818 A JP 2008010818A JP 2007014172 A JP2007014172 A JP 2007014172A JP 2007014172 A JP2007014172 A JP 2007014172A JP 2008010818 A JP2008010818 A JP 2008010818A
Authority
JP
Japan
Prior art keywords
substrate
inspection
layers
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007014172A
Other languages
English (en)
Inventor
Takao Nakamura
孝夫 中村
Toshio Ueda
登志雄 上田
Takashi Kyono
孝史 京野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007014172A priority Critical patent/JP2008010818A/ja
Priority to EP07008890.1A priority patent/EP1863077B1/en
Priority to TW096115799A priority patent/TWI354342B/zh
Priority to KR1020070052685A priority patent/KR100893307B1/ko
Priority to CN2007101088289A priority patent/CN101083220B/zh
Priority to US11/806,561 priority patent/US20070278485A1/en
Publication of JP2008010818A publication Critical patent/JP2008010818A/ja
Priority to US12/608,413 priority patent/US20100047933A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】表面に複数の層が形成される基板の全てについて、当該複数の層の品質を確認することが可能な基板検査方法、当該基板検査方法を用いた基板および素子の製造方法を提供する。
【解決手段】基板検査方法は、主表面上に複数の層が形成された基板を準備する基板準備工程および成膜工程と、局所的なエッチング工程（Ｓ３２１）と、検査工程（Ｓ３２３）または組成分析工程（Ｓ３２２）とを備える。工程（Ｓ３２１）では、基板の主表面において、エピ層が形成された領域でエピ層の少なくとも一部を除去することにより凹部を形成する。検査工程（Ｓ３２３）では、凹部７において露出した層について検査を行なう。
【選択図】図３

Description

この発明は、基板、基板検査方法、素子および基板の製造方法に関し、より特定的には、その表面に高い品質の層が形成された基板、基板検査方法、当該基板検査方法を用いた素子および基板の製造方法に関する。
従来、Ｓｉを基板として用いた半導体装置が知られている。このような半導体装置の製造工程では、得られる半導体装置の特性が所定の基準を満足しているかどうかを確認するため、キャリア濃度などの各種特性について検査が行なわれる（たとえば、特許文献１参照）。
また、従来、ＬＤなどの光デバイスや、ショットキーバリアダイオード（ＳＢＤ）などを用いたパワーデバイスに、ＧａＮ、ＡｌＮ、ＳｉＣなどのいわゆるワイドバンドギャップ半導体が用いられることが知られている。このようなデバイスの製造工程においては、まずワイドバンドギャップ半導体からなる基板表面にエピタキシャル成長層が形成された後、従来の半導体装置の製造工程と同様に、当該エピタキシャル成長層が形成された基板についてエピタキシャル成長層の膜質などを確認するため、ＰＬ（フォトルミネッセンス）測定などの非破壊試験が実施される。しかし、当該非破壊試験では、エピタキシャル成長層の表層部近傍に関する情報しか得られない。そこで、エピタキシャル成長層の全層に関して必要な検査を行なうため、上記非破壊検査に加えて、当該基板を切断してエピタキシャル成長層の各層についてＣＶ法によるキャリア濃度測定やＰＬ測定などの破壊検査も実施される。
なお、上記の非破壊検査は処理されている同一エピバッチの（同一のエピタキシャル成長工程により形成された）全基板について実施することが可能である。しかし、破壊検査を全基板に対して実施することはできない。したがって、このような破壊検査を実施するためには、最終的に製品となる基板とともに、同一バッチに破壊検査用の基板を配置して、当該破壊検査用の基板についても他の基板と同様にエピタキシャル成長層の形成といった処理を実施する必要がある。たとえば、図９に示すようにサセプタ１０２上に複数（図９では７枚）の基板１０１、１０４を配置して、１回のエピタキシャル成長工程でこれらの基板１０１、１０４に同時にエピタキシャル成長層を形成する場合（複数枚バッチの場合）、６枚の基板１０１は製品となるが１枚の基板１０４は破壊検査用の基板として破壊検査に利用される。ここで、図９は複数枚バッチの場合にサセプタに複数枚の基板を配置した状態を示す模式図である。また、特にエピ炉（エピタキシャル成長炉）の大型化とともに、検査用基板は増加する傾向にある。
特開２００１−２４０４１号公報
上述したワイドバンドギャップ半導体からなる基板は、その製造方法や歩留りなどに起因して、Ｓｉ、ＧａＡｓ、ＩｎＰなどの従来から用いられている基板に比べて非常に高価である。そのため、このような比較的高価な基板を用いて製造されたデバイスにおいては、製造コストに占める基板コストの割合が従来のデバイスに比べて高くなっている。そのため、破壊検査を実施するためにのみ用いられ、製品を採取することができない破壊検査用の基板が必要であることが、結果的に製造される製品（デバイス）のトータルコストを上昇させる要因の１つとなっていた。
また、破壊検査を破壊検査用の基板に対してのみ行なうことは、すべての基板に関してエピタキシャル成長層（以下、エピタキシャル膜とも言う）の表面層以外の部分について品質を確認することにはなっていない。そのため、エピタキシャル成長層の品質を高い精度で保証することが難しく、結果的にデバイスの歩留り低下の要因にもなっている。
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、表面に複数の層が形成される基板の全てについて、当該複数の層の品質を確認することが可能な基板検査方法、当該基板検査方法を用いた基板および素子の製造方法を提供することである。
また、この発明の他の目的は、表面に形成された層についてその品質を本発明に従った基板検査方法により確認した、高品質の基板を提供することである。
この発明に従った基板検査方法は、主表面上に複数の層が形成された基板を準備する工程と、加工工程と、検査工程とを備える。加工工程では、基板の主表面において、複数の層が形成された領域で複数の層の少なくとも一部を除去することにより開口部を形成する。検査工程では、開口部において露出した層について検査を行なう。なお、開口部は上記領域の端部に形成されることが望ましい。
このようにすれば、基板の主表面において複数の層が形成された領域の一部のみに開口部を形成し、当該開口部の内部において露出した層についてＰＬ測定やＣＶ法などによる１つ以上の検査を行なうことができる。そのため、従来のように非破壊検査で検査できるような、層の表層部付近のみについて検査を行なう場合に比べて、開口部を形成することで層の内部の任意の深さの領域について検査を行なうことができる。このため、基板の主表面に形成された層について、非破壊検査のみを行なう場合よりも直接的な評価を行なうことができるので高い品質を保証した基板を得ることができる。
また、複数の層が形成された領域に開口部を形成し、その開口部において検査を行なうので、複数の層が形成された領域において開口部が形成された部分以外の部分については、素子を形成することができる。つまり、検査を行なった基板についても、素子を形成することができる。そのため、素子の製造方法において、従来のように破壊検査のみに用いられ、素子を採取できないような基板を準備する必要が無い。したがって、本発明による基板検査方法を用いれば、検査のために基板全体を無駄にする必要がなくなるので、結果的に素子の製造コストの上昇を抑制できる。また、本発明は特にワイドバンドギャップ半導体を用いる場合に特に有効である。
なお、端部とは、複数の層が形成された領域において、たとえば当該領域の外縁から５ｍｍ以内の領域、より好ましくは４ｍｍ以内の領域をいう。また、たとえば基板の主表面の全体に複数の層が形成されている場合には、開口部が形成される端部とは、基板の外周から５ｍｍ以内（より好ましくは４ｍｍ以内）の基板の外周部をいう。また、開口部とは、複数の層のうち、最上層に位置する層の少なくとも一部がエッチングなどの任意の手法により除去されることにより形成された凹部であって、その直径はたとえば１ｍｍ以上４ｍｍ以下、より好ましくは２ｍｍ以上３ｍｍ以下とすることができる。また、検査とは、開口部において露出した層についての特性を測定する検査であれば任意の検査を行なうことができる。たとえば、検査としてＣＶ法によるキャリア濃度測定、ＰＬ測定による光学測定、Ｘ線回折法による層の結晶性などの測定、などを行なうことができる。また、上述した加工工程と検査工程とを同時に実施してもよい。たとえば、加工工程としてプラズマエッチングにより層の一部を除去しながら、そのときに発生する光を発光分析することで除去された層の組成を分析する、といったことを行なってもよい。また、上述のように開口部は複数の層が形成された領域の端部に形成されることが望ましいが、必要に応じて当該領域の他の任意の場所に形成されてもよい。たとえば、開口部を当該領域の中央部に形成してもよい。このように、当該領域の中央部に開口部を形成することで、端部に開口部を形成する場合に比べて複数の層の代表的な特性をより正確に測定することができる。
この発明に従った素子の製造方法は、上記基板検査方法を用いて、基板の検査を実施する検査工程と、素子形成工程とを備える。素子形成工程では、検査工程での検査結果により、予め定められた基準を満たすと判定された基板において、複数の層が形成された領域のうち開口部が形成された部分以外の領域において素子を形成する。
このようにすれば、検査を行なった基板についても素子を採取できるので、基板を有効利用できる。その結果、検査に用いた基板から素子を採取できない場合より、基板から得られる素子の製造コストを低減できる。
この発明に従った基板の製造方法は、基板を準備する工程と、基板の主表面上に複数の層を形成する工程と、複数の層が形成された基板を検査する検査工程とを備える。検査工程は、加工工程と開口部検査工程とを含む。加工工程では、基板の主表面において、複数の層が形成された領域で複数の層の少なくとも一部を除去することにより開口部を形成する。開口部検査工程では、開口部において露出した層について検査を行なう。さらに、上記基板の製造方法は、検査工程での検査結果により、予め定められた基準を満たさないと判定された基板について、複数の層を除去する除去工程をさらに備える。複数の層を形成する工程は、除去工程により複数の層が除去された基板の主表面上に再度複数の層を形成することを含む。
このようにすれば、検査工程で予め定められた基準を満たさないと判定された基板について、複数の層を再度成膜することができる。このため、複数の層に起因する不良によって、高価な基板を廃棄することがなくなるので、基板を有効利用することができる。
この発明に従った基板は、上記基板の製造方法により製造される。また、この発明に従った基板は、主表面上に複数の層が形成された基板であって、基板の主表面において、複数の層が形成された領域において複数の層の少なくとも一部を除去することにより開口部が形成されている。この場合、当該基板は複数の層について非破壊検査で検査可能な層の最表層だけではなく、開口部において露出した層の領域についても所定の検査を受けることができる。そのため、非破壊検査のみを受けた基板よりも、当該層について品質の保障された基板を得ることができる。
この発明によれば、検査のみのために基板を廃棄することなく、全ての基板について非破壊検査のみを行なう場合より高い精度の検査を行なうことができるとともに当該検査を行なった基板についても素子を形成することができるため、基板の有効活用を図ることができる。
以下図面に基づいて、本発明の実施の形態および実施例について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１は、本発明に従った素子の製造方法を説明するフローチャートである。図２は、図１に示した検査工程の内容を説明するためのフローチャートである。図３は、図２に示した局所的破壊検査工程を説明するためのフローチャートである。図４は、図１における検査工程を実施された基板を示す斜視模式図である。図５は、図４の線分Ｖ−Ｖにおける断面模式図である。図６は、図１の後処理工程において素子が形成された基板を示す斜視模式図である。図７は、図１におけるエピ層除去工程の例を説明するためのフローチャートである。図８は、図１におけるエピ層除去工程の他の例を説明するためのフローチャートである。図１〜図８を参照して、本発明による素子の製造方法を説明する。
図１に示すように、本発明による素子の製造方法は、本発明による基板の製造方法または基板検査方法を用いた素子の製造方法であって、まず基板準備工程（Ｓ１００）を実施する。この基板準備工程（Ｓ１００）では、たとえばＧａＮ基板を準備する。なお、基板としてＡｌＮ基板、あるいはＳｉＣ基板を準備してもよい。
次に、成膜工程（Ｓ２００）を実施する。具体的には、エピタキシャル成長法を用いて、基板の主表面上にＡｌＧａＮ、ＩｎＧａＮ、ＧａＮなどからなるエピタキシャル膜を複数形成する。層としてのエピタキシャル膜はたとえば１０層以上形成する。
次に、検査工程（Ｓ３００）を実施する。具体的には、図２に示すように、まず非破壊検査工程（Ｓ３１０）を実施した後、局所的破壊検査工程（Ｓ３２０）を実施する。上述した非破壊検査工程（Ｓ３１０）では、成膜工程（Ｓ２００）で形成された複数のエピタキシャル膜の最上層について、目視や所定の検査装置などによる表面特性検査、さらにＰＬ測定やＸ線回折法による測定を行なう。次に、局所的破壊検査工程（Ｓ３２０）を実施する。この局所的破壊検査工程（Ｓ３２０）の内容は、具体的には図３に示すようなものである。
図３に示すように、局所的破壊検査工程（Ｓ３２０）では、まず局所的なエッチング工程（Ｓ３２１）を実施する。この局所的なエッチング工程（Ｓ３２１）では、図４および図５に示すように、基板１の主表面上に形成されたエピタキシャル膜３ａ〜３ｅが積層したエピ層５のうち、最表層のエピタキシャル膜３ｅ側から所定の深さまでを任意のエッチング方法で除去する。なお、エッチング深さの調節は、たとえばエッチング時間などのプロセス条件を制御することにより実施してもよい。図５では、一例として最表層のエピタキシャル膜３ｅのみがエッチングにより除去されることにより、開口部としての凹部７が形成された状態が示されている。図５では、凹部７の底部において、エピ層５のうちの上から２番目の層であるエピタキシャル膜３ｄの上部表面が露出した状態になっている。なお、エッチング方法としてプラズマエッチングやグロー放電を利用したエッチングを用いてもよい。また、エッチング時間などを調節することで、凹部７の深さを図５の矢印の方向により深くする、あるいは矢印の方向と逆方向により浅くするようにしてもよい。また、このエッチング工程（Ｓ３２１）においては、その直径が１ｍｍ〜４ｍｍ程度の小さな凹部を形成することができれば、任意のエッチング方法を用いることができる。
また、このとき、組成分析工程（Ｓ３２２）を上記局所的なエッチング工程（Ｓ３２１）と同時に実施する。この組成分析工程（Ｓ３２２）では、上述した局所的なエッチング工程（Ｓ３２１）において部分的に除去されたエピ層５の部分について、その除去された部分に関する所定の物理量を測定することにより、当該エピ層５の部分（たとえばエピタキシャル膜３ｅ）の組成を分析する。たとえば、局所的なエッチング工程（Ｓ３２１）においてプラズマエッチングを行なう場合、そのエッチング時のプラズマの発光分析を行なうことにより、プラズマエッチングによって除去されたエピ層５の部分の深さ方向での組成を測定する。また、局所的なエッチング工程（Ｓ３２１）においてグロー放電を利用したエッチングを行なう場合には、当該エッチングにより除去されたエピ層５の部分の構成原子が、やはりグロー放電に起因して励起、発光する。この発光における光は各原子固有の波長を示し、またその光の強度は当該原子の量に比例する。したがって、当該光の波長および強度を測定することで、エピ層５の部分の深さ方向での組成を検出することができる。
次に、エッチングにより露出した部分についての検査工程（Ｓ３２３）を実施する。この工程（Ｓ３２３）では、具体的には上述した工程（Ｓ３２１）により形成された凹部７の底部において露出しているエピ層５の内部の層（図５ではエピタキシャル膜３ｄ）について、ＣＶ測定により当該層でのキャリア濃度測定を実施する。なお、ＣＶ測定を行なう場合には、測定対象である層（図５のエピタキシャル膜３ｄ）の表面をエッチング液や電気化学反応により少しエッチングにより除去してから、ＣＶ測定を実施する。その後、さらに当該層についてＰＬ測定（具体的には、凹部７の底部のような微細な領域に対して行なうマイクロＰＬ測定）を行なうことにより、当該層の光学特性を評価する。
次に、所定の深さの層まで検査が終了したかどうかを判断する工程（Ｓ３２４）を実施する。当該工程（Ｓ３２４）では、たとえば局所的なエッチング工程（Ｓ３２１）におけるエッチング時間などのプロセス条件データのトータル値（たとえばエッチング時間をプロセス条件データとして用いる場合にはその合計時間）が所定の基準値を超えたか、といった方法により、所定の深さまで凹部７の底部が到達しているか（具体的には、たとえば基板１の上部表面が露出するように、エピ層５を貫通するように凹部７が形成されているか）を判別してもよい。あるいは、凹部７の深さを直接段差計などの測定機器で測定する、といった直接的な測定方法により、所定の深さの層まで検査が終了したかどうかを判断してもよい。
そして、当該工程（Ｓ３２４）において、所定の深さの層まで検査が終了していない（ＮＯ）と判断されれば、図３に示すように再度工程（Ｓ３２１）および工程（Ｓ３２２）以下の工程を繰返し実施する。一方、工程（Ｓ３２４）において、所定の深さの層まで検査が終了した（ＹＥＳ）と判断されれば、局所的破壊検査工程（Ｓ３２０）は終了する。
上述した局所的破壊検査工程（Ｓ３２０）を、１つの基板に対して凹部７が複数形成される場合には、当該凹部７毎に繰返し実施してもよい。この場合、同じ種類の検査を複数の凹部７で実施してもよいし、各凹部７毎に異なる種類の検査を実施してもよい。たとえば、１つの凹部７（第１の開口部）においてふかさ方向の組成測定を連続して行なう一方、他の凹部（第２の開口部）において各層でのＣＶ測定およびＰＬ測定を順次実施してもよい。
そして、図１に示すように、検査工程（Ｓ３００）が終了すると、検査結果が所定の条件を満足しているかどうかを判断する工程（Ｓ４００）が実施される。この工程（Ｓ４００）では、上記検査工程（Ｓ３００）で検出したデータと、予め決定されている基準値とを対比することにより、検査結果が所定の条件を満足しているか動かを判断する。
そして、当該工程（Ｓ４００）において、検査結果が所定の条件を満足していない（ＮＯ）と判断されたときには、エピ層除去工程（Ｓ６００）が実施される。この工程（Ｓ６００）では、エピ層が形成されたウェハ１０（図４参照）の基板１からエピ層５を除去する。除去する方法としては、たとえばエッチングや研磨など任意の方法を用いることができる。なお、エピ層除去工程（Ｓ６００）の詳細については後述する。そして、エピ層５が除去された基板１は、図１に示すように再度成膜工程（Ｓ２００）において、その表面に成膜される基板として用いられる。また、当該工程（Ｓ４００）において、検査結果が所定の条件を満足している（ＹＥＳ）と判断されれば、所定の特性のエピ層５が形成されたウェハ１０（図４参照）が得られたことになる。そして、このように工程（Ｓ４００）において上記のようにＹＥＳと判断されると、後処理工程（Ｓ５００）が実施される。
後処理工程（Ｓ５００）では、チップなどのデバイスを形成するため、エピ層５の表面にデバイスの電極などを形成する工程や、ウェハ１０をそれぞれのチップに分割するための工程などが実施される。このとき、図６に示すように、検査工程（Ｓ３００）において形成された凹部７は、各チップとなるべき領域であるチップ領域１２が形成されるチップ形成領域１５の外部である周辺領域１７に位置するように予め配置されているので、検査工程（Ｓ３００）を行なったウェハ１０においても、上述のように製品としてのチップを採取することができる。
ここで、図７を参照して、上述したエピ層除去工程（Ｓ６００）の具体的な内容の例を説明する。図７に示すように、エピ層除去工程（Ｓ６００）では、まず基板準備工程（Ｓ６１０）を実施する。この工程（Ｓ６１０）では、工程（Ｓ４００）において検査結果が所定の条件を満足していない（ＮＯ）と判断された基板（表面にエピタキシャル膜が形成された基板）を研磨するために治具などにセットする。たとえば、基板における被研磨面であるエピタキシャル膜が形成された面と反対側の裏面を固定台に保持部材（たとえばワックスなど）を介して固定することにより、当該基板を固定台に保持された状態としてもよい。
次に、研磨工程（Ｓ６２０）を実施する。当該研磨工程（Ｓ６２０）では、基板に形成されたエピタキシャル膜の表面を研磨する。この結果、エピタキシャル膜の少なくとも一部の層が除去される。なお、研磨工程（Ｓ６２０）では、任意の研磨方法を用いることができる。この研磨工程（Ｓ６２０）の結果、基板の表面において所定の条件を満足していないと判断されたエピタキシャル膜を基板から除去することができる。
なお、この研磨工程（Ｓ６２０）においては、基板の表面にエピタキシャル膜の一部の層を残すように研磨してもよい。たとえば、基板の表面上に形成された複数の層からなるエピタキシャル膜のうち、最表面側（基板表面から最も離れた位置に配置される層側）の幾つかの層において品質上の問題があるが、他の層（たとえば基板表面に接触する層側の幾つかの層）には品質上問題が無いような場合、最表面側の問題のある層のみを当該研磨工程（Ｓ６２０）により除去してもよい。また、複数の層からなるエピタキシャル膜が基板上に形成された場合に、当該エピタキシャル膜に起因して基板が反ることがあるが、その反りの主な原因となる層を当該研磨工程（Ｓ６２０）により除去するようにしてもよい。このとき、研磨工程でのプロセス条件（たとえば研磨時間）を調整することで、任意の厚みだけエピタキシャル膜を（つまり、品質上の問題が発見された特定のエピタキシャル膜を）基板表面から除去することができる。
次に、仕上げ加工工程（Ｓ６３０）を実施する。当該仕上げ加工工程（Ｓ６３０）では、研磨工程（Ｓ６２０）を行なうことにより露出した基板の表面（あるいは残存されたエピタキシャル膜の最表面）について、仕上げ加工（仕上げ研磨）を行なうことにより、当該表面における上記研磨工程（Ｓ６２０）での微細な欠陥が発生した領域（微細な孔が形成された部分やダメージを受けた部分）を除去する。このようにすれば、当該表面を、エピタキシャル成長法による膜の形成が可能な状態にすることができる。この結果、図１に示すように再度成膜工程（Ｓ２００）を実施することができる。
次に、図８を参照して、上述したエピ層除去工程（Ｓ６００）の具体的な内容の他の例を説明する。エピ層除去工程（Ｓ６００）の他の例では、図８に示すようにまず基板準備工程（Ｓ６１０）を実施する。この工程（Ｓ６１０）では、図７に示した基板準備工程（Ｓ６１０）と同様に、工程（Ｓ４００）において検査結果が所定の条件を満足していない（ＮＯ）と判断された基板（表面にエピタキシャル膜が形成された基板）を準備する。ただし、図８に示した工程（Ｓ６１０）では、後述するようにエピタキシャル膜をドライエッチングによって除去するため、当該基板をエッチング装置の基板保持台などの上に搭載する。このとき、図７に示した工程（Ｓ６１０）のように基板を基板保持台にワックスなどを用いて固定する必要は無い。
次に、エッチング工程（Ｓ６４０）を実施する。このエッチング工程（Ｓ６４０）では、基板の表面上に形成されたエピタキシャル膜の表面全体に対して、ドライエッチングを行なう。この結果、図７の研磨工程（Ｓ６２０）と同様に、エピタキシャル膜の少なくとも一部の層が除去される。なお、エッチング工程（Ｓ６４０）では、エピタキシャル膜の層全体（表面全体）をほぼ均一に除去することができるエッチング方法であれば、任意のエッチング方法を用いることができる。たとえば、エッチング工程（Ｓ６４０）では、反応性イオンエッチング（ＲＩＥ）やその他のドライエッチング法を用いることができる。このエッチング工程（Ｓ６４０）の結果、基板の表面において所定の条件を満足していないと判断されたエピタキシャル膜を基板から除去することができる。
なお、このエッチング工程（Ｓ６４０）においても、図７の研磨工程（Ｓ６２０）と同様に基板の表面にエピタキシャル膜の一部の層を残すようにしてもよい。この場合、除去されるエピタキシャル膜の厚みは、たとえばエッチング時間などのプロセス条件を調整することで変更できる。また、たとえば除去されるべきエピタキシャル膜の層の材質と残存させるエピタキシャル膜の層の材質とが異なる（たとえばそれぞれの層に含有される元素の種類が一部異なっている）場合には、エッチングを行なっている反応容器からの排気ガスに含まれる元素の構成比率をモニターすることで、エッチングされている膜の材質の変化を検出することができる。そのため、当該構成比率が変化するとき（残存させるべきエピタキシャル膜の層に対するエッチングが開始されたき）にエッチングを停止すれば、除去されるべきエピタキシャル膜の層を確実に除去することができる。
次に、仕上げ加工工程（Ｓ６３０）を実施する。この仕上げ加工工程（Ｓ６３０）では、図７に示した仕上げ加工工程（Ｓ６３０）と同様の工程を実施する。この結果、エッチングされた後の当該基板の表面を、エピタキシャル成長法による膜の形成が可能な状態にすることができるので、図１に示すように成膜工程（Ｓ２００）を再度実施することができる。
本発明による素子の製造方法の効果を確認するべく、以下のような実験を行なった。
まず、図１に示した基板準備工程（Ｓ１００）として、直径２インチのＧａＮ基板を準備した。当該ＧａＮ基板の厚みは４００μｍとした。ＧａＮ基板は６枚準備した。
次に、成膜工程（Ｓ２００）として、ＧａＮ基板の主表面にエピタキシャル成長法を用いて複数のエピタキシャル膜からなるエピ層を形成した。当該エピタキシャル膜は、レーザダイオードを構成するために、その組成や積層順を決定した。ここでは、複数のエピタキシャル膜として、ＧａＮ基板側からＧａＮ（厚み２μｍ）／ｎ型Ａｌ0.07Ｇａ0.93Ｎ（厚み１．３μｍ）／ＧａＮ（厚み０．１５μｍ）／多重量子井戸層（ＭＱＷ）：Ｉｎ0.1ＧａＮ0.9（厚み３．５ｎｍ）とＩｎ0.02Ｇａ0.98Ｎ(厚み７ｎｍ）とからなる組を３組積層した構造／ＧａＮ（厚み０．１５μｍ）／ｐ型Ａｌ0.16Ｇａ0.84Ｎ(厚み１０ｎｍ）／ｐ型Ａｌ0.15Ｇａ0.85Ｎ（厚み２．５ｎｍ）とＧａＮ(厚み２．５ｎｍ）との組を８０組積層した構造（合計厚み０．４μｍ）という積層構造を形成した。
次に、検査工程（Ｓ３００）を実施した。当該検査工程（Ｓ３００）では、まず非破壊検査工程（Ｓ３１０）として、各ＧａＮ基板のエピ層表面についてＰＬ測定およびＸ線回折法を用いた当該表面近傍の層の結晶性の測定を行なった。
次に、検査工程（Ｓ３００）の一部として局所的破壊検査工程（Ｓ３２０）を実施した。具体的には、各ＧａＮ基板のエピ層表面において、ＧａＮ基板の外周端部から４ｍｍの位置を中心として、直径が３ｍｍの凹部を形成した。当該凹部は、局所的なエッチング工程（Ｓ３２１）としてのグロー放電を用いたエッチングにより形成した。また、このエッチングを行なう際には、同時に組成分析工程（Ｓ３２２）も実施した。
また、上述した凹部が形成された領域とは異なる領域において、ＧａＮ基板の外周端部から４ｍｍの位置を中心として直径３ｍｍの別の凹部を形成した。この凹部を形成するために、内径が３ｍｍの円筒状電極にＡｒガスを導入し、グロー放電させることで凹部が形成されるべき領域にてエッチングを行なった。当該別の凹部においては、エピ層中の重要と思われるエピタキシャル膜（ｐ−ＧａＮ層、ｐ−ＡｌＧａＮ層）が凹部の底部で露出するように順次エッチングを行ない、さらに当該露出したエピタキシャル膜についてＣＶ法による検査やＰＬ測定による検査を行なった。たとえば、ｐ−ＧａＮ層が凹部の底部で露出するように凹部を形成するエッチング（図３の工程（Ｓ３２１）に対応）を行なった後、ダメージ層を除去するため露出しているｐ−ＧａＮ層の表面をさらに１０ｎｍエッチングにより除去する。なお、ダメージ層を除去するために当該エッチングで除去される厚みは５ｎｍ以上４０ｎｍ以下とすることができる。そして、当該ｐ−ＧａＮ層に対してＣＶ法によるキャリア濃度の測定およびＰＬ測定（図３の工程（Ｓ３２３に対応）を行なった。なお、グロー放電を用いたエッチング工程で、深さ方向での組成分布測定を行なうが、同時に各層の組成に加えてｐ型層のドーパント濃度の測定(図３の工程（Ｓ３２２）に対応）も行なった。このように、エピタキシャル膜の検査においては、検査のために複数の凹部（穴）を形成して、１つの凹部は基板表面に到達するまでグロー放電によりエッチングし、深さ方向での組成分布を評価する。そした、他の凹部（穴）では、エピ層中で重要と思われる層の評価を行なっている。また、重要と思われる層の評価については、１つの凹部で、重要な層が順番に露出するように当該凹部の深さを徐々に深くしながら、各層ごとに順番に評価をおこなってもよい。あるいは、重要な層毎に対応した凹部を形成してもよい。この場合、それぞれの凹部において重要な複数の層が個別に露出するように、複数の凹部の深さを異ならせるようにし、各凹部毎に上述のような層の評価を行なってもよい。
その後、上記のように基準を満たすエピ層が形成された基板について、図１で説明した後処理工程を実施することで、製品としてのチップを得ることができる。ここで、たとえばエピタキシャル成長層の表面上にはパラジウム（Ｐｄ）／白金（Ｐｔ）／金（Ａｕ）という３層構造の電極を形成し、ＧａＮ基板の裏面側にはチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）という３層構造の電極を形成してもよい。
このような検査を、上述した他の膜についても完了するまで繰返し、予定した検査対象の全ての膜について検査が完了すれば（図３の工程（Ｓ３２４）においてＹＥＳと判断されれば）、図２に示した局所的破壊検査工程（Ｓ３２０）が完了する。そして、検査結果について、予め決定しておいた基準を満たすかどうかを基板毎に判断し、基準を満たさない基板についてはエピ層を除去した後、再度その表面にエピ層形成〜検査までの工程を実施することにより、全ての基板について基準を満たすエピ層を形成できた。また、製造コストを考慮し、すべての基板について検査を行なうのではなく、一部の基板についてのみ上記検査を行なうようにしてもよい。
次に、本発明による基板または素子の製造方法において実施される除去工程（エピタキシャル膜が形成された基板からエピタキシャル膜の層の少なくとも一部を除去する工程）によって、再度エピタキシャル膜の形成が可能な基板が得られることを確認するため、以下のような実験を行なった。
まず、上述した実施例１の実験と同様に、直径２インチのＧａＮ基板を準備した。当該ＧａＮ基板の厚みは４００μｍとした。ＧａＮ基板は６枚準備した。これらの基板について、反りを測定した。その結果、基板の反りは平均で１μｍ程度であった。なお、反りの値は、以下のような方法により測定した。まず、平坦な台の上に測定対象である基板を載せる。そして、レーザ変位計を用いて当該基板の上部表面のプロファイルを測定する。プロファイルの測定は、基板の中心を通る複数の線分に沿って（具体的には、基板の中心を通り、隣接する線分と交差する角度が４５°である４本の線分に沿って）行なった。そして、１つの線分に沿って測定した基板表面のプロファイルにおいて、基板の外周部に相当する両端部を通る直線から、当該プロファイルにおいて最も離れている位置までの距離（プロファイルにおいて当該直線から最も離れている位置より直線まで延ばした当該直線に対する垂線の長さ）を反りの値とした。そして、１つの基板について、上記４本の線分についてそれぞれ上記反りの値を測定し、最も大きな値を当該基板の反りの値として採用した。
次に、ＧａＮ基板の主表面にエピタキシャル成長法を用いて複数のエピタキシャル膜からなるエピ層を形成した。当該エピタキシャル膜は、レーザダイオードを構成するために、その組成や積層順を決定した。ここでは、複数のエピタキシャル膜として、ＧａＮ基板側からＧａＮ（厚み２μｍ）／ｎ型Ａｌ0.07Ｇａ0.93Ｎ（厚み１．３μｍ）／ＧａＮ（厚み０．１５μｍ）／多重量子井戸層（ＭＱＷ）：Ｉｎ0.1ＧａＮ0.9（厚み３．５ｎｍ）とＩｎ0.02Ｇａ0.98Ｎ(厚み７ｎｍ）とからなる組を３組積層した構造／ＧａＮ（厚み０．１５μｍ）／ｐ型Ａｌ0.16Ｇａ0.84Ｎ(厚み１０ｎｍ）／ｐ型Ａｌ0.15Ｇａ0.85Ｎ（厚み２．５ｎｍ）とＧａＮ(厚み２．５ｎｍ）との組を８０組積層した構造（合計厚み０．４μｍ）という積層構造を形成した。なお、積層構造全体の厚みは３μｍである。
上記のような積層構造を形成した基板では、基板の反りが発生した。そりの値は１５〜２０μｍであり、６枚の基板の平均値は１８．５μｍであった。
そして、６枚の基板のうちの３枚について、エピタキシャル膜を研磨によって除去し（方法１）、他の３枚についてはエピタキシャル膜をドライエッチング、具体的には反応性イオンエッチング（ＲＩＥ）によって除去した（方法２）。以下、具体的に説明する。
（方法１について）
まず、基板のエピタキシャル膜が形成されていない裏面側を保持板にワックスを用いて固定した。そして、当該保持板に固定された基板について、エピタキシャル膜を研磨法により除去した。具体的には、ラップ装置において、スラリー供給口からダイヤモンド製の砥粒が分散して含有されたスラリーを常盤に供給しながら、基板が保持された保持板を、基板表面が常盤側に向くようにして当該常盤に押付ける。その状態で、常盤の表面に沿って常盤に対して保持板を相対的に移動させる。具体的には、たとえば保持板を回転させる。このようにして、基板のエピタキシャル膜が形成された表面の研磨（機械研磨）を行なった。なお、砥粒の粒径は２μｍ、１μｍと段階的に小さくした。また、研磨圧力（基板が保持された保持板を常盤に押圧する圧力）は１００ｇ／ｃｍ2以上５００ｇ／ｃｍ2以下とした。また、保持板の回転数は３０ｒｐｍ以上１００ｒｐｍ以下とした。
その後、基板を保持板から取外すと、基板の反りはほとんど無くなり、エピタキシャル膜を形成する前の状態に戻っていた。具体的には、基板の反りの値は平均で１.２μｍとなっていた。
しかし、上述のようにエピタキシャル膜が形成されて基板が反った状態で保持板に固定されていたため、研磨によって研磨された面は基板が反った状態で平坦に加工されていた。そのため、基板の反りが無くなった状態では、研磨を受けた基板表面は、研磨前の基板の反りの状態を反映した曲面形状（基板の反りの凸方向とは逆方向に凸となる曲面形状）になっていた。
また、基板において研磨を受けた表面は、研磨に起因する微細な孔やダメージ層が形成されているので、そのままではエピタキシャル成長を行なうことができない。このため、基板の表面の平坦性を向上させるとともに、上述した微細な孔やダメージ層といった欠陥部分を除去するため、ポリッシュ装置により仕上げ研磨を行なった。具体的には、ポリッシュ装置において、ポリッシング液供給口から砥粒が分散して含有されたポリッシング液を研磨パッドに供給する。その状態で、予め固定された基板の表面（曲面形状となっている表面）に対して、研磨パッドを押圧するとともに回転させる。なお、ポリッシュ装置の構成によっては基板を回転させてもよい。このようにして、当該基板の表面のポリッシングを行なった。なお、砥粒は、たとえば粒径が０．１μｍのコロイダルシリカを含む。また、ポリッシング液に含まれる酸化剤としてはｐＨが９．５の炭酸ナトリウム水溶液を用いた。また、研磨圧力（基板表面に研磨パッドが押圧される圧力）は２００ｇ／ｃｍ2以上１０００ｇ／ｃｍ2以下とし、研磨パッドの回転数は２０ｒｐｍ以上９０ｒｐｍ以下とした。この結果、基板表面の表面粗さはＲａで平均０．１５ｎｍ、反りは平均で１μｍとなった。
そして、この基板の表面に再度エピタキシャル成長法を用いて、研磨工程を実施する前と同様に複数のエピタキシャル膜からなるエピ層を形成することができた。
（方法２について）
まず、基板をエッチング装置の内部の基板保持台上に搭載した。エッチング装置としては、ＩＣＰ（Inductively Coupled Plasma）ＲＩＥ装置を用いた。そして、反応性イオンエッチングを行なうことにより、基板のエピタキシャル膜を除去した。反応性イオンエッチングの条件としては、以下のような条件を用いた。すなわち、エッチングガスとして塩素ガス（Ｃｌ2ガス）を使用した。またエッチングを行なう領域（ＲＩＥ装置の反応容器内部）の圧力を０．３Ｐａ以上３Ｐａ以下とした。また、ＲＦパワーを１０００Ｗ以上１２００Ｗ以下、バイアスを５０Ｗとした。
その後、基板の反りを測定すると、当該基板の反りはエピタキシャル膜を形成する前の状態に戻っていた。具体的には、基板の反りの値は平均で１μｍとなっていた。また、上述したエッチングではエピタキシャル膜の表面に対して、ほぼ前面に均一な条件で（等方的に）エッチングが行なわれたため、基板がある程度反っていたにも関わらず基板の全面においてエッチングにより除去された部分の膜厚はほぼ同じになっていた。そのため、上述した方法１の場合とは異なり、エッチングを用いた場合にはエピタキシャル膜を除去した後の基板の表面は曲面状になってはいなかった。
次に、上記方法１の場合と同様に、基板について微細な孔やダメージ層といった欠陥部分を除去するため、ポリッシュ装置により仕上げ研磨を行なった。仕上げ研磨の方法としては、上記方法１の場合と同様の方法を用いた。その後、方法１の場合と同様に表面粗さおよび反りを測定した．この結果、基板の表面はエピタキシャル成長を行なうことが可能な状態（つまり、方法１の場合における仕上げ研磨後と同様の表面粗さであり、基板表面についてＰＬ測定を行なった場合に通常基板と同等の特性を示す状態）となっていた。また、このときの基板の反りは０．８μｍとなっていた。なお、方法２における仕上げ研磨では、方法１の場合と異なり基板の表面が曲面状にはなっていないため、方法１の場合より研磨量を少なくすることができた。
そして、この基板の表面に再度エピタキシャル成長法を用いて、研磨工程を実施する前と同様に複数のエピタキシャル膜からなるエピ層を形成することができた。具体的には、ＬＥＤ構造のエピタキシャル膜を基板の表面上に成長させて、当該エピタキシャル膜についてＰＬ測定を行なった。この結果、再研磨を行なっていない通常の基板上に形成されたエピタキシャル膜と同程度の測定結果を得ることができた。
上述した本発明の特徴的な構成を要約すれば、この発明に従った基板検査方法は、主表面上に複数の層が形成された基板を準備する工程（図１の基板準備工程（Ｓ１００）および成膜工程（Ｓ２００））と、加工工程（図３の局所的なエッチング工程（Ｓ３２１））と、検査工程（図３のエッチングにより露出した部分についての検査工程（Ｓ３２３）または図３の組成分析工程（Ｓ３２２））とを備える。加工工程（図３の局所的なエッチング工程（Ｓ３２１））では、基板の主表面において、複数の層（エピ層５）が形成された領域の端部にて複数の層の少なくとも一部を除去することにより開口部（凹部７）を形成する。検査工程（Ｓ３２３）では、凹部７において露出した層（エピタキシャル膜３ａ〜３ｅのいずれか）について検査を行なう。
このようにすれば、基板の主表面において複数の層としてのエピタキシャル膜３ａ〜３ｅが形成された領域（エピ層５が形成された領域）の端部のみに凹部７を形成し、当該凹部７の内部において露出したエピタキシャル膜３ａ〜３ｅのいずれかについてＰＬ測定やＣＶ法などによる検査を行なうことができる。そのため、従来のように非破壊検査で検査できるような、エピ層５の表層部付近のみについて検査を行なう場合に比べて、凹部７を形成することでエピ層５の内部の任意の深さの領域の膜について検査を行なうことができる。このため、基板の主表面に形成されたエピ層５について、非破壊検査のみを行なう場合よりも高い品質を保証した基板（エピ層が形成されたウェハ１０）を得ることができる。
また、エピ層５が形成された領域の端部に開口部としての凹部７を形成し、その凹部７において検査を行なうので、エピ層５が形成された領域において凹部７が形成された部分以外の領域については、素子を採取することができる。つまり、上記のような検査を行なった基板についても、素子を形成することができる。そのため、従来の基板検査を実施するため、破壊検査のみに用いられ、素子を採取できないような基板を準備する必要が無い。したがって、本発明による基板検査方法を素子の製造方法に適用すれば、検査のために１枚の基板全体を無駄にする必要がなくなるので、結果的に素子の製造コストの上昇を抑制できる。
また、上記基板検査方法において、図３に示すように加工工程（図３の工程（Ｓ３２１））と検査工程（図３の検査工程（Ｓ３２３））とを交互に複数回繰返してもよい。このとき、同じ凹部７について加工工程を繰返すことにより、凹部７の深さを任意に変更してもよい。この場合、異なる深さの凹部７について検査工程（Ｓ３２３）を行なうことができる。つまり、凹部７の深さを変えることで、凹部７の底部で露出するエピタキシャル膜の種類を変えながら検査工程（Ｓ３２３）を繰返すことにより、積層された複数の層としてのエピタキシャル膜３ａ〜３ｅの全てについて所定の検査を行なうことが可能である。このため、基板の主表面に形成された層について、より高い品質を保証した基板（図４に示すエピ層が形成されたウェハ１０）を得ることができる。
上記基板検査方法の加工工程（局所的なエッチング工程（Ｓ３２１））においては、図４に示すようにエピ層５が形成された領域の端部において複数の開口部（凹部７）を形成してもよい。凹部７の数は、２つ、あるいは３つ以上の任意の数でもよい。検査工程（図３の検査工程（Ｓ３２３）または組成分析工程（Ｓ３２２））では、複数の凹部７のそれぞれにおいて検査を行なってもよい。また、上記複数の凹部７のそれぞれについて、上述のように加工工程（局所的なエッチング工程（Ｓ３２１））と検査工程（図３の検査工程（Ｓ３２３）または組成分析工程（Ｓ３２２））とを繰返してもよい。この場合、エピ層５について複数箇所において検査を行なうことができる。そのため、当該エピ層５の膜質などの検査をより確実に行なうことができる。
この発明に従った素子の製造方法は、上記基板検査方法を用いて、基板の検査を実施する検査工程（Ｓ３００）と、素子形成工程（図１の後処理工程（Ｓ５００））とを備える。後処理工程（Ｓ５００）では、検査工程（Ｓ３００）での検査結果により、予め定められた基準を満たすと図１における工程（Ｓ４００）にて判定された基板において、図６に示すように、複数の層が形成された領域（エピ層５が形成された領域）のうち開口部（凹部７）が形成された部分以外の領域（チップ形成領域１５）において素子を形成する（つまり素子となるべき領域であるチップ領域１２を形成する）。このようにすれば、検査工程（Ｓ３００）を行なった基板についても素子を採取できるので、基板を有効利用できる。その結果、検査に用いた基板から素子を採取できない場合より、基板から得られる素子の製造コストを低減できる。
この発明に従った基板の製造方法は、基板を準備する工程（基板準備工程（Ｓ１００））と、基板の主表面上に複数の層を形成する工程（成膜工程（Ｓ２００））と、複数の層が形成された基板を検査する検査工程（Ｓ３００）とを備える。検査工程は、加工工程（局所的なエッチング工程（Ｓ３２１））と開口部検査工程（Ｓ３２３）とを含む。加工工程（局所的なエッチング工程（Ｓ３２１））では、図４および図５に示すように、基板の主表面において、複数の層としてのエピタキシャル膜３ａ〜３ｅが形成された領域の端部にて複数の層の少なくとも一部を除去することにより開口部としての凹部７を形成する。開口部検査工程では、凹部７において露出したエピタキシャル膜ついて検査を行なう。さらに、上記基板の製造方法は、検査工程（Ｓ３００）での検査結果により、予め定められた基準を満たさないと判定された基板（図１の工程（Ｓ４００）においてＮＯと判定された基板）について、複数の層を除去する除去工程（Ｓ６００）をさらに備える。複数の層を形成する工程（成膜工程（Ｓ２００））は、除去工程（Ｓ６００）により複数の層が除去された基板の主表面上に再度複数の層としてのエピタキシャル膜３ａ〜３ｅを形成することを含む。
このようにすれば、検査工程（Ｓ３００）の検査結果により予め定められた基準を満たさないと判定された基板について、複数のエピタキシャル膜３ａ〜３ｅを再度成膜することができる。このため、複数の層に起因する不良によって、基板を廃棄することがなくなるので、基板を有効利用することができる。
上記基板の製造方法において、除去工程（Ｓ６００）は、基板において複数の層（複数のエピタキシャル膜３ａ〜３ｅ）が形成された面を研磨することにより、複数の層を除去する工程（図７の研磨工程（Ｓ６２０））を含んでいてもよい。この場合、比較的簡単な設備で本発明における除去工程（Ｓ６００）を実施することができる。
上記基板の製造方法において、除去工程（Ｓ６００）は、基板において複数の層が形成された面に対し物理的エッチングを行なうことにより、複数の層を除去する工程（図８のエッチング工程（Ｓ６４０））を含んでいてもよい。ここで、物理的エッチングとは、複数の層の表面に対して、その表面全体について均一に表面層を除去できる（層の厚さ方向におけるエッチング速度が当該層の表面全体でほぼ均一になっている）エッチング方法であって、プラズマエッチングや反応性イオンエッチングなどのドライエッチングを意味する。そして、この場合、基板が反っているような状態であっても、複数の層を確実に除去できると共に、複数の層を除去するときに基板の表面を局所的にエッチングしてしまうという問題の発生を抑制できる。なお、プラズマエッチングは等方性がある。また、反応性イオンエッチング（ＲＩＥ）は異方性があるものの、当該ＲＩＥにおいてエッチング時の圧力が上述の条件のように比較的低圧である場合には、基板表面をエッチングするために上述したプラズマエッチングおよびＲＩＥのいずれも適用することができる。また、エッチングによる基板に対するダメージを極力低減するという観点に立てば、比較的基板に対するダメージの少ないＲＩＥのうち、ＩＣＰＲＩＥまたはヘリコン型ＲＩＥを用いることがより好ましい。
上記基板の製造方法において、除去工程（Ｓ６００）では、複数の層（エピタキシャル膜３ａ〜３ｅ）のうち予め定められて基準を満たさないと判定された層を少なくとも除去するようにしてもよい。また、上記複数の層は、基板（たとえばＧａＮ基板）と組成の異なる層（たとえばＡｌＧａＮからなる層）を含んでいてもよく、上記除去工程（Ｓ６００）において上記基板と組成の異なる層を除去してもよい。また、複数の層が基板上に形成されたＧａＮからなるバッファ層と、当該バッファ層上に形成されたＡｌＧａＮからなる他の層とを含んでいてもよく、除去工程（Ｓ６００）において当該バッファ層以外の層、特に上記他の層を除去してもよい。この場合、とくに基板の反りの原因となるＡｌＧａＮからなる他の層を除去することになるので、除去工程後の基板の反りを小さくすることができる。
上記基板検査方法または基板の製造方法において、基板を構成する材料はＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＳｉＣ（炭化シリコン）からなる群から選択される１種を含んでいてもよい。上記層として、エピタキシャル成長法により形成された層（エピタキシャル成長層）であるエピタキシャル膜３ａ〜３ｅを構成する材料はＡｌＧａＮ、ＩｎＧａＮ、ＧａＮからなる群から選択される１種を含んでいてもよい。ここで、上記ＧａＮ、ＡｌＮ、ＳｉＣなどからなる基板は、従来のＳｉからなる基板に比べて高価である。そのため、これらの基板の製造方法またはその製造方法に適用される基板検査方法に本発明を適用すれば、上述のように検査を行なった結果所定の基準を満たさない（不合格）とされた基板についても、複数の層を除去した後再度複数の層を形成するので、不合格とされた基板を廃棄する場合より基板を有効利用できる。この結果、複数の層が形成された基板の製造コストを低減できる。
この発明に従った基板（図４のエピ層が形成されたウェハ１０）は、上記基板の製造方法により製造される。この場合、当該基板（ウェハ１０）は複数の層としてのエピ層５について非破壊検査で検査可能な層の最表層だけではなく、開口部としての凹部７において露出したエピ層５の領域についても所定の検査を受けている。そのため、非破壊検査のみを受けた基板よりも、当該エピ層５について品質の保障された基板を得ることができる。
また、この発明に従った基板は、図４や図６に示すように主表面上に複数の層としてのエピ層５が形成された基板（ウェハ１０）であって、基板の主表面において、エピ層５が形成された領域の端部にてエピ層５の少なくとも一部を除去することにより開口部としての凹部７が形成されている。この場合、凹部７において露出しているエピ層５の部分（図５ではエピタキシャル膜３ｄ）について所定の検査を行なうことができるので、凹部７を形成しない状態で当該エピ層の表面について非破壊検査を行なう場合より、エピ層５の最表面より下層の部分について確実に膜質などの検査を行なうことができる。そのため、エピ層５の品質を確実に検証できるので、優れた品質の基板を得ることができる。また、当該基板においては、図６に示すように、エピ層５が形成された領域のうち凹部７が形成されていない部分において素子となるべき領域（チップ領域１２）を形成することによって素子を採取することができるので、基板の有効利用を図ることが可能である。
上記基板（ウェハ１０）では、図４に示すようにエピ層５が形成された領域の端部において、凹部７が複数（図４では２つ）形成されている。この場合、当該エピ層５について複数箇所において検査を行なうことができる。そのため、当該エピ層５の膜質などの検査をより正確に行なうことができるので、当該エピ層５の膜質の欠陥といった不良の発生確率の低い基板を提供できる。
上記基板において、基板を構成する材料はＧａＮ、ＡｌＮ、ＳｉＣからなる群から選択される１種を含んでいてもよく、層を構成する材料はＡｌＧａＮ、ＩｎＧａＮ、ＧａＮからなる群から選択される１種を含んでいてもよい。この場合、上記ＧａＮ、ＡｌＮ、ＳｉＣなどからなる基板は、従来のＳｉからなる基板に比べて高価である。そのため、これらの基板について本発明を適用すれば、エピ層５の品質について凹部７を形成せずに非破壊検査のみを行なう場合より高い精度でエピ層５の品質を確認できるとともに、検査を行なった基板についても素子を採取できるので、有効利用可能な基板を得ることができる。
この発明に従った基板処理方法は、エピタキシャル膜が形成された基板（ウェハ１０）を準備する工程（図７の基板準備工程（Ｓ６１０））と、研磨工程（Ｓ６２０）とを備える。研磨工程（Ｓ６２０）では、基板においてエピタキシャル膜が形成された面を研磨することにより、エピタキシャル膜のうち基板と組成の異なる層を除去する。この場合、比較的簡単な設備で本発明の基板処理方法を実施できる。
また、研磨工程によって、基板と組成の異なる層（エピタキシャル膜）が形成される前の状態に基板の状態を戻すことができる。そのため、当該エピタキシャル膜において欠陥が発生したような場合に、当該エピタキシャル膜とともに欠陥を除去することができる。そして、基板の表面上に再度エピタキシャル膜を形成することが可能になるので、基板を有効利用することができる。
上記基板処理方法において、エピタキシャル膜が基板上に形成されたＧａＮからなるバッファ層と、当該バッファ層上に形成されたＡｌＧａＮからなる他のエピタキシャル膜とを含んでいてもよく、研磨工程（Ｓ６２０）では、上記バッファ層を残存させるように、上記他のエピタキシャル膜（ＡｌＧａＮ層）を除去してもよい。この場合、基板はＧａＮ基板であってもよい。この場合、基板の反りの最も大きな原因となるＡｌＧａＮからなる他のエピタキシャル膜を除去できるので、研磨工程後の基板の反りを確実に小さくすることができる。そのため、研磨工程後に基板を保持台などに固定して仕上げ研磨を行なうといった工程（仕上げ加工工程（Ｓ６３０））を簡単に行なうことができる。
この発明に従った基板処理方法は、エピタキシャル膜が形成された基板（ウェハ１０）を準備する工程（図８の基板準備工程（Ｓ６１０））と、エッチング工程（Ｓ６４０）とを備える。エッチング工程（Ｓ６４０）では、基板においてエピタキシャル膜が形成された面に対して物理的エッチングを行なうことにより、エピタキシャル膜のうち基板と組成の異なる層を除去する。
このようにすれば、エッチング工程（Ｓ６４０）によって、基板と組成の異なるエピタキシャル膜が形成される前の状態に基板の状態を戻すことができる。また、当該エピタキシャル膜において欠陥が発生したような場合に、当該エピタキシャル膜ごと欠陥を除去することができる。そして、基板の表面上に再度エピタキシャル膜を形成することが可能になるので、基板を有効利用することができる。
上記基板処理方法において、エピタキシャル膜が基板上に形成されたＧａＮからなるバッファ層と、当該バッファ層上に形成されたＡｌＧａＮからなる他のエピタキシャル膜とを含んでいてもよく、エッチング工程（Ｓ６４０）では、上記バッファ層を残存させるように、上記他のエピタキシャル膜を除去してもよい。この場合、基板はＧａＮ基板であってもよい。この場合、基板の反りの最も大きな原因となるＡｌＧａＮからなる他のエピタキシャル膜を除去できるので、エッチング工程後の基板の反りを確実に小さくすることができる。そのため、エッチング工程後に基板を保持台などに固定して仕上げ研磨を行なうといった工程（図８の仕上げ加工工程（Ｓ６３０））を簡単に行なうことができる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、ＧａＮ、ＡｌＮ，ＳｉＣなどの比較的高価な基板の検査方法、あるいはこのような基板もしくはこれらの基板を用いた素子の製造方法や、当該素子の形成に用いられる基板自体に適用すれば、基板の有効利用を図ることが可能であり、特に効果的である。
本発明に従った素子の製造方法を説明するフローチャートである。 図１に示した検査工程の内容を説明するためのフローチャートである。 図２に示した局所的破壊検査工程を説明するためのフローチャートである。 図１における検査工程を実施された基板を示す斜視模式図である。 図４の線分Ｖ−Ｖにおける断面模式図である。 図１の後処理工程において素子が形成された基板を示す斜視模式図である。 図１におけるエピ層除去工程の例を説明するためのフローチャートである。 図１におけるエピ層除去工程の他の例を説明するためのフローチャートである。 複数枚バッチの場合にサセプタに複数枚の基板を配置した状態を示す模式図である。
符号の説明
１，１０１，１０４ 基板、３ａ〜３ｅ エピタキシャル膜、５ エピ層、７ 凹部、１０ エピ層が形成されたウェハ、１２ チップ領域、１５ チップ形成領域、１７ 周辺領域、１０２ サセプタ。

Claims (12)

  1. 主表面上に複数の層が形成された基板を準備する工程と、
    前記基板の主表面において、前記複数の層が形成された領域で前記複数の層の少なくとも一部を除去することにより開口部を形成する加工工程と、
    前記開口部において露出した前記層について検査を行なう検査工程とを備える、基板検査方法。
  2. 前記加工工程においては、前記複数の層が形成された領域において複数の開口部を形成し、
    前記検査工程では、前記複数の開口部のそれぞれにおいて検査を行なう、請求項２に記載の基板検査方法。
  3. 前記基板を構成する材料はＧａＮ、ＡｌＮ、ＳｉＣからなる群から選択される１種を含み、
    前記層を構成する材料はＡｌＧａＮ、ＩｎＧａＮ、ＧａＮからなる群から選択される１種を含む、請求項１または２に記載の基板検査方法。
  4. 請求項１〜３のいずれか１項に記載の基板検査方法を用いて、前記基板の検査を実施する検査工程と、
    前記検査工程での検査結果により、予め定められた基準を満たすと判定された前記基板において、前記複数の層が形成された領域のうち前記開口部が形成された部分以外の領域において素子を形成する素子形成工程とを備える、素子の製造方法。
  5. 基板を準備する工程と、
    前記基板の主表面上に複数の層を形成する工程と、
    前記複数の層が形成された基板を検査する検査工程とを備え、
    前記検査工程は、
    前記基板の主表面において、前記複数の層が形成された領域で前記複数の層の少なくとも一部を除去することにより開口部を形成する加工工程と、
    前記開口部において露出した前記層について検査を行なう開口部検査工程とを含み、さらに、
    前記検査工程での検査結果により、予め定められた基準を満たさないと判定された前記基板について、前記複数の層を除去する除去工程をさらに備え、
    前記複数の層を形成する工程は、前記除去工程により前記複数の層が除去された前記基板の主表面上に再度複数の層を形成することを含む、基板の製造方法。
  6. 前記除去工程は、前記基板において前記複数の層が形成された面を研磨することにより、前記複数の層を除去する工程を含む、請求項５に記載の基板の製造方法。
  7. 前記除去工程は、前記基板において前記複数の層が形成された面に対し物理的エッチングを行なうことにより、前記複数の層を除去する工程を含む、請求項５に記載の基板の製造方法。
  8. 前記基板を構成する材料はＧａＮ、ＡｌＮ、ＳｉＣからなる群から選択される１種を含み、
    前記層を構成する材料はＡｌＧａＮ、ＩｎＧａＮ、ＧａＮからなる群から選択される１種を含む、請求項５〜７のいずれか１項に記載の基板の製造方法。
  9. 請求項５〜８のいずれか１項に記載の基板の製造方法により製造された基板。
  10. 主表面上に複数の層が形成された基板であって、
    前記基板の主表面において、前記複数の層が形成された領域で前記複数の層の少なくとも一部を除去することにより開口部が形成された、基板。
  11. 前記複数の層が形成された領域において、前記開口部が複数形成されている、請求項１０に記載の基板。
  12. 前記基板を構成する材料はＧａＮ、ＡｌＮ、ＳｉＣからなる群から選択される１種を含み、
    前記層を構成する材料はＡｌＧａＮ、ＩｎＧａＮ、ＧａＮからなる群から選択される１種を含む、請求項１０または１１に記載の基板。
JP2007014172A 2006-06-01 2007-01-24 基板、基板検査方法、素子および基板の製造方法 Pending JP2008010818A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007014172A JP2008010818A (ja) 2006-06-01 2007-01-24 基板、基板検査方法、素子および基板の製造方法
EP07008890.1A EP1863077B1 (en) 2006-06-01 2007-05-02 Substrate inspecting method and methods of manufacturing an element and a substrate
TW096115799A TWI354342B (en) 2006-06-01 2007-05-04 Substrate, substrate inspecting method and methods
KR1020070052685A KR100893307B1 (ko) 2006-06-01 2007-05-30 기판, 기판 검사 방법, 소자 및 기판의 제조 방법
CN2007101088289A CN101083220B (zh) 2006-06-01 2007-05-31 衬底、衬底检测方法以及制造元件和衬底的方法
US11/806,561 US20070278485A1 (en) 2006-06-01 2007-06-01 Substrate, substrate inspecting method and methods of manufacturing an element and a substrate
US12/608,413 US20100047933A1 (en) 2006-06-01 2009-10-29 Substrate, substrate inspecting method and methods of manufacturing an element and a substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006153555 2006-06-01
JP2007014172A JP2008010818A (ja) 2006-06-01 2007-01-24 基板、基板検査方法、素子および基板の製造方法

Publications (1)

Publication Number Publication Date
JP2008010818A true JP2008010818A (ja) 2008-01-17

Family

ID=38610991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007014172A Pending JP2008010818A (ja) 2006-06-01 2007-01-24 基板、基板検査方法、素子および基板の製造方法

Country Status (6)

Country Link
US (2) US20070278485A1 (ja)
EP (1) EP1863077B1 (ja)
JP (1) JP2008010818A (ja)
KR (1) KR100893307B1 (ja)
CN (1) CN101083220B (ja)
TW (1) TWI354342B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093381A1 (ja) 2008-01-21 2009-07-30 Nec Corporation パターン照合システム、パターン照合方法およびパターン照合用プログラム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
CN102104014B (zh) * 2009-12-17 2012-09-19 中芯国际集成电路制造(上海)有限公司 判断复合介电层质量的方法
CN105203305A (zh) * 2015-11-03 2015-12-30 山东华光光电子有限公司 一种半导体激光器无损波长分类筛选方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147433A (ja) * 1983-02-14 1984-08-23 Hitachi Ltd エツチング装置
EP0295065A3 (en) * 1987-06-10 1991-07-03 Hitachi, Ltd. Semiconductor integrated circuit device, method of making same or cutting method for same, and cutting system using energy beam for same
US5420796A (en) * 1993-12-23 1995-05-30 Vlsi Technology, Inc. Method of inspecting planarity of wafer surface after etchback step in integrated circuit fabrication
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
US6031229A (en) * 1998-05-20 2000-02-29 Schlumberger Technologies, Inc. Automatic sequencing of FIB operations
JP2000021824A (ja) * 1998-07-07 2000-01-21 Oki Electric Ind Co Ltd 半導体素子の局所領域での開層方法及びその装置
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP2001050874A (ja) * 1999-08-04 2001-02-23 Mitsubishi Electric Corp 半導体基板の検査方法
US6939730B2 (en) * 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
CN100401491C (zh) * 2003-05-09 2008-07-09 优利讯美国有限公司 时分复用处理中的包络跟随器终点检测
US6911832B2 (en) * 2003-07-16 2005-06-28 Texas Instruments Incorporated Focused ion beam endpoint detection using charge pulse detection electronics
US7550665B2 (en) * 2003-07-24 2009-06-23 Kaneka Corporation Stacked photoelectric converter
US7229499B2 (en) * 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
US6972201B1 (en) * 2004-01-12 2005-12-06 Advanced Micro Devices, Inc. Using scatterometry to detect and control undercut for ARC with developable BARCs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093381A1 (ja) 2008-01-21 2009-07-30 Nec Corporation パターン照合システム、パターン照合方法およびパターン照合用プログラム

Also Published As

Publication number Publication date
EP1863077B1 (en) 2013-08-14
KR100893307B1 (ko) 2009-04-15
CN101083220A (zh) 2007-12-05
CN101083220B (zh) 2012-07-04
EP1863077A2 (en) 2007-12-05
TWI354342B (en) 2011-12-11
US20100047933A1 (en) 2010-02-25
TW200811977A (en) 2008-03-01
US20070278485A1 (en) 2007-12-06
EP1863077A3 (en) 2009-05-06
KR20070115717A (ko) 2007-12-06

Similar Documents

Publication Publication Date Title
EP1821339B1 (en) GaN crystal substrate and method of manufacturing the same, and method of manufacturing semiconductor device
KR100955639B1 (ko) 에피택셜 코팅된 반도체 웨이퍼 및 에피택셜 코팅된 반도체웨이퍼 제조 방법
JP2003229392A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2006128269A (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
US9806036B2 (en) Semiconductor wafer, semiconductor structure and method of manufacturing the semiconductor wafer
TWI400743B (zh) Silicon wafer and its manufacturing method
JP2008010818A (ja) 基板、基板検査方法、素子および基板の製造方法
CN110060959B (zh) 贴合晶片的制造方法
JP4606231B2 (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
US20200388492A1 (en) METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER
TW202130863A (zh) Ｉｉｉ族氮化物單晶基板及其製造方法
CN109148260B (zh) 激光标记的刻印方法、带激光标记的硅晶片及其制造方法
US7810383B2 (en) Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
JP2000030994A (ja) 半導体ウエーハおよびその製造方法ならびにウエーハチャック
JP4939087B2 (ja) 窒化ガリウム系基板、窒化ガリウム系基板の評価方法及び窒化ガリウム系基板の製造方法。
JP2003142357A (ja) 半導体装置の製造方法、エピタキシャル膜の膜厚測定方法及び半導体装置
JP4617788B2 (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
WO2022190469A1 (ja) 炭化珪素基板および炭化珪素基板の製造方法
JP5846223B2 (ja) 基板および発光素子
JP5589339B2 (ja) 基板の研磨方法
KR20100033084A (ko) 실리콘 에피층 내에 존재하는 결함 분석 방법
JP2003203890A (ja) シリコンウェーハの製造方法
JP2009140985A (ja) モニタウエハおよびモニタウエハの作製方法
Velidandla et al. Automated process metrology in solar cell manufacturing

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090105

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090123