JP2003142357A

JP2003142357A - 半導体装置の製造方法、エピタキシャル膜の膜厚測定方法及び半導体装置

Info

Publication number: JP2003142357A
Application number: JP2001339351A
Authority: JP
Inventors: Yuichi Takeuchi; 有一竹内; Hideo Matsuki; 英夫松木
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-11-05
Filing date: 2001-11-05
Publication date: 2003-05-16
Anticipated expiration: 2021-11-05
Also published as: JP4218235B2

Abstract

(57)【要約】【課題】製造工程の途中においても、エピタキシャル
膜の膜厚の測定を容易に可能とする。【解決手段】本発明の半導体装置の製造方法は、半導
体基板１の上面に凹部５または凸部を形成した後、半導
体基板１の上面にホモエピタキシーを実行してホモエピ
タキシャル膜４と欠陥層６とを形成し、そして、欠陥層
６のオフ方向の長さ寸法を測定することに基づいてホモ
エピタキシャル膜４の膜厚を測定するように構成したも
のである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、オフ角のある半導
体基板の上面に形成されたホモエピタキシャル膜を備え
てなる半導体装置の製造方法、ホモエピタキシャル膜の
膜厚測定方法及び半導体装置に関する。

【０００２】

【従来の技術】一般的なＳｉ半導体装置を製造する場合
において、Ｓｉ基板の上面に形成されたエピタキシャル
膜の膜厚を評価（測定）する従来技術として、ＳＩＭＳ
法や断面ＳＥＭやショットキー法（ＭＯＳダイオード
法）やＦＴＩＲ法が使用されていた。

【０００３】

【発明が解決しようとする課題】しかし、ＳＩＭＳ法
は、１つの地点の膜厚評価に時間がかかるという問題点
があった。また、断面ＳＥＭは、エピタキシャル膜の導
電型が下地の導電型と異なっている場合にしか適用でき
ないという不具合と、基板断面の観察が必要なため、基
板を破壊しなければならないという問題点があった。

【０００４】更に、ショットキー法やＭＯＳダイオード
法においては、エピタキシャル膜の不純物濃度が高い場
合、電圧印加時に電界が破壊電界強度に達し、空乏層が
基板まで達するまでにブレークダウンが発生し、膜厚評
価ができないという問題点があった。その上、ショット
キー法やＭＯＳダイオード法の場合、測定用の電極を別
途設けなければならないという不具合もあった。

【０００５】また、ＦＴＩＲ法は、非破壊で光学的にエ
ピタキシャル膜の膜厚を測定することができる方法であ
る。しかし、測定可能となるエピタキシャル膜の不純物
濃度及び膜厚に制限があるため、不純物濃度が大きかっ
たり、膜厚が薄かったりすると、測定できないという問
題点があった。

【０００６】一方、ＳｉＣ（炭化珪素）半導体装置（例
えばＥＣ−ＦＥＴ）を製造する場合も、チャネルエピタ
キシャル膜の膜厚制御が極めて重要であるが、製造工程
の途中においてエピタキシャル膜の膜厚を測定すること
は、１つの地点でもできなかった。もちろん、数地点の
膜厚を測定することが必要なＳｉＣ基板面内でのチャネ
ルエピタキシャル膜（ｎ−層）の膜厚分布の確認は不可
能であった。

【０００７】そこで、本発明の目的は、製造工程の途中
においても、エピタキシャル膜の膜厚の測定が容易に可
能となる半導体装置の製造方法、エピタキシャル膜の膜
厚測定方法及び半導体装置を提供することにある。

【０００８】

【課題を解決するための手段】請求項１の発明によれ
ば、半導体基板の上面に凹部または凸部を形成する工程
と、前記半導体基板の上面にホモエピタキシーを実行し
てホモエピタキシャル膜と欠陥層とを形成する工程と、
前記欠陥層のオフ方向の長さ寸法を測定することに基づ
いて前記ホモエピタキシャル膜の膜厚を測定する工程と
を備えたので、製造工程の途中においても、ホモエピタ
キシャル膜の膜厚の測定が容易に可能となる。ここで、
前記欠陥層のオフ方向の長さ寸法に基づいて前記ホモエ
ピタキシャル膜の膜厚を計算により求めることが可能で
あるということは、本発明が実験的及び理論的に発見し
たことである。

【０００９】請求項２の発明によれば、前記半導体基板
のオフ角を、前記半導体基板のＣ軸に対して１度以上１
０度以下に設定したので、前記半導体基板の上面に欠陥
層を確実に形成することができる。

【００１０】この場合、請求項３の発明のように、前記
半導体基板を結晶形が４Ｈ、６Ｈ、１５ＲのＳｉＣ基板
で構成することが好ましい。

【００１１】請求項４の発明によれば、前記凹部の深さ
寸法または凸部の高さ寸法を０．１μｍ以上に設定した
ので、前記半導体基板の上面に測定可能な欠陥層を確実
に形成することができる。

【００１２】請求項５の発明によれば、前記凹部または
凸部のパターン形状を、長方形に設定したので、前記半
導体基板の上面において無駄なスペースの発生を防止す
ることができる。

【００１３】請求項６の発明によれば、前記凹部または
凸部の長方形のパターン形状の長辺の方向が、前記半導
体基板のオフ方向に対して４５〜１３５度の範囲に収ま
るように構成したので、前記半導体基板の上面に欠陥層
を確実に形成することができる。

【００１４】請求項７の発明によれば、前記凹部または
凸部の長方形のパターン形状の長辺の方向が、前記半導
体基板のオフ方向に対してほぼ垂直となるように構成し
たので、欠陥層のパターン形状が台形状となり、前記凹
部または凸部の段差部に対して垂直方向に延びる欠陥層
の長さを測定すれば、この測定した長さに基づいて、ホ
モエピタキシャル膜の膜厚を算出（測定）することがで
きる。

【００１５】請求項８の発明によれば、前記凹部または
凸部のパターン形状を、円形に設定したので、ホモエピ
タキシャル膜の膜厚を測定できると共に、半導体基板の
オフ方向を判別することができる。

【００１６】請求項９の発明によれば、前記凹部または
凸部を前記半導体基板の上面に複数形成するように構成
したので、ホモエピタキシャル膜の複数の地点の膜厚を
測定できる。

【００１７】請求項１０の発明においては、前記複数の
凹部または凸部のパターン形状を長方形に形成すると共
に、これら複数の凹部または凸部の長方形の長辺の長さ
を異ならせ且つ近接させて配置するように構成したの
で、複数の欠陥層の各パターン形状を視認することによ
ってホモエピタキシャル膜の膜厚をほぼ推定することが
できる。というのは、長方形の長辺の長さが短いと、欠
陥層のパターン形状が三角形となり、長方形の長辺の長
さが長いと、欠陥層のパターン形状が台形となることか
ら、上記したように構成すれば、欠陥層の長さを測定し
なくても、複数の欠陥層の各パターン形状によってホモ
エピタキシャル膜の膜厚をほぼ推定することができる。

【００１８】請求項１１の発明によれば、前記複数の凹
部または凸部のパターン形状を長方形に形成すると共
に、これら複数の凹部または凸部を異なる間隔で配置し
たので、欠陥層の長さを測定しなくても、隣接する凹部
または凸部に欠陥層が接触するか否かを視認することに
よってホモエピタキシャル膜の膜厚をほぼ推定すること
ができる。

【００１９】請求項１２の発明によれば、前記ホモエピ
タキシャル膜の膜厚を、５０ｎｍ以上に設定したので、
前記半導体基板の上面に測定可能な欠陥層を確実に形成
することができる。

【００２０】請求項１３の発明によれば、請求項１の発
明とほぼ同じ作用効果を得ることができる。

【００２１】請求項１４の発明によれば、半導体基板の
上面に凹部を形成する工程と、前記半導体基板の上面に
ホモエピタキシーを実行してホモエピタキシャル膜と欠
陥層とを形成すると共に、前記ホモエピタキシャル膜で
前記凹部を埋める工程と、前記欠陥層が消失するまで前
記半導体基板の上面を研磨する工程とを備えたので、ホ
モエピタキシャル膜で前記凹部の埋め込みが完了したか
否かを容易に判定することができ、且つ、欠陥層が研磨
量の膜厚モニタとなるため、研磨量のオーバーエッチン
グを防止することができる。

【００２２】請求項１５、１６の発明によれば、請求項
２、３の発明とほぼ同じ作用効果を得ることができる。

【００２３】請求項１７の発明によれば、前記半導体基
板の構造をｎ−／ｎ＋構造とした場合、ｎ−層の面内膜
厚異常を製造工程の途中で判別することができる。

【００２４】請求項１８の発明によれば、前記凹部の深
さ寸法を０．５μｍ以上に設定したので、研磨後に埋込
み層を残すことができる。

【００２５】請求項１９、２０、２１、２２の発明によ
れば、請求項５、７、８、９の発明とほぼ同じ作用効果
を得ることができる。

【００２６】また、請求項２３、２４の発明によれば、
請求項１の発明とほぼ同じ作用効果を得ることができ
る。

【００２７】更にまた、請求項２５、２６、２７、２
８、２９、３０、３１の発明によれば、請求項２、３、
４、５、８、６、７の発明とほぼ同じ作用効果を得るこ
とができる。

【００２８】

【発明の実施の形態】以下、本発明をＳｉＣ半導体装置
に適用した第１の実施例について、図１ないし図３を参
照しながら説明する。本実施例においては、図１及び図
２に示すように、半導体基板として例えばＳｉＣ基板
（ＳｉＣウエハ）１を使用しており、このＳｉＣ基板１
は結晶形が例えば４ＨのＳｉＣ基板であり、所定のオフ
角θを有している。

【００２９】ここで、オフ角θを構成する一方の軸２が
Ｃ軸であり、このＣ軸２は、ＳｉＣ基板１の（０００
１）結晶面（図１及び図２中の破線参照）に対する法線
である。オフ角θを構成する他方の軸３は、ＳｉＣ基板
１の表面（上面）に対する法線である。そして、本実施
例の場合、上記オフ角θは、ＳｉＣ基板１のＣ軸２に対
して例えば１度以上１０度以下となるように設定されて
いる。

【００３０】さて、ＳｉＣ基板１の上面に所定のデバイ
ス（チップ）を製造する半導体プロセスを実行する場合
において、ＳｉＣ基板１の上面にホモエピタキシャル膜
４（図１（ｃ）及び図２参照）を形成する必要があると
きには、次に述べるようにして、ホモエピタキシャル膜
４の膜厚ｔを測定する。

【００３１】この場合、ホモエピタキシャル膜４を形成
する前に、図１（ａ）及び（ｂ）に示すように、オフ角
θが判明しているＳｉＣ基板１の上面に凹部５を例えば
ＲＩＥ等の加工方法によって形成する（工程１）。尚、
上記凹部５を形成する位置は、ＳｉＣ基板１（即ち、Ｓ
ｉＣウエハ）の上面であれば任意の位置で良く、デバイ
ス（チップ）を作り込む領域の外部であっても良いし、
内部であっても良い。また、上記凹部５のパターン形状
は、図３に示すように、細長い長方形（即ち、溝状）で
ある。そして、この長方形のパターン形状の長辺の方向
が、ＳｉＣ基板１のオフ方向Ａに対してほぼ垂直となる
ように構成されている。

【００３２】更に、上記凹部５の深さ寸法は、例えば
０．１μｍ以上に設定すれば良い。ここで、上記凹部５
の深さ寸法は、例えば０．５μｍ以上に設定することが
一層好ましい構成である。

【００３３】次に、ＳｉＣ基板１の上面にホモエピタキ
シーを実行して，ホモエピタキシャル膜４と欠陥層６と
を形成する（工程２）。この場合、ホモエピタキシャル
膜４と同時に欠陥層６が形成される理由は、凹部５の図
１中の左の角部（段差部）には、ａ面情報がないため、
（０００１）ファセット面（オフ角がない面）が発生
し、その上に欠陥層６が発生するためである。この欠陥
層６は、結晶形が例えば３ＣのＳｉＣである。この構成
の場合、凹部５の図１中の左の段差部は、ステップフロ
ー下流側が高くなる段差であると呼ぶこともでき、この
段差から欠陥層６が発生するということができる。

【００３４】また、上記ホモエピタキシャル膜４は、例
えば１２００〜１７００℃程度の範囲でＣＶＤ成長させ
て形成されたものである。この場合、１２００℃以下に
設定すると、上記段差部以外からも欠陥層が発生するこ
とが実験により確認されており、また、１７００℃以上
に設定すると、上記段差部から欠陥層が発生し難くなる
ことが実験により確認されている。

【００３５】更に、上記ＳｉＣ基板１の上面の顕微鏡写
真を撮影すると、欠陥層６の領域の表面凹凸は、ホモエ
ピタキシャル膜４の領域の凹凸と異なる。即ち、欠陥層
６は、表面凹凸が大となるため、例えばＳＥＭや光学顕
微鏡等で容易に視認することが可能である。

【００３６】尚、ホモエピタキシーを実行してホモエピ
タキシャル膜４を形成する場合、ホモエピタキシャル膜
４の膜厚を５０ｎｍ以上に設定することが好ましい。こ
のように構成すると、オフ角θが８度の場合、欠陥層６
の寸法Ｌ（オフ方向Ａに沿う方向の長さ寸法）が３６６
ｎｍ以上となり、ＳＥＭで欠陥層６を測定可能となる。
また、ホモエピタキシャル膜４の膜厚を３００ｎｍ以上
に設定すると、オフ角θが８度の場合、欠陥層６の寸法
Ｌが２．１μｍ以上となり、光学顕微鏡で欠陥層６を測
定可能となる。

【００３７】そして、本実施例においては、欠陥層６の
オフ方向Ａの長さ寸法Ｌを測定することに基づいて、ホ
モエピタキシャル膜４の膜厚ｔを後述する演算により求
める（測定する）（工程３）。この場合、欠陥層６のオ
フ方向Ａの長さ寸法Ｌのうちの、凹部５の開口部からオ
フ方向Ａへ延びる長さ寸法をＬ´とすると、この長さ寸
法Ｌ´と、ホモエピタキシャル膜４の膜厚ｔと、オフ角
θとの間には、次の関係式が理論的に成り立つ。

【００３８】ｔａｎθ＝ｔ／Ｌ´ 従って、次の式ｔ＝Ｌ´×ｔａｎθ で、膜厚ｔを計算することができる。

【００３９】ここで、欠陥層６のオフ方向Ａの長さ寸法
Ｌと、凹部５の開口部からオフ方向Ａへ延びる長さ寸法
をＬ´とを、顕微鏡（写真）で区別することは実際には
かなり困難である。また、凹部５のオフ方向の幅寸法が
小さいときや、凹部５の深さ寸法が浅いときには、Ｌと
Ｌ´との差αはある値以上大きくならないことがわかっ
ている。更に、オフ角θが例えば８度の場合、ＬとＬ´
との差αは、最大でも１５％程度であることがわかって
いる。

【００４０】従って、現実的には、Ｌ´の代わりにＬを
用いて、即ち、次の式ｔ＝Ｌ×ｔａｎθ で膜厚ｔを計算しても支障がないことが、実験等によっ
て確認されている。

【００４１】そこで、本実施例においては、欠陥層６の
上記寸法Ｌを測定した後、次の式ｔ＝Ｌ×ｔａｎθ によってホモエピタキシャル膜４の膜厚ｔを算出するよ
うにしている。

【００４２】このような構成の本実施例によれば、Ｓｉ
Ｃ基板１の上面に凹部５を形成した後、ＳｉＣ基板１の
上面にホモエピタキシーを実行してホモエピタキシャル
膜４と欠陥層６とを形成し、そして、欠陥層６のオフ方
向の長さ寸法Ｌを測定することに基づいてホモエピタキ
シャル膜４の膜厚ｔを算出して求める、即ち、測定する
ように構成したので、製造工程（半導体プロセス）の途
中においても、ホモエピタキシャル膜４の膜厚ｔの測定
が容易に且つ速やかに可能となる。

【００４３】また、上記実施例においては、ＳｉＣ基板
１のオフ角θを、ＳｉＣ基板１のＣ軸３に対して１度以
上１０度以下に設定したので、ＳｉＣ基板１の上面に欠
陥層６を確実に形成することができる。尚、オフ角θを
１度未満または１０度を越えるように設定すると、欠陥
層が良好には発生しないことを実験によって確認してい
る。

【００４４】更に、上記実施例では、凹部５の深さ寸法
を０．１μｍ以上に設定したので、ＳｉＣ基板１の上面
に測定可能な欠陥層６を確実に形成することができる。
この場合、例えばＳＥＭによって欠陥層６の寸法Ｌを測
定することが可能である。ここで、凹部５の深さ寸法を
０．５μｍ以上に設定すれば、光学顕微鏡によって欠陥
層６の寸法Ｌを測定することが可能となる。

【００４５】また、上記実施例では、図３に示すよう
に、凹部５のパターン形状を長方形としたので、欠陥層
６のパターン形状が台形となり、凹部５の大きさ及び欠
陥層６の大きさを必要最小の大きさとすることができ
る。これにより、ＳｉＣ基板１の上面において無駄なス
ペース（膜厚ｔ測定専用のスペース）の発生を極力防止
することができ、デバイス（チップ）作成に有利とな
る。

【００４６】更に、上記実施例では、凹部５の長方形の
パターン形状の長辺の方向が、ＳｉＣ基板１のオフ方向
Ａに対してほぼ垂直となるように構成したので、欠陥層
６のパターン形状が台形状となり、凹部５の段差部に対
して垂直方向に延びる欠陥層６の長さＬを測定すれば、
この測定した長さＬに基づいて、ホモエピタキシャル膜
４の膜厚ｔを算出（測定）することができる。

【００４７】図４は、本発明の第２の実施例を示すもの
である。第１の実施例と同一部分には、同一符号を付し
ている。この第２の実施例では、凹部７のパターン形状
を三角形とし、この三角形の長い一辺の方向を、ＳｉＣ
基板１のオフ方向Ａに対してほぼ垂直となるように構成
した。これにより、第２の実施例においても、第１の実
施例とほぼ同じパターン形状（即ち、台形状）の欠陥層
６が発生する。

【００４８】そして、上述した以外の第２の実施例の構
成は、第１の実施例の構成と同じ構成となっている。従
って、第２の実施例においても、第１の実施例と同様な
作用効果を得ることができる。尚、凹部５、７のパター
ン形状は、長方形や三角形に限られるものではなく、他
の形状、例えば多角形としても良い。

【００４９】図５は、本発明の第３の実施例を示すもの
である。第１の実施例と同一部分には、同一符号を付し
ている。この第３の実施例では、凹部５の長方形のパタ
ーン形状の長辺の方向を、ＳｉＣ基板１のオフ方向Ａに
対して傾けるように構成した。具体的には、上記長辺の
方向とＳｉＣ基板１のオフ方向Ａとがなす角度をφとし
たときに、４５度＜φ＜１３５度となるように構成し
た。このように構成すると、良好な欠陥層８を確実に形
成できることを実験により確認している。尚、角度φを
４５度以下または１３５度以上に設定すると、欠陥層が
良好に形成されないことを実験により確認している。

【００５０】そして、上記構成の場合も、図３に示す欠
陥層８の寸法Ｌを測定することにより、ホモエピタキシ
ャル膜４の膜厚ｔを算出することができる。尚、上述し
た以外の第３の実施例の構成は、第１の実施例の構成と
同じ構成となっている。従って、第３の実施例において
も、第１の実施例と同様な作用効果を得ることができ
る。

【００５１】図６は、本発明の第４の実施例を示すもの
である。第１の実施例と同一部分には、同一符号を付し
ている。この第４の実施例では、凹部９のパターン形状
を、円形に設定した。この構成によれば、ＳｉＣ基板１
のオフ方向Ａが不明であっても、オフ方向Ａと反対方向
に欠陥層１０が発生する。このため、ＳｉＣ基板１のオ
フ方向が判明する。そして、欠陥層１０のオフ方向Ａに
沿う方向の長さ寸法Ｌを測定し、この寸法Ｌに基づいて
ホモエピタキシャル膜４の膜厚を算出（測定）すること
ができる。

【００５２】尚、上述した以外の第４の実施例の構成
は、第１の実施例の構成と同じ構成となっている。従っ
て、第４の実施例においても、第１の実施例と同様な作
用効果を得ることができる。

【００５３】図７は、本発明の第５の実施例を示すもの
である。第１の実施例と同一部分には、同一符号を付し
ている。この第５の実施例では、図７に示すように、Ｓ
ｉＣ基板（ＳｉＣウエハ）１上に複数例えば４個の凹部
５を形成するように構成したものである。上述した以外
の第５の実施例の構成は、第１の実施例の構成と同じ構
成となっている。

【００５４】従って、第５の実施例においても、第１の
実施例と同様な作用効果を得ることができる。特に、第
５の実施例によれば、凹部５をＳｉＣ基板１の上面に複
数個形成したので、製造工程の途中で、ホモエピタキシ
ャル膜４の複数の地点の膜厚を測定することができ、ホ
モエピタキシャル膜４の膜厚の分布異常を検知すること
が可能となる。

【００５５】図８は、本発明の第６の実施例を示すもの
である。第１の実施例と同一部分には、同一符号を付し
ている。この第６の実施例では、図８に示すように、Ｓ
ｉＣ基板（ＳｉＣウエハ）１上におけるデバイスパター
ン以外の領域に、複数例えば５個の凹部５を形成するよ
うに構成したものである。上述した以外の第６の実施例
の構成は、第１の実施例の構成と同じ構成となってい
る。

【００５６】従って、第６の実施例においても、第１の
実施例と同様な作用効果を得ることができる。特に、第
６の実施例によれば、製造工程の途中で、ホモエピタキ
シャル膜４の複数の地点の膜厚を測定することができ、
膜厚の分布異常を検知することができると共に、デバイ
スパターンに悪影響を与えることを防止できる。

【００５７】図９及び図１０は、本発明の第７の実施例
を示すものである。第１の実施例と同一部分には、同一
符号を付している。この第７の実施例では、図９に示す
ように、ＳｉＣ基板１上に、複数例えば３個の長方形の
凹部５ａ、５ｂ、５ｃを形成すると共に、これら複数の
凹部５ａ、５ｂ、５ｃの長方形の長辺の長さを異ならせ
且つ近接させて配置するように構成した。この構成の場
合、３個の欠陥層６ａ、６ｂ、６ｃの各パターン形状を
視認することによってホモエピタキシャル膜４の膜厚ｔ
をほぼ推定することができる。

【００５８】具体的には、まず、オフ角θが８度のＳｉ
Ｃ基板１について、欠陥層６の長さ寸法Ｌと、ホモエピ
タキシャル膜４の膜厚ｔとの関係を調べ、下記の表１を
作成しておく。この場合、ｔａｎθ＝ｔ／Ｌが成り立
つ。

【００５９】

【表１】

【００６０】次に、ホモエピタキシャル膜４の膜厚ｔが
１．０μｍのときに、欠陥層６のパターン形状が三角形
となる場合の凹部５の長さ寸法Ｋ（図１０参照）を求め
る。この長さ寸法Ｋは、次の式で計算できる。

【００６１】Ｋ＝２×Ｌ×ｔａｎβ ここで、図１０に示す角度βは、ＣＶＤ成長条件で変化
するが、本出願人の実験の場合、例えば２２度であった
ため、この条件でＫを算出してみた。また、上記表１か
ら、膜厚ｔが１．０μｍの場合、欠陥層６の長さ寸法Ｌ
は７．１μｍとなる。従って、Ｋ＝５．７μｍが算出さ
れた。続いて、膜厚ｔが２．０μｍ、３．０μｍの場合
の各Ｋをそれぞれ算出し、下記の表２を作成した。

【００６２】

【表２】

【００６３】そして、図９に示す３個の凹部５ａ、５
ｂ、５ｃの各長さ寸法Ｋ１、Ｋ２、Ｋ３を、それぞれ１
７．２μｍ、１１．５μｍ、５．７μｍとすると、上記
表２から、下記の表３、即ち、判定表が得られる。

【００６４】

【表３】

【００６５】従って、図９に示す状態の場合には、ホモ
エピタキシャル膜４の膜厚ｔは、１．０μｍより大き
く、２．０μｍ未満であることが見るだけで判明する。
即ち、このように構成すると、欠陥層６ａ、６ｂ、６ｃ
の長さを測定しなくても、複数の欠陥層６ａ、６ｂ、６
ｃの各パターン形状によってホモエピタキシャル膜４の
膜厚ｔをほぼ正確に推定することができる。

【００６６】一方、図１１に示す本発明の第８の実施例
のように、複数例えば４個の凹部５ｄ、５ｅ、５ｆ、５
ｇのパターン形状を長方形に形成すると共に、これら４
個の凹部５ｄ、５ｅ、５ｆ、５ｇを異なる間隔で配置し
ても、欠陥層６ｄ、６ｅ、６ｆ、６ｇの長さを測定しな
くても、隣接する凹部に欠陥層が接触するか否かを視認
することによってホモエピタキシャル膜４の膜厚ｔをほ
ぼ正確に推定することができる。

【００６７】その理由は、図１１に示す４個の凹部５
ｄ、５ｅ、５ｆ、５ｇの各間隔寸法ｄ１、ｄ２、ｄ３
を、それぞれ７．１μｍ、１４．２μｍ、２１．３μｍ
とすると、上記表２から、下記の表４、即ち、判定表が
得られる。

【００６８】

【表４】

【００６９】従って、図１１に示す状態の場合には、ホ
モエピタキシャル膜４の膜厚ｔは、１．０μｍより大き
く、２．０μｍ未満であることが見るだけで判明する。
即ち、このように構成すると、欠陥層６ｄ、６ｅ、６
ｆ、６ｇの長さを測定しなくても、複数の欠陥層６ｄ、
６ｅ、６ｆ、６ｇの各パターン形状を視認することによ
ってホモエピタキシャル膜４の膜厚ｔをほぼ正確に推定
することができる。

【００７０】尚、上記各実施例においては、ＳｉＣ基板
１の上面にホモエピタキシャル膜４の膜厚測定用の凹部
５、７、９等を形成するように構成したが、これに限ら
れるものではなく、膜厚測定用の凸部を形成するように
構成しても良い。この凸部を形成しても、凹部の場合と
同様にして、欠陥層が発生し、この欠陥層の長さ寸法Ｌ
を測定することに基づいてホモエピタキシャル膜４の膜
厚ｔを測定することができる。上記凸部のパターン形状
や突出寸法等は、凹部のパターン形状や深さ寸法等とほ
ぼ同様にして設定すれば良い。

【００７１】また、上記各実施例においては、結晶形が
４ＨのＳｉＣ基板１に適用したが、これに限られるもの
ではなく、結晶形が６Ｈまたは１５ＲのＳｉＣ基板に適
用しても良い。更に、ＳｉＣ基板の構造をｎ−／ｎ＋構
造とした場合において、ｎ−層をエピタキシーで形成す
るときに、上記膜厚測定用の凹部を形成しておけば、ｎ
−層の面内膜厚異常を製造工程の途中で判別することが
可能となる。

【００７２】図１２及び図１３は、本発明の第９の実施
例を示すものである。第１の実施例と同一部分には、同
一符号を付している。この第９の実施例では、凹部５の
内部にホモエピタキシャル膜を埋め込むように構成して
いる。

【００７３】具体的には、図１２（ａ）、（ｂ）に示す
ように、例えばｎ−／ｎ＋構造のＳｉＣ基板１１を用意
し、このＳｉＣ基板１１（のｎ−層）の上面に凹部５を
形成する（工程１）。この場合、凹部５は、図１３に示
すように、正方形状のパターン形状のものが複数個形成
されている。そして、正方形の凹部５の一辺の方向が、
ＳｉＣ基板１１のオフ方向Ａとほぼ垂直となるように構
成されている。

【００７４】続いて、図１２（ｃ）に示すように、Ｓｉ
Ｃ基板１１の上面にホモエピタキシーを実行して、例え
ばＰ型のホモエピタキシャル膜４と欠陥層６とを形成す
ると共に、上記ホモエピタキシャル膜４で凹部５を埋め
込む（工程２）。この場合、ホモエピタキシーの条件
は、第１の実施例の場合とほぼ同じであり（欠陥層６を
発生させるＣＶＤ成長条件）、膜厚だけを凹部５を埋め
込むことが可能な程度に設定している。

【００７５】そして、上記欠陥層６の長さ寸法Ｌを測定
することにより、ホモエピタキシャル膜（即ち、埋め込
みエピ層）４の膜厚を測定する。そして、この膜厚の測
定により、凹部５内への埋め込みが完了しているか否か
を正確に判断することができる。

【００７６】続いて、図１２（ｄ）に示すように、欠陥
層６が消失するまで，ＳｉＣ基板１１の上面を研磨（エ
ッチング）する（工程３）。この場合、欠陥層６が研磨
量の膜厚モニタとなるから、研磨量の制御が容易とな
る。これにより、オーバーエッチングを防止することが
できる。また、研磨のストップマークを形成する工程を
省略することができる。

【００７７】尚、上述した以外の第９の実施例の構成
は、第１の実施例の構成と同じ構成となっている。従っ
て、第９の実施例においても、第１の実施例とほぼ同様
な作用効果を得ることができる。

【００７８】図１４は、本発明の第１０の実施例を示す
ものである。第９の実施例と同一部分には、同一符号を
付している。この第１０の実施例では、凹部５のパター
ン形状をほぼ６角形としたものである。そして、この６
角形の凹部５の一辺の方向が、ＳｉＣ基板１１のオフ方
向Ａとほぼ垂直となるように構成している。上述した以
外の第１０の実施例の構成は、第９の実施例の構成と同
じ構成となっている。従って、第１０の実施例において
も、第９の実施例とほぼ同様な作用効果を得ることがで
きる。

【００７９】図１５は、本発明の第１１の実施例を示す
ものである。第９の実施例と同一部分には、同一符号を
付している。この第１１の実施例では、凹部５のパター
ン形状を円形としたものである。この構成の場合、Ｓｉ
Ｃ基板１１のオフ方向が不明であっても、欠陥層６を確
実に発生させることができる。

【００８０】尚、上述した以外の第１１の実施例の構成
は、第９の実施例の構成と同じ構成となっている。従っ
て、第１１の実施例においても、第９の実施例とほぼ同
様な作用効果を得ることができる。

【００８１】また、上記各実施例においては、半導体基
板として例えばＳｉＣ基板（即ち、ＳｉＣ半導体装置）
に適用したが、これに代えて、通常のＳｉ基板（即ち、
Ｓｉ半導体装置）に適用しても良い。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す半導体装置の製造
工程を示す図

【図２】ＳｉＣ基板の破断斜視図

【図３】ＳｉＣ基板の部分上面図

【図４】本発明の第２の実施例を示す図３相当図

【図５】本発明の第３の実施例を示す図３相当図

【図６】本発明の第４の実施例を示す図３相当図

【図７】本発明の第５の実施例を示すＳｉＣ基板全体の
上面図

【図８】本発明の第６の実施例を示す図７相当図

【図９】本発明の第７の実施例を示す図３相当図

【図１０】図３相当図

【図１１】本発明の第８の実施例を示す図９相当図

【図１２】本発明の第９の実施例を示す図１相当図

【図１３】ＳｉＣ基板の上面図

【図１４】本発明の第１０の実施例を示す図１３相当図

【図１５】本発明の第１１の実施例を示す図１３相当図

【符号の説明】

１はＳｉＣ基板（半導体基板）、２はＣ軸、４はホモエ
ピタキシャル膜、５は凹部、６は欠陥層、７は凹部、８
は欠陥層、９は凹部、１０は欠陥層、１１はＳｉＣ基板
を示す。

Claims

【特許請求の範囲】

【請求項１】オフ角のある半導体基板の上面にホモエ
ピタキシャル膜を形成する構成を備えた半導体装置の製
造方法において、前記半導体基板の上面に凹部または凸部を形成する工程
と、前記半導体基板の上面にホモエピタキシーを実行してホ
モエピタキシャル膜と欠陥層とを形成する工程と、前記欠陥層のオフ方向の長さ寸法を測定することに基づ
いて前記ホモエピタキシャル膜の膜厚を測定する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】前記半導体基板のオフ角を、前記半導体
基板のＣ軸に対して１度以上１０度以下に設定したこと
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】前記半導体基板は、結晶形が４Ｈ、６
Ｈ、１５ＲのＳｉＣ基板であることを特徴とする請求項
１または２記載の半導体装置の製造方法。
【請求項４】前記凹部の深さ寸法または凸部の高さ寸
法を０．１μｍ以上に設定したことを特徴とする請求項
１ないし３のいずれかに記載の半導体装置の製造方法。
【請求項５】前記凹部または凸部のパターン形状を、
長方形に設定したことを特徴とする請求項１ないし４の
いずれかに記載の半導体装置の製造方法。
【請求項６】前記凹部または凸部の長方形のパターン
形状の長辺の方向が、前記半導体基板のオフ方向に対し
て４５〜１３５度の範囲に収まるように構成したことを
特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】前記凹部または凸部の長方形のパターン
形状の長辺の方向が、前記半導体基板のオフ方向に対し
てほぼ垂直となるように構成したことを特徴とする請求
項６記載の半導体装置の製造方法。
【請求項８】前記凹部または凸部のパターン形状を、
円形に設定したことを特徴とする請求項１ないし４のい
ずれかに記載の半導体装置の製造方法。
【請求項９】前記凹部または凸部が、前記半導体基板
の上面に複数形成されていることを特徴とする請求項１
ないし８のいずれかに記載の半導体装置の製造方法。
【請求項１０】前記複数の凹部または凸部のパターン
形状を長方形に形成すると共に、これら複数の凹部また
は凸部の長方形の長辺の長さを異ならせ且つ近接させて
配置したことを特徴とする請求項９記載の半導体装置の
製造方法。
【請求項１１】前記複数の凹部または凸部のパターン
形状を長方形に形成すると共に、これら複数の凹部また
は凸部を異なる間隔で配置したことを特徴とする請求項
９記載の半導体装置の製造方法。
【請求項１２】前記ホモエピタキシャル膜の膜厚を、
５０ｎｍ以上に設定したことを特徴とする請求項１ない
し１１のいずれかに記載の半導体装置の製造方法。
【請求項１３】オフ角のある半導体基板の上面に凹部
または凸部を形成する工程と、前記半導体基板の上面にホモエピタキシーを実行してホ
モエピタキシャル膜と欠陥層とを形成する工程と、前記欠陥層のオフ方向の長さ寸法を測定することに基づ
いて前記ホモエピタキシャル膜の膜厚を測定する工程と
を備えてなるエピタキシャル膜の膜厚測定方法。
【請求項１４】オフ角のある半導体基板の上面にホモ
エピタキシャル膜を形成する構成を備えた半導体装置の
製造方法において、前記半導体基板の上面に凹部を形成する工程と、前記半導体基板の上面にホモエピタキシーを実行してホ
モエピタキシャル膜と欠陥層とを形成すると共に、前記
ホモエピタキシャル膜で前記凹部を埋める工程と、前記欠陥層が消失するまで前記半導体基板の上面を研磨
する工程とを備えたことを特徴とする半導体装置の製造
方法。
【請求項１５】前記半導体基板のオフ角を、前記半導
体基板のＣ軸に対して１度以上１０度以下に設定したこ
とを特徴とする請求項１４記載の半導体装置の製造方
法。
【請求項１６】前記半導体基板は、結晶形が４Ｈ、６
Ｈ、１５ＲのＳｉＣ基板であることを特徴とする請求項
１４または１５記載の半導体装置の製造方法。
【請求項１７】前記半導体基板の構造は、ｎ−／ｎ＋
構造であることを特徴とする請求項１６記載の半導体装
置の製造方法。
【請求項１８】前記凹部の深さ寸法を０．５μｍ以上
に設定したことを特徴とする請求項１４ないし１７のい
ずれかに記載の半導体装置の製造方法。
【請求項１９】前記凹部のパターン形状を、多角形に
設定したことを特徴とする請求項１４ないし１８のいず
れかに記載の半導体装置の製造方法。
【請求項２０】前記凹部の多角形のパターン形状の１
つの辺の方向が、前記半導体基板のオフ方向に対してほ
ぼ垂直となるように構成したことを特徴とする請求項１
９記載の半導体装置の製造方法。
【請求項２１】前記凹部のパターン形状を、円形に設
定したことを特徴とする請求項１４ないし１８のいずれ
かに記載の半導体装置の製造方法。
【請求項２２】前記凹部が、前記半導体基板の上面に
複数形成されていることを特徴とする請求項１４ないし
２１のいずれかに記載の半導体装置の製造方法。
【請求項２３】オフ角のある半導体基板の上面に形成
されたホモエピタキシャル膜を備えてなる半導体装置に
おいて、前記半導体基板の上面にステップフロー下流側が高くな
るように形成された段差部と、前記半導体基板の上面にホモエピタキシーを実行するこ
とにより、形成されたホモエピタキシャル膜及び前記段
差部から発生するように形成された欠陥層とを備えたこ
とを特徴とする半導体装置。
【請求項２４】前記段差部は、前記半導体基板の上面
に形成された凹部または凸部によって構成されているこ
とを特徴とする請求項２３記載の半導体装置。
【請求項２５】前記半導体基板のオフ角を、前記半導
体基板のＣ軸に対して１度以上１０度以下に設定したこ
とを特徴とする請求項２３または２４記載の半導体装
置。
【請求項２６】前記半導体基板は、結晶形が４Ｈ、６
Ｈ、１５ＲのＳｉＣ基板であることを特徴とする請求項
２３ないし２５のいずれかに記載の半導体装置。
【請求項２７】前記凹部の深さ寸法または凸部の高さ
寸法を０．１μｍ以上に設定したことを特徴とする請求
項２３ないし２６のいずれかに記載の半導体装置。
【請求項２８】前記凹部または凸部のパターン形状
を、長方形に設定したことを特徴とする請求項２３ない
し２７のいずれかに記載の半導体装置。
【請求項２９】前記凹部または凸部のパターン形状
を、円形に設定したことを特徴とする請求項２３ないし
２７のいずれかに記載の半導体装置。
【請求項３０】前記段差部の方向は、前記半導体基板
のオフ方向に対して４５〜１３５度の範囲に収まるよう
に構成したことを特徴とする請求項２３ないし２７のい
ずれかに記載の半導体装置。
【請求項３１】前記段差部の方向が、前記半導体基板
のオフ方向に対してほぼ垂直の範囲となるように構成し
たことを特徴とする請求項２３ないし２７のいずれかに
記載の半導体装置。