JP2007531284A - ソース/バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置 - Google Patents
ソース/バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置 Download PDFInfo
- Publication number
- JP2007531284A JP2007531284A JP2007505176A JP2007505176A JP2007531284A JP 2007531284 A JP2007531284 A JP 2007531284A JP 2007505176 A JP2007505176 A JP 2007505176A JP 2007505176 A JP2007505176 A JP 2007505176A JP 2007531284 A JP2007531284 A JP 2007531284A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- protection circuit
- esd
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000005086 pumping Methods 0.000 title description 10
- 230000004044 response Effects 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000001960 triggered effect Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 19
- 238000013461 design Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000001052 transient effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000347889 Debia Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Logic Circuits (AREA)
- Thyristors (AREA)
Abstract
ESD事象の間、ソース・ポンプまたはバルク・ポンプを使用してバルクおよび/またはソースの電位レベルを高くし、それにより回路をESD事象から保護する方法および装置である。この装置は、ESD事象に応答して、トランジスタの2つの端子と端子の間に形成される電圧を第2の端子の電位レベルを調整することによって制限する保護回路を備えている。
Description
本出願は、2004年3月23日の米国仮特許出願第60/555,566号および2004年9月17日の同第60/610,905号の利益を主張し、いずれも参照により本明細書に組み込まれている。
本発明は一般に静電放電保護を提供する回路に関し、より詳細にはソース/バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置に関する。
静電放電(ESD)応力に対する超薄膜ゲート酸化膜の保護は、最新CMOS技術における十分に高いレベルの対ESD堅固性を達成する極めて重要な要素である。ゲート酸化膜は、ゲート酸化膜に印加される電圧が過度に高くなると破局的損傷の問題を抱えることがある。つまり、過度の電圧が印加されるとゲート酸化膜が破壊する。通常、SiO2は、6〜9MV/cm(DC)の電界強度で破壊する。ESD応力がかかっている間のパルス継続期間は、通常、100ns程度であり、損傷に到るまでの間に極めて高い電圧をゲート酸化膜の両端間に印加することができる。たとえば破壊に到る最大電界は、場合によっては約20MV/cmであろう。従来のESD保護回路、たとえばESDクランプは、標準の回路を十分良好に保護している。
ゲート酸化膜の厚さが約5nm以下の場合、ESD事象によって量子力学トンネル効果がもたらされ、電子が酸化膜を通過してトンネル電流が流れる。このようなトンネル電流は、電力が過剰に浪費される原因になっている。ゲート酸化膜は容易に過熱し、不可逆的に損傷する。損傷は、ゲート酸化膜のゲート電極と基板(バルク)の間の領域および/またはソース領域またはドレイン領域のいずれかと対向するゲート間の領域で生じる。典型的な二重井戸CMOS技術(P型井戸が基板から絶縁分離されない)の場合、ゲート−バルク酸化膜は、ゲート−ソース/ドレインの破壊と比較すると著しく高い電圧レベルで破壊する。たとえば超薄膜ゲート酸化膜は、約5Vのゲート−ソース破壊電圧BVox(G−S)を有していることが分かっている。一方、同じデバイスのゲート−バルク破壊電圧BVox(G−B)はそれよりも高く、たとえば10Vより高い。したがって設計者は、超薄膜ゲート酸化膜を保護するために、より重要なゲート−ソースESD電圧の制限に優先的に的を絞っている。
図1は、ゲート酸化膜の厚さが2.2nmのトランジスタの過渡破壊特性の一例をグラフ100で示したものである。ゲート電流対印加ゲート−ソース電圧のプロット102で示すように、約6Vで過剰トンネル電流が流れ始め、約7Vで損傷する。いわゆる「ESD設計窓」を形成するために、従来技術によるESD保護クランプ(たとえばGGNMOS)のI−V特性であるプロット104が重畳されている。ESD保護デバイスのI−V特性(プロット104)と超薄膜ゲート酸化膜の破壊特性(プロット102)を比較すると、クランプの両端間の電圧がゲート酸化膜のトンネル電圧および破壊電圧を急激に超過していることが分かる。したがって、どちらかと言えば保護デバイスの能力(すなわちESD電圧の移行をクランプする能力)が制限されている。したがって従来のESD保護デバイスを超薄膜ゲート酸化膜デバイスと共に使用する場合、ESD事象によるゲートの損傷からデバイスを保護する有効性に限界がある。
ダウンスケーリング(downscaling)の技術により、ゲート酸化膜は、ますますその厚さを薄くすることが強いられており、一方、クランピング・デバイスのI−V特性は、保護回路をスケーリングするための特定の物理的限界のため、同じペースでスケールダウンしていない。酸化膜の厚さの絶えることのない減少により、破壊電圧がますます小さい値に減少しており、そのため、ESD保護デバイスは、電圧をクランプすることによってゲート酸化膜を有効に保護することができなくなっている。図1に示すように、(第2の破壊トリガ電流It2によって決定されるクランプの実際の限界とは対照的に)電流Imaxを処理している最大ESD応力が小さい場合にその非有効性が明らかになる。したがって、従来のESD保護デバイスを超薄膜ゲート酸化膜デバイスと共に使用する価値が制限されている。
米国仮特許出願第60/555,566号
米国仮特許出願第60/610,905号
米国特許第6,768,616号
米国特許第6,791,122号
したがって当分野には、ESD事象の間、超薄膜ゲート酸化膜を損傷から保護するための方法および装置が必要である。
本発明は、バルクおよび/またはソースのいずれかをESD事象に応答してポンピングすることによってゲート−ソース電圧および/またはゲート−バルク電圧を制限する方法および装置である。本発明による装置は、ESD事象に応答して、トランジスタの2つの端子と端子の間に形成される電圧を第2の端子の電位レベルを調整することによって制限する保護回路を備えている。本発明の一実施形態では、ESD事象の結果として生じる電気信号が、ESD事象に遭遇するトランジスタのゲート端子から、該トランジスタのソースおよび/またはバルクに接続されたインピーダンス回路に結合される。インピーダンス回路の両端間に生成される電圧によってソースおよび/またはバルクの電位レベルが高くなり、それによりESD事象によってもたらされるゲート−ソース電圧および/またはゲート−バルク電圧が制限される。
本発明の上記の特徴を詳細に理解することができるよう、以下、上で簡単に要約した本発明について、そのいくつかを添付の図面に示す実施形態を参照してより詳細に説明する。しかしながら、添付の図面は単に本発明の典型的な実施形態を示したものにすぎず、したがって本発明の範囲を限定するものとして捕らえてはならず、本発明は、他の同様に有効な実施形態を許容するものであることに留意されたい。
本発明には、ゲート・ノードの電圧を限定するために有効なESDクランプ(高速で、かつ、抵抗の小さいクランプ)の最適化に単に的を絞る代わりに、ESD応力状態の間、危険にさらされているゲート−ソース酸化膜の両端間のESD電圧を、危険にさらされているトランジスタのソース電位を高くすることによって抑制する新規な概念が利用されている。トランジスタのバルクが絶縁されている限り、そのトランジスタを形成しているバルク半導体材料に同じメカニズムを適用することができることに留意されたい(NMOS:三重井戸技術における絶縁P型井戸、PMOS:絶縁N型井戸)。ソース電位またはバルク電位を高くすることにより、酸化膜破壊限界に達するまでの間により高い過渡ゲート・バイアスを許容することができる。このソース・バイアス技法によってESD設計窓が有効に拡張され、かつ、超薄膜ゲート酸化膜の課題であるESD保護が緩和される。
図2は、本発明によるソース・ポンピングを実行する回路200の第1の実施形態をブロック図で示したものである。ESD事象から保護すべき回路201は、たとえば従来の入力信号インバータであるトランジスタ202および204を備えている。これらのトランジスタは、NMOS型トランジスタであってもPMOS型トランジスタであっても良い。本発明は、当然、他の回路構成、デバイスあるいは個々のトランジスタと共に使用することができる。
従来の第1のESDクランプ回路206(本明細書においては一次保護回路とも呼ばれている)は、IN端子とVssの間に形成されており、従来の第2のESDクランプ回路208は、IN端子とVddの間に形成されている。このような回路は、たとえば、参照により本明細書に組み込まれている、本発明の譲受人に譲渡された米国特許第6,768,616号および第6,791,122号に記載されている回路を備えている。トランジスタ202および204の各々は、ゲート212/210、ソース216/214およびドレイン220/218を備えている。Vddは、第1のソース・インピーダンス回路222を介してトランジスタ202のソース214に結合されている。トランジスタ202および204のゲート210/212は、まとめてIN端子230(たとえば集積回路のパッド)に接続されている。また、ドレイン218/220もまとめて接続され、回路200のOUTPUT端子232を形成している。トランジスタ204のソース216は、第2のソース・インピーダンス回路224を介してVssに結合されている。アクティブ・ソース・ポンプ(ASP)226は、ゲート210からトランジスタ204のソース214に結合されており、同様にアクティブ・ソース・ポンプ(ASP)228は、ゲート212からトランジスタ202のソース216に結合されている。
図3は、本発明の第2の実施形態を形成している回路300をブロック図で示したもので、それぞれ一次保護回路302および304によってソース・ポンピング電圧が供給されている。つまり、ESDクランプ回路302および304に、図2に示すソース・ポンプ226および228が埋め込まれている。
いずれの実施形態においても、ESD応力事象の間、微小量のESD電流(通常、100mA未満)を内部ソース・ノード214/216にポンピングすることによってソース・インピーダンス回路222/224が電圧降下を提供し、それによりソース電位が高くなる。ESD電流のごく一部がソース・インピーダンスZS222/224を通って流れ、それによりソース・バイアス電圧VSが得られる。つまり、パッドと接地の間に生じる全ESD電圧が2つの部分に分割される(VESD=VASP+VS)。その結果、ゲート酸化膜(GOX)の両端間の電圧が低ESD電圧制限Vmax(過渡酸化膜破壊に近い)に到達するまでの間に、より高い総過渡ゲート電圧VESD=Vmax’を許容することができる。つまり、図11に図式的に視覚化されているように、有効ESD設計窓が広くなる。
通常の動作中、ASP226/228が非活性化され、それによりVS〜0Vになり、また、許容可能な小さい漏れ電流でASP226/228の両端間が(ほぼ)全電圧降下する。正規の動作に対するソース・インピーダンスの有害な影響を防止するためには、可能な最小のインピーダンスを有するようにソース・インピーダンスを設計することが有利である。しかしながら、インピーダンスの値が大きい方が有利であるESDとのトレードオフが存在している。
ソース・インピーダンス回路222/224は、抵抗、キャパシタンス、インダクタンスまたはそれらの組合せのうちの少なくとも1つを備えることができる。本発明の一実施態様では、ソース・インピーダンス222/224はオーム抵抗RS(すなわち実インピーダンス)である。図14に関連して以下で説明する実施態様は、複素インピーダンスを備えている。ESD事象の間、ソース抵抗を使用してソースをバイアスするためには、実受動抵抗素子(たとえばケイ化物阻止ソース接合拡散、個別拡散またはポリ抵抗)あるいは能動素子(たとえば正規の動作中は低抵抗性状態であり、また、ESD事象の間は高抵抗性である直列MOSトランジスタ)のいずれかとしてソース抵抗Rs223および225をインバータMOSトランジスタの中に形成しなければならない。たとえばこのようなトランジスタは、場合によってはカスコード入力段(たとえばLVDS)の中に既に存在しており、あるいはトランジスタを追加することによって回路201の正規の動作に影響しない限り、ESD保護用としてトランジスタを回路の中に導入することができる。
NMOS/PMOSインバータ回路201のソース直列抵抗223/225の最大許容抵抗Rsは、特定のICアプリケーションおよび正規の動作仕様によって決まる。正規の動作中、ソース抵抗223/225によって実効ゲート−ソース・バイアスがVGS eff=Vin−Rs×IDSに減少し、したがって入力段の性能が低下する。たとえば、通常、大まかなMOS性能が0.5mA/umである幅10umのNMOS入力回路の場合、Rs=25Ωのソース抵抗によって概ねRs×IDS〜25Ω×5mA=125mVのデバイアス効果を招き、したがって実効ゲート−ソース・バイアスがVGS eff=Vin−125mVに減少する。したがって、通常、超薄膜ゲート酸化膜入力アプリケーションにおけるVinが1.5V未満の低入力電圧の場合、ソース抵抗223/225の追加は、約10%のゲート・バイアスの減少を意味している。ゲート・バイアスの減少に伴う性能の低下は、たとえばトランジスタの幅を若干広くすることによって補償することができる。
本発明のこの第1の実施形態の場合、「ソース・ポンプ」は、ソース「抵抗」素子を使用した2つの異なる概念に従って実現することができる。第1の概念には、一次保護回路206/208(INとVssの間の過渡ESD電圧をクランプするための回路)に並列に配置された専用ソース・ポンプ226/228が使用されている。この実施態様では、ポンプが十分に小さいESD電圧で電流導通モード(最悪事例応力)をトリガし、それによりRsの両端間の電圧降下によってソース電位が高くなる(図2)。別法としては、一次保護クランプ302/304を使用して、ESD事象によってトリガされると直ちに電気信号を引き出すことも可能であり(図3)、それによりソース抵抗223/225を駆動してソース・ポンプ効果を生成することができる。いずれの技法もNMOSトランジスタ回路およびPMOSトランジスタ回路で動作する。異なるピンに対して、NMOSの場合であればIN対VSS上の正のESDによってしばしば表され、また、PMOSの場合であればVDD対IN上の正のESDによってしばしば表される異なる臨界応力事例を区別しなければならないことに留意されたい。ソース・ポンプの設計に際しては、ソース・バイアス・メカニズムがこれらの応力事象で起動することを保証しなければならない。
図2に示す専用ポンプ技法の利点の1つは、超薄膜ゲート酸化膜のESD設計窓を拡張するポンプ・メカニズムを保護クランプから独立して起動することができることである。この直接効果によって、クランピング過程の低速応答時間に関連する、しばしば超薄膜ゲート酸化膜を危険にさらす過渡電圧オーバシュートの原因になる保護デバイス206/208のトリガ問題に有効に対処することができる。
図4は、図2に示す本発明の第1の実施形態の第1の実施態様を形成している回路400を略図で示したものである。回路400は、専用ソース・ポンプ回路226/228を備えている。このような専用ソース・ポンプ回路226/228の実施態様の1つは、受動ソース抵抗223/225と直列のダイオード・チェーン402/404である。たとえばPMOS検出器回路を使用した他のポンプ構成も可能である。
ポンプ回路226/228に必要な直列ダイオード402/404の数は、入力信号の揺れおよび入力リークなどの回路400の正規の動作仕様によって決まる。たとえば正規動作中の最大入力電圧がVin=1Vに対応している場合、正規動作リークを十分に制限し、ダイオード毎の0.33Vの電圧降下を許容するためには3個のダイオードが必要である。ダイオード毎の最大許容電圧降下は、経験的に大よそ0.4ボルトとして定義されている。この値からn=Vin/0.4V個の最小ダイオード数が得られる。
ESD応力状態の間、ダイオード・チェーンによって最大約Ip〜100mAの十分な電流が提供され、それにより約10オーム乃至50オームの値を有するソース抵抗Rs223/225の両端間に実質的な電圧降下が生成される。過渡ゲート−ソース酸化膜破壊が約BVox(GS)〜5Vの超薄膜ゲート酸化膜の場合、ESD設計窓が約Ip×Rs〜1Vないし5V(最大100%)広くなる。ダイオードの幅は、ダイオードがポンピング効果を提供するだけの十分な電流をソースに注入することができ、かつ、ダイオード・チェーン・ポンプの両端間のESD電圧降下が制限されるように確立しなければならない。この電圧降下は、敏感なゲート−ソース酸化膜に直接印加されるため、過渡酸化膜破壊値を超えてはならない。ダイオードは、ソース・ポンピング効果を得るために必要なポンプ電流が比較的微小であるため、極めて微小な幅で、合理的な低直列抵抗で設計することができることに留意されたい。
図5は、図2に示す本発明の第1の実施形態の第2の実施態様を略図で示したものである。詳細には、図5には、ダイオード・チェーン・ポンプ504と共に、ソース・インピーダンス224として下側のNMOSトランジスタ502を備えたカスコード回路設計のNMOS部分500が示されている。ポンプ504とトランジスタ502を組み合わせることにより、危険にさらされるゲート酸化膜が入力パッド230に露出される上側のNMOSトランジスタ204のソース電位が高くなる。このようなカスコード構成は、様々な入力パッド(たとえばLVDS)の中に存在しており、あるいは回路を追加することによって回路201の正規の動作を妨害しない限り、ESD保護用としてこのようなカスコード構成を回路の中に導入することができる。
上で説明したいずれの実施形態においても、ZS=RSである場合、ASPオン・レジスタンスRASPおよびソース抵抗RSは分圧器として作用する。したがってESD設計マージンVmax’が増加した解析表現式
Vmax’=(1+RS/RASP)・Vmax
が得られる。
Vmax’=(1+RS/RASP)・Vmax
が得られる。
RS=RASPを使用してASPを設計すると仮定すると、100%広くなったESD設計窓、つまりVmax’=2・Vmaxを達成することができる。
図12および13は、それぞれRS=10Ωのソース抵抗(図12)およびRS=25Ωのソース抵抗(図13)をレギュラーPwell/絶縁Pwell(DNW)に備えた図4に示す回路構造の伝送線路パルス(TLP)解析の結果(IN対GNDの場合、正のパルス極性)を示したものである。図から明らかなように、電圧が約3V未満の場合、RSと直列のダイオード・チェーンを通って流れる電流の量は重大な量ではない。ESD電圧が高くなるとダイオードが導通を開始し、その結果、ソース/ドレイン・ノードがポンピングし、延いてはVGS/VGDが減少する。流れる電流が多くなると、一次I−V曲線レジームが高電流状態下におけるポリ抵抗の特性であるI−Vロールオフ中に曲がる。RS=10Ω(図12)の場合、急激なリーク降下および電圧上昇で示すポリ抵抗の破損ポイントまでの定漏れ電流の展開で示すように、上側のESD設計マージン限界を約Vmax’=6Vまで高くすることができる。ポリ抵抗が破損する以前の初期漏れ電流の増加は、ゲート酸化膜が最初に損傷することを示している。これらの結果は、元の最も重要なESD設計マージンVmax=4Vの少なくとも50%の増加に対応している(酸化膜の破壊に近い)。測定の結果は、それぞれ低速TLP立上り時間(TR=10ns)および高速TLP立上り時間(TR=200ps)に対して確認され、したがってCDMなどの極めて高速のESD移行に対してもASPが十分に高速で反応することを保証している。図13は、Rs=25Ωの場合、Vmax’=8Vであることを示しており、これは、臨界ESD設計限界Vmaxの100%の増加と等価である。レギュラーP型井戸NMOSの他に、Rsに接続された絶縁P型井戸を備えた変形構造が同じく調査された。同じESD設計の向上を達成することができる。上で説明したいずれの場合においても、損傷レベルに関しては、引き出されたVmax’に対して極めて保守的な安全マージンの定義が考慮されたことに留意されたい。
図6は、図3に示す本発明の第2の実施形態の第1の実施態様を略図で示したものである。この実施形態では、入力パッド230とVss(たとえば接地)の間に一次保護デバイス304が結合されており、ソース抵抗225にポンプ電流を提供している。図6に示す実施態様では、保護回路は、トリガ・ダイオード602およびSCR604を備えたダイオード・トリガSCR(DTSCR)である。SCR604は、ゲート電圧をゲート酸化膜の破壊電圧未満のレベルにクランプするための従来の方法で配置された一対のトランジスタ606、608および抵抗610を備えている。このようなDTSCRは、2004年7月27日に発行された、本発明の譲受人に譲渡された米国特許第6,768,616号に開示されている。ESD事象の間にDTSCR304がラッチされると直ちにSCR604のP型井戸およびN型井戸の内部に電位が生成される。G2トリガ素子(G2 N型井戸に接続されたダイオード・トリガ・チェーン)の場合、SCRゲートG1を使用してこの電位をタップすることができる。危険にさらされているNMOSトランジスタ204の内部ソース214にこの電位が印加されると、実効ゲート/ソース電位が著しく減少する。
図7は、図3に示す本発明の第2の実施形態の第2の実施態様を略図で示したものである。この実施形態では、入力パッド230に結合されたダイオード・チェーン702によってG1を介してDTSCR604がトリガされる。この実施例の場合、「絶縁」N型井戸(すなわちSCR G2)からソース・ポンプ信号が入力される。N型井戸に生成される電位は、ESD事象中におけるSCRの両端間の全電圧降下の概ね半分に対応している。危険にさらされるNMOSトランジスタ204の内部ソース214にこの電圧が印加されると、実効ゲート/ソース電位が著しく減少する。
他のソース・ポンプ構成も可能である。たとえば、一次保護としてNMOS型ESD回路をソース抵抗と共にESD電流経路に適用することができる。ESD事象の間、NMOS保護のこのソース抵抗によって、MOS入力段の内部ソース214に印加し、実効ゲート−ソース電圧を抑制することができる電圧降下(Rs×Iesd)が提供される。
図8は、本発明の第3の実施形態をブロック図で示したものである。この実施形態の一般概念は、ESDの間、外部ポンプ電流を一切使用することなく、ゲートソース酸化膜を通って流れるトンネル電流によって内部ソース・ノードの電位を高くすることである。しかしながら、機能設計のために予め必要なことは、直列ソース抵抗806/808を比較的抵抗が小さい正規の動作状態(Rs〜10Ω)から抵抗の大きいESD値(Rs>〜kΩ)へ切り換えることができることである。適切なRs素子806/808ならびに制御回路802/804が必要である。制御回路802/804によってESD事象が検出され、アクティブRsデバイス806/808が高抵抗ESDモードに変化し、それにより内部ソース電圧が高くなり、より高いESDゲート電圧Vgが許容される。
図9は、図8に示す本発明の第3の実施形態の第1の実施態様を示したものである。通常はオンのPMOSトランジスタ902がNMOS入力トランジスタ204と直列に接続されている。制御回路802は、ESD事象検出器として機能する、直列に接続されたダイオード・チェーン904および抵抗906を備えている。制御回路802は、入力パッド230とVssの間に結合されている。ダイオード・チェーン904と抵抗906の間の接合部は、ESD応力状態の間、制御回路802がPMOSトランジスタ902を非活性化するよう、トランジスタ902のゲートに結合されている。内部ソース・バイアス(ESD設計窓の拡張に対応している)は、基本的にPMOSトランジスタのゲート電圧を追従しており、Vs〜Vg+Vth(PMOS)である。しかしながら、正規の動作中におけるPMOSトランジスタの両端間のVth電圧降下のため、この技法を適用することができるのは専用のアナログ回路のみである。
図10に示す回路1000は、図8に示す本発明の第3の実施形態の第2の実施態様を示したものである。この回路1000には、PMOSトランジスタ902の代わりに(既に存在している場合が多い)NMOS直列トランジスタ1002が使用されている。この回路1000には上記の欠点がなく、したがってより広範囲にわたって適用することができる。正規の動作状態の下ではダイオード・ストリング904に電流は流れない。したがってトランジスタ1004のゲートはローであり、トランジスタは導通していない。抵抗1006は、VDDをトランジスタ1004に結合している。トランジスタ1004が導通していないため、トランジスタ1002のゲートはハイであり、したがってトランジスタ1002を低抵抗状態にしている。つまりトランジスタ1002は、低抵抗経路を介してソース214をVSSに結合している。
ESD事象が生じると、入力ノード230の電圧によってダイオード・ストリング904が導通を開始し、抵抗906を通って電流が流れる。抵抗906の両端間の電圧によってトランジスタ1004のゲートがハイ状態に引っ張られ、トランジスタ1004が起動する。トランジスタ1004が導通すると、トランジスタ1002のゲートがロー状態に引っ張られる。トランジスタ1002が高抵抗状態に切り換わり、ソース214の電位が高くなる。
絶縁P型井戸技術(たとえば深いN型井戸または絶縁体上シリコン(SOI)を備えた三重井戸)の場合、上で説明した技法と同じ技法を使用して、ESD応力がかかっている間、バルクをより高い電位にポンプすることができる。したがって、実効ゲート−バルク破壊電圧とゲート−ソース破壊電圧を同時に高くすることができる。酸化膜破壊の挙動がBVox(GB)>BVox(GS)の傾向に従わない場合、これはとりわけ有利である。バルク・ポンピングを実行するために、トランジスタのバルクと接地の間にインピーダンス回路が接続されており、また、パッドとインピーダンスの間にポンピング回路が接続されている。ESD事象によるパッドからの電気信号をインピーダンスに分路することにより、インピーダンス回路の両端間に電位が生成され、それにより、バルク・インピーダンス回路が使用されていない場合にESD事象によって生成されることになるゲート−バルク電圧が減少する。インピーダンス回路は、抵抗、コンデンサまたはインダクタのうちの1つまたは複数の組合せであっても良い。バルク・ポンプは、ソース・ポンプを必要とすることなく使用することができるが、それらを組み合わせて使用することが最良である。
上記のいずれの実施形態においても、ソース・インピーダンス回路222/224は、複素インピーダンスであっても良い。図14は、ソース・コンデンサCS1402がソース抵抗RS223に並列に接続された回路1400をブロック図で示したものである。コンデンサCSの目的は、抵抗によって必然的に導入されるRF雑音を接地に分路することである。このような雑音源によって、場合によっては回路の雑音指数が大きくなり、低雑音RFアプリケーションの性能(たとえばLNA)が低下することがある。
人体モデル(HBM)における典型的なESD周波数および高速荷電デバイス・モデル(CDM)応力事例に対して結果として得られるインピーダンスが1/(ωESD・CS)であるCS=2.5pFの計算例では、
HBM(継続期間T〜100ns): ZS〜8KΩ
CDM(継続期間T〜1ns): ZS〜80Ω
である。
HBM(継続期間T〜100ns): ZS〜8KΩ
CDM(継続期間T〜1ns): ZS〜80Ω
である。
この並列のコンデンサによって、さらに高速のCDM応力周波数の間、関数ASP電圧蓄積を保証することができるよう、十分に大きいインピーダンスが維持される。
複素インピーダンスZSを使用した他の実施形態には、場合によっては、オンチップ整合のために既にRF回路に存在していることもあるインダクタが利用されている。
図15に示す回路1500は、本発明の他の実施形態を示したもので、図2に示すASP回路技法と、パッド230(一次保護206/208)と二次保護デバイス(ASP226/228)の間に絶縁抵抗1502を使用したpi型クランプ概念が結合している。この場合、ASP技法は、二次クランプとしても機能している。Riso1502の両端間の追加電圧降下によってESD設計窓がさらに緩和される。
以上の説明は、本発明の実施形態を対象にしたものであるが、本発明の基本範囲を逸脱することなく本発明の他の実施形態を工夫することが可能であり、本発明の範囲は、添付の特許請求の範囲によって決定される。
Claims (26)
- 少なくとも第1の端子、第2の端子および第3の端子を有するトランジスタを保護する静電放電(ESD)保護回路であって、
前記第1の端子に生じるESD事象に応動して前記第2の端子の電位レベルを調整することによって、前記第1の端子と前記第2の端子との間の電圧を制限する、前記第1の端子から前記第2の端子に結合された保護回路を備えたESD保護回路。 - 前記保護回路が、
ポンプ回路と、
前記第2の端子から第1の電位に結合されたインピーダンス回路とを備え、前記ポンプ回路は、前記第1の端子に生じるESD事象に応動して前記インピーダンス回路に電気信号を印加することを特徴とする請求項1に記載のESD保護回路。 - 前記トランジスタの前記第1の端子から第1の電位に結合された一次保護回路をさらに備えることを特徴とする請求項1に記載のESD保護回路。
- 前記インピーダンス回路は、抵抗、キャパシタンスおよびインダクタンスのうちの少なくとも1つを備えることを特徴とする請求項2に記載のESD保護回路。
- 前記インピーダンス回路は、コンデンサおよびインダクタのうちの少なくとも一方に並列に接続された抵抗を備えることを特徴とする請求項2に記載のESD保護回路。
- 前記インピーダンス回路は少なくとも1つの能動デバイスを備えることを特徴とする請求項2に記載のESD保護回路。
- 前記ポンプ回路は、直列に接続された複数のダイオードを備えることを特徴とする請求項2に記載のESD保護回路。
- 前記ポンプ回路はダイオード・トリガSCRであることを特徴とする請求項2に記載のESD保護回路。
- 前記インピーダンス回路は、制御可能なインピーダンス値を有する可変インピーダンス素子を備えることを特徴とする請求項2に記載のESD保護回路。
- 入力端子と前記トランジスタの前記第1の端子との間に結合された絶縁抵抗をさらに備えることを特徴とする請求項2に記載のESD保護回路。
- 前記第1の端子がゲートであり、前記第2の端子がソースであり、前記第3の端子がドレインであることを特徴とする請求項1に記載のESD保護回路。
- 前記第2の端子が前記トランジスタのバルクであることを特徴とする請求項1に記載のESD保護回路。
- 少なくとも第1の端子、第2の端子および第3の端子を有する第1のトランジスタと、少なくとも第1の端子、第2の端子および第3の端子を有する第2のトランジスタとを備え、前記第1のトランジスタの前記第3の端子が前記第2のトランジスタの前記第3の端子に接続され、前記第1のトランジスタの前記第1の端子が前記第2のトランジスタの前記第1の端子に接続されたトランジスタ回路を保護する静電放電(ESD)保護回路であって、
前記第1のトランジスタの前記第1の端子に生じるESD事象に応動して前記第1のトランジスタの前記第2の端子の電位レベルを調整することによって、前記第1のトランジスタの前記第1の端子と前記第2の端子との間の電圧を制限する、前記第1のトランジスタの前記第1の端子から前記第1のトランジスタの前記第2の端子に結合された第1の保護回路と、
前記第2のトランジスタの前記第1の端子に生じるESD事象に応答して前記第2のトランジスタの前記第2の端子の電位レベルを調整することによって、前記第2のトランジスタの前記第1の端子と前記第2の端子との間の電圧を制限する、前記第2のトランジスタの前記第1の端子から前記第2のトランジスタの前記第2の端子に結合された第2の保護回路とを備えることを特徴とするESD保護回路。 - 前記第1および第2のトランジスタがNMOSまたはPMOSの少なくとも一方であることを特徴とする請求項13に記載のESD回路。
- 前記第1の保護回路が、
第1のポンプ回路と、
前記第1のトランジスタの前記第2の端子から第1の電位に結合された第1のインピーダンス回路とを備え、前記第1のポンプ回路が前記ESD事象に応答して前記第1のインピーダンス回路に電気信号を印加し、また、
前記第2の保護回路が、
第2のポンプ回路と、
前記第2のトランジスタの前記第2の端子から第2の電位に結合された第2のインピーダンス回路とを備え、前記第2のポンプ回路が前記ESD事象に応答して前記第2のインピーダンス回路に電気信号を印加することを特徴とする請求項13に記載のESD保護回路。 - 前記第1のトランジスタの前記第1の端子から第1の電位に結合された第1の一次保護回路と、
前記第2のトランジスタの前記第1の端子から第2の電位に結合された第2の一次保護回路とをさらに備えることを特徴とする請求項13に記載のESD保護回路。 - 前記第1および第2のインピーダンス回路の各々は、抵抗、キャパシタンスおよびインダクタンスのうちの少なくとも1つを備えることを特徴とする請求項15に記載のESD保護回路。
- 前記第1および第2のインピーダンス回路の各々は、コンデンサおよびインダクタのうちの少なくとも一方に並列に接続された抵抗を備えることを特徴とする請求項15に記載のESD保護回路。
- 前記第1および第2のインピーダンス回路のうちの少なくとも一方は能動デバイスを備えることを特徴とする請求項15に記載のESD保護回路。
- 前記第1および第2のポンプ回路の各々は、直列に接続された複数のダイオードを備えることを特徴とする請求項15に記載のESD保護回路。
- 前記第1および第2のポンプ回路はダイオード・トリガSCRを備えることを特徴とする請求項15に記載のESD保護回路。
- 前記第1および第2のインピーダンス回路の各々は、制御可能なインピーダンス値を有する可変インピーダンス素子を備えることを特徴とする請求項15に記載のESD保護回路。
- 入力端子と前記第1および第2のトランジスタの前記第1の端子との間に結合された絶縁抵抗をさらに備えることを特徴とする請求項15に記載のESD保護回路。
- 前記第1および第2の両方のトランジスタの前記第1の端子がゲートであり、前記第1および第2の両方のトランジスタの前記第2の端子がソースであり、前記第1および第2の両方のトランジスタの前記第3の端子がドレインであることを特徴とする請求項13に記載のESD保護回路。
- ESD事象から回路を保護する方法であって、
トランジスタの第1の端子に生じる前記ESD事象に応動してポンプを起動する工程と、
トランジスタの第2の端子の電位レベルを高くするために前記ポンプからインピーダンスに電気信号を印加する工程とを含む方法。 - 前記第1の端子は前記トランジスタのゲートであり、前記第2の端子は前記トランジスタのソースまたはバルクの少なくとも一方であることを特徴とする請求項25に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US55556604P | 2004-03-23 | 2004-03-23 | |
US61090504P | 2004-09-17 | 2004-09-17 | |
PCT/US2005/009838 WO2005094522A2 (en) | 2004-03-23 | 2005-03-23 | Method and apparatus for protecting a gate oxide using source/bulk pumping |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007531284A true JP2007531284A (ja) | 2007-11-01 |
Family
ID=35064412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007505176A Withdrawn JP2007531284A (ja) | 2004-03-23 | 2005-03-23 | ソース/バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7233467B2 (ja) |
JP (1) | JP2007531284A (ja) |
WO (1) | WO2005094522A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016146528A (ja) * | 2015-02-06 | 2016-08-12 | 株式会社東芝 | 静電破壊防止回路 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100587089B1 (ko) * | 2004-12-28 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체 장치용 정전기 보호장치 |
JP4926468B2 (ja) * | 2005-12-07 | 2012-05-09 | ローム株式会社 | 静電破壊保護回路及びこれを備えた半導体集積回路装置 |
JP4986459B2 (ja) * | 2006-01-24 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2007234718A (ja) * | 2006-02-28 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US7848068B2 (en) * | 2006-09-07 | 2010-12-07 | Industrial Technology Research Institute | ESD protection circuit using self-biased current trigger technique and pumping source mechanism |
US7692907B2 (en) * | 2006-09-11 | 2010-04-06 | Industrial Technology Research Institute | Circuit for electrostatic discharge (ESD) protection |
JP2008263068A (ja) | 2007-04-12 | 2008-10-30 | Nec Electronics Corp | 静電気保護回路 |
JP5352062B2 (ja) * | 2007-05-15 | 2013-11-27 | ルネサスエレクトロニクス株式会社 | 静電気保護回路 |
JP4516102B2 (ja) | 2007-09-26 | 2010-08-04 | 株式会社東芝 | Esd保護回路 |
JP5232444B2 (ja) * | 2007-11-12 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US8115154B2 (en) * | 2008-08-01 | 2012-02-14 | Sony Corporation | Solid-state imaging device, method of producing the same, and imaging device |
US8213142B2 (en) * | 2008-10-29 | 2012-07-03 | Qualcomm, Incorporated | Amplifier with improved ESD protection circuitry |
US8525265B2 (en) * | 2010-02-12 | 2013-09-03 | United Microelectronics Corp. | Electrostatic discharge protection circuit |
JP5557658B2 (ja) * | 2010-02-19 | 2014-07-23 | ラピスセミコンダクタ株式会社 | 保護回路及び半導体装置 |
US8976496B2 (en) | 2010-12-21 | 2015-03-10 | Infineon Technologies Ag | Electrostatic discharge blocking circuits |
US9197061B2 (en) | 2010-12-21 | 2015-11-24 | Infineon Technologies Ag | Electrostatic discharge clamping devices with tracing circuitry |
US8976497B2 (en) * | 2012-05-22 | 2015-03-10 | Synopsys, Inc. | Preventing electrostatic discharge (ESD) failures across voltage domains |
US8958186B2 (en) | 2012-10-02 | 2015-02-17 | Synopsys, Inc. | Mitigating cross-domain transmission of electrostatic discharge (ESD) events |
US9929698B2 (en) | 2013-03-15 | 2018-03-27 | Qualcomm Incorporated | Radio frequency integrated circuit (RFIC) charged-device model (CDM) protection |
CN113540070B (zh) | 2020-04-20 | 2023-12-12 | 长鑫存储技术有限公司 | 静电保护电路 |
US11721974B2 (en) * | 2021-01-04 | 2023-08-08 | Changxin Memory Technologies, Inc. | Electrostatic discharge (ESD) protection circuit and chip |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6617649B2 (en) * | 2000-12-28 | 2003-09-09 | Industrial Technology Research Institute | Low substrate-noise electrostatic discharge protection circuits with bi-directional silicon diodes |
TW518736B (en) * | 2001-09-06 | 2003-01-21 | Faraday Tech Corp | Gate-driven or gate-coupled electrostatic discharge protection circuit |
JP2003243512A (ja) * | 2002-02-14 | 2003-08-29 | Hitachi Ltd | 静電破壊保護回路 |
-
2005
- 2005-03-23 JP JP2007505176A patent/JP2007531284A/ja not_active Withdrawn
- 2005-03-23 US US11/087,384 patent/US7233467B2/en active Active
- 2005-03-23 WO PCT/US2005/009838 patent/WO2005094522A2/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016146528A (ja) * | 2015-02-06 | 2016-08-12 | 株式会社東芝 | 静電破壊防止回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2005094522A3 (en) | 2006-10-26 |
WO2005094522A2 (en) | 2005-10-13 |
US7233467B2 (en) | 2007-06-19 |
US20050231866A1 (en) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007531284A (ja) | ソース/バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置 | |
US7777999B2 (en) | Electrostatic discharge (ESD) protection device | |
US9478979B2 (en) | Semiconductor ESD circuit and method | |
USRE38319E1 (en) | Dual-node capacitor coupled MOSFET for improving ESD performance | |
US5946175A (en) | Secondary ESD/EOS protection circuit | |
US6912109B1 (en) | Power-rail ESD clamp circuits with well-triggered PMOS | |
KR101034614B1 (ko) | 정전기 보호 회로 | |
JP2008507857A (ja) | 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造体 | |
US20080151446A1 (en) | Electrostatic discharge protection device and layout thereof | |
US20050286186A1 (en) | Separated power esd protection circuit and integrated circuit thereof | |
US9153958B2 (en) | Bias-insensitive trigger circuit for bigFET ESD supply protection | |
US20170163032A1 (en) | Area-efficient active-fet esd protection circuit | |
US7787224B2 (en) | Protection circuit for an integrated circuit device | |
US9545041B2 (en) | I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device | |
US10063048B2 (en) | Dynamic trigger voltage control for an ESD protection device | |
US10897131B2 (en) | Electrostatic discharge protection circuit for bypassing an ESD current | |
JP6398696B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
US20170085078A1 (en) | Hot plug immunity for circuit protecting against electrostatic discharge events | |
WO2016017386A1 (ja) | 保護素子、保護回路及び半導体集積回路 | |
US10749336B2 (en) | ESD protection circuit with passive trigger voltage controlled shut-off | |
JP5546265B2 (ja) | 半導体装置 | |
JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
JP3901549B2 (ja) | 半導体集積回路装置 | |
JP5548284B2 (ja) | 半導体集積回路 | |
KR100907894B1 (ko) | 정전기 방전 보호회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100119 |