JP2007335897A - Semiconductor device fabrication method - Google Patents
Semiconductor device fabrication method Download PDFInfo
- Publication number
- JP2007335897A JP2007335897A JP2007222504A JP2007222504A JP2007335897A JP 2007335897 A JP2007335897 A JP 2007335897A JP 2007222504 A JP2007222504 A JP 2007222504A JP 2007222504 A JP2007222504 A JP 2007222504A JP 2007335897 A JP2007335897 A JP 2007335897A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hard mask
- capacitor
- etching
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関し、より詳しくは、半導体基板上方にキャパシタを有する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a capacitor above a semiconductor substrate.
電源を切っても情報を記憶することができる不揮発性メモリとしてＦｅＲＡＭ（ferroelectric random access memory）が有望視されている。ＦｅＲＡＭに用いられる強誘電体キャパシタとして、上部電極をその上の配線を通してＭＯＳトランジスタに接続するプレーナ型と、下部電極をその直下の導電性プラグを介してＭＯＳトランジスタに接続するスタック型がある。 FeRAM (ferroelectric random access memory) is promising as a nonvolatile memory that can store information even when the power is turned off. As a ferroelectric capacitor used in FeRAM, there are a planar type in which an upper electrode is connected to a MOS transistor through a wiring thereon, and a stacked type in which a lower electrode is connected to a MOS transistor through a conductive plug directly therebelow.
線幅が０．１８μｍ世代のＦｅＲＡＭにおいて、スタック型の強誘電体キャパシタは、集積度向上のために、側面が基板面に対して垂直に近い形状にされることが求められている。従って、強誘電体キャパシタを構成する複数の膜のパターニングの際には、基板温度を高くし且つハードマスクを用いて連続してエッチングする方法が考えられている。 In a FeRAM with a line width of 0.18 μm, a stack type ferroelectric capacitor is required to have a side surface that is nearly perpendicular to the substrate surface in order to improve the degree of integration. Therefore, when patterning a plurality of films constituting the ferroelectric capacitor, a method is considered in which the substrate temperature is raised and etching is continuously performed using a hard mask.
次に、スタック型の強誘電体キャパシタの形成工程の一例を図１(a)〜(c)に基づいて説明する。 Next, an example of the formation process of the stack type ferroelectric capacitor will be described with reference to FIGS.
図１(a)において、半導体基板１０１の表面には素子分離絶縁層１０２が形成され、半導体基板１０１の表層のうち素子分離層１０２に囲まれた領域には不純物拡散領域１０３が形成され、また、不純物拡散領域１０３及び素子分離絶縁層１０２上に層間絶縁膜１０４が形成され、さらに、層間絶縁膜１０４のうち不純物拡散領域１０３の上に形成された開口には導電性プラグ１０５が形成されている。
In FIG. 1A, an element
そのような構造が形成された後に、まず、層間絶縁膜１０４及び導電性プラグ１０５の上に第１金属膜１０６、ＰＺＴ膜１０７及び第２金属膜１０８を順に形成する。さらに、第２金属膜１０８の上に窒化チタン膜１１０、酸化シリコン膜１１１を順に形成する。なお、下記の特許文献１に記載されているように、第１金属膜１０６と層間絶縁膜１０４の間に、チタン膜を形成してもよい。
After such a structure is formed, first, a
その後に、酸化シリコン膜１１１と窒化チタン膜１１０をフォトリソグラフィー法によりパターニングすることにより、導電性プラグ１０５及びその周辺の上方に酸化シリコン膜１１１と窒化チタン膜１１０をハードマスク１１２としてキャパシタ平面形状に残す。
Thereafter, the
次に、図１(b)に示すように、ハードマスク１１２に覆われない領域の第２金属膜１０８、ＰＺＴ膜１０７及び第１金属膜１０６を順にエッチングすることにより、それらの膜１０６，１０７，１０８をスタック型の強誘電体キャパシタ１１３として残す。
Next, as shown in FIG. 1B, the
この後に、図１(c)に示すように、ハードマスク１１２を構成する酸化シリコン膜１１１を反応性イオンエッチング（ＲＩＥ）法により除去し、ついで、エッチャントを変えて窒化チタン膜１１０を除去する。
Thereafter, as shown in FIG. 1C, the
ところで、第１金属膜１０６、ＰＺＴ膜１０７、第２金属膜１０８のパターニングに使用されるハードマスク１１２について、レジストマスクと異なり、第１金属膜１０６、ＰＺＴ膜１０７、第２金属膜１０８を連続してエッチングする際に消滅しないような材料及び厚さが選択される。
By the way, unlike the resist mask, the
二層構造のハードマスクを金属膜のパターニングに使用し、かつ金属膜のエッチングガスとして塩素、酸素及びアルゴンからなる混合ガスを使用することが下記の特許文献２に記載されている。
ところで、ハードマスクを構成する酸化シリコン膜１１１の除去の際に、反応性イオンエッチングのスパッタイオンは垂直方向が主であるがその他の成分も持ち、また、強誘電体キャパシタの側壁も完全な垂直形状ではないので、キャパシタの側壁はイオン衝突に曝されてエッチングされる。
By the way, when the
そして、強誘電体キャパシタ側壁でエッチングされた導電性元素がその側壁に再付着し、これにより強誘電体キャパシタ側壁に付着した導電元素により上部電極と下部電極の間で電気的なリークが発生する原因となる。 Then, the conductive element etched on the side wall of the ferroelectric capacitor is reattached to the side wall, thereby causing electrical leakage between the upper electrode and the lower electrode due to the conductive element attached to the side wall of the ferroelectric capacitor. Cause.
そのような導電性元素の側壁への付着を抑制するために、反応性イオンエッチングでのスパッタ力を小さくすることが考えられる。しかし、スパッタ力を下げても強誘電体キャパシタの側壁がイオン衝突に曝されることには変わり無く、本質的な問題の解決にならない。 In order to suppress the adhesion of such conductive elements to the side walls, it is conceivable to reduce the sputtering force in reactive ion etching. However, even if the sputtering force is lowered, the side wall of the ferroelectric capacitor is still exposed to ion collision, and the essential problem cannot be solved.
また、強誘電体キャパシタの下部電極と層間絶縁膜の間にチタン膜を介在させる構造を採用する場合には、ハードマスクを構成する窒化チタン層を除去する工程において、窒化チタン層除去用のエッチャントによりチタン膜が側方からエッチングされて、強誘電体キャパシタと層間絶縁膜の間に空隙が発生して強誘電体キャパシタの接続面積が狭くなる。この結果、強誘電体キャパシタ形成後のスクラバー処理により強誘電体キャパシタが層間絶縁膜から剥がれ易くなる。 In the case of adopting a structure in which a titanium film is interposed between the lower electrode of the ferroelectric capacitor and the interlayer insulating film, an etchant for removing the titanium nitride layer in the step of removing the titanium nitride layer constituting the hard mask. As a result, the titanium film is etched from the side, a gap is generated between the ferroelectric capacitor and the interlayer insulating film, and the connection area of the ferroelectric capacitor is reduced. As a result, the ferroelectric capacitor is easily peeled off from the interlayer insulating film by the scrubber process after the formation of the ferroelectric capacitor.
本発明の目的は、ハードマスクをエッチングする際に強誘電体キャパシタの側壁をエッチングから保護できる半導体装置の製造方法を提供することにある。 An object of the present invention is to provide a method of manufacturing a semiconductor device that can protect the sidewall of a ferroelectric capacitor from etching when a hard mask is etched.
本発明の一観点によれば、半導体基板の上方に第１絶縁膜を形成する工程と、前記第１絶縁膜上にＴｉを含む金属膜を介して第１導電膜を形成する工程と、前記第１導電膜上に誘電体膜を形成する工程と、前記誘電体膜の上に第２導電膜を形成する工程と、前記第２導電膜の上に、ＴｉＮからなる下層及び前記下層上に積層された上層を含むハードマスクを形成する工程と、前記ハードマスクに覆われない領域の前記第２導電膜、前記誘電体膜及び前記第１導電膜を順にエッチングすることにより、前記ハードマスクの下に残された前記第２導電膜を上部電極、前記誘電体膜をキャパシタ誘電体膜、前記第１導電膜を下部電極とするキャパシタを形成する工程と、前記ハードマスクの前記上層を反応性イオンエッチングにより除去する工程と、前記キャパシタの側壁を覆う第２絶縁膜を形成する工程と、前記第２絶縁膜をマスクとするウェットエッチングを用いて、前記ハードマスクの前記下層を除去する工程とを有することを特徴とする半導体装置の製造方法が提供される。 According to an aspect of the present invention, a step of forming a first insulating film above a semiconductor substrate, a step of forming a first conductive film on the first insulating film via a metal film containing Ti, Forming a dielectric film on the first conductive film; forming a second conductive film on the dielectric film; and forming a TiN lower layer and the lower layer on the second conductive film. Forming a hard mask including a stacked upper layer, and sequentially etching the second conductive film, the dielectric film, and the first conductive film in a region not covered by the hard mask, Forming a capacitor having the second conductive film left below as an upper electrode, the dielectric film as a capacitor dielectric film, and the first conductive film as a lower electrode; and reacting the upper layer of the hard mask Removing by ion etching; and Forming a second insulating film covering a side wall of the capacitor; and removing the lower layer of the hard mask using wet etching using the second insulating film as a mask. A method of manufacturing a device is provided.
本発明に関連する発明によれば、第１絶縁膜上に形成された第１導電膜、誘電体膜及び第２導電膜をハードマスクを用いて連続的にエッチングしてキャパシタを形成した後に、キャパシタの側面を第２絶縁膜により覆いながらハードマスクを除去するようにしている。 According to the invention related to the present invention, the first conductive film, the dielectric film and the second conductive film formed on the first insulating film are continuously etched using a hard mask to form a capacitor. The hard mask is removed while the side surface of the capacitor is covered with the second insulating film.
従って、ハードマスクの上層部を構成する絶縁膜をドライエッチングにより除去する際には、ドライエッチングによるキャパシタ側面へのイオン衝突が防止され、この結果、キャパシタの側面のエッチングが防止され、また、その側面へのエッチング生成物の付着が防止され、さらに、キャパシタの誘電体膜の側方からの劣化が防止される。また、第１導電膜の配向を改善するために第１導電膜と第１絶縁膜の間に、チタン膜のようなハードマスクの構成元素と同じ元素の金属膜を形成する場合にも、第２絶縁膜により金属膜が保護されるので、ハードマスクをエッチングにより除去する際に金属膜の縮小化が防止される。 Accordingly, when the insulating film constituting the upper layer portion of the hard mask is removed by dry etching, ion collision to the side surface of the capacitor due to dry etching is prevented, and as a result, etching of the side surface of the capacitor is prevented. The adhesion of the etching product to the side surface is prevented, and further, deterioration of the capacitor dielectric film from the side is prevented. Also, when a metal film of the same element as the constituent element of the hard mask such as a titanium film is formed between the first conductive film and the first insulating film in order to improve the orientation of the first conductive film, Since the metal film is protected by the two insulating films, the metal film can be prevented from being reduced when the hard mask is removed by etching.
これらにより、キャパシタの歩留まりが向上する。 As a result, the yield of the capacitor is improved.
以下に、本発明の実施形態を図面に基づいて説明する。 Embodiments of the present invention will be described below with reference to the drawings.
（第１の実施の形態）
図２〜図１３は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
(First embodiment)
2 to 13 are cross-sectional views illustrating manufacturing steps of the semiconductor device according to the first embodiment of the present invention.
図２(a)に示す構造を形成するまでの工程について説明する。 The steps required until the structure shown in FIG.
まず、ｎ型又はｐ型のシリコン（半導体）基板１のトランジスタ形成領域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、素子分離用溝の中に酸化シリコンを埋め込んでＳＴＩ（Shallow Trench Isolation）構造の素子分離絶縁膜２を形成する。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成した絶縁膜を素子分離絶縁膜２として採用してもよい。
First, an element isolation trench is formed around the transistor formation region of the n-type or p-type silicon (semiconductor)
そのような素子分離絶縁膜２を形成した後に、シリコン基板１のメモリセル領域Ａと周辺回路領域Ｂの各々の所定の活性領域（トランジスタ形成領域）にｐ型不純物を導入して、ｐウェル３ａ，３ｂを形成する。なお、周辺回路領域Ｂにおいては、ＣＭＯＳを構成するｐウェル３ｂのみならずｎウェル（不図示）も形成されるので、ｎ型不純物も導入される。なお、本実施形態では、周辺回路領域Ｂのうち、電圧を昇圧するための昇圧用ブースト回路領域のキャパシタ形成領域が示されている。
After such an element
その後に、シリコン基板１の活性領域表面を熱酸化して、ゲート絶縁膜４となるシリコン酸化膜を形成する。
Thereafter, the surface of the active region of the
次に、シリコン基板１の上側全面に非結晶質又は多結晶のシリコン膜とタングステンシリサイド膜を順に形成する。続いて、これらの膜をフォトリソグラフィー法によりパターニングして、メモリセル領域Ａのｐウェル３ａ上にゲート電極５ａ，５ｂを形成し、同時に、周辺回路領域Ｂのｐウェル３ｂ上にゲート電極５ｃを形成する。
Next, an amorphous or polycrystalline silicon film and a tungsten silicide film are sequentially formed on the entire upper surface of the
メモリセル領域Ａでは、１つのｐウェル３ａ上には２つのゲート電極５ａ，５ｂがほぼ平行に間隔をおいて配置され、それらのゲート電極５ａ，５ｂはワード線ＷＬの一部を構成している。
In the memory cell region A, two
次に、メモリセル領域Ａにおいて、ゲート電極５ａ，５ｂ両側のｐウェル３ａ内にｎ型不純物をイオン注入することにより、ｎチャンネルＭＯＳトランジスタのソース／ドレインとなる第１〜第３のｎ型不純物拡散領域６ａ，６ｂ，６ｃを形成する。これと同時に、周辺回路領域Ｂのｐウェル３ｂにもｎ型不純物をイオン注入してｎチャネルＭＯＳトランジスタのソース／ドレインとなるｐ型不純物拡散領域６ｄ，６ｅを形成する。この後に、周辺回路領域Ｂのｎウェルにｐ型不純物を注入してｐチャネルＭＯＳトランジスタのソース／ドレインとなるｐ型不純物拡散領域（不図示）を形成する。
Next, in the memory cell region A, n-type impurities are ion-implanted into the p-
続いて、シリコン基板１の全面に絶縁膜を形成した後、その絶縁膜をエッチバックしてゲート電極５ａ〜５ｃの側面に絶縁性サイドウォール７として残す。その絶縁膜として、例えばＣＶＤ法により酸化シリコン（SiO2）を形成する。
Subsequently, after an insulating film is formed on the entire surface of the
さらに、ゲート電極５ａ〜５ｃと側壁絶縁膜７をマスクに使用して、ｐウェル３ａ、３ｂ内に再びｎ型不純物イオンを注入することにより、ｎ型不純物拡散領域６ａ〜６ｅをＬＤＤ構造にする。さらに、ｎウェル内に再びｐ型不純物イオンを注入することによりｐ型不純物拡散領域もＬＤＤ構造とする。
Further, n-type
なお、ｎ型不純物とｐ型不純物は、レジストパターンを使用して打ち分けられる。 Note that n-type impurities and p-type impurities are separated using a resist pattern.
以上のように、メモリセル領域Ａでは、ｐウェル３ａとゲート電極５ａ，５ｂとその両側のｎ型不純物拡散領域６ａ，６ｂ，６ｃ等によってｎ型ＭＯＳトランジスタＴ1，Ｔ2が構成され、また、周辺回路領域Ｂでは、ｐウェル３ｂとゲート電極５ｃとその両側のｎ型不純物拡散領域６ｄ，６ｅ等によってｎ型ＭＯＳＦＥＴＴ３が構成される。
As described above, in the memory cell region A, the n-type MOS transistors T 1 and T 2 are constituted by the
次に、ｎ型ＭＯＳトランジスタＴ1，Ｔ2，Ｔ3を覆うカバー絶縁膜９として約２００ｎｍの厚さの酸窒化シリコン（SiON）膜をプラズマＣＶＤ法によりシリコン基板１の全面に形成する。さらに、ＴＥＯＳ（テトラエトキシシラン）ガスを用いるプラズマＣＶＤ法により、厚さ約１．０μｍの二酸化シリコン（SiO2）を第１の層間絶縁膜１０としてカバー絶縁膜９上に形成する。続いて、第１の層間絶縁膜１０上面を化学的機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法により平坦化する。
Next, a silicon oxynitride (SiON) film having a thickness of about 200 nm is formed on the entire surface of the
次に、図２(b) に示す構造を形成するまでの工程を説明する。 Next, steps required until a structure shown in FIG.
まず、フォトリソグラフィー法によりカバー絶縁膜９と第１層間絶縁膜１０をパターニングすることにより、ｎ型不純物拡散層６ａ〜６ｅの上にそれぞれ第１〜第５のコンタクトホール９ａ〜９ｅを形成する。
First, the
さらに、第１層間絶縁膜１０上面と第１〜第５のコンタクトホール９ａ〜９ｅ内面にグルー層１１ａとして厚さ３０ｎｍのチタン（Ti）膜と厚さ５０ｎｍの窒化チタン（TiN）膜をスパッタ法により順に形成する。さらに、グルー膜１１ａの上にタングステン（Ｗ）膜１１ｂをＣＶＤ法により成長して第１〜第５のコンタクトホール９ａ〜９ｅ内を完全に埋め込む。
Further, a titanium (Ti) film having a thickness of 30 nm and a titanium nitride (TiN) film having a thickness of 50 nm are sputtered as a glue layer 11a on the upper surface of the first
続いて、グルー膜１１ａ及びＷ膜１１ｂをＣＭＰ法により研磨して第１層間絶縁膜１０の上面上から除去する。これにより、第１〜第５のコンタクトホール９ａ〜９ｅ内のそれぞれに残されたＷ膜１１ｂ及びグルー膜１１ａを第１〜第５の導電性プラグ１２ａ〜１２ｅとする。
Subsequently, the glue film 11a and the W film 11b are polished by the CMP method and removed from the upper surface of the first
次に、図３(a)に示すように、第１〜第５の導電性プラグ１２ａ〜１２ｄ上と第１層間絶縁膜１０上に、導電性の酸素バリアメタル膜２としてイリジウム膜をスパッタにより形成する。イリジウム膜は、メモリセル領域Ａではｐウェル３ａ内両端寄りの第２、第３の導電性プラグ１２ｂ，１２ｃの異常酸化を防止し、周辺回路領域Ｂではｐウェル３ｂ内の一方の第５の導電性プラグ１２ｅの異常酸化を防止するための十分な厚さに形成される。例えば、イリジウム膜は、後述するキャパシタを酸素含有雰囲気中で５５０℃の温度でアニールする際に導電性プラグ１２ｂ，１２ｃ，１２ｅの異常酸化を防止できる厚さ、例えば２００ｎｍの厚さに形成され、さらに温度が１００℃上がるごとに厚さを１００ｎｍずつ加えて形成される。
Next, as shown in FIG. 3A, an iridium film is formed as a conductive oxygen
続いて、酸素バリアメタル膜１３上面において、第２、第３及び第５の導電性プラグ１２ｂ，１２ｃ，１２ｅとその周辺領域の上方にマスク１４としてレジストパターンを形成する。
Subsequently, on the upper surface of the oxygen
次に、図３(b)に示すように、マスク１４に覆われない領域の酸素バリアメタル膜１３をエッチングすることにより、酸素バリアメタル膜１３を第２、第３及び第５の導電性プラグ１２ｂ，１２ｃ，１２ｅの上とその周辺に島状に残す。これにより、第１、第４の導電性プラグ１２ａ，１２ｄは露出する。その後に、マスク１４は除去される。なお、マスク１４として、酸化チタンなどのハードマスクを用いてもよい。
Next, as shown in FIG. 3B, the oxygen
続いて、図４(a)に示すように、第１、第４の導電性プラグ１２ａ，１２ｄ、酸素バリアメタル１３及び第１層間絶縁膜１０の上に、酸化防止絶縁層１５ａとして酸窒化シリコン（SiON）層又は窒化シリコン（Si3N4）層をＣＶＤ法により例えば１００〜２５０ｎｍの厚さに形成する。厚さ１００ｎｍの酸窒化シリコン又は窒化シリコンは、約６５０℃の酸素アニール下で、第１、第４の導電性プラグ１２ａ，１２ｄの酸化を防止する能力を有する。
Subsequently, as shown in FIG. 4A, a silicon oxynitride is formed as an
続いて、酸化防止絶縁層１５ａ上に絶縁性密着層１５ｂを形成する。絶縁性密着層１５ｂは、後述するキャパシタ下部電極との密着性を向上するために形成される。絶縁性密着層１５ｂとして、例えばＴＥＯＳを用いるＣＶＤ法により１００〜３００ｎｍの厚さの酸化シリコン層を形成する。
Subsequently, an insulating
この後に、図４(b)に示すように、酸素バリアメタル膜１３をストッパーとして機能させて、絶縁性密着層１５ｂと酸化防止絶縁層１５ａをＣＭＰにより研磨して酸素バリアメタル膜１３の上面を露出させる。この場合、酸素バリアメタル膜１５ａ、絶縁性密着層１５ｂの研磨面は平坦かされる。
Thereafter, as shown in FIG. 4B, the insulating
次に、図５に示す構造を形成するまでの工程を説明する。 Next, steps required until a structure shown in FIG.
まず、酸素バリアメタル膜１３、酸化防止絶縁層１５ａ及び絶縁性密着層１５ｂの上に第１導電膜１６を形成する。第１導電膜１６は、白金族又は白金族酸化物の単層又は多層構造の導電膜から構成される。第１導電膜１６として、例えば厚さ２００ｎｍのイリジウム層１６ｗ、厚さ３０ｎｍの酸化イリジウム層１６ｘ、厚さ５０ｎｍの酸化プラチナ膜１６ｙ、及び厚さ５０ｎｍのプラチナ層１６ｚをスパッタにより順に形成する。なお、第１導電膜１６を形成する前又は後に、例えば膜剥がれ防止のために絶縁性密着層１５ｂをアニールする。アニール方法として、例えばアルゴン雰囲気中で７５０℃、６０秒のＲＴＡ（rapid thermal annealing） を採用する。
First, the first
続いて、第１導電膜１６上に、強誘電体膜１７として例えば厚さ１４０〜２００ｎｍのＰＺＴ((Pb(Zr1-xTix)O3))膜をスパッタにより形成する。
Subsequently, a PZT ((Pb (Zr 1-x Tix) O 3)) film having a thickness of, for example, 140 to 200 nm is formed as the
なお、強誘電体膜１７として、ＰＬＺＴ、ＰＬＣＳＺＴのようなＰＺＴ系材料だけでなく、SrBi2Ta2O9、SrBi(Ta,Nb)2O9等のＢｉ層状構造化合物材料、その他の金属酸化物強誘電体を採用してもよい。また、強誘電体膜１７の形成方法としては、スパッタ法の他に、スピンオン法、ゾルゲル法、ＭＯＤ（Metal Organic Deposition）法、ＭＯＣＶＤ法がある。
The
その後に、酸素含有雰囲気中で強誘電体膜１７をアニールにより結晶化する。アニールとして、例えばアルゴンと酸素の混合ガス雰囲気中で基板温度６００℃、時間９０秒の条件を第１ステップ、酸素雰囲気中で基板温度７５０℃、時間６０秒の条件を第２ステップとする、２ステップのＲＴＡ処理を採用する。
Thereafter, the
さらに、強誘電体膜１７の上に第２導電膜１８として例えば厚さ２００ｎｍの酸化イリジウム（IrO2）をスパッタ法により形成する。
Further, for example, iridium oxide (IrO 2 ) having a thickness of 200 nm is formed on the
続いて、ハードマスクとなるTiN膜１９とSiO2膜（絶縁膜）２０を第２導電膜１７上に順に形成する。TiN膜１９は、スパッタ法によって例えば約２００ｎｍの厚さに形成され、また、SiO2膜２０はＴＥＯＳを用いるプラズマＣＶＤ法によって約１０００ｎｍの厚さに形成される。
Subsequently, a
そして、SiO2膜２０の上にレジストを塗布し、これを露光、現像して第２，第３及び第５の導電性プラグ１２ｂ，１２ｃ，１２ｅの上方にキャパシタ平面形状のレジストパターン２１を形成する。
Then, a resist is applied on the SiO 2 film 20, and this is exposed and developed to form a resist
次に、図６に示すように、C4F8とArとCF4の混合ガスをエッチングガスに用いて、レジストパターン２１に覆われない領域のSiO2膜２０をドライエッチングして除去し、さらに、BCl3とCl2の混合ガス又はCl2 をエッチングガスに用いてレジストパターン２１に覆われない領域のTiN膜１９をドライエッチングして除去する。SiO2膜２０のエッチングとTiN膜１９のエッチングは、エッチャーを換えて行われる。そして、パターニングされたSiO2膜２０とTiN膜１９は、ハードマスク２２として用いられる。なお、レジストパターン２１は、ハードマスク２２の形成後にアッシングによって除去される。
Next, as shown in FIG. 6, using a mixed gas of C 4 F 8 , Ar, and CF 4 as an etching gas, the SiO 2 film 20 in a region not covered with the resist
次に、図７に示すように、ハードマスク２２に覆われない領域の第２導電膜１８、強誘電体膜１７及び第１導電膜１６をＩＣＰエッチング装置を用いて以下の条件で順にエッチングする。
Next, as shown in FIG. 7, the second
まず、第２導電膜１８であるIrOx膜をエッチングする。この場合のエッチング条件は、HBrを流量１０sccm、O2を流量４０sccmでエッチングチャンバ内に流し、さらにチャンバ内の圧力を０．４Ｐａ、ウェハステージ温度を４００℃、ソースパワー８００watt、バイアスパワー７００wattに設定する。なお、ソースパワーはＩＣＰエッチング装置のアンテナに印加される高周波電源のパワーであり、バイアスパワーは半導体ウェハ（シリコン基板１）に印加される高周波電源のパワーである。
First, the IrOx film that is the second
続いて、強誘電体膜１７であるＰＺＴ膜をエッチングする。この場合のエッチング条件は、Cl2 を流量４０sccm、Arを流量１０sccmでエッチングチャンバ内に流し、さらにチャンバ内の圧力を０．４Pa、ウェハステージ温度を４００℃、ソースパワー８００watt、バイアスパワー７００wattに設定する。
Subsequently, the PZT film that is the
さらに、第１導電膜１６をエッチングする。この場合のエッチング条件として、HBrを流量１０sccm、O2を流量４０sccmでエッチングチャンバ内に流し、さらにチャンバ内の圧力を０．４Pa、ウェハステージ温度を４００℃、ソースパワーを８００watt、バイアスパワーを７００wattに設定する。第１導電膜１６のエッチング工程ではオーバエッチングがなされる。
Further, the first
なお、第１導電膜１６、第２導電膜１８をエッチングする際には、エッチングガスであるHBrとO2にC4F8を加えてもよい。
Note that when the first
これにより、メモリセル領域Ａのｐウェル３ａの上方において、第１導電膜１６、強誘電体膜１７及び第２導電膜１８からなるメモリセル用のキャパシタＱ1が形成され、さらに、周辺回路領域Ｂのｐウェル３ｂの上方において、第１導電膜１６、強誘電体膜１７及び第２導電膜１８からなる電圧ブースト用のキャパシタＱ2が形成される。
As a result, a memory cell capacitor Q 1 including the first
なお、第１導電膜１６に対してオーバーエッチングする場合に、絶縁性密着層１５ｂがエッチングされて薄層化される。
Note that when the first
メモリセル用のキャパシタＱ1において、第１導電膜１６は下部電極１６ａであり、強誘電体膜１７は誘電体膜１７ａであり、第２導電膜１８は上部電極１８ａである。また、電圧ブースト用のキャパシタＱ2において、第１導電膜１６は下部電極１６ｂであり、強誘電体膜１７は誘電体膜１７ｂであり、第２導電膜１８は上部電極１８ｂである。なお、電圧ブースト用のキャパシタＱ2の平面形状の面積は、メモリセル用のキャパシタＱ1の平面形状の面積よりも大きい。
In the capacitor to Q 1 memory cell, the first
メモリセル領域Ａのｐウェル３ａ上方に形成された２つのキャパシタＱ1は、それぞれ島状の酸素バリアメタル膜１３を介して第２、第３の導電性プラグ１２ｂ，１２ｃに電気的に接続される。また、周辺回路領域Ｂのｐウェル３ｂの上方に形成されたキャパシタＱ2は島状の酸素バリアメタル膜１３を介して第５の導電性プラグ１２ｅに電気的に接続される。
The two capacitors Q 1 formed above the p well 3 a in the memory cell region A are electrically connected to the second and third
以上のような第１導電膜１６をエッチングした後には、メモリセル用のキャパシタＱ1 の上と電圧ブースト用のキャパシタＱ2の上にそれぞれハードマスク２２が残っている。しかし、ハードマスク２２のうちSiO2膜２０は、第１導電膜１６、強誘電体１７及び第２導電膜１８をエッチングする際にエッチングされて、初期状態に比べて形状が変化している。即ち、メモリセル用のキャパシタＱ1の上のSiO2膜２０は縮小されて錐形状となり、その下のTiN膜１９よりも狭い領域に存在している。同様に、電圧ブースト用のキャパシタＱ2の上のSiO2膜２０は縮小されて肩は大きく削られて丸みを帯び、その下のTiN膜１９よりも狭い領域に存在している。
After the first
ところで、強誘電体膜１７を構成するＰＺＴ膜のパターニングには、ハードマスク２２として酸化シリコン膜２０を用いることが好ましい。従って、強誘電体膜１７のエッチング中にハードマスク２２である酸化シリコン膜２０が消滅することは、ＰＺＴ膜のエッチングレートの著しい低下を招くので、ＰＺＴ膜のエッチングが終わるまではハードマスク２２のうちSiO2膜２０を残すことは重要である。なお、第１導電膜１６のエッチング時には、SiO2膜２０が縮小されていてもTiN 膜１９がマスクとして機能する。
Incidentally, it is preferable to use the
次に、ハードマスク２２の除去方法について説明する。
Next, a method for removing the
まず、図８に示すように、キャパシタＱ1，Ｑ2、酸素バリアメタル膜１５ａ及び絶縁性密着層１５ｂの上に、ＣＶＤ法のような段差被覆性の優れた成膜方法により第１のキャパシタ保護絶縁膜２３を形成する。この実施形態では、第１のキャパシタ保護絶縁膜２３としてＴＥＯＳを用いるＣＶＤ法によりSiO2膜を形成する。
First, as shown in FIG. 8, the first capacitor is formed on the capacitors Q 1 and Q 2 , the oxygen
第１のキャパシタ保護絶縁膜２３をＴＥＯＳを用いてＣＶＤ法により形成する条件として、平行平板型のプラズマＣＶＤ装置の反応室内にＴＥＯＳ、O2、Heをそれぞれ４６０sccm、１４００sccm、４８０sccmの流量で導入し、ＲＦパワーを４００Ｗに設定し、基板温度を３９０℃に設定し、反応室内の圧力を９Torrに設定し、基板・電極間の距離を２００milsに設定する。このような条件により、第１のキャパシタ保護絶縁膜２３を２００ｎｍの厚さに形成する。
As a condition for forming the first capacitor
なお、第１のキャパシタ保護絶縁膜２３として、その他に、シランとアンモニアと酸素を用いてＣＶＤ法により形成されるSiON膜、シランとアンモニアを用いてＣＶＤ法により形成されるSi3N4膜、ＭＯＣＶＤ法により形成されるアルミナ膜などを用いてもよい。ＭＯＣＶＤ法によりアルミナ膜を形成する条件として、例えばトリメチルアルミニウム（Al(CH3)3）に水素（H2）又はオゾン（O3）を加えたガスが用いられ、基板温度が例えば３００℃に設定される。
In addition, as the first capacitor protective insulating
以上のようにＴＥＯＳを用いて第１のキャパシタ保護絶縁膜２３を形成した後に、２周波反応性イオンエッチング（２周波ＲＩＥ）法により、ハードマスク２２のSiO2膜２０を除去するために、第１のキャパシタ保護絶縁膜２３とSiO2膜２０をエッチングする。
After forming the first capacitor
そのエッチングのために、平行平板型電極を有する２周波ＲＩＥ装置が用いられる。２周波ＲＩＥ装置の反応室内の平行平板型電極のうち上側電極には２０００〜２８００Ｗの２７．１３MHzの電源が接続され、下側電極には３００〜１３００Ｗの８００kHzの電源が接続される。また、下側電極と上側電極の間の距離は２０mmに設定される。上側電極の温度は３０℃に設定され、シリコン基板１が載置される下側電極の温度は０℃に設定される。下側電極を冷却するための冷却ガス背圧は下側電極の中央とエッジでそれぞれ７．５Ｔに設定される。また、反応室の内側壁の温度は５０℃に設定される。また、反応室内には、エッチングガスとしてC4F8とArとCF4 がそれぞれ１４〜２０sccm、５００sccm、２〜８sccmの流量で導入され、また、反応室内のガス圧力は２５〜４０mTorrに設定される。
For the etching, a two-frequency RIE apparatus having parallel plate type electrodes is used. Of the parallel plate electrodes in the reaction chamber of the two-frequency RIE apparatus, the upper electrode is connected to a 27.13 MHz power source of 2000 to 2800 W, and the lower electrode is connected to an 800 kHz power source of 300 to 1300 W. The distance between the lower electrode and the upper electrode is set to 20 mm. The temperature of the upper electrode is set to 30 ° C., and the temperature of the lower electrode on which the
これにより、第１のキャパシタ保護絶縁膜２３のエッチングとハードマスク２２のSiO2膜２０のエッチングは、シリコン基板１の上面に対してほぼ垂直に異方的に進む。
Thereby, the etching of the first capacitor
まず、図９に示すように、絶縁性密着層１５ｂの上面とハードマスク２２の上面とから第１のキャパシタ保護絶縁膜２３が除去され、さらにSiO2膜２０の一部がエッチングされる。この状態では、キャパシタＱ1，Ｑ2の側面とハードマスク２２のTiN膜１９側面には第１のキャパシタ保護絶縁膜２３が選択的に残される。
First, as shown in FIG. 9, the first capacitor
図１０(a) に示すように、さらにエッチングが進むとハードマスク２２のSiO2膜２０は完全に除去されるとともに、キャパシタＱ1，Ｑ2とTiN膜１９のそれぞれの側面上の第１のキャパシタ保護絶縁膜２３の一部がエッチングされてその高さが低くなり且つ薄くなる。第１のキャパシタ保護絶縁膜２３のエッチングは、ハードマスク２２のSiO2膜２０が除去された状態で停止され、キャパシタＱ1，Ｑ2の側面は第１のキャパシタ保護絶縁膜２３により被覆された状態となっている。
As shown in FIG. 10A, when the etching further proceeds, the SiO 2 film 20 of the
このようにハードマスク２２のSiO2膜２０のエッチングを終えた状態で、第１のキャパシタ保護絶縁膜２３はキャパシタＱ1 ，Ｑ2 のそれぞれの側面に残った状態となり、そのまま残すことが好ましい。
Thus, after the etching of the SiO 2 film 20 of the
なお、上記した反応性イオンエッチング条件によれば、SiON膜、SiN膜及びTiN膜に対して選択的にSiO2膜のエッチングが可能なので、少なくとも酸化防止絶縁層１５ａ、TiN膜１９は殆どエッチングされずに残ることになる。また、反応性イオンエッチングの反応性ラジカル量とスパッタ力のうちスパッタ力を抑制するエッチング条件に設定すると、酸化防止絶縁層１５ａに対するSiO2膜１９のエッチング選択性が犠牲になって、酸化防止絶縁層１５ａが掘られて第１及び第４の導電性プラグ１２ａ，１２ｄの上面が露出するおそれがあり、好ましくない。
According to the reactive ion etching conditions described above, since the SiO 2 film can be selectively etched with respect to the SiON film, the SiN film, and the TiN film, at least the
次に、図１０(b)に示すように、ハードマスク２２を構成するTiN膜１９をNH4OHとH2O2とH2Oの混合液を用いるウェットエッチングにより除去する。
Next, as shown in FIG. 10B, the
そのようなTiN膜１９のエッチング条件によれば、TiN膜１８ａをSiO2膜に対して選択的にエッチングすることが可能であり、キャパシタＱ1，Ｑ2の下の絶縁性密着層１５ｂは殆どエッチングされない。
According to such etching conditions of the
続いて、強誘電体膜１７をエッチングによるダメージから回復させるために、キャパシタＱ1，Ｑ2の回復アニールを行う。この場合の回復アニールは、例えば、基板温度６５０℃、６０分間の条件で酸素雰囲気中で行われる。
Subsequently, recovery annealing of the capacitors Q 1 and Q 2 is performed in order to recover the
次に、図１１(a)に示すように、第２のキャパシタ保護絶縁膜２４として膜厚５０ｎｍのアルミナをスパッタによりキャパシタＱ1，Ｑ2表面の上と絶縁性密着層１５ｂの上に形成した後に、酸素雰囲気中で６５０℃で６０分間の条件でキャパシタＱ1，Ｑ2をアニールする。第２のキャパシタ保護絶縁膜２４は、プロセスダメージからキャパシタＱ1，Ｑ2を保護するものである。
Next, as shown in FIG. 11A, as the second capacitor
その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、第２層間絶縁膜２５として膜厚１．０μｍ程度の酸化シリコン（SiO2）をキャパシタ保護膜２４上に形成する。さらに、第２層間絶縁膜２５の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁膜２５の残りの膜厚は、キャパシタＱ1，Ｑ2の上部電極１８ａ，１８ｂ上で３００ｎｍ程度とする。
Thereafter, silicon oxide (SiO 2 ) with a film thickness of about 1.0 μm is formed on the
次に、図１１(b)に示す構造を形成するまでの工程を説明する。 Next, steps required until a structure shown in FIG.
まず、レジストマスク（不図示）を用いてメモリセル領域Ａ内の第２層間絶縁膜２５、第２のキャパシタ保護膜２４、絶縁性密着層１５ｂ及び酸化防止絶縁装置１５ａをエッチングすることにより、第１、第４の導電性プラグ１２ａ，１２ｄのそれぞれの上にホール２５ａ、２５ｂを形成する。さらに、ホール２５ａ，２５ｂ内と第２層間絶縁膜２５上に、グルー膜として膜厚５０ｎｍのTiN膜をスパッタ法により形成する。さらに、ＣＶＤ法によりＷ膜をグルー層上に成長するとともにホール２５ａ内を完全に埋め込む。
First, the second
続いて、Ｗ膜及びTiN膜をＣＭＰ法により研磨して第２層間絶縁膜２５の上面上から除去する。そして、ホール２５ａ，２５ｂ内に残されたタングステン膜及びグルー層を第６，第７の導電性プラグ２６ａ，２６ｂとする。
Subsequently, the W film and the TiN film are polished by the CMP method and removed from the upper surface of the second
次に、図１２に示す構造を形成するまでの工程を説明する。 Next, steps required until a structure shown in FIG.
まず、第６、第７の導電性プラグ２６ａ，２６ｂ上と第２層間絶縁膜２５上に、酸化防止膜２７としてSiON膜をＣＶＤ法により形成する。さらに、酸化防止膜２７と第２層間絶縁膜２５をフォトリソグラフィー法によりパターニングしてメモリセル用のキャパシタＱ1及び電圧ブースト用のキャパシタＱ2のそれぞれの上部電極１８ａ，１８ｂの上にコンタクトホール２７ａ，２７ｂを形成する。
First, an SiON film is formed as an antioxidant film 27 on the sixth and seventh
コンタクトホール２７ａ，２７ｂを形成することによりダメージを受けたキャパシタＱ1，Ｑ2はアニールによって回復される。そのアニールは、例えば酸素雰囲気中で基板温度５５０℃として６０分間行われる。
The capacitors Q 1 and Q 2 damaged by forming the
次に、図１３に示す構造を形成するまでの工程を説明する。 Next, steps required until a structure shown in FIG.
まず、第２層間絶縁膜２５上に形成された酸化防止膜２７をエッチバックによって除去するとともに、第６、第７の導電性プラグ２６ａ，２６ｂの上面を露出させる。続いて、キャパシタＱ1，Ｑ2の上部電極１８ａ，１８ｂの上のコンタクトホール２７ａ，２７ｂ内と第２層間絶縁膜２５の上とに金属膜を形成する。金属膜として、例えば、膜厚６０ｎｍのTi、膜厚３０ｎｍのTiN、膜厚４００ｎｍのAl-Cu、膜厚５ｎｍのTi、及び膜７０ｎｍのTiNを順に形成した多層構造を採用する。
First, the antioxidant film 27 formed on the second
その後に、金属膜をパターニングすることにより、コンタクトホール２７ａ，２７ｂを通して上部電極１８ａ，１８ｂに接続される一層目金属配線２８ａ，２８ｂと、第６、第７の導電性プラグ２６ａ，２６ｂに接続される島状の第１、第２の導電性パッド２８ｃ、２８ｄを形成する。
Thereafter, by patterning the metal film, the first-
さらに、第２層間絶縁膜２５、一層目金属配線２８ａ，２８ｂ及び第１、第２の導電性パッド２８ｃ，２８ｄの上に第３層間絶縁膜２９を形成する。続いて、第３層間絶縁膜２９をパターニングして第１、第２の導電性パッド２８ｃ，２８ｄの上にホール２９ａ，２９ｂを形成し、そのホール２９ａ，２９ｂ内に下から順にTiN膜及びＷ膜からなる第７、第８の導電性プラグ３０ａ，３０ｂを形成する。
Further, a third interlayer insulating film 29 is formed on the second
その後、ビット線を含む二層目配線３１を第３層間絶縁膜２９上に形成する。ビット線は、第７の導電性プラグ３０ａ、導電性パッド２８ｃ、第１、第６の導電性プラグ１２ａ，２６ａを介して第１のｎ型不純物拡散領域６ａに電気的に接続される。それに続いて二層目配線層３１を覆う絶縁膜等が形成されるが、その詳細は省略する。
Thereafter, a
上記したように、キャパシタＱ1，Ｑ2の形成のためにハードマスク２２を使用して第１導電膜１６、強誘電体膜１７及び第２導電膜１８をエッチングした後に、キャパシタＱ1，Ｑ2及びハードマスク２２及び絶縁性密着層１５ｂの上に第１のキャパシタ保護絶縁膜２３を形成している。そして、第１のキャパシタ保護絶縁膜２３とハードマスク２２のSiO2膜２０をほぼ垂直方向にエッチングすることにより、第１のキャパシタ保護絶縁膜２３をキャパシタＱ1，Ｑ2の側壁に残しつつSiO2膜２０を除去するようにしている。
As described above, the first
このため、ハードマスク２２を構成するSiO2膜２０をエッチングして除去する際に、キャパシタＱ1，Ｑ2の側壁はキャパシタ保護絶縁膜２３により保護されてイオン衝突を受けることが防止される。従って、キャパシタＱ1，Ｑ2の側壁はエッチングされることが防止されるし、エッチングされた材料が側壁に付着することも防止される。
Therefore, when the SiO 2 film 20 constituting the
また、キャパシタＱ1，Ｑ2の側壁が完全な垂直に形成されずに傾斜している場合に、それらの側壁上でキャパシタ保護絶縁膜２３は薄くなり易い。しかし、キャパシタ保護絶縁膜２３は、SiO2膜２０のエッチング中にキャパシタ側壁をイオン衝突から防御する機能を有している。従って、例えキャパシタＱ1，Ｑ2の側壁は殆どエッチングされず、エッチング生成物がそれらの側壁に殆ど付着しない。
Further, when the sidewalls of the capacitors Q 1 and Q 2 are not formed completely perpendicular but are inclined, the capacitor
これにより、ハードマスク２２の除去の工程における、キャパシタＱ1，Ｑ2のリークの外部的原因が除かれるとともに、キャパシタＱ1，Ｑ2の強誘電体膜１７が側方からエッチングされることが防止されて誘電体膜１７ａの周縁領域での劣化が防止される。
As a result, external causes of leakage of the capacitors Q 1 and Q 2 in the process of removing the
ところで、上記した実施形態では、第１のキャパシタ保護絶縁膜２３をハードマスク２２の上部層となるSiO2膜１９と同じ材料により構成しているが、異なる材料の場合、例えばアルミナを採用する場合には、第１のキャパシタ保護膜２３を異方性エッチングしてキャパシタＱ1，Ｑ2の側壁に選択的に残した後に、第１のキャパシタ保護絶縁膜２３に対してSiO2膜２０を選択的にエッチングする方法を採用することにより、SiO2膜２０のエッチングにより第１のキャパシタ保護絶縁膜２３を殆どエッチングさせずにキャパシタＱ1，Ｑ2側壁を確実に保護することが可能になる。
By the way, in the above-described embodiment, the first capacitor
また、上記した実施形態では、ハードマスク２２の上部層としてSiO2膜２０を用いているが、その他の膜、例えばSi3N4膜を用いてもよい。この場合には、Si3N4膜を除去するために、CF4とN2の混合ガス又はCF4とN2とO2の混合ガスを用いてダウンフローエッチングを行う。
In the above-described embodiment, the SiO 2 film 20 is used as the upper layer of the
さらに、上記した実施形態では、ハードマスク２２を二層構造にしたが、TiN膜１９からなる単層構造としてもよい。この場合には、SiO2膜２０の除去という工程は必要なくなるが、第１のキャパシタ保護絶縁膜２３によりキャパシタＱ1，Ｑ2側壁が保護されるので、TiN膜１９のエッチングをドライエッチングしてもキャパシタＱ1，Ｑ2の側壁のエッチングが防止されるとともに強誘電体膜１７の劣化が防止される。TiN膜のエッチングは、例えばCF4とO2の混合ガスを用いるダウンフローエッチング法を用いる。
Furthermore, although the
なお、ハードマスク２２を構成するSiO2膜２０をエッチングする際に、SiO2からなる絶縁性密着層１５ｂが掘られるがその下のSi3N4 からなる酸化防止絶縁層１５ａはエッチングが殆ど進まないので第１及び第４の導電性プラグ１２ａ，１２ｄの上面が露出することはない。しかし、キャパシタＱ1，Ｑ2の周囲の絶縁性密着層１５ｂのエッチングにより段差が大きくなることを防止したい場合には、絶縁性密着層１５ｂをSiONから構成してもよいし、絶縁性密着層１５ｂを形成せずに酸化防止絶縁層１５ａの膜厚を厚くしてもよい。
When the SiO 2 film 20 constituting the
以上のようにキャパシタＱ1，Ｑ2の上部電極１８ａ，１８ｂと下部電極１６ａ，１６ｂの間のリーク電流を防止し、さらに、キャパシタＱ1，Ｑ2の下地に対してハードマスク２２を選択的にエッチングできるようになったので、半導体装置を高い歩留まりで形成できる。
Above the capacitors Q 1, Q 2 of the
（第２の実施の形態）
図１４〜図１９は、本発明の第２実施形態の半導体装置の製造工程を示す断面図である。なお、本実施形態ではメモリセル領域における半導体装置の形成工程について説明する。
(Second Embodiment)
14 to 19 are cross-sectional views showing manufacturing steps of the semiconductor device according to the second embodiment of the present invention. In the present embodiment, a process for forming a semiconductor device in the memory cell region will be described.
図１４(a)に示す構造を形成するまでの工程を説明する。 The steps required until the structure shown in FIG.
まず、第１実施形態に示した工程に従って、シリコン基板１にＭＯＳトランジスタＴ1，Ｔ2を形成し、ＭＯＳトランジスタＴ1，Ｔ2を覆うカバー膜９をシリコン基板１の全面に形成し、カバー膜９の上に第１層間絶縁膜１０を形成し、さらに第１〜第３のｎ型不純物拡散領域６ａ〜６ｃの上に第１〜第３の導電性プラグ１２ａ〜１２ｃを形成する。
First, according to the steps shown in the first embodiment, MOS transistors T 1 and T 2 are formed on the
この後に、第１実施形態に示した工程に従って、第２，第３の導電性プラグ１２ｂ，１２ｃ上に島状の酸素バリアメタル膜１３を形成する。酸素バリアメタル膜１３として例えば２００〜４００ｎｍの厚さのイリジウム膜が形成される。
Thereafter, an island-shaped oxygen
さらに、第１実施形態と同様に、第１の導電性プラグ１２ａ、酸素バリアメタル膜１３及び第１層間絶縁膜１０の上に、酸化防止絶縁層１５ａとしてSiON膜又はSi3N4膜をＣＶＤ法により形成し、続いて、酸化防止絶縁層１５ａの上に絶縁性密着膜１５ｂを形成する。その後に、酸素バリアメタル膜１３をエッチングストッパーとして使用してＣＭＰ法により絶縁性密着層１５ｂ及び酸化防止絶縁層１５ａを研磨して島状の酸素バリアメタル膜１３の上面を露出させる。
Further, as in the first embodiment, a SiON film or a Si 3 N 4 film is formed on the first
次に、図１４(b)に示す構造を形成するまでの工程を説明する。 Next, steps required until a structure shown in FIG.
まず、酸素バリアメタル膜１３及び絶縁性密着層１５ｂの上にチタン（Ti）膜４１をスパッタにより約１０ｎｍの厚さに形成する。
First, a titanium (Ti)
さらに、チタン膜４１上に白金族又は白金族酸化物の単層又は多層構造の導電膜から構成される第１導電膜４２を形成する。第１導電膜４２として、チタン膜４１の上に例えば厚さ２００ｎｍ程度のイリジウム（Ir）膜４２ｘ、厚さ５０ｎｍ程度の酸化イリジウム（IrOx ）膜４２ｙ、厚さ１００ｎｍ程度のプラチナ膜４２ｚをスパッタにより順に形成する。
Further, a first
第１導電膜４２の（１１１）面の配向強度は、絶縁性密着層１５ｂの上に直に形成するよりも、Ti膜４１を介して絶縁性密着層１５ｂの上に形成する方が高くなる。
The orientation strength of the (111) plane of the first
なお、第１導電膜４２を形成する前又は後には、膜剥がれ防止のために絶縁性密着層１５ｂを第１実施形態と同様な条件によりアニールする。
Before or after forming the first
続いて、第１導電膜４２上に強誘電体膜４３として例えば厚さ約１００ｎｍのＰＺＴ膜をスパッタ法により形成する。強誘電体材料としては、第１実施形態に説明した他の材料を用いてもよい。
Subsequently, for example, a PZT film having a thickness of about 100 nm is formed as a
その後に、酸素雰囲気中で強誘電体膜４３をアニールにより結晶化する。アニールとして、例えばアルゴンと酸素の混合ガス雰囲気中で基板温度６００℃、時間９０秒の条件を第１ステップ、酸素雰囲気中で基板温度７５０℃、時間６０秒の条件を第２ステップとする２ステップのＲＴＡ処理を採用する。
Thereafter, the
さらに、強誘電体膜４３の上に、第２導電膜４４として例えば厚さ約２００ｎｍの酸化イリジウムをスパッタ法により形成する。
Further, iridium oxide having a thickness of, for example, about 200 nm is formed on the
この後に、ハードマスクとなるTiN 膜４５とSiO2膜（絶縁膜）４６を第２導電膜４４上に順に形成する。TiN 膜４５は、スパッタ法によって例えば厚さ約２００ｎｍに形成される。また、SiO2膜４６はＴＥＯＳを用いるプラズマＣＶＤ法により厚さ１０００ｎｍに形成される。
Thereafter, a
続いて、SiO2膜４６の上にレジストを塗布し、これを露光、現像して第２、第３の導電性プラグ１２ｂ，１２ｃの上方にキャパシタ平面形状となるレジストパターン４７を形成する。
Subsequently, a resist is applied on the SiO 2 film 46, and this is exposed and developed to form a resist pattern 47 having a capacitor planar shape above the second and third
次に、図１５(a)に示すように、第１実施形態に係るハードマスク２２の形成と同じ条件で、レジストパターン４７に覆われない領域のSiO2膜４６及びTiN膜４５をエッチングし、これによりパターニングされたSiO2膜４６及びTiN膜４５はハードマスク４８として使用される。なお、レジストパターン４７は、ハードマスク４８の形成後にアッシングによって除去される。
Next, as shown in FIG. 15A, the SiO 2 film 46 and the
この後に、図１５(b)に示すように、ハードマスク４８に覆われない領域の第２導電膜４４、強誘電体膜４３、第１導電膜４２及びTi膜４１をエッチングすることにより、ハードマスク４８の下に残された第２導電膜４４、強誘電体膜４３、第１導電膜４２及びTi膜４１をキャパシタＱとする。ここで、ハードマスク４８の下において、第２導電膜４２は上部電極４４ａとなり、強誘電体膜４３は誘電体膜４３ａとなり、第１導電膜４２及びTi膜４１は下部電極４２ａとなる。
After that, as shown in FIG. 15B, the second
なお、第２導電膜４４、強誘電体膜４３及び第１導電膜４２のそれぞれのエッチング条件は、第１実施形態に示した第２導電膜１８、強誘電体膜１７及び第１導電膜１６の各々のエッチング条件と同じとする。また、Ti膜４１のエッチング条件は第１導電膜４２と同じ条件でエッチングされる。
The etching conditions of the second
続いて、強誘電体膜４３をエッチングによるダメージから回復させるために、キャパシタＱの回復アニールを行う。この場合の回復アニールは、例えば、基板温度６５０℃、６０分間の条件で酸素雰囲気中で行われる。
Subsequently, recovery annealing of the capacitor Q is performed in order to recover the
次に、ハードマスク４８を以下のような方法で除去する。
Next, the
ハードマスク４８のうちSiO2膜４６は、TiN膜４５、第１導電膜４４、強誘電体膜４３及び第２導電膜４２をエッチングする際に同時にエッチングされて、初期状態に比べて形状が変化している。即ち、メモリセル用のキャパシタＱの上のSiO2膜４６は縮小されて錐形状となり、その下のTiN膜４５よりも狭い領域に存在している。
Of the
まず、図１６(a)に示すように、ハードマスク４８を構成するSiO2膜４６を２周波反応性イオンエッチング（２周波ＲＩＥ）法によりエッチングする。
First, as shown in FIG. 16A, the SiO 2 film 46 constituting the
そのエッチングのために、２周波ＲＩＥ装置の反応室内の平行平板型電極のうち上側電極には例えば２０００Ｗの２７．１３MHzの電源が接続され、下側電極には２００Ｗの８００kHzの電源が接続される。また、下側電極と上側電極の間の距離は２０mmに設定される。上側電極の温度は３０℃に設定され、シリコン基板１が載置される下側電極の温度は０℃に設定される。また、反応室の内側壁の温度は５０℃に設定される。また、反応室内には、エッチングガスとしてC4F8とArとO2がそれぞれ２０sccm、５００sccm、８sccmの流量で導入され、また、反応室内のガス圧力は２５〜４０mTorr に設定される。
For the etching, among the parallel plate type electrodes in the reaction chamber of the two-frequency RIE apparatus, for example, a 2000 W 27.13 MHz power source is connected to the upper electrode, and a 200 W 800 kHz power source is connected to the lower electrode. . The distance between the lower electrode and the upper electrode is set to 20 mm. The temperature of the upper electrode is set to 30 ° C., and the temperature of the lower electrode on which the
これにより、ハードマスク４８のSiO2膜４６がエッチングされる。これと同時に、キャパシタＱに覆われない領域の絶縁性密着層１５ｂもエッチングされるので、絶縁性密着層１５ｂ及び酸化防止絶縁層１５ａはキャパシタＱの周囲で段差が形成される。
Thereby, the SiO 2 film 46 of the
次に、図１６(b)に示すように、キャパシタＱの側壁上にキャパシタ保護絶縁膜としてポリマー層４９を形成する。ポリマー層４９は、SiO2膜４６のエッチングに用いたＲＩＥ装置をそのまま使用して次のような条件で形成される。
Next, as shown in FIG. 16B, a
反応室の平行平板型電極のうち上側電極には例えば２０００Ｗの２７．１３MHzの電源が接続され、下側電極には１５０Ｗの８００kHzの電源が接続される。また、下側電極と上側電極の間の距離は２０mmに設定される。上側電極の温度は３０℃に設定され、シリコン基板１が載置される下側電極の温度は０℃に設定される。また、反応室の内側壁の温度は５０℃に設定される。また、反応室内には、エッチングガスとしてC4F8とArがそれぞれ４０sccm、５００sccmの流量で導入され、また、反応室内のガス圧力は４０mTorrに設定される。このような条件を１２０秒間維持することによりフロロカーボン系のポリマー層４９がキャパシタＱの側面上に形成される。
For example, a 2000 W 27.13 MHz power source is connected to the upper electrode of the parallel plate electrodes of the reaction chamber, and a 150 W 800 kHz power source is connected to the lower electrode. The distance between the lower electrode and the upper electrode is set to 20 mm. The temperature of the upper electrode is set to 30 ° C., and the temperature of the lower electrode on which the
ポリマー層４９は、ハードマスク４８を構成するTiN膜４５の上には殆ど成長せず、成長しても１０〜２０ｎｍ程度である。また、ポリマー層４９は、キャパシタＱの側方では、下方ほど厚く形成されて下部電極４２ａの側面では厚くなる。これは、ポリマー層４９を形成する際に、アルゴンによる基板面垂直方向のスパッタ作用によってキャパシタＱの上にはポリマー層４９が成長しにくくなるが、キャパシタＱの側面上では横方向のスパッタ作用が小さくてポリマー層４９が成長し易いからである。
The
なお、ポリマー層４９を形成する際に反応室内に導入されるガスとして、C4F8の代わりにCHF3、C2H6、C5F8、CH2F2等の他のフッ化物ガスを用いてもよい。
As the gas introduced into the reaction chamber when forming the
次に、図１７(a)に示すように、過酸化水素水とアンモニアの混合液を用いてハードマスク４８を構成するTiN膜４５を除去する。この混合液によれば、ポリマー層４９もエッチングされるが、ポリマー層４９のエッチング速度はTiN膜４５のエッチング速度に比べて小さいので、TiN膜４５は選択的にエッチングされる。なお、TiN膜４５上面がポリマー層４９で薄く覆われていても、混合液により容易に除去できる程度の厚さであり、TiN膜４５上面は容易に露出する。
Next, as shown in FIG. 17A, the
TiN膜４５がキャパシタＱの上から除去された状態では、キャパシタＱの側面にポリマー層４９が残っているので、ポリマー層４９を除去する。ポリマー層４９の除去はO2プラズマを用いるドライアッシングによってなされる。例えば、ドライアッシャーの反応室内にO2を３００sccmで導入し、内部圧力を０．３Torrに設定し、高周波パワーを３００Ｗに設定して酸素プラズマを発生させる。
In the state where the
これにより、図１７(b)に示すように、キャパシタＱの上からはハードマスク４８及びポリマー層４９が除去された状態になる。
As a result, the
次に、図１８(a)に示すように、キャパシタＱの表面上と絶縁性酸化防止層１５ａの上にキャパシタ保護絶縁膜５０としてアルミナ膜をスパッタにより５０ｎｍの厚さに形成する。その後に、酸素雰囲気中で６５０℃、６０分間の条件でキャパシタＱをアニールする。
Next, as shown in FIG. 18A, an alumina film is formed as a capacitor protective insulating
その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、第２層間絶縁膜５１として膜厚１．０μｍ程度のSiO2膜をキャパシタ保護絶縁膜５０上に形成する。さらに、第２層間絶縁膜５１の上面をＣＭＰ法により平坦化する。
Thereafter, a SiO 2 film having a thickness of about 1.0 μm is formed on the capacitor
次に、図１８(b)に示す構造を形成するまでの工程を説明する。 Next, steps required until a structure shown in FIG.
まず、レジストマスク（不図示）を用いて第２層間絶縁膜５１、キャパシタ保護絶縁膜５１、酸化防止絶縁層１５ａをエッチングすることにより、第１の導電性プラグ１２ａの上にホール５１ａを形成する。さらに、ホール５１ａ内と第２層間絶縁膜５１上に、グルー膜として膜厚５０ｎｍのTiN膜をスパッタ法により順に形成する。さらに、ＣＶＤ法によりＷ膜をグルー層上に成長するとともにホール５１ａ内を完全に埋め込む。
First, a hole 51a is formed on the first
続いて、Ｗ膜及びTiN膜をＣＭＰ法により研磨して第２層間絶縁膜５１の上面上から除去する。そして、ホール５１ａ内に残されたタングステン膜及びグルー層を第４の導電性プラグ５２とする。
Subsequently, the W film and the TiN film are polished by a CMP method and removed from the upper surface of the second
次に、図１９(a)に示す構造を形成するまでの工程を説明する。 Next, steps required until a structure shown in FIG.
まず、第４の導電性プラグ５２上と第２層間絶縁膜５１上に、酸化防止膜５３としてSiON膜をＣＶＤ法により形成する。さらに、酸化防止膜５３と第２層間絶縁膜５１をフォトリソグラフィー法によりパターニングしてキャパシタＱの上部電極４４ａの上にコンタクトホール５３ａを形成する。
First, an SiON film is formed as an antioxidant film 53 on the fourth
コンタクトホール５３ａを形成することによりダメージを受けたキャパシタＱはアニールによって回復される。そのアニールは、例えば酸素雰囲気中で基板温度５５０℃として６０分間行われる。
Capacitor Q damaged by forming
次に、図１９(b)に示す構造を形成するまでの工程を説明する。 Next, steps required until a structure shown in FIG.
まず、第２層間絶縁膜５１上に形成された酸化防止膜５３をエッチバックによって除去するとともに、第４の導電性プラグ５２の上面を露出させる。続いて、キャパシタＱの上部電極４４ａの上のコンタクトホール５３ａ内と第２層間絶縁膜５１の上とに、第１実施形態と同じ構造の多層金属膜を形成する。
First, the antioxidant film 53 formed on the second
その後に、多層金属膜をパターニングすることにより、コンタクトホール５３ａを通して上部電極４４ａに接続される一層目金属配線５４ａと、第４の導電性プラグ５２に接続される島状の導電性パッド５４ｃを形成する。
Thereafter, by patterning the multilayer metal film, a first-
さらに、第２層間絶縁膜５１、一層目金属配線５４ａ及び導電性パッド５４ｃの上に第３層間絶縁膜５５を形成する。続いて、第３層間絶縁膜５５をパターニングして導電性パッド５４ｃの上にホール５５ａを形成し、そのホール５５ａ内に下から順にTiN 膜及びＷ膜からなる第５の導電性プラグ５６を形成する。
Further, a third
その後、ビット線を含む二層目配線５７を第３層間絶縁膜５５上に形成する。ビット線は、第５の導電性プラグ５６、導電性パッド５４ｃ、第１，第４の導電性プラグ１２ａ，５２を介して第１のｎ型不純物拡散領域６ａに電気的に接続される。それに続いて二層目配線層５７を覆う絶縁膜等が形成されるが、その詳細は省略する。
Thereafter, a
上記した実施形態によれば、ハードマスク４８を構成するTiN膜４５を除去する際に、キャパシタＱの側面をポリマー層４９により覆うようにしている。
According to the embodiment described above, the side surface of the capacitor Q is covered with the
このため、キャパシタＱの下部電極４２ａを構成するTi膜４１は、TiN膜４５のエッチング時に、ポリマー層４９により覆われているのでTiN用のエッチャントによってエッチングされることがなくなる。この結果、キャパシタＱにおいてTi膜４１は、ハードマスク４８を用いるエッチング後の工程で狭くならず、キャパシタＱと絶縁性密着層１５ｂとの密着力は良好になる。
For this reason, since the
上記した工程により形成されたキャパシタＱとその下の絶縁性密着層１５ｂ、酸化防止絶縁層１５ａとの実際のキャパシタの一部の断面の一例を示すと図２０のようになる。
FIG. 20 shows an example of a cross section of a part of an actual capacitor including the capacitor Q formed by the above-described process, the insulating
これに対して、キャパシタＱの側面をポリマー層４９で覆わない場合には、図２１に示すように、TiN膜４５のエッチング時にTi膜４１が側方からエッチングされてキャパシタＱと絶縁性密着層１５ｂの間に隙間５９が発生する。
On the other hand, when the side surface of the capacitor Q is not covered with the
ところで、キャパシタＱ同士の間隔が狭くなると、キャパシタＱの側面に形成されるポリマー層４９の厚さも厚くなって十分にTi膜４１を保護することができる。例えば、図２２(a)〜(c)の順に示すように、キャパシタＱの間隔を狭くした場合の実際に形成されたキャパシタの間のポリマー層４９は下に空洞６０が形成されてその空洞６０の上の部分は厚くなっている。
By the way, when the interval between the capacitors Q is narrowed, the thickness of the
図２０、図２１及び図２２は、それぞれ断面写真によって得られた画像に基づいて線で描いた断面図である。 20, FIG. 21 and FIG. 22 are cross-sectional views drawn with lines based on images obtained by cross-sectional photographs, respectively.
ところで、第１実施形態に従ってハードマスクを除去する方法の第１のキャパシタ保護絶縁膜２３によってもキャパシタＱを構成するTi膜４１を保護することができる。
Incidentally, the
なお、上記した第１、第２の実施形態において、ハードマスクの下部層をTiN膜によって構成しているが、チタン、チタン化合物、その他の金属膜又は金属化合物から構成してもよい。 In the first and second embodiments described above, the lower layer of the hard mask is composed of a TiN film, but may be composed of titanium, a titanium compound, other metal films, or metal compounds.
（付記１）半導体基板の上方に第１絶縁膜を形成する工程と、
前記第１絶縁膜の上に第１導電膜を形成する工程と、
前記第１導電膜上に誘電体膜を形成する工程と、
前記誘電体膜の上に第２導電膜を形成する工程と、
前記第２導電膜の上にハードマスクを形成する工程と、
前記ハードマスクに覆われない領域の前記第２導電膜、前記誘電体膜及び前記第１導電膜を順にエッチングすることにより、前記ハードマスクの下に残された前記第２導電膜を上部電極、前記誘電体膜をキャパシタ誘電体膜、前記第１導電膜を下部電極とするキャパシタを形成する工程と、
前記キャパシタの側壁を第２絶縁膜により覆った状態で前記ハードマスクの少なくとも一部を除去する工程と
を有することを特徴とする半導体装置の製造方法。
(Appendix 1) forming a first insulating film above the semiconductor substrate;
Forming a first conductive film on the first insulating film;
Forming a dielectric film on the first conductive film;
Forming a second conductive film on the dielectric film;
Forming a hard mask on the second conductive film;
Etching the second conductive film, the dielectric film, and the first conductive film in a region not covered with the hard mask in order to form the second conductive film left under the hard mask as an upper electrode, Forming a capacitor having the dielectric film as a capacitor dielectric film and the first conductive film as a lower electrode;
And a step of removing at least a part of the hard mask in a state in which the sidewall of the capacitor is covered with a second insulating film.
（付記２）前記第１絶縁膜と前記第１導電膜の間には前記ハードマスクを構成する元素からなる金属膜を形成する工程を含むことを特徴とする付記１に記載の半導体装置の製造方法。
(Additional remark 2) The manufacturing method of the semiconductor device of
（付記３）前記第１導電膜は貴金属膜又は貴金属酸化膜を有し、前記金属膜はチタン膜であることを特徴とする付記２に記載の半導体装置の製造方法。
(Additional remark 3) The said 1st electrically conductive film has a noble metal film or a noble metal oxide film, and the said metal film is a titanium film, The manufacturing method of the semiconductor device of
（付記４）前記ハードマスクを除去する工程は、
前記ハードマスク、前記キャパシタ及び前記第１絶縁膜の上に前記第２絶縁膜を形成する工程と、
第１条件のエッチングによって、前記上部電極の上方から前記第２絶縁膜を除去し、前記キャパシタの側面に前記第２絶縁膜を残す工程と、
第２条件のエッチングによって、前記第２絶縁膜から露出した前記ハードマスクの上層部を除去する工程と、
第３条件のエッチングによって、前記第２絶縁膜から露出した前記ハードマスクの下層部を除去する工程と
を有することを特徴とする付記１乃至付記３のいずれかに記載の半導体装置の製造方法。
(Supplementary Note 4) The step of removing the hard mask includes:
Forming the second insulating film on the hard mask, the capacitor, and the first insulating film;
Removing the second insulating film from above the upper electrode by etching under a first condition, leaving the second insulating film on a side surface of the capacitor;
Removing an upper layer portion of the hard mask exposed from the second insulating film by etching under a second condition;
The method for manufacturing a semiconductor device according to any one of
（付記５）前記ハードマスクの前記下層部は金属又は金属化合物から構成され、前記上層部は絶縁材から構成されることを特徴とする付記４に記載の半導体装置の製造方法。
(Supplementary note 5) The method of manufacturing a semiconductor device according to
（付記６）前記第１条件のエッチングは異方性のドライエッチングであり、前記第３条件のエッチングはウェットエッチングであることを特徴とする付記４又は付記５に記載の半導体装置の製造方法。
(Supplementary note 6) The method of manufacturing a semiconductor device according to
（付記７）前記ハードマスクの前記上層部と前記第２絶縁膜はともに同じ材料から構成されていて、前記第１条件のエッチングと前記第２条件のエッチングは同じ条件のエッチングであることを特徴とする付記４乃至付記６のいずれかに記載の半導体装置の製造方法。
(Appendix 7) The upper layer portion of the hard mask and the second insulating film are both made of the same material, and the etching under the first condition and the etching under the second condition are etching under the same condition. A manufacturing method of a semiconductor device according to any one of
（付記８）前記第２絶縁膜と前記ハードマスクの前記上層部はともに異なる材料から構成されていることを特徴とする付記４乃至付記６のいずれかに記載の半導体装置の製造方法。
(Supplementary note 8) The method of manufacturing a semiconductor device according to any one of
（付記９）前記第１絶縁膜と前記第２絶縁膜は異なる材料から形成されることを特徴とする付記１乃至付記９のいずれかに記載の半導体装置の製造方法。
(Supplementary note 9) The method for manufacturing a semiconductor device according to any one of
（付記１０）前記ハードマスクを除去する工程は、
前記ハードマスク、前記キャパシタ及び前記第１絶縁膜の上に前記第２絶縁膜を形成する工程と、
第１条件のエッチングによって、前記上部電極の上方から前記第２絶縁膜を除去し、前記第２絶縁膜を前記キャパシタの側面に残す工程と、
第２条件のエッチングによって、前記ハードマスクを除去する工程と
を有することを特徴とする付記１乃至付記３のいずれかに記載の半導体装置の製造方法。
(Supplementary Note 10) The step of removing the hard mask includes:
Forming the second insulating film on the hard mask, the capacitor, and the first insulating film;
Removing the second insulating film from above the upper electrode by etching under a first condition, and leaving the second insulating film on a side surface of the capacitor;
The method for manufacturing a semiconductor device according to any one of
（付記１１）前記ハードマスクは単一膜から構成されていることを特徴とする付記１０に記載の半導体装置の製造方法。
(Additional remark 11) The said hard mask is comprised from the single film | membrane, The manufacturing method of the semiconductor device of
（付記１２）前記ハードマスクを除去する工程は、
前記ハードマスクの上層部を下層部に対して選択的にエッチングして除去する工程と、
前記第２絶縁膜を前記キャパシタの側壁に形成する工程と、
前記ハードマスクの前記下層部を選択的に除去する工程と
を有することを特徴とする付記１乃至付記３のいずれかに記載の半導体装置の製造方法。
(Supplementary Note 12) The step of removing the hard mask includes:
Selectively removing the upper layer portion of the hard mask by etching with respect to the lower layer portion;
Forming the second insulating film on a sidewall of the capacitor;
The method for manufacturing a semiconductor device according to any one of
（付記１３）前記第２絶縁膜はポリマーから構成されていて、該ポリマーは、前記ハードマスクの前記下層部を除去した後に前記ハードマスクのエッチングとは異なる条件でエッチングされて除去されることを特徴とする付記１２に記載の半導体装置の製造方法。 (Supplementary note 13) The second insulating film is made of a polymer, and the polymer is etched and removed under conditions different from the etching of the hard mask after removing the lower layer portion of the hard mask. 14. A method for manufacturing a semiconductor device according to appendix 12, which is characterized by the following.
（付記１４）前記ポリマーは酸素アッシングにより除去されることを特徴とする付記１３に記載の半導体装置の製造方法。
(Supplementary note 14) The method for manufacturing a semiconductor device according to
（付記１５）前記ハードマスクの前記上層部のエッチングと前記ポリマーの形成とは同じ反応室内で条件を変えて行われることを特徴とする付記１２に記載の半導体装置の製造方法。 (Supplementary note 15) The method of manufacturing a semiconductor device according to supplementary note 12, wherein the etching of the upper layer portion of the hard mask and the formation of the polymer are performed under different conditions in the same reaction chamber.
（付記１６）前記ハードマスクの前記上層部は炭素及びフッ素及び酸素を含むガスを用いてエッチングされ、前記ポリマーは炭素及びフッ素を含むガスを用いて成長されることを特徴とする付記１５に記載の半導体装置の製造方法。 (Supplementary note 16) The supplementary note 15, wherein the upper layer portion of the hard mask is etched using a gas containing carbon, fluorine and oxygen, and the polymer is grown using a gas containing carbon and fluorine. Manufacturing method of the semiconductor device.
（付記１７）前記ハードマスクの前記上層部は酸化シリコン膜であり、前記下層部は金属又は金属化合物から構成されてることを特徴とする付記１２乃至付記１５のいずれかに記載の半導体装置の製造方法。 (Additional remark 17) The said upper layer part of the said hard mask is a silicon oxide film, The said lower layer part is comprised from the metal or the metal compound, The manufacturing of the semiconductor device in any one of Additional remark 12 to Additional remark 15 characterized by the above-mentioned Method.
（付記１８）前記第１絶縁膜のうち前記キャパシタの下には予め導電性プラグを形成する工程を有することを特徴とする付記１乃至付記１７のいずれかに記載の半導体装置の製造方法。
(Supplementary note 18) The method of manufacturing a semiconductor device according to any one of
（付記１９）前記導電プラグと前記キャパシタの間に、島状の酸素バリアメタル層を形成する工程をさらに有することを特徴とする付記１８に記載の半導体装置の製造方法。
(Supplementary note 19) The method for manufacturing a semiconductor device according to
以上述べたように本発明に関連する発明によれば、第１絶縁膜上に形成された第１導電膜、誘電体膜及び第２導電膜をハードマスクを用いて連続的にエッチングしてキャパシタを形成した後に、キャパシタの側面を第２絶縁膜により覆いながらハードマスクを除去するようにしたので、ハードマスクの上層部を構成する絶縁膜をドライエッチングにより除去する際には、ドライエッチングによるキャパシタ側面へのイオン衝突を防止でき、この結果、キャパシタの側面のエッチングを防止することができる。その側面へのエッチング生成物の付着を防止し、さらに、キャパシタの誘電体膜の側方からの劣化を防止できる。 As described above, according to the invention related to the present invention, the first conductive film, the dielectric film, and the second conductive film formed on the first insulating film are continuously etched using the hard mask to form the capacitor. After forming the capacitor, the hard mask is removed while covering the side surface of the capacitor with the second insulating film. Therefore, when the insulating film constituting the upper layer portion of the hard mask is removed by dry etching, the capacitor by dry etching is used. Ion collision to the side surface can be prevented, and as a result, etching of the side surface of the capacitor can be prevented. Etching products can be prevented from adhering to the side surfaces, and further, deterioration of the capacitor dielectric film from the side can be prevented.
また、第１導電膜の配向を改善するために第１導電膜と第１絶縁膜の間に、チタン膜のようなハードマスクの構成元素と同じ元素の金属膜を形成する場合でも、第２絶縁膜によりその金属膜が保護されるので、ハードマスクをエッチングにより除去する際に金属膜の縮小化を防止できる。 Even when a metal film of the same element as the constituent element of the hard mask such as a titanium film is formed between the first conductive film and the first insulating film in order to improve the orientation of the first conductive film, Since the metal film is protected by the insulating film, the metal film can be prevented from being reduced when the hard mask is removed by etching.
１…シリコン（半導体）基板、２…素子分離絶縁層、３ａ，３ｂ…ウェル、４…ゲート絶縁膜、５ａ，５ｂ，５ｃ…ゲート電極、６ａ〜６ｅ…ｎ型不純物拡散領域、７…サイドウォール、９…カバー膜、１０…層間絶縁膜、１２ａ〜１２ｅ…導電性プラグ、１３…バリアメタル膜、１５ａ…酸化防止絶縁膜、１５ｂ…絶縁性密着層、１６…第１導電膜、１７…強誘電体膜、１８…第２導電膜、１９…TiN膜、２０…SiO2膜、２１…レジストパターン、２２…ハードマスク、２３…キャパシタ保護絶縁膜、Ｑ1，Ｑ2…キャパシタ、２４…キャパシタ保護絶縁膜、２５…層間絶縁膜、４１…Ti膜、４２…第１導電膜、４３…強誘電体膜、４４…第２導電膜、４５…TiN膜、４６…SiO2膜、４７…レジストパターン、４８…ハードマスク、４９…ポリマー層、５０…キャパシタ保護絶縁膜、５１…層間絶縁膜、Ｑ…キャパシタ。
DESCRIPTION OF
Claims (3)
前記第１絶縁膜上にＴｉを含む金属膜を介して第１導電膜を形成する工程と、
前記第１導電膜上に誘電体膜を形成する工程と、
前記誘電体膜の上に第２導電膜を形成する工程と、
前記第２導電膜の上に、ＴｉＮからなる下層及び前記下層上に積層された上層を含むハードマスクを形成する工程と、
前記ハードマスクに覆われない領域の前記第２導電膜、前記誘電体膜及び前記第１導電膜を順にエッチングすることにより、前記ハードマスクの下に残された前記第２導電膜を上部電極、前記誘電体膜をキャパシタ誘電体膜、前記第１導電膜を下部電極とするキャパシタを形成する工程と、
前記ハードマスクの前記上層を反応性イオンエッチングにより除去する工程と、
前記キャパシタの側壁を覆う第２絶縁膜を形成する工程と、
前記第２絶縁膜をマスクとするウェットエッチングを用いて、前記ハードマスクの前記下層を除去する工程と
を有することを特徴とする半導体装置の製造方法。 Forming a first insulating film above the semiconductor substrate;
Forming a first conductive film on the first insulating film through a metal film containing Ti;
Forming a dielectric film on the first conductive film;
Forming a second conductive film on the dielectric film;
Forming a hard mask including a lower layer made of TiN and an upper layer stacked on the lower layer on the second conductive film;
Etching the second conductive film, the dielectric film, and the first conductive film in a region not covered with the hard mask in order to form the second conductive film left under the hard mask as an upper electrode, Forming a capacitor having the dielectric film as a capacitor dielectric film and the first conductive film as a lower electrode;
Removing the upper layer of the hard mask by reactive ion etching;
Forming a second insulating film covering a side wall of the capacitor;
And a step of removing the lower layer of the hard mask using wet etching using the second insulating film as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007222504A JP4515492B2 (en) | 2007-08-29 | 2007-08-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007222504A JP4515492B2 (en) | 2007-08-29 | 2007-08-29 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003002178A Division JP2004214544A (en) | 2003-01-08 | 2003-01-08 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007335897A true JP2007335897A (en) | 2007-12-27 |
| JP4515492B2 JP4515492B2 (en) | 2010-07-28 |
Family
ID=38935000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007222504A Expired - Fee Related JP4515492B2 (en) | 2007-08-29 | 2007-08-29 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4515492B2 (en) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350728A (en) * | 1989-07-18 | 1991-03-05 | Seiko Epson Corp | Manufacture of semiconductor device |
| WO1997035341A1 (en) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Semiconductor storage device and its manufacture |
| JPH09266200A (en) * | 1996-01-26 | 1997-10-07 | Matsushita Electron Corp | Manufacture of semiconductor device |
| JP2000091540A (en) * | 1998-07-02 | 2000-03-31 | Samsung Electronics Co Ltd | Manufacture of capacitor and structure of the capacitor |
| JP2000133633A (en) * | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | Etching of material using hard mask and plasma activating etchant |
| JP2000196032A (en) * | 1998-12-28 | 2000-07-14 | Nec Corp | Manufacture of capacitor and the capacitor |
| JP2001036024A (en) * | 1999-07-16 | 2001-02-09 | Nec Corp | Capacitor and manufacture thereof |
| JP2001036026A (en) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JP2001060672A (en) * | 1999-08-20 | 2001-03-06 | Mitsubishi Electric Corp | Etching method and etching mask |
| JP2001210798A (en) * | 1999-12-22 | 2001-08-03 | Texas Instr Inc <Ti> | Use of insulating and conductive barrier for protecting capacitor structure |
| JP2001230382A (en) * | 1999-12-22 | 2001-08-24 | Texas Instr Inc <Ti> | Contact etching containing no hydrogen for forming ferroelectric capacitor |
| JP2001313282A (en) * | 2000-04-28 | 2001-11-09 | Nec Corp | Method of dry etching |
| JP2002076302A (en) * | 2000-08-25 | 2002-03-15 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
| JP2002203948A (en) * | 2001-01-05 | 2002-07-19 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2002280524A (en) * | 2001-03-16 | 2002-09-27 | Nec Corp | Method for manufacturing capacitive element |
| JP2002305289A (en) * | 2001-04-05 | 2002-10-18 | Hitachi Ltd | Semiconductor integrated circuit device and method of manufacturing the same |
| JP2002359354A (en) * | 2001-04-11 | 2002-12-13 | Samsung Electronics Co Ltd | Ferroelectric memory device and method of manufacturing the same |
-
2007
- 2007-08-29 JP JP2007222504A patent/JP4515492B2/en not_active Expired - Fee Related
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350728A (en) * | 1989-07-18 | 1991-03-05 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPH09266200A (en) * | 1996-01-26 | 1997-10-07 | Matsushita Electron Corp | Manufacture of semiconductor device |
| WO1997035341A1 (en) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Semiconductor storage device and its manufacture |
| JP2000091540A (en) * | 1998-07-02 | 2000-03-31 | Samsung Electronics Co Ltd | Manufacture of capacitor and structure of the capacitor |
| JP2000133633A (en) * | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | Etching of material using hard mask and plasma activating etchant |
| JP2000196032A (en) * | 1998-12-28 | 2000-07-14 | Nec Corp | Manufacture of capacitor and the capacitor |
| JP2001036026A (en) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JP2001036024A (en) * | 1999-07-16 | 2001-02-09 | Nec Corp | Capacitor and manufacture thereof |
| JP2001060672A (en) * | 1999-08-20 | 2001-03-06 | Mitsubishi Electric Corp | Etching method and etching mask |
| JP2001210798A (en) * | 1999-12-22 | 2001-08-03 | Texas Instr Inc <Ti> | Use of insulating and conductive barrier for protecting capacitor structure |
| JP2001230382A (en) * | 1999-12-22 | 2001-08-24 | Texas Instr Inc <Ti> | Contact etching containing no hydrogen for forming ferroelectric capacitor |
| JP2001313282A (en) * | 2000-04-28 | 2001-11-09 | Nec Corp | Method of dry etching |
| JP2002076302A (en) * | 2000-08-25 | 2002-03-15 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
| JP2002203948A (en) * | 2001-01-05 | 2002-07-19 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2002280524A (en) * | 2001-03-16 | 2002-09-27 | Nec Corp | Method for manufacturing capacitive element |
| JP2002305289A (en) * | 2001-04-05 | 2002-10-18 | Hitachi Ltd | Semiconductor integrated circuit device and method of manufacturing the same |
| JP2002359354A (en) * | 2001-04-11 | 2002-12-13 | Samsung Electronics Co Ltd | Ferroelectric memory device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4515492B2 (en) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8956881B2 (en) | Method of manufacturing a FeRAM device | |
| US20070114590A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004095861A (en) | Semiconductor device and manufacturing method therefor | |
| JP2003347517A (en) | Semiconductor device and method for manufacturing the same | |
| JP2005183842A (en) | Manufacturing method of semiconductor device | |
| US6746878B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3994017B2 (en) | Manufacturing method of semiconductor device | |
| JP4838613B2 (en) | Manufacturing method of semiconductor device | |
| JP4580284B2 (en) | Method for manufacturing ferroelectric element | |
| EP1376673A2 (en) | Semiconductor device manufacturing method | |
| JP4515492B2 (en) | Manufacturing method of semiconductor device | |
| JP2004214544A (en) | Manufacturing method of semiconductor device | |
| JP5242044B2 (en) | Ferroelectric memory device and manufacturing method thereof | |
| JP4467891B2 (en) | Manufacturing method of semiconductor device | |
| JP5022679B2 (en) | Method for manufacturing ferroelectric memory device | |
| JP5327139B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4777127B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008159924A (en) | Method of manufacturing semiconductor device | |
| JP2006319355A (en) | Semiconductor device and manufacturing method therefor | |
| JP5338150B2 (en) | Manufacturing method of semiconductor device | |
| JP2006287261A (en) | Semiconductor device and manufacturing method thereof | |
| JPWO2004090985A1 (en) | Manufacturing method of semiconductor device | |
| JP2007027787A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100512 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4515492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |