JP2007335842A - チップ型電子部品 - Google Patents
チップ型電子部品 Download PDFInfo
- Publication number
- JP2007335842A JP2007335842A JP2007090453A JP2007090453A JP2007335842A JP 2007335842 A JP2007335842 A JP 2007335842A JP 2007090453 A JP2007090453 A JP 2007090453A JP 2007090453 A JP2007090453 A JP 2007090453A JP 2007335842 A JP2007335842 A JP 2007335842A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electronic component
- chip
- type electronic
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 基板1上に設けられたグランド層5の上面中央部には絶縁膜9が設けられている。絶縁膜9の上面には複数の上部電極11が設けられている。そして、薄膜容量素子2は、上部電極11、上部電極11下に設けられた絶縁膜9および当該絶縁膜9下に設けられたグランド層5からなる下部電極により構成されている。このように、基板1上に複数の薄膜容量素子2を設けているので、実装密度を大きくすることができる。この場合、グランド層5は薄膜容量素子2の下部電極を兼ねているので、専用の下部電極を形成する必要がなく、それに応じて、製造工程数を少なくすることができる。
【選択図】 図1
Description
また、この発明は、薄膜回路素子が薄膜容量素子である場合には、製造工程数を少なくすることができるチップ型電子部品を提供することを目的とする。
図1(A)はこの発明の第1実施形態としてのチップ型電子部品の透過平面図を示し、図1(B)は図1(A)のIB−IB線に沿う断面図を示す。このチップ型電子部品は、簡単に説明すると、平面正方形状の基板1上の中央部に複数例えば5個の平面方形状の薄膜容量素子2が設けられた構造となっている。
図2(A)はこの発明の第2実施形態としての半導体装置の透過平面図を示し、図2(B)は図2(A)のIIB−IIB線にほぼ沿う断面図を示す。この半導体装置において、図1(A)、(B)に示す半導体装置と大きく異なる点は、絶縁膜9の上面に複数例えば6個のスパイラル状の薄膜誘導素子21を設けた点である。
図3(A)はこの発明の第3実施形態としての半導体装置の透過平面図を示し、図3(B)は図3(A)のIIIB−IIIB線にほぼ沿う断面図を示す。この半導体装置において、図1(A)、(B)に示す半導体装置と大きく異なる点は、絶縁膜9の上面に複数例えば5個の薄膜容量素子2および複数例えば4個の蛇行状の薄膜誘導素子21を設けた点である。
2 薄膜容量素子
3 下地絶縁膜
5 グランド層
7 グランド用接続パッド部
8 グランド用柱状電極
9 絶縁膜
11 上部電極
12 素子用柱状電極
13 封止膜
14 グランド用半田ボール
15 素子用半田ボール
21 薄膜誘導素子
23 導電体
24 開口部
26 素子用接続パッド部
Claims (13)
- 基板と、前記基板上に設けられた共通電位層と、前記共通電位層上に少なくとも前記共通電位層の一部を露出して設けられた絶縁膜と、前記共通電位層上に設けられた共通電位用柱状電極と、前記絶縁膜上に設けられ、それぞれ、少なくとも薄膜回路素子の一部を構成する複数の導電体と、少なくとも前記1つの導電体に接続されて設けられた素子用柱状電極と、前記共通電位用柱状電極および前記素子用柱状電極の周囲に設けられた封止膜とを有することを特徴とするチップ型電子部品。
- 請求項1に記載の発明において、前記基板は集積回路を有する半導体基板であることを特徴とするチップ型電子部品。
- 請求項1に記載の発明において、前記共通電位層は前記基板上の全面に設けられ、前記共通電位用柱状電極は前記共通電位層上の周辺部に設けられ、前記絶縁膜は前記共通電位層上の中央領域に設けられていることを特徴とするチップ型電子部品。
- 請求項1に記載の発明において、前記各薄膜回路素子は、前記導電体と、前記導電体下に設けられた前記絶縁膜と、前記絶縁膜下に設けられた前記共通電位層を含んで構成された薄膜容量素子を含むことを特徴とするチップ型電子部品。
- 請求項1に記載の発明において、前記導電体は下層金属層および上層金属層を含むことを特徴とするチップ型電子部品。
- 請求項1に記載の発明において、前記各薄膜回路素子は、前記絶縁膜上にスパイラル状に形成された前記導電体からなる薄膜誘導素子を含むことを特徴とするチップ型電子部品。
- 請求項6に記載の発明において、前記導電体は下層金属層および上層金属層を含むことを特徴とするチップ型電子部品。
- 請求項6に記載の発明において、前記各薄膜誘導素子の一端部は前記素子用柱状電極に接続され、他端部は前記絶縁膜に設けられた開口部を介して前記共通電位層に接続されていることを特徴とするチップ型電子部品。
- 請求項1に記載の発明において、前記各薄膜回路素子は、前記絶縁膜上に蛇行状に形成された前記導電体からなる薄膜誘導素子であることを特徴とするチップ型電子部品。
- 請求項9に記載の発明において、前記導電体は下層金属層および上層金属層を含むことを特徴とするチップ型電子部品。
- 請求項1に記載の発明において、前記複数の薄膜回路素子は同種の回路素子であることを特徴とするチップ型電子部品。
- 請求項1に記載の発明において、前記複数の薄膜回路素子は異種の回路素子であることを特徴とするチップ型電子部品。
- 請求項1に記載の発明において、前記共通電位用柱状電極および前記素子用柱状電極の上面に、それぞれ、共通電位用半田層および素子用半田層が設けられていることを特徴とするチップ型電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090453A JP5138260B2 (ja) | 2006-05-19 | 2007-03-30 | チップ型電子部品 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006139684 | 2006-05-19 | ||
JP2006139684 | 2006-05-19 | ||
JP2007090453A JP5138260B2 (ja) | 2006-05-19 | 2007-03-30 | チップ型電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335842A true JP2007335842A (ja) | 2007-12-27 |
JP5138260B2 JP5138260B2 (ja) | 2013-02-06 |
Family
ID=38934979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007090453A Expired - Fee Related JP5138260B2 (ja) | 2006-05-19 | 2007-03-30 | チップ型電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5138260B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134432A (ja) * | 2010-12-24 | 2012-07-12 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
WO2017159283A1 (ja) * | 2016-03-18 | 2017-09-21 | 株式会社村田製作所 | 容量素子 |
JP2018050043A (ja) * | 2008-03-05 | 2018-03-29 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | 伸張可能及び折畳み可能な電子デバイス |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0888318A (ja) * | 1994-09-20 | 1996-04-02 | Fujitsu Ltd | 薄膜コンデンサー及び薄膜コンデンサー内蔵基板 |
JP2000235979A (ja) * | 1999-02-15 | 2000-08-29 | Casio Comput Co Ltd | 半導体装置 |
JP2004095638A (ja) * | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 薄膜デカップリングキャパシタとその製造方法 |
-
2007
- 2007-03-30 JP JP2007090453A patent/JP5138260B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0888318A (ja) * | 1994-09-20 | 1996-04-02 | Fujitsu Ltd | 薄膜コンデンサー及び薄膜コンデンサー内蔵基板 |
JP2000235979A (ja) * | 1999-02-15 | 2000-08-29 | Casio Comput Co Ltd | 半導体装置 |
JP2004095638A (ja) * | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 薄膜デカップリングキャパシタとその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018050043A (ja) * | 2008-03-05 | 2018-03-29 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | 伸張可能及び折畳み可能な電子デバイス |
JP2012134432A (ja) * | 2010-12-24 | 2012-07-12 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
WO2017159283A1 (ja) * | 2016-03-18 | 2017-09-21 | 株式会社村田製作所 | 容量素子 |
JPWO2017159283A1 (ja) * | 2016-03-18 | 2018-10-11 | 株式会社村田製作所 | 容量素子 |
US10916378B2 (en) | 2016-03-18 | 2021-02-09 | Murata Manufacturing Co., Ltd. | Capacitance element having capacitance forming units arranged and electrically connected in series |
Also Published As
Publication number | Publication date |
---|---|
JP5138260B2 (ja) | 2013-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7674986B2 (en) | Circuit board structure having capacitor array and embedded electronic component and method for fabricating the same | |
US7504922B2 (en) | Embedded inductor element and chip package applying the same | |
TWI777090B (zh) | 堆疊電子結構與形成堆疊電子結構的方法 | |
JPWO2011102561A1 (ja) | 多層プリント配線基板およびその製造方法 | |
JP2009076899A (ja) | 半導体チップパッケージ及びこれを用いた印刷回路基板 | |
JP2008060342A5 (ja) | ||
JP2007019498A (ja) | 半導体マルチチップパッケージ | |
JP2000012606A (ja) | 半導体装置及びその製造方法 | |
JP2007317838A (ja) | 回路装置および表面実装コイル | |
JP2008270573A (ja) | 半導体装置 | |
KR100593930B1 (ko) | 적층형 세라믹 커패시터 | |
US20090057873A1 (en) | Packaging substrate structure with electronic component embedded therein and method for manufacture of the same | |
JP2009076815A (ja) | 半導体装置 | |
JP5138260B2 (ja) | チップ型電子部品 | |
JP2004064052A (ja) | ノイズ遮蔽型積層基板とその製造方法 | |
US20130020572A1 (en) | Cap Chip and Reroute Layer for Stacked Microelectronic Module | |
JP6102770B2 (ja) | 高周波モジュール | |
US7449772B2 (en) | Chip-type electronic component including thin-film circuit elements | |
JP2007027754A (ja) | エアーギャップ構造を有する半導体素子のインターポーザ | |
JP2015130492A (ja) | 半導体モジュール | |
JP2005167468A (ja) | 電子装置および半導体装置 | |
US7502218B2 (en) | Multi-terminal capacitor | |
TW201624636A (zh) | 封裝堆疊結構 | |
TW201413887A (zh) | 封裝基板與封裝結構之製法 | |
JP4370993B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080514 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100330 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121114 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |