TWI466440B - 適應性偏壓輸入級以及包含該輸入級之放大器 - Google Patents

適應性偏壓輸入級以及包含該輸入級之放大器 Download PDF

Info

Publication number
TWI466440B
TWI466440B TW097110404A TW97110404A TWI466440B TW I466440 B TWI466440 B TW I466440B TW 097110404 A TW097110404 A TW 097110404A TW 97110404 A TW97110404 A TW 97110404A TW I466440 B TWI466440 B TW I466440B
Authority
TW
Taiwan
Prior art keywords
field effect
coupled
current
node
mirror
Prior art date
Application number
TW097110404A
Other languages
English (en)
Other versions
TW200845574A (en
Inventor
Hyoung-Rae Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070042819A external-priority patent/KR100877626B1/ko
Priority claimed from KR1020070076963A external-priority patent/KR101388221B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200845574A publication Critical patent/TW200845574A/zh
Application granted granted Critical
Publication of TWI466440B publication Critical patent/TWI466440B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30015—An input signal dependent control signal controls the bias of an output stage in the SEPP
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45626—Indexing scheme relating to differential amplifiers the LC comprising biasing means controlled by the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

適應性偏壓輸入級以及包含該輸入級之放大器
本申請案主張於2007年5月02號向韓國智慧財產局提出申請之韓國專利申請案第2007－42819號的優先權，以及於2007年7月31號提出申請之韓國專利申請案第2007－76963號的優先權，該專利申請案所揭露之內容完整結合於本說明書中。
本發明是有關於一種積體電路放大器。特別地，本發明是有關於一種具有小面積與高電流效率的適應性偏壓輸入級，以及使用其之放大器。
包括有類比積體電路放大器的類比電路為各種電子裝置的通用組件。為了實現電子裝置的可攜性與小型化，類比積體電路放大器需要具有較小的面積以及低功率消耗的特點。
為了最小化電流消耗，適應性偏壓放大器可依據輸入來提高偏壓電流。圖1繪示為先前技術之適應性偏壓放大器100之電路圖，其由Degrauwe等人於“Adaptive Biasing CMOS Amplifier”,IEEE Journal of Solid－State Circuits,Vol.SC－17,No.3,pages 522－528,June 1982.所揭露。
請參考圖1，適應性偏壓放大器100包括N型金氧半導體場效電晶體(NMOSFETs)MN1與MN2，其閘極分別輸入Vin－與Vin＋。此外，二極體式連接之P型金氧半導體場效電晶體(PMOSFETs)MP1與MP2分別耦接於 NMOSFETs MN1與MN2的汲極，而NMOSFETs MN1與MN2的源極則耦接於靜態電流源ISS。
適應性偏壓放大器100更包括形成第一電流鏡的第一對NMOSFETs MN3與MN4，形成第二電流鏡的第二對NMOSFETs MN5與MN6，形成第三電流鏡的第三對NMOSFETs MN7與MN8，以及形成第四電流鏡的第四對NMOSFETs MN9與MN10。NMOSFETs MN5與MN6分別具有1：A的面積比，NMOSFETs MN7與MN8分別具有A：1的面積比。
PMOSFETs MP3與MP4之閘極耦接於PMOSFET MP1的閘極，且PMOSFETs MP5與MP6之閘極耦接於PMOSFET MP2的閘極。PMOSFETs MP3、MP4、MP5與MP6耦接於由NMOSFETs MN3、MN4、MN5、MN6、MN7、MN8、MN9與MN10所形成的電流鏡。
此外，PMOSFETs MP3、MP4、MP5與MP6之源極耦接於一高電源電壓VDD，且NMOSFETs MN3、MN4、MN5、MN6、MN7、MN8、MN9與MN10之源極耦接於一可為接地電壓的低電源電壓VSS。當輸入Vin－與Vin＋之間的差值增大時，NMOSFETs MN3、MN4、MN5、MN6、MN7、MN8、MN9與MN10，以及PMOSFETs MP3、MP4、MP5與MP6分別藉由金氧半導體場效電晶體(MOSFETs)MN1、MN2、MP1與MP2而增加其各自的偏壓電流。
適應性偏壓放大器100具有眾多的由NMOSFETs MN3、MN4、MN5、MN6、MN7、MN8、MN9與MN10所形成的電流鏡以及眾多的由PMOSFETs MP3、MP4、MP5與MP6所形成的靜態電流路徑。這些組件會消耗較高的靜態電流，從而使電流效率降低。此外，輸入NMOSFETs MN1與MN2具有二極體式連接之負載MP1與MP2，從而造成低增益帶寬(gain bandwidth,GBW)。
圖2繪示另一種先前技術之適應性偏壓放大器110，其由Callewaert等人於“Class AB CMOS Amplifiers with High Efficiency”,IEEE Journal of Solid－State Circuits,Vol.25,No.6,pages 684－691,June 1990.所揭露。適應性偏壓放大器110包括輸入NMOSFETs MN11與MN12，以及感測NMOSFETs MN13與MN14，這些NMOSFETs MN11、MN12、MN13與MN14之閘極分別輸入有Vin－與Vin＋，如圖2所示。
同樣地，在圖2中，第一靜態電流源ISS1耦接於NMOSFET MN14的源極，第二靜態電流源ISS2耦接於NMOSFET MN13的源極。適應性偏壓放大器110亦包括形成第一電流鏡的一對NMOSFETs MN15與MN16，以及形成第二電流鏡的一對NMOSFETs MN17與MN18。NMOSFETs MN15與MN16分別具有1：A的面積比，且NMOSFETs MN17與MN18分別具有A：1的面積比。
一對PMOSFETs MP11與MP12形成第三電流鏡，其耦接於高電源電壓VDD和NMOSFETs MN11與MN14之間。一對PMOSFETs MP13與MP14形成第四電流鏡，其 耦接於高電源電壓VDD和NMOSFETs MN13與MN12之間。第一偏壓電流源Ib1耦接於高電源電壓VDD，NMOSFET MN11之汲極與偏壓的PMOSFET MP15之源極之間。再次參考圖2，二極體式連接的PMOSFETs MP17’與MP18’以及NMOSFET MN19’適於對PMOSFET MP15之閘極施加偏壓。PMOSFET MP15之汲極耦接於NMOSFET MN15之汲極。
第二偏壓電流源Ib2耦接於高電源電壓VDD，NMOSFET MN12之汲極與另一偏壓的PMOSFET MP16之源極之間。PMOSFET M16之汲極耦接於NMOSFET MN18之汲極。兩個二極體式連接之PMOSFETs MP17與MP18耦接於高電源電壓VDD與NMOSFET MN19之間。PMOSFET MP16之閘極耦接於PMOSFET MP18之閘極。NMOSFET MN19之閘極耦接於NMOSFET MN18之閘極。NMOSFETs MN15、MN16、MN17、MN18與MN19之源極耦接於可為接地電壓的低電源電壓VSS。
當輸入電壓Vin－與Vin＋之間的差值增大時，圖2之適應性偏壓放大器110之組件藉由MOSFETs MN11、MN12、MP11與MP14而分別增加其各自的偏壓電流。此外，圖2之適應性偏壓放大器110之增益帶寬與圖1之適應性偏壓放大器100相比有所增加。
然而，第一系列二極體式連接之PMOSFETs MP17與MP18，以及第二系列二極體式連接之PMOSFETs MP17’與MP18’會使具有一有限的最低工作電壓之適應性偏壓放 大器110的工作電壓增高。低工作電壓有利於使功率消耗最少化以及配置更輕的電池以實現其可攜性。此外，圖2之適應性偏壓放大器110包括四個電流源ISS1、ISS2、Ib1與Ib2，其會佔用大量的積體電路面積。
因此，適應性偏壓放大器需要具有高的增益帶寬、最小化的面積、高的電流效率以及低的工作電壓。
因此，本發明提供了一種適應性偏壓輸入級，其具有單一的靜態電流源而不需要一系列的多個二極體式連接的MOSFETs。
本發明之適應性偏壓輸入級包括一對差動耦合的放大場效電晶體，其閘極分別具有差動輸入，且適應性偏壓輸入級包括一對差動耦合的感測場效電晶體，其閘極分別具有差動輸入。適應性偏壓輸入級更包括靜態電流源，其耦接於第一電源節點和放大與感測電晶體之源極之間的一預定節點。同樣地，適應性偏壓輸入級包括第一電流鏡，其耦接於感測場效電晶體之一與第二電源節點之間，以及包括第二電流鏡，其耦接於第一電流鏡、該預定節點與第一電源節點之間。
在本發明之一實施例中，當施加於感測場效電晶體之一的第一差動輸入大於施加於另一感測場效電晶體的第二差動輸入時，這些感測場效電晶體與第一以及第二電流鏡增加了流經該預定節點的電流。
在本發明之另一實施例中，第二電流鏡包括具有第一 面積的第一鏡電晶體，其耦接於第一電流鏡，以及包括具有A倍於第一面積的第二面積之第二鏡電晶體，其耦接於該預定節點。在本發明之一列舉式實施例中，A的範圍大約為1到2之間，A的選擇是用以最佳化該適應性偏壓輸入級的電流效率。
在本發明之另一實施例中，適應性偏壓輸入級包括第三電流鏡，其耦接於另一感測場效電晶體與第二電源節點之間，以及包括第四電流鏡，其耦接於第三電流鏡、該預定節點與第一電源節點之間。在這種情況下，當施加於該另一感測場效電晶體的第一差動輸入大於施加於感測場效電晶體之一的第二差動輸入時，這些感測場效電晶體與第三以及第四電流鏡增加了流經該預定節點的電流。
在本發明之再一實施例中，第四電流鏡包括具有第三面積的第三鏡電晶體，其耦接於第三電流鏡，以及包括具有A倍於第三面積的第四面積之第四鏡電晶體，其耦接於該預定節點。例如，A的範圍大約為1到2之間，A的選擇是使適應性偏壓輸入級的電流效率最佳化。
在本發明之另一實施例中，流經適應性偏壓輸入級之每個場效電晶體的靜態電流增加A，且流經每個放大與感測場效電晶體的動態電流為差動輸入之間的差值的二次函數。
在本發明之再一實施例中，適應性偏壓輸入級更包括負載場效電晶體，其耦接於該放大場效電晶體與第二電源節點之間且藉由第一與第三電流鏡實施偏壓。
本發明之適應性偏壓輸入級在構成放大器時具有獨特的優勢。在這種情況下，這種放大器包括適應性偏壓輸入級與輸出級，輸出級耦接於適應性偏壓輸入級與輸出節點之間，用於在輸出節點產生輸出訊號。
在本發明之一較佳實施例中，輸出級包括第一與第二輸出場效電晶體。第一輸出場效電晶體耦接於第二電源節點與輸出節點之間，且藉由耦接於感測場效電晶體之一的第一與第三電流鏡之一來實施偏壓。第二輸出場效電晶體耦接於第一電源節點與輸出節點之間，且藉由耦接於此感測場效電晶體之一的第二與第四電流鏡之一來實施偏壓。
在本發明之另一實施例中，輸出級包括第一與第二輸出場效電晶體，補償電阻與補償電容。第一輸出場效電晶體耦接於第二電源節點與輸出節點之間，且其閘極耦接於放大場效電晶體之一之汲極，而一活性(active)負載耦接於此放大場效電晶體之一之汲極。補償電阻與補償電容串接於第一輸出場效電晶體之閘極與輸出節點之間。第二輸出場效電晶體耦接於第一電源節點與輸出節點之間，且藉由耦接於感測場效電晶體之一的第二與第四電流鏡之一來實施偏壓，其中此感測場效電晶體之一具有與施加於放大場效電晶體之一相同的差動輸入。
本發明之適應性偏壓輸入級在構成多個軌至軌放大器時具有獨特的優勢。在這種情況下，這種軌至軌放大器包括第一與第二適應性偏壓輸入級，而每個第一與第二適應性偏壓輸入級依據上述所描述之本發明之實施例而實 施，且此軌至軌放大器包括一輸出級。
第一適應性偏壓輸入級接收差動輸入而產生第一中間訊號至輸出級，第二適應性偏壓輸入級接收差動輸入而產生第二中間訊號至輸出級。此外，第一與第二適應性偏壓輸入級之各場效電晶體以P型場效電晶體相對於N型場效電晶體的方式成為互補的鏡像。
根據以上，適應性偏壓輸入級由較少的電流鏡與單一的靜態電流源組成，而不需要一系列的多個二極體式連接的場效電晶體。因此，適應性偏壓輸入級的面積較小，且具有較高的電流效率與較高的工作電壓範圍。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖3繪示為依據本發明之一實施例之適應性輸入級200。請參考圖3，適應性輸入級200包括一對差動耦合放大N型金氧半導體場效電晶體(NMOSFETs)MN21與MN22。此外，適應性輸入級200還包括一對差動耦合感測NMOSFETs MN23與MN24。
靜態電流源203在預定節點202處耦接於放大及感測NMOSFETs MN21、MN22、MN23與MN24之源極。此外，靜態電流源203耦接於第一電源節點，其中第一電源節點提供可為接地電壓的低電源電壓VSS。第一輸入Vin－施加於放大NMOSFET MN21之閘極與感測NMOSFET MN23 之閘極。第二輸入Vin＋施加於放大NMOSFET MN22之閘極與感測NMOSFET MN24之閘極。第一與第二輸入Vin－與Vin＋在本發明之一實施例中為差動輸入。
一對P型金氧半導體場效電晶體(PMOSFETs)MP21與MP22形成第一電流鏡。PMOSFET MP21二極體式耦接於提供高電源電壓VDD的第二電源節點與感測NMOSFET MN23之汲極之間。PMOSFET MP22之源極耦接於第二電源節點VDD，且其閘極耦接於PMOSFET MP21之閘極。負載PMOSFET MP23之閘極耦接於PMOSFET MP21之閘極，其源極耦接於第二電源節點VDD，且其汲極耦接於放大NMOSFET MN22之汲極。
一對NMOSFETs MN25與MN26形成第二電流鏡，其耦接於第一電流鏡之PMOSFET MP22，預定節點202與第一電源節點VSS之間。NMOSFET MN26二極體式耦接於第一電源節點VSS與PMOSFET MP22之汲極之間。NMOSFET MN25之源極耦接於第一電源節點VSS，其閘極耦接於NMOSFET MN26之閘極，且其汲極耦接於預定節點202。
一對PMOSFETs MP24與MP25形成第三電流鏡。PMOSFET MP24二極體式耦接於第二電源節點VDD與感測NMOSFET MN24之汲極之間。PMOSFET MP25之源極耦接於第二電源節點VDD，且其閘極耦接於PMOSFET MP24之閘極。負載PMOSFET MP26之閘極耦接於PMOSFET MP24之閘極，其源極耦接於第二電源節點 VDD，且其汲極耦接於放大NMOSFET MN21之汲極。
一對NMOSFETs MN27與MN28形成第四電流鏡，其耦接於第三電流鏡之PMOSFET MP25，預定節點202與第一電源節點VSS之間。NMOSFET MN28二極體式耦接於第一電源節點VSS與PMOSFET MP25之汲極之間。NMOSFET MN27之源極耦接於第一電源節點VSS，其閘極耦接於NMOSFET MN28之閘極，且其汲極耦接於預定節點202。
NMOSFET MN26為具有第一面積的第一鏡電晶體，且NMOSFET MN26為具有A倍於NMOSFET MN26之第一面積的第二面積之第二鏡電晶體。NMOSFET MN28為具有第三面積的第三鏡電晶體，且NMOSFET MN27為具有A倍於NMOSFET MN28之第三面積的第四面積之第四鏡電晶體。
在本發明之一實施例中，PMOSFETs MP21、MP22、MP23、MP24、MP25與MP26的尺寸相同。此外，NMOSFETs MN21、MN22、MN23與MN24為依據本發明之一實施例而製作。
圖3之適應性輸入級200之運作將參考圖4之動態電流特性而予以描述。在這之前，首先描述靜態狀態時適應性輸入級200之運作。在靜態狀態下，當Vin＋＝Vin－＝Vin,cm時，Vin＝0，其中Vin,cm為輸入Vin＋與Vin－的共模電壓。在這種情況下，I1,static＝I2,static＝I1’,static＝I2’,static＝Istatic，其中在圖3之適應性輸入級200 的靜態運作時，I1,static為I1的靜態電流；I2,static為I2的靜態電流；I1’,static為I1’的靜態電流；且I2’,static為I2’的靜態電流。
此時，Istatic表示為下列方程式1： 其中ISS為靜態電流源203所提供之靜態電流的準位(level)，A為NMOSFETs MN25與MN26之面積的比值，或為NMOSFETs MN27與MN28之面積的比值。當A2時，靜態電流Istatic並非無窮大，而是飽和的結果。
接著描述適應性輸入級200在動態狀態下的運作。在動態狀態下，Vin≠0，且Vin＝Vin＋－Vin－。假設圖3之MOSFETs為強反轉(strong inversion)運作，電流I1、I1’、I2與I2’之Istatic成分則表示為下列方程式2： K＝μn*Cox*(W/L)，其中μn為電子遷移率，Cox為單位面積之電容量，且W/L為每個NMOSFETs MN21、MN22、MN23與MN24之寬度對長度之比。此外，Vx,static為靜態狀態時預定節點202的電壓，Vthn為每個NMOSFETs MN21、MN22、MN23與MN24之臨限(threshold)電壓。方程式2亦可表示為如下之方程式3：
此外，預定節點202的電壓Vx可近似為下列方程式4：
在動態狀態下，當Vin＋>Vin－時，若Vin>0，則I1 ,dynamic可表示為下列方程式5： 此I1 ,dynamic繪示為圖4中的相對於Vin的二次函數A。
當Vin>0時，大量的動態電流I1 ,dynamic流經由MOSFETs MN24、MP24、MP25、MN28與MN27所形成的電流迴路。因此，當Vin>0時，由MOSFETs MN28、MN27、MP24與MP25所形成的電流鏡增加了流經該預定節點202的電流。
此外，在這種情況下，I2 ,dynamic，I1’ ,dynamic與I2’ ,dynamic可由下列方程式6表示： 此I2 ,dynamic,I1’ ,dynamic與I2’ ,dynamic繪示為圖4中的相對於Vin的電流特性曲綫B。
在動態狀態下，當Vin＋<Vin－時，若Vin<0，則I1 ,dynamic，I1’ ,dynamic與I2’ ,dynamic可表示為下列方程式7： 如此I1 ,dynamic,I1’ ,dynamic與I2’ ,dynamic繪示為圖4中的相對於Vin的電流特性曲綫D。
同樣在這種情況下I2 ,dynamic可表示為下列方程式8： 此I2 ,dynamic繪示為圖4中的相對於Vin的二次函數C。當Vin<0時，大量的動態電流I2 ,dynamic流經由MOSFETs MN23、MP21、MP22、MN26與MN25所形成的電流迴路。因此，當Vin<0時，由MOSFETs MN23、MP21、MP22、MN26與MN25所形成的電流鏡增加了流經預定節點202的電流。
另外，圖4繪示當Vin＝V1，I1 ,dynamic＝Ia以及I2 ,dynamic＝Ib時的情形。在這種情況下，(A－1)Ia＋(A－5)Ib＋ISS>0，由於Ib遠小於Ia,故可近似為(A－1)Ia0。因此，滿足動態特性之A的值(NMOSFETs MN25與MN26的面積比或NMOSFETs MN27與MN28的面積比)的範圍為A1。如此A1的動態特性導致在動態狀態Vin≠0時會提供較大的動態電流I1 ,dynamic或I2 ,dyanmic。同樣對於上述方程式1，為同時滿足維持較小的靜態電流之靜態條件與快速迴轉率之動態條件，A應當在1A<2的範圍內。
圖5為根據本發明之一實施例所繪示的由圖3之適應 性輸入級200所形成之放大器300。圖3與圖5中具有相同標號的組件代表其具有相似的結構與/或功能。放大器300包括適應性輸入級200以及耦接於適應性輸入級200與輸出節點304之間的輸出級302。
輸出級302包括輸出PMOSFET MP31，其源極耦接於第二電源節點VDD，其閘極耦接於PMOSFET MP24之閘極，且其汲極耦接於輸出節點304。輸出級302還包括輸出NMOSFET MN31，其源極耦接於第一電源節點VSS，其閘極耦接於NMOSFET MN26之閘極，且其汲極耦接於輸出節點304。負載電容器CL耦接於輸出節點304與第一電源節點VSS之間。
此外，可對面積比A進行最佳化以最大化圖5之適應性偏壓放大器300之電流效率。電流效率可表示為下列方程式9：CE ＝I load ,dynamic /I total ＝SR ×C L /I total 方程式9 其中Itotal為適應性偏壓放大器300中之總瞬間電流，SR為充電或放電負載電容CL之迴轉率(slew rate)。
負載電容CL之動態電流Iload,dynamic 以下列方程式10表示： 方程式10中Iload,dynamic 的加號為當Vin>0時將負載電容CL予以電流充電，且其中之減號為當Vin<0時將負載電容CL予以電流放電。迴轉率SR可由下列方程式11表示為： 相對於A的電流效率曲綫CE如圖6所示，且藉由分析可得出當電流效率CE最大化時，最佳面積比A＝1.5為對應於圖6中的點215。
圖5之適應性偏壓放大器300適於負載電容CL具有較大電容的情況或適於負載電容CL具有可變電容的情況。藉由圖5之適應性偏壓放大器300可得到足夠的相位邊限。然而，圖5之適應性偏壓放大器300可具有較低的增益。
圖7為根據本發明之一實施例的由圖3的適應性輸入級200所構成之具有較高增益的適應性偏壓放大器350之電路圖。圖3與圖7中具有相同標號的組件代表其具有相似的結構與/或功能。放大器350包括適應性輸入級200以及耦接於適應性輸入級200與輸出節點354之間的輸出級352。
輸出級352包括一種輸出PMOSFET MP32，其源極耦接於第二電源節點VDD，其閘極耦接於NMOSFET MN22之汲極，且其汲極耦接於輸出節點354。輸出級352還包括一種輸出NMOSFET MN32，其源極耦接於第一電源節點VSS，其閘極耦接於NMOSFET MN26之閘極，且其汲極耦接於輸出節點354。負載電容器CL耦接於輸出節點354與第一電源節點VSS之間。
此外，輸出級352還包括串接於PMOSFET MP32之閘極與該輸出節點354之間的補償電阻Rz與補償電容Cc。圖7之適應性偏壓放大器350提供較高的增益與較高 的增益帶寬(GBW)，且當負載電容器CL具有較低電容量時較為有利。
圖8繪示依據本發明之另一實施例之適應性偏壓的軌至軌放大器400之電路圖。軌至軌放大器400包括第一適應性偏壓輸入級402、第二適應性偏壓輸入級404與輸出級406。
第一適應性偏壓輸入級402接收差動輸入Vin＋與Vin－而於第一中間節點408產生第一中間訊號。第二適應性偏壓輸入級404接收差動輸入Vin＋與Vin－而於第二中間節點410產生第二中間訊號。輸出級406接收第一與第二中間節點408與410的第一與第二中間訊號而於輸出節點412產生一輸出訊號Vout。
第一適應性偏壓輸入級402之實現方式類似於圖3之適應性偏壓輸入級200，其中圖3與圖8中具有相同標號的組件代表其具有相似的結構與/或功能。此外，第二適應性偏壓輸入級404所包括之MOSFETs為第一適應性偏壓輸入級402之MOSFETs的鏡像。
因此，第二適應性偏壓輸入級404所包括之NMOSFETs MN45、MN46、MN44、MN41、MN43與MN42分別為第一適應性偏壓輸入級402所包括之PMOSFETs MP25、MP26、MP24、MP21、MP23與MP22之鏡像。此外，第二適應性偏壓輸入級404所包括之PMOSFETs MP48、MP47、MP45、MP46、MP41、MP43、MP44與MP42分別為第一適應性偏壓輸入級402所包括之 NMOSFETs MN28、MN27、MN25、MN26、MN21、MN23、MN24與MN22之鏡像。第二適應性偏壓輸入級404所包括之個別靜態電流源414為第一適應性偏壓輸入級402所包括之個別靜態電流源203之鏡像。
輸出級406包括第一偏壓電流源IBAS1，其耦接於第二電源節點VDD與耦接於NMOSFET MN22之汲極的第一中間節點408之間。輸出級406還包括第二偏壓電流源IBIAS2，其耦接於第一電源節點VSS與耦接於PMOSFET MP42之汲極的第二中間節點410之間。偏壓電流源IBIAS1與IBIAS2根據本發明之一實施例提供相同的電流。
輸出級406還包括第一輸出PMOSFET MP51，其源極耦接於第二電源節點VDD，其閘極耦接於第一中間節點408，且其汲極耦接於輸出節點412。第一補償電容器Cc1耦接於PMOSFET MP51之閘極與汲極之間。
輸出級406也包括第一輸出NMOSFET MN51，其源極耦接於第一電源節點VSS，其閘極耦接於第二中間節點410，且其汲極耦接於輸出節點412。第二補償電容器Cc2耦接於NMOSFET MN51之閘極與汲極之間。補償電容器Cc1與Cc2根據本發明之一實施例具有相同的電容量。
輸出級406更包括一第二輸出PMOSFET MP52，其源極耦接於第一中間節點408，其閘極耦接於第一偏壓電壓VBP，而其汲極耦接於第二中間節點410。輸出級406還包括第二輸出NMOSFET MN52，其汲極耦接於第一中 間節點408，其閘極上施加第二偏壓電壓VBN，而其源極耦接於第二中間節點410。
第一與第二適應性偏壓輸入級402與404與圖3之適應性偏壓輸入級200之運作類似。基於鏡像配置的第一與第二適應性輸入級402與404，軌至軌放大器400基於在VDD至VSS之軌至軌範圍內的輸入Vin＋與Vin－而運作。
圖9為根據本發明之另一實施例繪示的具有更少組件數量的適應性偏壓軌至軌放大器500。軌至軌放大器500包括第一適應性偏壓輸入級502，第二適應性偏壓輸入級504與輸出級506。圖9之輸出級506之實現方式類似於圖8之輸出級406。
此外，圖9之第一適應性偏壓輸入級502之實現方式類似於圖8之第一適應性偏壓輸入級402。然而，圖8之第一適應性偏壓輸入級402中的PMOSFET MP22以及由NMOSFETs MN25與MN26所形成之電流鏡在圖9之第一適應性偏壓輸入級502中被去除。由此，圖9之第一適應性偏壓輸入級502包括鏡像PMOSFET MP53,其源極耦接於第二電源節點VDD，其閘極耦接於PMOSFET MP21之閘極，且其汲極耦接於PMOSFET MP25之汲極。
同樣地，圖9之第二適應性偏壓輸入級504之實現方式類似於圖8之第二適應性偏壓輸入級404。然而，圖8之第二適應性偏壓輸入級404中的NMOSFET MP42以及由PMOSFETs MP45與MP46所形成之電流鏡在圖9之第二適應性偏壓輸入級504中被去除。由此，圖9之第二適 應性偏壓輸入級504包括鏡像NMOSFET MN53,其源極耦接於第一電源節點VSS，其閘極耦接於NMOSFET MN41之閘極，且其汲極耦接於NMOSFET MN45之汲極。
在圖9中，基於鏡像配置的第一與第二適應性輸入級502與504，軌至軌放大器500基於在VDD至VSS之軌至軌範圍內的輸入Vin＋與Vin－而運作。此外，圖9之軌至軌放大器500於其第一與第二適應性偏壓輸入級502與504中所使用的MOSFETs的數量少於圖8之軌至軌放大器400。因此，圖9之軌至軌放大器500具有最小積體電路面積之優勢。
以這種方式，圖3之適應性偏壓輸入級200與圖5、圖7至圖9中包括此適應性偏壓輸入級之放大器300、350、400與500具有較高的電流效率，且使用最少數量的電流源與電流鏡。因此，這種積體電路以最少的功率消耗與積體電路面積來運作。
上述實施例只是用於舉例，而非用於限定本發明，因此，所圖示與所描述的元件數量也僅用於舉例。此外，除圖5、圖7至圖9之放大器之外，圖3之適應性偏壓輸入級200亦可用於實現其他種類之放大器。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、110‧‧‧先前技術之適應性偏壓放大器
MP1~MP6、MP11~MP18、MP21~MP26、 MP41~MP48‧‧‧P型金氧半導體場效電晶體
MN1~MN10、MN15~MN19、MN21~MN28、MN41~MN46‧‧‧N型金氧半導體場效電晶體
VDD‧‧‧高電壓、第二電源節點
VSS‧‧‧低電壓、第一電源節點
Vin－、Vin＋、V1‧‧‧輸入
A：1、1：A‧‧‧面積比
MP17’、MP18’‧‧‧二極體式連接的PMOSFET
MN11、MN12‧‧‧輸入NMOSFET
MN13、MN14‧‧‧感測NMOSFET
MN19’‧‧‧二極體式連接的NMOSFET
ISS1‧‧‧第一靜態電流源
ISS2‧‧‧第二靜態電流源
Ib1‧‧‧第一偏壓電流源
Ib2‧‧‧第二偏壓電流源
200‧‧‧適應性輸入級
202‧‧‧預定節點
203、ISS、414‧‧‧靜態電流源
MN21、MN22‧‧‧差動耦合放大NMOSFET
MN23、MN23‧‧‧差動耦合感測NMOSFET
A、B、C、D‧‧‧電流特性曲綫
Ia、Ib‧‧‧電流
Istatic‧‧‧靜態電流
300、350‧‧‧放大器
302、352、406、506‧‧‧輸出級
304、354、412‧‧‧輸出節點
MP31、MP32、MP51、MP52‧‧‧輸出PMOSFET
MN31、MN32、MN51、MN52‧‧‧輸出NMOSFET
CL‧‧‧負載電容器
Vout‧‧‧輸出訊號
400、500‧‧‧軌至軌放大器
402、502‧‧‧第一適應性偏壓輸入級
404、504‧‧‧第二適應性偏壓輸入級
408‧‧‧第一中間節點
410‧‧‧第二中間節點
IBIAS1‧‧‧第一偏壓電流源
IBIAS2‧‧‧第二偏壓電流源
VBP‧‧‧第一偏壓電壓
VBN‧‧‧第二偏壓電壓
Cc1‧‧‧第一補償電容器
Cc2‧‧‧第二補償電容器
圖1與圖2繪示為根據先前技術之適應性偏壓放大器之電路圖。
圖3繪示為根據本發明之一實施例之適應性偏壓輸入級。
圖4繪示為根據本發明之一實施例的圖3之適應性偏壓輸入級的動態電流特性。
圖5繪示為根據本發明之一實施例之適於高負載電容量且具有圖3之適應性偏壓輸入級的適應性偏壓放大器的電路圖。
圖6繪示為根據本發明之一實施例之電流效率相對於圖5的適應性偏壓放大器中鏡像場效電晶體之面積比的曲綫圖。
圖7繪示為根據本發明之另一實施例之適於高增益帶寬且具有圖3之適應性偏壓輸入級的適應性偏壓放大器的電路圖。
圖8與圖9分別繪示為根據本發明之一實施例之具有適應性偏壓輸入級的軌至軌適應性偏壓放大器之電路圖。
此處所提及之圖示為了清楚之故而未必按照比例來繪示。圖1至圖9中具有相同標號的組件代表其具有相似的結構與/或功能。
200‧‧‧適應性輸入級
202‧‧‧預定節點
203、ISS‧‧‧靜態電流源
MP21~MP26‧‧‧P型金氧半導體場效電晶體
MN21、MN22‧‧‧差動耦合放大N型金氧半導體場效電晶體
MN23、MN24‧‧‧差動耦合感測N型金氧半導體場效電晶體
MN25~MN28‧‧‧N型金氧半導體場效電晶體
VDD‧‧‧第二電源節點
VSS‧‧‧第一電源節點
Vin－、Vin＋‧‧‧輸入
A：1、1：A‧‧‧面積比

Claims (25)

  1. 一種適應性偏壓輸入級，包括：一對差動耦合的放大場效電晶體，其閘極施加有差動輸入；一對差動耦合的感測場效電晶體，其閘極施加有所述差動輸入；一靜態電流源，其耦接於一第一電源節點與所述放大及感測場效電晶體之源極之間的一預定節點；一第一電流鏡，耦接於所述感測場效電晶體之一與一第二電源節點之間；以及一第二電流鏡，耦接於所述第一電流鏡、所述預定節點與所述第一電源節點之間。
  2. 如申請專利範圍第1項所述之適應性偏壓輸入級，其中當施加於所述感測場效電晶體之一的一第一差動輸入大於施加於所述感測場效電晶體之另一的一第二差動輸入時，所述感測場效電晶體以及所述第一與所述第二電流鏡增加了流經所述預定節點之電流。
  3. 如申請專利範圍第1項所述之適應性偏壓輸入級，其中所述第二電流鏡包括具有第一面積的一第一鏡電晶體，其耦接於所述第一電流鏡，且第二電流鏡包括具有A倍於所述第一面積之第二面積的一第二鏡電晶體，其耦接於所述預定節點。
  4. 如申請專利範圍第3項所述之適應性偏壓輸入級，其中A的範圍大約為1至2之間，且A的選擇用以最大化 所述適應性偏壓輸入級之電流效率。
  5. 如申請專利範圍第3項所述之適應性偏壓輸入級，更包括：一第三電流鏡，耦接於所述感測場效電晶體之另一與所述第二電源節點之間；以及一第四電流鏡，耦接於所述第三電流鏡、所述預定節點以及所述第一電源節點之間，其中當施加於所述感測場效電晶體之另一的第一差動輸入大於施加於所述感測場效電晶體所述之一的第二差動輸入時，所述感測場效電晶體與所述第三與第四電流鏡增加了流經所述預定節點的電流，且所述第四電流鏡包括具有第三面積的一第三鏡電晶體，其耦接於所述第三電流鏡，且第四電流鏡包括具有A倍於所述第三面積之第四面積的一第四鏡電晶體，其耦接於所述預定節點。
  6. 如申請專利範圍第5項所述之適應性偏壓輸入級，其中A的範圍大約為1至2之間，且A的選擇用以最大化所述適應性偏壓輸入級之電流效率。
  7. 如申請專利範圍第5項所述之適應性偏壓輸入級，其中流經所述適應性偏壓輸入級之每個場效電晶體的靜態電流增加A，且流經每個所述放大與感測場效電晶體的動態電流分別為所述差動輸入之間的差值的二次函數。
  8. 如申請專利範圍第6項所述之適應性偏壓輸入級，更包括： 負載場效電晶體，耦接於所述放大場效電晶體與所述第二電源節點之間且藉由所述第一與第三電流鏡來實施偏壓。
  9. 一種放大器，包括：一適應性偏壓輸入級，包括：一對差動耦合的放大場效電晶體，其閘極施加有差動輸入；一對差動耦合的感測場效電晶體，其閘極施加有所述差動輸入；一靜態電流源，其耦接於一第一電源節點與所述放大及感測場效電晶體之源極之間的一預定節點；一第一電流鏡，耦接於所述感測場效電晶體之一與一第二電源節點之間；一第二電流鏡，耦接於所述第一電流鏡、所述預定節點與所述第一電源節點之間；一第三電流鏡，耦接於所述感測場效電晶體之另一與所述第二電源節點之間；以及一第四電流鏡，耦接於所述第三電流鏡、所述預定節點與所述第一電源節點之間；以及一輸出級，耦接於所述適應性偏壓輸入級與一輸出節點之間，用以於所述輸出節點產生一輸出訊號。
  10. 如申請專利範圍第9項所述之放大器，其中所述輸出級包括：一第一輸出場效電晶體，耦接於所述第二電源節點與 所述輸出節點之間，且藉由耦接於所述感測場效電晶體之一的所述第一與第三電流鏡之一來實施偏壓；以及一第二輸出場效電晶體，耦接於所述第一電源節點與所述輸出節點之間，且藉由耦接於所述感測場效電晶體所述之一的所述第二與第四電流鏡之一來實施偏壓。
  11. 如申請專利範圍第9項所述之放大器，其中所述輸出級包括：一第一輸出場效電晶體，耦接於所述第二電源節點與所述輸出節點之間，其閘極耦接於所述放大場效電晶體之一的汲極，且一活性負載耦接於所述放大場效電晶體之所述之一的汲極；一補償電阻與一補償電容，串接於所述第一輸出場效電晶體之所述閘極與所述輸出節點之間；以及一第二輸出場效電晶體，耦接於所述第一電源節點與所述輸出節點之間，且藉由耦接於所述感測場效電晶體之一的所述第二與第四電流鏡之一來實施偏壓，其中所述感測場效電晶體之一具有與施加於所述放大場效電晶體相同的所述差動輸入，其中當施加於所述感測場效電晶體所述之一的一第一差動輸入大於施加於所述感測場效電晶體之另一的一第二差動輸入時，所述感測場效電晶體與所述第一與所述第二電流鏡增加了流經所述預定節點之電流，且當施加於所述感測場效電晶體之另一的所述第二差動輸入大於施加於所述感測場效電晶體所述之一的所述第 一差動輸入時，所述感測場效電晶體與所述第三與第四電流鏡增加了流經所述預定節點之電流。
  12. 如申請專利範圍第9項所述之放大器，其中所述第二電流鏡包括具有一第一面積的一第一鏡電晶體，其耦接於所述第一電流鏡，且第二電流鏡包括具有A倍於所述第一面積之第二面積的一第二鏡電晶體，其耦接於所述預定節點，且所述第四電流鏡包括具有第三面積的一第三鏡電晶體，其耦接於所述第三電流鏡，以及包括具有A倍於所述第三面積之第四面積的一第四鏡電晶體，其耦接於所述預定節點。
  13. 如申請專利範圍第12項所述之放大器，其中A的範圍大約為1至2之間，且A的選擇用以最大化所述適應性偏壓輸入級之電流效率。
  14. 如申請專利範圍第12項所述之放大器，其中流經所述適應性偏壓輸入級之每個場效電晶體的靜態電流增加A，且流經每個所述放大與感測場效電晶體的動態電流分別為所述差動輸入之差值的二次函數。
  15. 如申請專利範圍第9項所述之放大器，更包括：負載場效電晶體，耦接於所述放大場效電晶體與所述第二電源節點之間且藉由所述第一與第三電流鏡來實施偏壓。
  16. 一種軌至軌放大器，包括：一輸出級； 一第一適應性偏壓輸入級，其接收差動輸入而產生一第一中間訊號至所述輸出級；以及一第二適應性偏壓輸入級，其接收差動輸入而產生一第二中間訊號至所述輸出級，其中每個所述第一與所述第二適應性偏壓輸入級包括：一對差動耦合的放大場效電晶體，其閘極施加有差動輸入；一對差動耦合的感測場效電晶體，其閘極施加有所述差動輸入；一靜態電流源，其耦接於一第一電源節點與所述放大及感測場效電晶體之源極之間的一預定節點；一第一電流鏡，耦接於所述感測場效電晶體之一與一第二電源節點之間；以及一第二電流鏡，耦接於所述第一電流鏡、所述預定節點與所述第一電源節點之間，其中所述第一與所述第二適應性偏壓輸入級之各場效電晶體以P型場效電晶體相對於N型場效電晶體的方式互為鏡像。
  17. 如申請專利範圍第16項所述之軌至軌放大器，其中每個所述第一與所述第二適應性偏壓輸入級更包括：一第三電流鏡，耦接於所述感測電晶體之另一與所述第二電源節點之間；以及一第四電流鏡，耦接於所述第三電流鏡、所述預定節 點與所述第一電源節點之間，其中所述放大場效電晶體之一之汲極耦接於一活性負載且產生所述第一與所述第二中間訊號之一，其中當施加於所述感測場效電晶體所述之一的一第一差動輸入大於施加於所述感測場效電晶體之另一的一第二差動輸入時，所述感測場效電晶體與所述第一與所述第二電流鏡增加了流經所述預定節點之電流，且當施加於所述感測場效電晶體之另一的所述第二差動輸入大於施加於所述感測場效電晶體所述之一的所述第一差動輸入時，所述感測場效電晶體與所述第三與第四電流鏡增加了流經所述預定節點之電流。
  18. 如申請專利範圍第16項所述之軌至軌放大器，其中所述第二電流鏡包括具有一第一面積的一第一鏡電晶體，其耦接於所述第一電流鏡，且第二電流鏡包括具具有A倍於所述第一面積之第二面積的一第二鏡電晶體，其耦接於所述預定節點，且所述第四電流鏡包括具有第三面積的一第三鏡電晶體，其耦接於所述第三電流鏡，以及第四電流鏡包括具有A倍於所述第三面積之第四面積的一第四鏡電晶體，其耦接於所述預定節點。
  19. 如申請專利範圍第18項所述之軌至軌放大器，其中A的範圍大約為1至2之間，且A的選擇用以最大化所述適應性偏壓輸入級之電流效率。
  20. 如申請專利範圍第18項所述之軌至軌放大器，其中流經所述適應性偏壓輸入級之每個場效電晶體的靜態電 流增加A，且流經每個所述放大與感測場效電晶體的動態電流分別為所述差動輸入之間的差值的二次函數。
  21. 如申請專利範圍第16項所述之軌至軌放大器，其中所述放大場效電晶體之一之汲極耦接於一活性負載且產生所述第一與所述第二中間訊號之一，且其閘極具有與施加於所述耦接於第一電流鏡之所述感測場效電晶體之一相同的所述差動輸入。
  22. 如申請專利範圍第21項所述之軌至軌放大器，其中每個所述第一與所述第二適應性偏壓輸入級包括：一第三電流鏡，耦接於所述第二電源節點、所述感測電晶體之另一、與所述第二電流鏡之間；以及一鏡像場效電晶體，其閘極藉由所述第三電流鏡來實施偏壓且其汲極耦接於所述第一與所述第二電流鏡之間，其中當所述差動輸入不同時，所述感測場效電晶體、所述鏡像場效電晶體以及所述第一、第二與第三電流鏡增加了流經所述預定節點的電流。
  23. 如申請專利範圍第16項所述之軌至軌放大器，其中所述第二電流鏡包括具有一第一面積的一第一鏡電晶體，其耦接於所述第一電流鏡，且包括具有A倍於所述第一面積之第二面積的一第二鏡電晶體，其耦接於所述預定節點。
  24. 如申請專利範圍第23項所述之軌至軌放大器，其中A的範圍大約為1至2之間，且A的選擇用以最大化所述適應性偏壓輸入級之電流效率。
  25. 如申請專利範圍第24項所述之軌至軌放大器，其中流經所述適應性偏壓輸入級之每個場效電晶體的靜態電流增加A，且流經每個所述放大與感測場效電晶體的動態電流分別為所述差動輸入之間的差值的二次函數。
TW097110404A 2007-05-02 2008-03-24 適應性偏壓輸入級以及包含該輸入級之放大器 TWI466440B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070042819A KR100877626B1 (ko) 2007-05-02 2007-05-02 클래스 ａｂ 증폭기 및 이를 위한 입력 스테이지 회로
KR1020070076963A KR101388221B1 (ko) 2007-07-31 2007-07-31 빠른 슬루율을 가지는 레일-투-레일 연산 증폭기 및 이를구비하는 디스플레이 구동 집적회로

Publications (2)

Publication Number Publication Date
TW200845574A TW200845574A (en) 2008-11-16
TWI466440B true TWI466440B (zh) 2014-12-21

Family

ID=39939137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110404A TWI466440B (zh) 2007-05-02 2008-03-24 適應性偏壓輸入級以及包含該輸入級之放大器

Country Status (3)

Country Link
US (1) US7554405B2 (zh)
JP (1) JP2008278493A (zh)
TW (1) TWI466440B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5857931B2 (ja) * 2012-10-02 2016-02-10 トヨタ自動車株式会社 差動増幅器
CN102931932B (zh) * 2012-10-25 2017-11-14 中国科学院微电子研究所 一种互补偏置差分放大器
JP6041241B2 (ja) * 2013-03-04 2016-12-07 国立大学法人神戸大学 差動増幅回路のための適応バイアス生成回路及び差動増幅回路
US9264027B1 (en) * 2013-03-14 2016-02-16 Integrated Device Technology, Inc. Process compensated delay
US11955090B2 (en) 2021-05-31 2024-04-09 Samsung Electronics Co., Ltd. Buffer circuit including offset blocking circuit and display device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558287A (en) * 1983-11-11 1985-12-10 Kabushiki Kaisha Toshiba Signal processing circuit
US4914400A (en) * 1986-07-24 1990-04-03 Fujitsu Limited Differential amplifier circuit improved to shorten a circuit recovery time thereof
CN1223500A (zh) * 1997-11-12 1999-07-21 日本电气株式会社 差动放大器和补偿方法
US6642789B2 (en) * 2002-03-08 2003-11-04 Texas Instruments Incorporated Operational amplifier input stage and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605993B2 (en) * 2000-05-16 2003-08-12 Fujitsu Limited Operational amplifier circuit
US6300834B1 (en) * 2000-12-12 2001-10-09 Elantec Semiconductor, Inc. High performance intermediate stage circuit for a rail-to-rail input/output CMOS operational amplifier
JP2004120564A (ja) * 2002-09-27 2004-04-15 Ricoh Co Ltd 演算増幅器
US6781463B2 (en) 2002-12-31 2004-08-24 Texas Instruments Incorporated Low voltage amplifier
JP4217497B2 (ja) * 2003-02-05 2009-02-04 株式会社リコー 定電圧回路
DE10335067B4 (de) 2003-07-31 2007-09-27 Texas Instruments Deutschland Gmbh Operationsverstärker
ITMI20040355A1 (it) 2004-02-27 2004-05-27 St Microelectronics Srl Stadio amplificatore d'ingresso in classe ab con corrente di polarizzazione controllata
KR20060004260A (ko) 2004-07-09 2006-01-12 삼성전자주식회사 자체 바이어스 차동 증폭기
KR100674913B1 (ko) * 2004-09-24 2007-01-26 삼성전자주식회사 캐스코드 형태의 클래스 ａｂ 제어단을 구비하는 차동증폭 회로
JP4789136B2 (ja) * 2005-04-07 2011-10-12 ルネサスエレクトロニクス株式会社 演算増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558287A (en) * 1983-11-11 1985-12-10 Kabushiki Kaisha Toshiba Signal processing circuit
US4914400A (en) * 1986-07-24 1990-04-03 Fujitsu Limited Differential amplifier circuit improved to shorten a circuit recovery time thereof
CN1223500A (zh) * 1997-11-12 1999-07-21 日本电气株式会社 差动放大器和补偿方法
US6642789B2 (en) * 2002-03-08 2003-11-04 Texas Instruments Incorporated Operational amplifier input stage and method

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Ah-Reum Kim; Hyoung-Rae Kim; Yoon-Suk Park; Yoon-Kyung Choi; Bai-Sun Kong, "Low-power class-AB CMOS OTA with high slew-rate," SoC Design Conference (ISOCC), 2009 International , vol., no., pp.313,316, 22-24 Nov. 2009 *
Degrauwe, M.G.; Rijmenants, J.; Vittoz, E.A; De Man, H.J., "Adaptive biasing CMOS amplifiers," Solid-State Circuits, IEEE Journal of , vol.17, no.3, pp.522,528, June 1982 *
Harjani, R.; Heineke, R.; Feng Wang, "An integrated low-voltage class AB CMOS OTA," Solid-State Circuits, IEEE Journal of , vol.34, no.2, pp.134,142, Feb 1999 *
Lopez-Martin, AJ.; Baswa, S.; Ramirez-Angulo, J.; Carvajal, R.G., "Low-Voltage Super class AB CMOS OTA cells with very high slew rate and power efficiency," Solid-State Circuits, IEEE Journal of , vol.40, no.5, pp.1068,1077, May 2005 *
Parzhuber, H.; Steinhagen, Wolfgang, "An adaptive biasing one-stage CMOS operational amplifier for driving high capacitive loads," Solid-State Circuits, IEEE Journal of , vol.26, no.10, pp.1457,1460, Oct 1991 *
Ramirez-Angulo, J.; Gonzalez-Carvajal, R.; Torralba, A; Nieva, C., "A new class AB differential input stage for implementation of low-voltage high slew rate op amps and linear transconductors," Circuits and Systems, 2001. ISCAS 2001. The 2001 IEEE International Symposium on , vol.1, no., pp.671,674 vol. 1, 6-9 May 2001 *

Also Published As

Publication number Publication date
TW200845574A (en) 2008-11-16
US20080272846A1 (en) 2008-11-06
US7554405B2 (en) 2009-06-30
JP2008278493A (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
KR101916224B1 (ko) 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치
CN101299596B (zh) 自适应偏置输入级和包括该自适应偏置输入级的放大器
US7859338B2 (en) Compact low-power class AB amplifier
EP2879292B1 (en) Amplifier arrangement
KR20100021938A (ko) 개선된 위상 마진을 갖는 폴디드 캐스코드 연산 증폭기
JP4450542B2 (ja) 出力バッファ用演算トランスコンダクタンス増幅器
TWI466440B (zh) 適應性偏壓輸入級以及包含該輸入級之放大器
JP2005354266A (ja) 電圧比較器回路
JP4666346B2 (ja) 電圧比較器
CN107071640B (zh) 一种双电压域驱动运算电路
US8604878B2 (en) Folded cascode amplifier with an enhanced slew rate
JP2007109034A (ja) 定電流回路
EP4362327A1 (en) Bias circuit and power amplifier
KR101388221B1 (ko) 빠른 슬루율을 가지는 레일-투-레일 연산 증폭기 및 이를구비하는 디스플레이 구동 집적회로
Yan et al. A constant-g/sub m/rail-to-rail op amp input stage using dynamic current scaling technique
Pourashraf et al. A super class-AB OTA with high output current and no open loop gain degradation
Dai et al. A constant gm CMOS op-amp with rail-to-rail input/output stage
JP2013012870A (ja) 差動増幅回路及びコンパレータ
KR101783490B1 (ko) 출력 회로
JP2002314399A (ja) 半導体集積回路
CN114696802A (zh) 比较器电路及包含其的芯片
US6791412B2 (en) Differential amplifier output stage
KR100450776B1 (ko) 클래스 ａｂ 차동출력 ｃｍｏｓ 연산증폭기
KR102573514B1 (ko) 적응형 바이어스를 이용한 레일 투 레일 클래스 ab급 버퍼 증폭기
US11742803B2 (en) Amplifier circuit