JP2007329503A - フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器 - Google Patents

フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器 Download PDF

Info

Publication number
JP2007329503A
JP2007329503A JP2007213791A JP2007213791A JP2007329503A JP 2007329503 A JP2007329503 A JP 2007329503A JP 2007213791 A JP2007213791 A JP 2007213791A JP 2007213791 A JP2007213791 A JP 2007213791A JP 2007329503 A JP2007329503 A JP 2007329503A
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor device
semiconductor
base material
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007213791A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007213791A priority Critical patent/JP2007329503A/ja
Publication of JP2007329503A publication Critical patent/JP2007329503A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】本発明の目的は、CSP技術が適用されるフィルムキャリアテープ、半導体アッセンブリ、半導体装置及びこれらの製造方法並びに実装基板及び電子機器であって、表面にソルダレジストを塗布する必要のない技術を提供することにある。
【解決手段】表面にソルダレジストを塗布する必要のない半導体装置である。ポリイミドフィルム10の一方の面にリード54が形成され、ポリイミドフィルム10の他方の面から突出するように、ビアホール30を介してリード54上に外部接続用端子11が形成され、一方の面側にICチップ15が接着されているので、リード54がICチップ15にて覆われ、ソルダレジストの塗布を省略することができる。
【選択図】図14

Description

本発明は、フィルムキャリアテープ、半導体アッセンブリ、半導体装置及びこれらの製造方法、実装基板および電子機器に関し、特に、チップサイズパッケージ(Chip Size Package)の製造技術ならびにCSPの実装技術に関する。
チップ・サイズ/スケール・パッケージ(Chip Size/Scale Package;以下、CSPという)については正式な定義はないが、一般に、パッケージサイズがチップと同じか、わずかに大きいICパッケージと解されている。高密度実装を推進するためには、CSP技術の開発が重要である。
CSPは、パッケージ周辺部にのみアウターリードを有するQFP(Quad Flat Package)とは異なり、平面的に外部接続端子が並べられて面実装できるようになっている。具体的には、従来のCSPは、配線が形成されたポリイミド基板と、この配線上に設けられる外部接続端子と、ポリイミド基板の外部接続端子とは反対側面に取り付けられる半導体チップと、を有し、配線が半導体チップの電極に接続されていた。また、配線の表面にソルダレジストが塗布されて、配線の酸化が防止されていた。
ここで、配線とともに外部接続端子にもソルダレジストが付着すると、実装するときに電気的な接続不良が生じてしまう。そこで、外部接続端子に付着したソルダレジストを除去するか、あるいは、外部接続端子を避けてソルダレジストを塗布しなければならず、工程が煩雑であった。
国際公開第96/42107号パンフレット 特開平7−221132号公報 特開昭61−172361号公報 特開昭63−102329号公報 特開平7−147298号公報 特開平7−263486号公報
本発明は、上記課題を解決するためになされたもので、その目的は、CSP技術が適用されるフィルムキャリアテープ、半導体アッセンブリ、半導体装置及びこれらの製造方法並びに実装基板及び電子機器であって、表面にソルダレジストを塗布する必要のない技術を提供することにある。
本発明に係るフィルムキャリアテープは、可撓性及び絶縁性を有する基材と該基材のいずれかの面に形成される配線パターンとを有し、
前記配線パターンは、半導体素子に接続される複数のリードと、各リードに一体形成されて外部接続端子が設けられるパッドと、を含み、
前記各リードは、前記基材側の面における全面が前記基材に密着し、
前記基材における前記各パッドに対応する位置には、前記外部接続端子形成用の開口部が形成される。
本発明によれば、開口部が予め用意されているので、この開口部を介して、配線パターン形成面とは反対側に、この配線パターンに接続される外部接続端子を設けることができる。したがって、外部接続端子を避けながら配線パターンにソルダレジストを塗布する必要がないばかりか、配線パターン形成面に半導体素子を配設すれば、配線パターンが露出しないのでソルダレジストの塗布を省略することもできる。
こうして、基材の配線パターン形成面側に半導体素子を配設し、その逆面側で実装基板との接続構造をとって、超小型の半導体装置を得ることができる。
また、開口部がパッドに対応して形成されているので、パッドは基材から独立した状態となっている。したがって、パッドと基材との間に応力が発生しにくい構造となっている。
また、本発明では、最も重要なリードにおける半導体素子との接続部は、基材と密着している。したがって、フィルムキャリアテープ製造時から、その後工程(半導体アッセンブリ製造、半導体装置製造)に至るまで、つまり、パターン形成時以降、もしリードに外的負荷がかかっても、基材によって支持されてリードの曲がりが防止される。したがって、リードと半導体素子のボンディングパッドとの位置合わせが正確に行われるという効果が得られる。特に、CSPのような微細加工技術が必要な形態では、リードのフリーな領域が多いほど曲がりが発生し易くなるが、本発明のようにリードの接続部を基材に密着させれば、取り扱いが容易になる。
さらに、本発明では、リードを含む配線パターンが基材の面に形成されており、リードの一部が半導体素子との接続部となっている。したがって、リードにおける接続部以外の領域も基材の面に形成されていることになるので、接続部のみを別部材の接合にて構成した場合と比べて、熱応力等を一定にかけることができ、接続部の信頼性向上を図ることができる。
また、本発明では、基材の面に形成された配線パターンの一部に半導体素子を接続するので、別部材にて半導体素子と配線パターンとを接続して樹脂を充填する場合と比べて、水分の侵入を防ぐことができる。特に、CSPでは、パッケージが電極に近いため、本発明は効果的である。
本発明では、前記基材上の前記配線パターン上に前記配線パターンと同一材料で形成された前記半導体素子との接続に用いられる突起を有してもよい。
これによれば、基材上の配線パターン上に形成された突起を介して、半導体素子に形成されている電極と配線パターンとの電気的接続を得ることができ、可能な限り従来のTAB(Tape Automated Bonding)の製造ラインや既存の技術を利用して、設備の負担や特殊技術の開発負担を軽減することができる。
また、突起と配線パターンとを同一材料で形成しているため、熱膨張係数が等しくなりそれらに熱ストレスをかけた場合、それらの間に熱応力は発生しないから、フィルムキャリアテープおよびそれを利用して形成される半導体アッセンブリ、半導体装置の熱的信頼性を向上させることができる。また、酸化還元電位も等しくなるため、湿度ストレスをかけても局部電池ができないから、それらの湿度的な信頼性も向上させることができるという効果が得られる。
本発明に係るフィルムキャリアテープは、基材と、該基材の一方の面に形成される配線パターンと、前記基材の前記一方の面において前記配線パターンにおける半導体素子との接続部を避けてかつ少なくとも外部接続端子の形成される位置に対応する領域に設けられる応力緩和部と、を含む。
このフィルムキャリアテープを用いて、上述した半導体装置を製造することができる。
このフィルムキャリアテープにおいて、少なくとも前記接続部には導電性樹脂が設けられてもよい。この導電性樹脂によって、半導体素子との電気的な接続が図られる。
特に、前記接続部は凸状をなすフィルムキャリアテープであることが好ましい。
本発明に係る半導体アッセンブリは、可撓性及び絶縁性を有する基材と、該基材のいずれかの面において密着形成された配線パターンと、前記基材の前記配線パターン形成面側に配設される複数の半導体素子と、前記配線パターンの一部をなして前記各半導体素子に電気的に接続されるとともに前記基材が密着している接続部と、前記配線パターンの一部をなす外部接続端子形成用の複数のパッドと、前記各パッドに対応して前記基材に形成される開口部と、を有する。
この構造によれば、可能な限り従来のTAB(Tape Automated Bonding)の製造ラインや既存の技術を利用して、設備の負担や特殊技術の開発負担を軽減することができる半導体アッセンブリを得ることができるという効果が得られる。
さらに、最も重要な半導体素子との接続部接続部は穴中ではなく、基材上に形成することができるため、半導体アッセンブリ製造時も、もし配線パターンに外的負荷がかかっても、その曲がりが防止できる半導体アッセンブリを得ることができるという効果が得られる。したがって、配線パターンと半導体素子との位置合わせが正確に行われる半導体アッセンブリを得ることができるという効果が得られる。
本発明では、前記半導体素子の電極及び前記配線パターンの少なくともいずれか一方に、他方に対向する突起が形成されてもよい。
前記突起は、前記配線パターン上に形成されてもよい。
この構造によれば、半導体素子側にバンプが必要ないので、汎用のAl電極を有する半導体素子を使用できるから、どのメーカーのどの半導体素子でも採用でき、適用できる半導体素子の種類が増えるという効果を有する。
前記突起は、前記半導体素子の前記電極上に形成されてもよい。
この構造によれば、電極に半田や金のバンプ(突起)が形成された半導体素子が選択できる場合は、用いられるフィルムキャリアテープに突起の形成が不用になる。したがって、従来から用いられている通常のTABフィルムキャリアテープ(フィンガーリードのみで、突起形成のないフィルムキャリアテープ)を使用できるので、適用できるフィルムキャリアテープの種類が増えるという効果を有する。
本発明では、前記半導体素子と該半導体素子に対向する前記基材との間に絶縁性樹脂を有してもよい。
この構造によれば、半導体素子の能動素子形成面が絶縁性樹脂で覆われるので、能動素子形成面に水分が溜まらないから、湿度系の半導体装置の信頼性が向上するという効果を有する。
さらに、半導体素子と基材との間の絶縁性樹脂によって、基材上に配線パターンが形成される場合、そこも絶縁性樹脂で覆われるので、水分が溜まらないから、湿度系の半導体装置の信頼性が向上するという効果も有する。
前記半導体素子の電極及び前記配線パターンの少なくともいずれか一方に、他方に対向する突起が形成され、前記絶縁性樹脂の少なくとも前記半導体素子の電極と前記接続部との間には、導電粒子が存在してもよい。
この構造によれば、導電性の必要な半導体素子の電極と配線パターンとの間には、導電粒子が存在するので、たとえそれぞれの表面凹凸があっても導電粒子がその凹凸を吸収して導電性を安定的に発現させるから、電極と配線パターンとの電気的接続信頼性が向上するという効果を有する。
前記絶縁性樹脂は、異方性導電膜または異方性導電接着剤であってもよい。
この構造によれば、導電性を付与しなければならない半導体素子の電極と前記配線パターンとの間には、異方性導電膜または異方性導電接着剤中に分散している導電粒子が、電極と前記配線パターンによって押圧される。そして、その部分のみに導電性を安定的に発現させ、それ以外の部分では、異方性導電膜または異方性導電接着剤は導電粒子が押圧されない。したがって、異方性導電膜または異方性導電接着剤が、安定的な絶縁接着剤として機能し、半導体素子の能動素子形成面が絶縁性樹脂で覆われているのと等価となる。また、能動素子形成面に水分が溜まらないから、湿度系の半導体装置の信頼性が向上する。
さらに、半導体素子と基材との間の絶縁性樹脂と等価の異方性導電膜または異方性導電接着剤によって、配線パターン上に水分が溜まらないから、半導体装置の湿度系信頼性が向上するという効果も有する。
この構造によれば、上記の効果を同時に簡単に得られることが、優れた効果である。
本発明に係る半導体装置は、可撓性及び絶縁性を有する基材と、該基材のいずれかの面において密着形成された配線パターンと、前記基材の前記配線パターン形成面側に配設される半導体素子と、前記配線パターンの一部をなして前記半導体素子に電気的に接続されるとともに前記基材が密着している接続部と、前記配線パターンの一部をなす複数のパッドと、前記各パッドに対応して前記基材に形成される開口部と、前記開口部を通じて前記パッドに接続されて前記基材の前記半導体素子配設面とは逆の面に突出する外部接続端子と、を有する。
この構造によれば、上述した半導体アッセンブリを用いて、配線パターン下で基材に開口部が形成され、この開口部を介して外部接続端子が配線パターンに接続される。外部接続端子は、基材の半導体素子配設面とは逆の面に突出する。こうすることで、半導体素子の能動面の直下で、しかも半導体素子とほぼ等しい外形の半導体装置が得られる。
前記配線パターン及び前記電極の少なくとも一方に、他方に対向する突起が形成されてもよい。
この構造によれば、突起によって配線パターンと電極との電気的接続を図ることができる。
また、外部接続端子をハンダで形成すれば、本発明以外のSMD(表面実装部品)と一緒に一括して、SMT(表面実装技術)によって、マザーボードと呼ばれる主実装基板に実装することができ、この半導体装置を実装するに当たり、特別な実装用の機械投資は不要になるという優れた効果を有する。
本発明に係る半導体装置は、配線パターンが一方の面に形成されて外部接続端子が他方の面に形成される基材と、電極を一方の面に有する半導体素子と、
を含み、
前記基材の前記一方の面と、前記半導体素子の前記一方の面とは、所定間隔をあけて対向し、
前記配線パターンと前記電極とは、導電性樹脂にて導通し、
前記電極を避ける領域において、前記基材と前記半導体素子との間に応力緩和部が設けられる。
本発明によれば、配線パターンと電極とが、導電性樹脂にて接続されるので、特殊な治具や機械設備が不要である。また、基材と半導体素子との間には、応力緩和部が設けられるので、外部接続端子に加えられる応力を緩和することができる。すなわち、この半導体装置を例えば回路基板に実装すると、温度が変化したときに、回路基板の熱膨張係数と基材の熱膨張係数との差によって、外部接続端子を倒そうとする応力が生じるが、その応力は応力緩和部にて緩和される。こうして、外部接続端子の耐クラック性を向上させることができる。
前記応力緩和部は、前記外部接続端子に対応する領域及びその付近のみに設けられてもよい。
応力緩和部は、外部接続端子への応力を緩和するものであるため、この外部接続端子に対応する領域及びその付近において形成されるだけでも機能するようになっている。
本発明に係る半導体装置は、配線パターンが一方の面に形成され外部接続端子が他方の面に形成される基材と、前記一方の面に対向して前記配線パターンに電極が接続される半導体素子と、前記基材と前記半導体素子との間の接着層と、
を含み、
前記基材は、前記外部接続端子の形成領域に穴を有し、前記配線パターンは、前記穴に入り込む立体的屈曲部を有し、前記外部接続端子は前記立体的屈曲部の上に形成される。
本発明によれば、立体的屈曲部が穴の中で変形し得る構成となっており、この構成によって、外部接続端子に加えられる応力を吸収することができる。
本発明に係る半導体装置は、配線パターンが一方の面に形成され外部接続端子が他方の面に形成される基材と、前記一方の面に対向して前記配線パターンに電極が接続される半導体素子と、前記基材と前記半導体素子との間の接着層と、
を含み、
前記配線パターンは、基材の面に沿って屈曲する平面的屈曲部を有する。
本発明によれば、平面的屈曲部によって、外部接続端子に加えられる応力を吸収することができる。
前記平面的屈曲部に対応する領域における基材は穴を有してもよい。こうすることで、平面的屈曲部が穴の内側で変形しやすくなり、応力吸収能力も向上する。
前記配線パターンは凸部を有し、この凸部と前記電極とが前記導電性樹脂を介して導通してもよい。
このように、凸部を電極に接続することで、基材と半導体素子との間に所定間隔をあけて、応力緩和部を形成することができる。
また、前記導電性樹脂は、異方性導電膜であって、前記基材と前記半導体素子との間に面状に貼り付けられ、
前記凸部と前記電極との間で前記異方性導電膜中に含有する導電粒子が押しつぶされて導通が図られてもよい。
ここで、異方性導電膜は、樹脂に導電性フィラーを分散させてシート状にしたものであり、押しつぶすだけで簡単に導通を図ることができる。
前記導電性樹脂は、前記凸部及び前記電極に対応する領域及びその付近にのみ設けられてもよい。
この導電性樹脂は、凸部と電極との導通を図るために使用されるため、必要最低限の部分でのみ使用することで、材料費を抑えることができる。
本発明に係る半導体装置は、配線パターンが一方の面側に形成されて外部接続端子が他方の面側から突出する基材と、該基材の前記一方の面に設けられる応力緩和部と、該応力緩和部を前記基材とで挟み込む位置に設けられる半導体素子と、前記配線パターンと前記半導体素子とを電気的に接続するワイヤと、を有する。
本発明によれば、外部接続端子とは反対側に配線パターンが設けられるので、配線パターンが外部に露出しない。また、応力緩和層によって応力緩和が図られる。
前記基材は、前記外部接続端子の形成領域に穴を有し、前記配線パターンは、前記穴に入り込む立体的屈曲部を有し、前記外部接続端子は前記立体的屈曲部の上に形成されてもよい。
これによれば、立体的屈曲部によって、一層応力緩和を図ることができる。
本発明に係るフィルムキャリアテープの製造方法は、可撓性及び絶縁性を有する基材に配線パターンを構成する金属を設ける工程と、前記金属から複数のリードを含むように前記配線パターンを形成する工程と、前記基材における各リードと相重なる領域の少なくとも一部に各々独立した開口部を形成する工程と、を含む。
この方法によれば、未硬化の接着剤が付いているテープを扱うといった難しい工程ではなく、接着剤硬化の終わって、配線パターンを構成する金属を貼りおわっているテープを扱える。したがって、ある程度ラフな扱いで良く、工程が限定されないので、穴開け工程の工程自由度が増すという効果を有する。
こうして、上述したフィルムキャリアテープを製造することができる。
本発明では、前記配線パターンを形成する工程は、前記リードの少なくとも一部を除いて、前記配線パターンをハーフエッチングする工程を含んでもよい。
ここで、基材上の配線パターン上の一部を除いて、その他の配線パターンの部分をハーフエッチングすると、この除かれた部分が突起として残る。こうして、一括して、容易に配線パターン上に突起を形成できるという効果も得られる。
本発明で、前記ハーフエッチング工程後に、前記突起に金めっきする工程を含んでもよい。
この方法によれば、半導体素子上に形成されているボンディングパッド(Al電極)との接合時に、接合材料を用意しなくとも、突起に形成される金メッキを、接合材料としての金−アルミニウム合金の金供給部材として活用できる。したがって、後工程である接合工程が非常に簡素化されるという効果を有する。
本発明に係る半導体アッセンブリの製造方法は、基材と該基材のいずれかの面に形成される配線パターンとを有するフィルムキャリアテープであって、前記配線パターンは、半導体素子に接続される複数のリードと、各リードに一体形成されて外部接続端子が設けられるパッドと、を含み、各リードは、前記半導体素子との接続部が前記基材に密着して支持され、
前記基材は、各パッドに対応する位置に前記外部接続端子形成用の開口部が形成されるフィルムキャリアテープを用意する工程と、
前記基材の前記配線パターン形成面側で、半導体素子の電極を、前記配線パターンの実装領域に位置合わせする工程と、
前記配線パターンと前記電極とを電気的に接続する工程と、
を含む。
この方法によれば、可能な限り従来のTAB(Tape Automated Bonding)の製造ラインや既存の技術を利用して、設備の負担や特殊技術の開発負荷を軽減することができる半導体アッセンブリを得る方法が得られるという効果がある。
さらに、最も重要なリードにおける半導体素子との接続部は穴中ではなく、基材上に形成することができるため、半導体アッセンブリ製造時も、もしリードに外的負荷がかかっても、リードの曲がりが防止できる半導体アッセンブリを得ることができるという効果が得られる。したがって、リードと半導体素子のボンディングパッドとの位置合わせが正確に行われる半導体アッセンブリを得る方法が得られるという効果がある。
前記配線パターン及び前記電極の少なくとも一方に、他方に対向する突起を設け、前記電気的な接続工程は、前記突起に対して、前記配線パターン側または前記半導体素子側から超音波を加えて達成されてもよい。
例えば、配線パターンと電極との接合に超音波を用いれば、半導体素子や基材に対する熱・圧力のダメージを極力下げることができる。こうして、信頼性の高い半導体アッセンブリを製造することができる。
前記電気的な接続工程の前に、前記配線パターンと該配線パターンに対向する前記半導体素子との間に絶縁性樹脂を設け、
前記電気的な接続工程の後に、前記絶縁性樹脂を硬化させてもよい。
この方法によれば、予めフィルムキャリアテープ又は半導体素子の対向面に、塗布・印刷などの方法で、絶縁性樹脂を設けることができるため、最適な絶縁性樹脂・塗布方法を選択することができる。そして、目的に応じた効果(例えば、信頼性を重視するのか、コストを重視するのか)を予め選択できるという効果がある。
前記電気的な接続工程の後に、前記配線パターンと該配線パターンに対向する前記半導体素子との間に、絶縁性樹脂を注入して硬化させてもよい。
この方法によれば、従来のオーソドックスなフリップチップ実装と同様の工程を取ることができる。したがって、既にフリップチップ実装の工程設備を持っている者にとっては、新規の設備投資は不要となる。
前記電気的な接続工程は、前記配線パターンと前記電極との間に前記配線パターン側または前記半導体素子側から熱及び圧力を加えて達成されてもよい。
この方法によれば、電気的な接続工程は、従来のTAB実装工程とほぼ同一のプロセスとなる。したがって、既にTAB実装の工程設備を持っている者にとっては、新規の設備投資は不要となる効果がある。
前記電気的な接続工程の前に、前記配線パターンと該配線パターンに対向する前記半導体素子との間に絶縁性樹脂を設け、
前記電気的な接続工程によって、前記配線パターンと前記半導体素子との間に存在する前記絶縁性樹脂を前記電気的な接続と同時に硬化させてもよい。
この方法によれば、電気的な接続工程によって、絶縁性樹脂を同時に硬化させるので、独立した絶縁性樹脂の硬化工程は不要となる。したがって、工程減による製造性の向上、半導体アッセンブリコストの低減を図ることができる。
本発明に係る半導体装置の製造方法は、基材と該基材のいずれかの面に形成される配線パターンとを有するフィルムキャリアテープであって、前記配線パターンは、半導体素子に接続される複数のリードと、各リードに一体形成されて外部接続端子が設けられるパッドと、を含み、各リードは、前記半導体素子との接続部が前記基材に密着して支持され、
前記基材は、各パッドに対応する位置に前記外部接続端子形成用の開口部が形成されるフィルムキャリアテープを用意する工程と、
前記基材の前記配線パターン形成面側で、半導体素子の電極を、前記配線パターンの実装領域に位置合わせする工程と、
前記配線パターンと前記電極とを電気的に接続する工程と、
前記開口部中に導電部材を設ける工程と、
前記フィルムキャリアテープを個片に打ち抜く工程と、
を有する。
本発明によれば、配線パターン下で基材に設けられた開口部中に導電部材を配設する工程を有しているので、半導体素子の能動面の直下で、しかも半導体素子とほぼ等しい外形の半導体装置の製造方法が得られる。
前記導電部材を設ける工程は、前記開口部にフラックスを塗布後、ハンダボールを載せ、加熱する工程であってもよい。
この方法によれば、開口部にフラックスを塗布後、ハンダボールを載せ、加熱するので、安定した径の外部接続端子を形成できる。このことは、半導体装置の外形安定性が向上することにつながり、信頼性の高い半導体装置の製造方法になる。
前記導電部材を設ける工程は、前記開口部にハンダクリームを塗布後、加熱する工程であってもよい。
この方法によれば、開口部にハンダクリームを塗布後に加熱するので、ハンダボールに比較して、安価なハンダクリームを採用でき、安価な半導体装置の製造方法になる。
前記配線パターン及び前記電極の少なくとも一方に、他方に対向する突起を設け、前記エネルギーを加える工程は、前記突起に対して、前記配線パターン側または前記半導体素子側から超音波を加えて達成されてもよい。
例えば、配線パターンと電極との接合に超音波を用いれば、半導体素子や基材に対する熱・圧力のダメージを極力下げることができる。こうして、信頼性の高い半導体アッセンブリを製造することができる。
本発明に係る実装基板は、上述した半導体装置が実装されてなる。
この構造によれば、チップサイズパッケージ(CSP)の半導体装置を搭載した高密度の実装基板が得られ、電子部品を搭載した実装基板の一層の小型化が図れる。
本発明に係る電子機器は、上述した実装基板が組み込まれてなる。
この構造によれば、チップサイズパッケージ(CSP)の半導体装置を搭載した高密度の実装基板が組み込まれているので、特に携帯用電子機器などの超小型,軽量化を図ることができる。
本発明に係る半導体装置の製造方法は、穴が形成された基材に前記穴の上を通るように配線パターンを形成する工程と、
前記基材に形成された前記配線パターンと、半導体素子の電極とを、所定間隔をあけて対向させ、導電性樹脂を介して、前記配線パターンと前記電極とを接続する工程と、
前記基材と前記半導体素子との間で、前記電極を避ける領域に、樹脂を注入して応力緩和部を形成する工程と、
前記基材の前記配線パターンとは反対側面に、前記穴を介して前記配線パターンに導通する外部接続端子を形成する工程と、
を含む。
本発明によれば、導電性樹脂によって、対向する配線パターンと電極とを接続し、樹脂を注入して応力緩和部を形成する。
本発明に係る半導体装置の製造方法は、穴が形成された基材に前記穴の上を通るように配線パターンを形成する工程と、
前記穴に対応する領域及びその付近でのみ、前記配線パターンの上に応力緩和部を形成する樹脂を設ける工程と、
前記配線パターンの一部に導電性樹脂を設ける工程と、
前記配線パターンと半導体素子との間に前記応力緩和部が介在した状態で、前記導電性樹脂を介して、前記配線パターンと前記半導体素子の電極とを接続する工程と、
前記基材の前記配線パターンとは反対側面に、前記穴を介して前記配線パターンに導通する外部接続端子を形成する工程と、
を含む。
本発明によれば、外部接続端子の形成される領域及びその付近にのみ応力緩和部を形成するので、材料を最小限に抑えることができる。
前記導電性樹脂は、前記配線パターンと前記電極との接続領域及びその付近のみに設けてもよい。
導電性樹脂は、配線パターンと電極との接続に用いられるものゆえ、必要な領域にのみ設けて材料の無駄をなくすことができる。
本発明に係る半導体の製造方法は、穴が形成された基材に前記穴の上を通るように配線パターンを形成する工程と、
前記穴に入り込むように、前記配線パターンを曲げ加工する工程と、
前記基材に形成された前記配線パターンと、半導体素子の電極とを、所定間隔をあけて対向させ、導電性樹脂を介して、前記配線パターンと前記電極とを接続する工程と、
前記基材の前記配線パターンとは反対側面に、前記穴を介して前記配線パターンに導通する外部接続端子を形成する工程と、
を含む。
本発明によれば、配線パターンが穴に入り込むように曲げ加工され、この曲げられた部分に外部接続端子が形成されるので、外部接続端子に加えられる応力は、この曲げられた部部で吸収することができる。
本発明では、前記配線パターンに、前記半導体素子の電極に接続するための凸部を形成する工程を含んでもよい。
この凸部を使って電極に接続することで、基材と半導体素子との間に、応力緩和部を形成する空間を形成することができる。
前記導電性樹脂は、異方性導電膜であって、この異方性導電膜中に含有する導電粒子が前記凸部と前記電極との間で押しつぶされるようにしてもよい。
ここで、異方性導電膜は、樹脂に導電性フィラーを分散させてシート状にしたものであり、押しつぶすだけで簡単に導通を図ることができる。
前記基材は、フィルムキャリアテープを打ち抜いて形成され、
前記異方性導電膜は、テープ状をなし、
前記フィルムキャリアテープの長手方向に沿って、前記異方性導電膜が貼り合わせられ、
前記半導体素子は、前記フィルムキャリアテープの長手方向に沿って並べられて接続されてもよい。
これによれば、異方性導電膜を基材の長手方向に沿って貼り付けることができるので、工程の自動化が可能である。また、半導体装置も、基材の長手方向に沿って並べて接続されるので、異方性導電膜の無駄が減少する。
本発明に係る回路基板は、上記半導体装置と、所望の配線パターンが形成された基板と、を有し、
前記半導体装置の外部接続端子が前記配線パターンに接続されてなる。
本発明に係る電子機器は、上記回路基板を有する。
以下、本発明の実施の形態について図面を参照して説明する。
(1)第1の実施の形態
本実施の形態では、TAB(Tape Automated Bonding)技術を活用して、チップサイズの半導体装置の製造を実現する。本実施の形態にかかる方法によれば、可能な限り従来のTABの製造ラインや既存の技術を利用して、設備の負担や特殊技術の開発負担を軽減し、一方、チップサイズのパッケージを高い信頼性の下に製造すると共に、その歩留まりを向上させることが可能となる。
(本実施の形態の主要な特徴)
具体例について説明する前に、本実施の形態の主要な特徴を図1〜図2(C)を用いて説明する。
(a)図1に示すように、所定の開口部、例えば樹脂注入用ホール42(必須ではないが必要に応じて形成される)、スルーホール(外部接続端子形成用の開口部)等が設けられた基材としてのポリイミドフィルム10上に、銅箔をエッチングして形成されるパターンが形成されている。(スルーホール等は図1には、図示せず)。
このパターンは、フレーム(枠体)59a,59b,59cと、リード(54a,54x,54y等)と、例えば導電性突起(外部接続端子)が一体形成もしくは別体形成されるパッド部55と、各リード(およびパッド)を相互に連結するための複数の連結部(57a,57x,57y等)と、フレーム(枠体)とリード群とを電気的に接続するための吊りリード(TR1〜TR3等)とを具備する。
なお、パッド部に導電性突起(外部接続端子)が必須であるということはなく、必要に応じ実装される側、例えばマザーボード側に突起を設けてもよい。
また、たとえパッド部に導電性突起(外部接続端子)を設けるとした場合にも、テープ形成時に予め設けるか、それともその後の工程、例えばパッケージ形成時およびそれ以降に設けるかは自由である。
リード(54a,54x,54y等)の先端部はICチップ(半導体素子)に接続されるようになっており、フィンガーと呼ばれることもある。なお、リードの先端でICチップと接続することは、本発明の必須の構成ではないので、先端以外の部位で接続してもよい。
本実施形態では、各フィンガーは、ポリイミドフィルム10上で終端しており、自由端となっている。つまり、各フィンガーはフィンガー形成工程以前からICチップとの接続工程以降も一貫して、ポリイミドフィルム上でそれによってサポートされている。
つまり、リード(フィンガー)におけるICチップの電極と接続される部分は、ポリイミドフィルムに密着して支持された状態となっている。
したがって、リードとICチップとの接続工程でも予め設計されているフィンガー位置が保たれているため、リードとICチップとの正確な位置合わせが可能である。後述するように、フィンガーは必ずしも自由端である必要はなく、CSP端27(これを境にポリイミドフィルムから切り離される)から外側に伸びてフレーム59bにそれぞれ直接接続されていても良い。
但し本形態の場合、ポリイミド等の絶縁性フィルム上に形成された多数のリード(54a等)に一括して電気メッキを施すためには、すべてのリードが結局は、電気的にフレーム(枠体)59a,59b,59cに接続されている必要がある。そこで、本実施の形態では、半導体チップの実装領域内において複数の連結部(57a,57x,57y等)を配置し、1つのICチップの実装面の内側において多数のリード(2本以上)を連結し、そして、その連結部(57a,57x,57y等)を介して電気的にフレーム59a,59b,59cに接続する構成としている。これにより、フレーム59a,59b,59cに、例えば電池29の一極を接続して、リード(54a等)を含む導体パターンへの一括した電気メッキを行える。なお、「半導体チップの実装領域」ならびに「1つのICチップの実装面」は共に、図1中の一点鎖線で囲んで示されるCSP端27とほぼ一致する。
そして、不要になった連結部(57a,57x,57y等)は、絶縁性フィルムともども型抜きして除去し、各リード(54a,54x,54y等)を電気的に独立化させる。この型抜きは一括して行うことができ、工程の複雑化を招かない。なお、絶縁フィルムまで型抜きしなくても、各リードを電気的に独立させるためだけであれば、連結部のみ除去しても良い。また、連結部(57a,57x,57y等)は、1つのICチップの実装面の内側領域内に引き込んで配置されるもので、チップ実装面の境界に位置するリードの先端部(フィンガー)とは離れている。よって、連結部(57a,57x,57y等)の切断は、何らリードの先端部(フィンガー)に影響を与えない。
後述するように、無電解メッキを施す場合は、連結部、フレーム、連結部は不要になる。
このようにして、工程を複雑化させることなく、リード曲がりを防止し、的確なボンディングを実現できるフィルムキャリアテープを提供できる。また、電気メッキを行なう場合も一括して行える。
また、図2(A)〜図2(C)はICチップのボンディングパッドと対応するフィンガー部の拡大図であるが、ここに示すように、ICチップのボンディングパッド位置に対応するべく、例えば、複数のリードの先端(フィンガー)が同一線上に位置しなければならない場合がある。例えば、図2(A)に示すようにICチップ(CP)のボンディングパッド21c,21dとは同一線上にある。
このような場合、図2(B)に示すようにリード54を放射線形状としたり、図2(C)に示すように屈曲した形状としたりする必要がある。
従来の技術では、フィンガーはポリイミドフィルム10が抜かれた穴(開口部)の部分に形成されていた。これらの形状では 放射線形状のリードは直交座標系に合致せず、フィルムキャリアテープの製造上問題があった。また、開口部内にてリードの先端が屈曲していると、重力によって不要なモーメントが働き、リードのねじれが生じやすかった。本発明では、フィンガーは全てポリイミドフィルム上に形成されているので、特殊な設計をしなくとも上述の様な形態によって、どのようなボンディングパッド位置にも対応したフィンガーを形成することができる。
(半導体装置の製造方法の具体例)
次に、本実施の形態にかかる半導体装置の製造方法の具体例を、図3〜図14(断面図)および図15〜図19(平面図)を用いて説明する。図15は図4に対応し、図16は図7に対応し、図17は図12に対応し、図18は図13に対応する。
工程1
図3に示すように、ポリイミドフィルム10の裏面に接着剤12を塗布する
工程2
例えば、プレスの打ち抜きやレーザー加工やケミカルエッチング等所望の手段により,図4又は図15に示すように、ポリイミドフィルム10を選択的に開口し、ビアホール30(30a,30x等)を設ける。また、必要に応じてレジン注入用ホール(42),レジン止めホール(44a,44b)を設ける。
工程3
図5に示すように、ポリイミドフィルム10の一方の面に銅箔50を貼り付ける。この銅箔50は、後に配線パターン、突起等の金属材料として用いられる。
ここでは、銅箔を貼る前に工程2で開口部を設けることとしたが、実際の工程はこれに限らず銅箔を貼った後に、開口させる工程を持ってきても良い。
この方法によれば、未硬化の接着剤が付いているテープを扱うといった難しい工程ではなくなり、接着剤硬化の終わった、配線パターン金属が貼り終わっているテープを扱う工程になるため、ある程度ラフな扱いで良い。また、工程が限定されないので、穴開け工程の工程自由度が増すという効果がある。この場合は、銅箔が貼られてから銅箔に穴を開けずにポリイミドに穴を開けるため、レーザー加工やケミカルエッチング等のポリイミド以外に影響を与えない手段を用いる。
工程4
図6に示すように、銅箔50上にフォトレジスト62を形成する。
工程5
図7に示すように、銅箔50をエッチングして所定のパターンを形成し、その後、フォトレジスト62を除去する。エッチングには、既知のエッチャント(例えば、塩化第二鉄、塩化第二銅等の水溶液)が用いられる。この状態の平面図が図16である。
図16に示されるように、銅からなるパターンは、フレーム59a,59b,59cと、リード(54a,54b等)と、導電性突起を接続するためのパッド部(55a,55x等)と、連結部(57a〜57j)と、を有する。図16では、先に説明した図1,図2(A)〜図2(C),図21と同一の部分には同一の参照番号を付している。
工程6
リード54a等の先端部分(ICチップと接続される部分,フィンガー)を突出させて接続用のバンプを形成するべく(図10)、まず、図8に示すようにフォトレジスト70,72を形成する。
工程7
図9に示すように、銅パターンを、厚み方向にハーフエッチングする。エッチングは、工程5と同様で、時間を短縮して行われる。
工程8
図10に示すように、フォトレジスト70,72を除去する。図示されるとおり、リード54a等の先端部分(ICチップと接続される部分,フィンガー)に突起56aが形成されている。
なお、このとき、フィンガー以外の部分でも、突起を適宜に形成しておいてもよい(図示せず)。この突起は、銅パターンとICチップとの間の樹脂充填用のすきまを確保する働きをする。
通常のTAB工程では、TABのリードと半導体チップとの接続には、半導体チップ上に金属のバンプ(突起)を形成するが、このバンプ形成はかなり面倒で、しかも一般的に製造コストが高いといった傾向にある。
そこで、本実施の形態では、半導体チップ上にバンプを形成する代わりに、TABのリード側にバンプ(突起)を形成するものである。このリード先端を加工する技術は、従来のフィンガーがポリイミドフィルムが抜かれた、穴の部分に形成されていた技術では本願出願人がすでに開発済みの実績ある技術であり、既存のTAB製造ラインを利用して実現可能である。本実施形態では、このリード先端を加工する技術を発展させ、ポリイミドフィルム上のリード上にもこの技術を適用させたものである。また、この場合、半導体チップ側ではアルミニウム(Al)等で形成されたパッドを露出するだけでよく、金属バンプが不要となって工程が簡略化され、しいては、半導体装置全体の低コスト化に大きく寄与する技術である。
工程9
図11に示すように、銅パターンの表面にレジスト80a,80bを形成した後、銅パターンの裏面に電気メッキを施し、Ni/Auからなるメッキ層(90a〜90b)を形成する。ニッケル(Ni)はバリアメタルとして機能する。銅の表面拡散が問題にならない組立、実装工程、信頼性要求の場合は金(Au)のみのメッキで構わない。この電気メッキは、図1でも説明したように、フレーム59a〜59cに電圧を印加することにより行われる。例えば、フレームに片極(一般的には一極)を接続して一括して行われる。
なお、電気メッキに限定されるものではない。例えば、無電解メッキ法を用いて導体パターンにメッキを施してもよい。
工程10
まず、図12に示すように前工程のレジスト80を除去し、続いて図17に示されるように、連結部57a〜57jの一括した型抜きを行う。これにより、各リード54a等が電気的に独立となる。これにより、CSP用のフィルムキャリアテープが完成する(図17)。図17中には詳細記載していないが、本実施形態におけるリード54上には突起56a(図10参照)が形成されている。
なお、無電界メッキの場合には各リードが電気的に独立してもよいため、図16中の連結部57a〜57jを作る必要が無いから、型抜きを行わなくてもよい。
工程11
次に、図13,図18に示すように、ICチップ15のAl電極(ボンディングパッド)21(21a〜21d等)を各リードの接続部にて接続する。この接続は、ボンディングツール53によりリード先端の突起56aを押圧しながら超音波振動を印加し、Au/Alの合金をつくることにより行われる(接合エネルギーの印加)。なお、本実施の形態では、フィルムキャリアテープのリード54に突起56が形成されたBTAB型テープが使用されているが、突起56のないテープを使用してもよい。この場合には、ICチップ15のAl電極(ボンディングパッド)21に金はんだ等でバンプを形成してもよい。または、リード54の突起56及びAl電極21に突起(バンプ)の両方を設けても良い。
図18において、太い実線で示されるのが図13に示すICチップ15である。超音波振動の印加はICチップ裏面側から行なっても良い。
さらに、Al電極(ボンディングパッド)21(21a〜21d等)上にロウづけ性の良い金属、例えばハンダ、金等を被着させておけば、加圧及び加熱によるエネルギー印加が主でよく、超音波印加は不要になるか、もしくは弱い印加で良い。Al電極(ボンディングパッド)21のままでもごく短時間(例えば2秒以内)の高温加熱(例えば500℃以上)によれば、上記と同様の接続でも良い。
工程12
上述したように、ICチップ15のAl電極21とリード54の突起56aとが金属接合された部材を対象として、図14に示すように、レジン注入用ホール(図18の参照番号42)から例えばエポキシ樹脂等の樹脂を注入する。なお、上記工程で、Al電極21と突起56aとの金属接合に超音波を使用した場合も同様である。また、レジン注入用ホールが無い(設けない)場合には、ICチップとフィルムとの間に存在する隙間を使って樹脂を注入すればよい。
樹脂は、ICチップ15とリード(54a等)との接続部を完全に覆う。一方、レジン止めホール44a,44bの存在により、横方向への広がりが規制される。図14において、参照番号23a,23b,23cは樹脂を示す。エポキシ樹脂を使用した場合には、高い電気的絶縁性を示す絶縁性樹脂として機能するとともに、応力緩和層として機能する。
なお、樹脂として、エポキシ樹脂以外に、感光性ポリイミド樹脂、シリコーン変性ポリイミド樹脂、シリコーン変性エポキシ樹脂等、固化したときのヤング率が低く(1×1010Pa以下)、応力緩和の働きを果たせる材質を用いても良い。
次に、注入した樹脂を熱硬化させる。このとき、工程10において連結部(57a〜57j)を型抜きしたときにポリイミドフィルム10に形成された穴は、例えば、パッケージの加熱時に生じる水蒸気等のガス抜き穴としても作用し、パッケージの信頼性向上に役立つ。ただし、無電解メッキを施す等で連結部の型抜きが不要の場合はこの限りではない。
樹脂の注入は、上述したようにICチップとフィルムキャリアテープの接合後でも良いし、予めエポキシ樹脂を塗布した、フィルムキャリアテープにICチップを接合し、その後硬化させても良い。樹脂の塗布は、ICチップ側でも良い。こうすれば、樹脂注入が不用になるので、注入性という特殊な性能を有しない汎用の材料が選択でき、半導体アッセンブリ、半導体装置のコストダウンにつながる。また、樹脂注入用ホール(図18の参照番号42)も不用になるため、ポリイミドテープの抜き型が不要になるため、半導体アッセンブリ、半導体装置を安価に形成することができる。
樹脂として、応力緩和効果の高い、ポリイミド系、シリコン系の樹脂を用いても良い。この場合の硬化は、それぞれの樹脂の硬化メカニズムによれば良く、この工程まで来れば、ICチップの能動面、Al電極など物理的、化学的に弱い部分は樹脂によって覆われているので、工程間もしくは工場間搬送が安心して行なえる。この形態を半導体アッセンブリと呼称する。この工程以降行われる外部接続端子形成は、ICチップの能動面、Al電極などを汚染する可能性が高いので、半導体アッセンブリで、別工程に移動したほうが、この後に完成する半導体装置全体の信頼性を向上させることができる。以上の工程により、多数のICチップが接続されたフィルムキャリアテープを用いた半導体アッセンブリが製造される。もちろんこの状態で顧客に出荷することもできる。
続いて、ビアホール30内に金属(ニッケル等)98をメッキ、印刷法などで充填し、続いて、外部接続用端子(半田ボール)11を形成する。なお、高さ精度を得るためにビアホール30内にニッケル等の金属98を充填したが、製造工程を減らすといった点では半田をビアホール30内に充填し、外部接続用端子11の形成とともに一括で形成することも可能である。この場合、ビアホール30内の銅パターンには、工程10のレジスト除去を予め行った後、工程9の電気メッキを施すことが半田塗れ性の点で好ましい。半田は、ビアホール30にフラックスを塗布した後、半田球をその上において、加熱することで外部接続用端子(半田ボール)11となる。あるいは、半田クリームをビアホール30に塗布した後、加熱することで外部接続用端子(半田ボール)11とする。こうすると高価な半田球を購入する必要がなくなるので、半導体装置の低価格化に寄与できる。
こうすることで、ICチップ15およびリード54とICチップ15との接続部がエポキシ樹脂等の樹脂等で覆われてから外部接続端子11を設けるため、外部接続端子11の形成時にチップ領域を汚す心配がなく、したがって信頼性が向上するという利点がある。
なお、以上の例では、図14に示すように外部接続端子11を形成する前に、図12,図13の工程を経て半導体装置を製造しているが、これに限定されるものではない。
例えば、図14のレジン封止工程の前(工程10等)に、外部接続用端子11を形成してもよい。(形成方法は、前述の通り。)このようにすれば、外部接続用端子11付きの半導体アッセンブリ又は半導体アッセンブリ用フレキシブルテープとして顧客に出荷することもできる。
工程13
図18の一点鎖線で囲んで示されるCSP端27に沿って絶縁性フィルム10を型抜きする。これにより、図19に示すようなチップサイズの半導体装置(CSP)33が完成する。図19において、斜線が施されている領域がレジンで覆われている領域である。
図示されるように、吊りリードTR1,TR2の切断面が露出するのみであり、耐湿性にも優れている。また、パッケージの形態をとるため、バーイン等の検査も可能である。
なお、以上の例では、接着剤12を用いたフィルムキャリアテープの製造例について説明したが、既知の接着剤を用いないフィルムキャリアテープ、いわゆる2層TABの技術を用いて本形態のフィルムキャリアテープを作成しても構わない。また、導電層を2層としたフィルムキャリアテープを用いても良い。この場合、GNDプレーン層として1層を用いれば高周波特性に対応したパッケージを提供することができる。
また、上記実施の形態では、銅パターンを絶縁性フィルム10の裏面に形成しているが、これに限定されるものではなく、絶縁性フィルム10の表面に形成しても、同様の製造方法を適用でき、また、同様の効果が得られる。
また、後述するようにキャン容器を放熱性、信頼性向上のために、使用しても構わない。
(2)第2の実施の形態
図20に示すように、ICチップ15の内側の外部接続端子11aのみならず、外側にも外部接続端子(半田ボール)11bを形成することもできる。
本実施の形態では、ICチップ15をキャン容器23内に納め、そのキャン容器23上にまでリード54を延在させる。キャン容器に熱伝導性の良い材料、例えば銅系の材料を用いれば、キャン容器はICチップ15の裏面に密着しているので、ICチップ15からの発熱をキャン容器23に伝達でき、さらにICチップ15の裏面が機械的に保護されるので、放熱性、信頼性向上のために使用される。
そして、ビアホール30b内に金属電極98bを形成し、この金属電極98bに半田ボール11bを接続する。もちろん前述したように半田ボールのみで一括形成しても良い。
図20では同一リード54が内側、外側の外部接続端子(半田ボール)11a、11bに接続されている例が図示されているが、もちろんAl電極(ボンディングパッド)21の接続要求に応じて、内側だけに接続されても良いし、外側だけに接続されても良い。この場合、図20のようにリード54は、Al電極21との接続部を横断しても良いし、第1の実施の形態のようにポリイミドフィルム10上で終端し、自由端としても良い(内外両側、または片側から)。
本実施の形態によれば、半導体チップ15のサイズによる制限をうけることなく、外部接続用端子(半田ボール)の数を自由に増やすことが可能となる。
キャン容器23はコストダウンのため、もちろん使用しなくとも構わない 半導体アッセンブリの製造については、第1の実施形態をほぼそのまま適用できる。
(3)第3の実施の形態
パッケージサイズの要求が比較的ゆるやかな場合には、図21に示すように、半導体チップ15とリード54との接続終了後に、チップとの接続点の外側において型抜きし(図21中、二点鎖線で示されるCSP端31で型抜きし)、リード54をフレーム(枠体)59から切り離すという製造方法も採用できる。
本製造方法によれば、リード54が一本づつフレーム59に接続されるので、その途中に測定用パッド(図示せず)を設け、最終工程においてリードを測定用パッドより外側でフレームから分離した後、電気的な検査をする既知のTABの検査手法をとることができ、検査装置例えば、専用ソケットに投資する事なく、良品の半導体装置(CSP)を出荷することができる。
半導体アッセンブリの製造については、第1の実施形態がほぼそのまま適用できる。
(4)第4の実施の形態
図22は、本発明のチップサイズの半導体装置(CSP)33をプリント配線基板37に実装した状態を示す。既知の他のSMD(表面実装部品)といっしょに、例えば、既知のSMT(表面実装技術:リフロー工法)で実装できるのが本発明の利点でもある。
チップサイズの半導体装置(CSP)33の外部接続用端子(半田ボール)11a,11bが、プリント配線基板(実装基板)37上の導体パターン39a,39bに接続されている。パッケージサイズがチップサイズであるために、きわめて高密度の実装が可能となる。なお、図22中、参照番号17は、プリント配線基板37上に実装された他のICである。
この場合、外部接続用端子(半田ボール)11a,11bは高温半田を用いて製造されている為そのままの高さを保持し、基板側に塗布されたハンダクリーム41(共晶半田)によって半田づけ(接続)が行われている。
このように、外部接続用端子(半田ボール)11a,11bは高温半田を用いると、リフロー実装しても外部接続用端子は共晶半田溶融温度でも溶融せず、高さが維持されるから、外部接続用端子の潰れによる、それらのショートを防止することができる。この技術は、他の実施の形態にも適用することができる。
(5)第5の実施の形態
図23は、本発明のチップサイズの半導体装置(CSP)が実装された実装基板を組み込んだカメラ一体型VTRの内部を示す図である。
カメラ一体型VTR43には、2つの実装基板37a,37bが組み込まれており、各実装基板には本発明のCSP33,35が搭載されている。
図23において、参照番号45はレンズを示し、参照番号47はレンズユニットを示し、参照番号49は電池ボックスを示し、参照番号51は電池を示す。
このように、発明の半導体装置(CSP)は、チップサイズであるため、小型,軽量化が宿命づけられているカメラ一体型VTR等の携帯機器への適用が可能である。また、本発明半導体装置(CSP)は、耐湿性や耐熱性の面でも信頼性が高く、このことは、結果的に電子機器の信頼性向上にもつながる。
(6)第6の実施の形態
図24〜図26は、他の本発明のチップサイズの半導体装置(CSP)、半導体アッセンブリの製造方法を示している。同時にその構造も示している。
工程A
図11に示す工程9で作成されたフィルムキャリアテープの全面に導電接着部材25を、図24に示すように仮付けする。導電接着部材25として、既知の技術で製造されるフィルム状(シート状)の異方性導電膜を使用することが好ましい。異方性導電膜は、未硬化の絶縁接着剤(Bステージといわれることが多い)の中に導電性を有する粒子が分散されて成膜されているものである。従って、フィルムキャリアテープに導電接着部材25を位置合わせして、一般的には弱く加熱すれば、それらは、粘着するので仮付けできる。粒子は、膜全面に分散していてもよい(製造し易いためコストが低い)が、突起56aの部分のみに集中させても良い。この場合、突起56aの部分以外での粒子凝集によるショートは完全になくなるので、できあがる半導体アッセンブリ、半導体装置(CSP)の信頼性をより向上させることができる。
異方性導電膜は、LCDのパネルとTAB、パネルとバンプつきICの実装に既に多く採用されているので、工程に用いる装置・技術が流用できるため、投資、技術的なリスクは最小限にできる。
導電接着部材25として異方性導電膜を使用した場合には、図25に拡大して示すように、導電接着部材25の元々の厚さと、リード54の高さt及びバンプ(突起56a+メッキ層90b)の高さhと、の関係は、
導電接着部材25の元々の厚さ≧t+h
となることが好ましい。一般的には、
t≧5μm
h≧15μm
であるから、
導電接着部材25の元々の厚さ≧20μm
とすることが好ましい。こうすることで、導電性接着部材(異方性導電膜)25がt+hよりも厚くなるため、接着剤12が塗布されたポリイミドフィルム10又はICチップ15と導電性接着部材25との間に隙間が形成されにくくなる。これによって、気泡が少なくなるので水分の混入が少なくなり、腐食も生じにくくなって、耐湿性及び絶縁信頼性が向上する。また、ICチップ15の側面15aにも導電性接着部材25が回り込むため、ICチップ15の側面保護が可能となり、この点でも信頼性が向上する。
なお、本実施の形態では、リード54に突起56aが形成されてメッキ層90bが形成されることでバンプが構成されているが、ICチップ15のAl電極21に金はんだ等でバンプを形成してもよい。その場合の導電接着部材25の厚みについても、リード及びバンプの高さの合計を超えるようにすれば、上述したのと同様の効果が得られる。
導電接着部材25として、液状又はペースト状の異方性導電接着剤又は異方性導電ペーストを用いることもできる。異方性導電膜は使い易い反面、成膜するために材料が限られるので、高信頼性・低コストを両立させにくい。その点、異方性導電接着剤又は異方性導電ペーストは、液状又はペースト状で良いため、高信頼性・低コストを両立させやすい。使用する場合は、仮付けのかわりにディスペンスでフィルムキャリアテープの全面に塗布すれば良い。
さらに、導電接着部材25として、異方性の導電性を有するものに限らず、等方性の導電性を有するものを使用してもよい。ただし、等方性の導電性を有するものを使用した場合には、隣同士のAl電極21が短絡しないように、部分的に使用することが必要である。
工程B
次に、図25に示される様に、ICチップ15のAl電極(ボンディングパッド)21を各リード54の先端部の突起56aに接続する。この接続は、ボンディングツール53によりリード先端の突起56aを押圧しながら熱を印加し、導電性接着部材25の接着力を発現させることにより行われる(接合エネルギーの印加)。特に、異方性導電膜が使用されたときには、接着力に加えて異方性導電性を発現させることにより行われる。すなわち、接着剤の硬化収縮によるポリイミドフィルム10とICチップ15の機械的な保持と、突起56aとAl電極(ボンディングパッド)21との間に挟まれた粒子(図示せず)による突起56aとAl電極21方向のみの導電性の発現が同時に行われる。異方性導電接着剤の場合も同一メカニズムになる。
こうして、平面的に見ると、図18と同一のものが得られる。図18において、太い実線で示されるのがICチップ15である。なお、導電接着部材25として異方性導電性を有するものを使用した場合には、接続部以外は、レジンと同様の絶縁性を示す(絶縁性樹脂となる)ため、改めて、レジンを注入する必要はない。従って、レジン注入用ホール(図18の参照番号42)は、この場合形成しておかなくて良い。そうすることで、外部接続用端子(半田ボール)の配置に関する設計の自由度は増し、より小型の半導体装置とすることができる。また特に異方性導電膜は圧着による樹脂分の流れ性が悪いためレジン止めホール(図18の44a,44b)を設ける必要もなくなり、双方ともポリイミドテープの抜き型が不要になるため、半導体アッセンブリ、半導体装置を安価に形成することができる。
また、加熱加圧の印加はICチップ裏面側から行なっても良いし、両側から行なっても良い。
この工程まで来れば、第1の実施形態の工程12で述べたのと同様に、ICチップの能動面、Al電極など物理的、化学的に弱い部分は絶縁樹脂と同等の異方性導電膜や異方性導電接着剤によって覆われているので、この形態で半導体アッセンブリとして扱える。
変形例として、図24に示す工程で突起56aとAl電極21との間に異方性導電性を有する導電接着部材25を転写または塗布して、そこだけに導電粒子を存在させ、図25に示す工程で加熱後、突起56aとAl電極21方向のみの導電性を発現させ、それ以外の領域には、樹脂を注入しても良い。
この場合には、銀、銀パラジウムペースト等の導電ペーストを用いることができ、あるいは、フィルム状又は液状の異方性導電接着部材を用いても良い。導電ペーストを用いた場合には、その加熱後、レジン注入硬化以前に電気的な検査が行なえるため、不良品の再生工程がとれる。すなわち、導電ペーストの接着力は比較的弱いため、機械的に不良品のみの接続を取り去ることができる。このようにして、付加価値がつく前に、不良品のリジェクトができるので、不良コストを低減することができる。なお、導電接着部材25は、突起56aとAl電極21との間にのみ設けてもよく、その周囲に多少はみだしてもよい。
工程C
次に、図26に示すように、ビアホール30内に金属(ニッケル等)98をメッキ、印刷法などで充填し、続いて、外部接続用端子(半田ボール)11を形成する。なお、高さ精度を得るためにビアホール30内にニッケル等の金属を充填したが、製造工程を減らすといった点では半田をビアホール30内に充填し、外部接続用端子11の形成とともに一括で形成することも可能である。
こうすることで、ICチップ15およびリード54とICチップ15との接続部が異方性導電膜等で覆われてから外部接続端子を設けるため、外部接続端子11の形成時にチップ領域を汚す心配がなく、したがって信頼性が向上するという利点がある。なお、第1の実施形態でも述べたように、図24に示す工程等で、予め外部接続端子11を設けておいても良い。さらに第1の実施形態の工程13以降を経て、半導体装置(CSP)に仕上げられる。
また、本実施の形態では、ICチップ15とリード54との間に位置する導電接着部材25が応力緩和層にもなる。すなわち、本実施の形態に係る半導体装置を実装基板(図示せず)に実装した後、導電接着部材25が、外部接続端子11と実装基板との間で生じる応力を吸収することができる。導電接着部材25に、応力緩和成分(ソフトセグメント又はラバー等)を混入するか、又は導電接着部材25を構成する樹脂に付加することで、上記効果を得ることができる。この効果は、導電接着部材25が異方性導電膜又は異方性導電接着剤のいずれであっても得られる。
なお、導電接着部材25の代わりに、導電粒子を含まない絶縁接着剤を使用すれば、リード54の腐食を防止して気泡をなくす効果が高まるので、耐湿信頼性及び絶縁信頼性を向上させることができる。絶縁接着剤とは、異方性導電膜又は異方性導電接着剤から導電粒子を抜いた膜状又は液状のものである。
この場合には、ICチップ15のAl電極21と、ポリイミドフィルム10に形成されたリード54の突起56a(及びメッキ層90a)と、の接触状態を維持するために、硬化性樹脂を使用することが好ましい。詳しくは、高い温度でも柔らかくならないエポキシ樹脂等を使用することが好ましい。こうすれば、Al電極21と突起56aとの間に、導電性の接合部材がなくても、両者の電気的な接続が可能になる。
また、この場合であっても、ポリイミドフィルム10に形成されたリード54が、ICチップ15との接合側面に位置するので、このリード54は外部に露出しない。したがって、ソルダレジストの塗布を省略できるという効果に関して、上記実施形態と同様である。
上記第1から6の実施の形態では、基材として、ポリイミドを使用する例について述べたが、既知のPET、ガラスエポキシ等の基材を用いても構わない。また、突起56aとAl電極21の接合にあまり高温を必要としないので、基材の選択の幅が非常に広がり、目的に応じた、基材を選択することもできる。さらに、フィルムキャリアテープの配線パターン上に突起56aを形成したが、これは、従来のTABが使用してきたようにICチップのAl電極側にバンプが形成されているものを用いても構わない。配線パターンの接合部分がテープ上にあるので、従来のTABが引きずってきたリード曲がり等の課題を解消できる効果は、かわらない。この場合、説明してきた特殊な突起付きテープではなく、一般的なテープが使用できるので、安定した市場入手性を得ることができる。
(第7の実施の形態)
図27は、第7の実施の形態に係る半導体装置を示す図である。この半導体装置110は、半導体チップ112及び絶縁フィルム114を含み、絶縁フィルム114に外部接続端子116が形成されている。半導体チップ112は、複数の電極113を有する。図27に示す電極113は、対向する二辺にのみ形成されているが、周知のように四辺に形成されてもよい。
詳しくは、絶縁フィルム114は、ポリイミド樹脂等からなり、一方の面に配線パターン118が形成されている。また、絶縁フィルム114には、複数の穴114aが形成されており、この穴114aを介して、配線パターン118の上に外部接続端子116が形成されている。したがって、外部接続端子116は、配線パターン118とは反対側に突出するようになっている。なお、外部接続端子116は、ハンダ、銅又はニッケルなどからなり、ボール状に形成されている。
各々の配線パターン118には、凸部118aが形成されている。各凸部118aは、半導体チップ112の各電極113に対応して形成されている。したがって、電極113が、半導体チップ112の外周に沿って四辺に並んでいる場合には、凸部118aも四辺に並ぶように形成される。電極113は、凸部118aに電気的に接続され、配線パターン118を介して外部接続端子116と導通するようになっている。また、凸部118aが形成されることで、絶縁フィルム114と半導体チップ112との間、あるいは、配線パターン118と半導体チップ112との間には広い間隔をあけることができる。
ここで、電極113と凸部118aとの電気的な接続は、異方性導電膜120によって図られる。異方性導電膜120は、樹脂中の金属微粒子(導電粒子)を分散させてシート状にしたものである。電極113と凸部118aとの間で異方性導電膜120が押しつぶされると、金属微粒子(導電粒子)も押しつぶされて、両者間を電気的に導通させるようになる。また、異方性導電膜120を使用すると、金属微粒子(導電粒子)が押しつぶされる方向にのみ電気的に導通し、それ以外の方向には導通しない。したがって、複数の電極113の上に、シート状の異方性導電膜120を貼り付けても、隣り同士の電極113間では電気的に導通しない。
本実施の形態では、異方性導電膜120は、電極113と凸部118aとの間及びその付近にのみ形成されているが、電極113と凸部118aとの間にのみ形成してもよい。そして、絶縁フィルム114と半導体チップ112との間に形成される隙間には、応力緩和部122が形成されている。応力緩和部122は、絶縁フィルム114に形成されたゲル注入穴124から樹脂を注入して形成される。
ここで、応力緩和部122を構成する樹脂として、ヤング率が低く応力緩和の働きを果たせる材質が用いられている。例えば、ポリイミド樹脂、シリコーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂等が挙げられる。この応力緩和部122を形成することで、外部接続端子116に対して外部から加えられる応力を緩和できるようになっている。
次に、本実施の形態に係る半導体装置110の製造方法について、主要な工程を説明する。まず、絶縁フィルム114に、外部接続端子116を設けるための穴114aと、ゲル注入穴124と、を形成する。そして、絶縁フィルム114に銅箔を貼り付けて、エッチングにより配線パターン118を形成し、さらに、凸部118aの形成領域をマスクして、それ以外の部分を薄肉にするようにエッチングする。こうして、マスクを除去すれば、凸部118aを形成することができる。
また、絶縁フィルムには、凸部118aの上から異方性導電膜120を貼り付ける。詳しくは、複数の凸部118aが、対向する二辺に沿って並ぶ場合は平行する2つの直線状に異方性導電膜120を貼り付け、凸部118aが四辺に並ぶ場合は、これに対応して矩形を描くように異方性導電膜120を貼り付ける。
こうして、上記絶縁フィルム114を、凸部118aと電極113とを対応させて、半導体チップ112上に押しつけて、凸部118aと電極113とで異方性導電膜120を押しつぶす。こうして、凸部118aと電極113との電気的接続を図ることができる。
次に、ゲル注入穴124から、樹脂を注入して、絶縁フィルム114と半導体チップ112との間に、応力緩和部122を形成する。
そして、穴114aを介して配線パターン118上にハンダを設け、ボール状の外部接続端子116を形成する。
これらの工程によって、半導体装置110を得ることができる。なお、本実施の形態では、異方性導電膜120を用いたが、その代わりに異方性接着剤を用いても良い。異方性接着剤は、シート状をなしていない点を除き異方性導電膜20と同様の構成のものである。
(第8の実施の形態)
図28(A)〜図28(C)は、第8の実施の形態に係る半導体装置の製造工程を示す図である。同図には、一つのパッケージのみに焦点を当てて実施の形態が描かれているが、通常は、連続的(テープ状(一体的))に半導体装置が製造される。完成した半導体装置130は、図28(C)に示すように、半導体チップ132及び絶縁フィルム134を含み、絶縁フィルム134には、外部接続端子136が形成されている。この半導体装置130は、次のように製造される。
まず、絶縁フィルム134に、外部接続端子136を形成するための穴134aを形成しておき、銅箔を貼り付けてこれをエッチングして配線パターン138を形成する。また、配線パターン138には、相対的に他の部分を薄肉にエッチングすることで凸部138aを形成する。凸部138aは、第7の実施の形態の凸部118aと同様に、半導体チップ132の電極133に対応する位置に形成される。
そして、図28(A)に示すように、配線パターン138の上に応力緩和部42を形成する。詳しくは、絶縁フィルム134の配線パターン138側の面において、各穴134aに対応する領域及びその付近にのみ応力緩和部142を設ける。応力緩和部142は、テフロン(登録商標)、シリコーン又はポリイミド等の樹脂からなり、塗布や印刷により又はテープ状にして貼り付けることで設けられる。また、応力緩和部142の材質として、第7の実施の形態で用いられたもの(ポリイミド樹脂、シリコーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等)を用いても良い。
次に、図28(B)に示すように、応力緩和部142及び配線パターン138の上から、絶縁フィルム134の全面に異方性導電膜140を貼り付ける。異方性導電膜140は、上記第1実施例の異方性導電膜120と同様のものである。あるいは、異方性導電膜140の代わりに異方性接着剤を用いても良い。なお、異方性導電膜140は、図27に示す異方性導電膜120と同様に、接合部としての凸部138aの付近のみに設けても良い。
次に、図28(C)に示すように、異方性導電膜140が貼り付けられた絶縁フィルム134を、半導体チップ132に貼り付けて押しつける。詳しくは、異方性導電膜140が、凸部138aと電極133との間で押しつぶされるように、絶縁フィルム134を半導体チップ132に押しつける。こうすることで、凸部138aと電極133とが、異方性導電膜140を介して導通する。さらに、図28(C)に示すように、穴134aを介して配線パターン138上にハンダを設けて、ボール状の外部接続端子136を形成する。
以上の工程によって製造された半導体装置130によれば、外部接続端子136に加えられる応力を応力緩和部142によって緩和することができる。しかも、応力の緩和に必要な領域のみに応力緩和部142が設けられているので、材料費を抑えることができる。
本実施の形態は、図29に示すように変形することもできる。図29は、図28(A)に対応して変形例を示す図である。図29と図28(A)とを比較すると、絶縁フィルム134及び配線パターン138並びに凸部138aは同一であるが、図29に示す応力緩和部144が、図28(A)に示す応力緩和部142と相違する。
図28(A)に示す応力緩和部142は、個々の穴134aに対応する領域及びその付近に個々に形成されている。これに対して、図29に示す応力緩和部144は、複数の又は全ての穴134aに対応する領域を含む一つの面状に形成されている。このような変形例によっても、応力の緩和を図ることができる。
また、図29に示す変形例によれば、応力緩和部144の位置を、外部接続端子を形成するための穴143aに対応させて厳密に位置合わせをしなくてもすむため、位置合わせ精度が要求されない。しかも、局所的ではなく全体的に応力緩和部を設けられることで、応力緩和がより図られる。
この変形例においても、異方性導電膜は、図27に示す異方性導電膜120と同様に、接合部としての凸部138aの付近のみに設けても良い。
(第9の実施の形態)
図30〜図31(B)は、第9の実施の形態に係る半導体装置の製造工程を示す図である。完成した半導体装置150は、図31(B)に示すように、半導体チップ152及び絶縁フィルム154を含み、絶縁フィルム154には、外部接続端子136が形成されている。半導体装置150は、次のように製造される。
まず、長尺状(個片に切断する前の状態)の絶縁フィルム154に穴154aを形成しておき、銅箔を貼り付けてこれをエッチングして穴154aの上を通るように配線パターン158を形成する。配線パターン158には、相対的に他の部分を薄肉にエッチングすることで凸部158aを形成する。凸部158aは、第7の実施の形態の凸部118aと同様に、半導体チップ152の電極153に対応する位置に形成される。
そして、図30に示すように、穴154aに入り込むように、配線パターン158を曲げ加工して立体的屈曲部162を形成する。立体的屈曲部162は、丸く屈曲しているので変形ストレスが集中しにくくてクラックが入りにくい。
曲げ加工では、ポンチ等を使用して立体的屈曲部162を一つずつ形成してもよいが、本実施の形態では、図30に示す金型151が用いられる。金型151は、複数の凸部151aを有し、複数の立体的屈曲部162を同時に形成することができる。したがって、単一の立体的屈曲部162を形成するよりも作業時間が短くなって作業効率が向上し、各立体的屈曲部162を同一形状にすることも容易に行える。各立体的屈曲部162は、穴154aの中に窪んで立体的な形状となることで、絶縁フィルム154の面に沿った方向に変形できるようになっている。
立体的屈曲部162を形成するときに、配線パターン158における穴154aの周辺に位置する端部158bが、穴154a内に多少引きずり込まれる可能性がある。したがって、端部158bが穴154a内に脱落しないように、立体的屈曲部162の高さHと端部158bの元々の長さdとを設計することが好ましい。具体的には、
H≦d
であることが好ましい。特に、穴154aのパンチング誤差及びパターン位置の誤差の合計Sを考慮すると、
H+S≦d
とすることが一層好ましい。
こうすることで、立体的屈曲部162の形成時に、配線パターン158の脱落を防止することができる。
なお、立体的屈曲部162の最上(外)面(図30において下側)を、図30における絶縁フィルム154の下面と同等かそれ以下の位置となるように屈曲させれば、立体的屈曲162が絶縁フィルム154から突出しないため、絶縁フィルム154のテープ状態での搬送が容易になる。絶縁フィルム154は、一般的には75μm程度の厚みがあるので、立体的屈曲部162をこの程度の大きさにするだけでも応力吸収の効果が得られる。一方、立体的屈曲部162を絶縁フィルム154の上面を超えて形成すれば、より効果的に応力を吸収することができる。
立体的屈曲部162の形成工程の前又は後に、配線パターン158にメッキを施す。
次に、図31(A)に示すように、配線パターン158の上から絶縁フィルム154に接着層160を貼り付ける。接着層160は、絶縁フィルム154を半導体チップ152に接着するためのもので、応力を緩和する性質を有することが好ましい。あるいは、接着層160が液状のものであれば、印刷により設けることができる。
また、本実施の形態では、接着層160として異方性導電膜が用いられており、必要個所での電気的導通を図ることができる。異方性導電膜にも、応力を緩和する性質を有するものがある。なお、異方性導電膜の代わりに異方性接着剤を用いても良い。
次に、図31(B)に示すように、接着層160が形成された絶縁フィルム154を、半導体チップ152に貼り付けて押しつける。詳しくは、接着層160としての異方性導電膜が、凸部158aと電極153との間で押しつぶされるように、絶縁フィルム154を半導体チップ152に押しつける。こうすることで、凸部158aと電極153とが、接着層160としての異方性導電膜を介して導通する。
あるいは、接着層160として絶縁性の材料を使用し、凸部158aと電極153との間に導電性の材料を設けて両者間の導通を図っても良い。
さらに、図31(B)に示すように、立体的屈曲部162の上にハンダを設けて、ボール状の外部接続端子156を形成する。また、必要に応じた時点で検査を行う。
以上の工程によって製造された半導体装置150によれば、接着層160が外部接続端子156に加えられる応力を緩和しなくとも、立体的屈曲部162によって、外部接続端子156に加えられる応力を緩和することができる。なお、立体的屈曲部162を角状に屈曲させても、耐久性には劣るものの、応力緩和という点では同様の効果を得ることができる。
本実施の形態の変形例として、図32に示すように、立体的屈曲部162の窪んだ側に、異方性導電膜や異方性導電接着剤よりも柔らかい樹脂163を予め設けた上で、接着層160を設ければ応力緩和機能が向上する。ここで、柔らかい樹脂として、第7の実施の形態で応力緩和部122に使用される樹脂が挙げられる。
樹脂163は、マスク165を用いて行われる印刷によって設けられる。ここで、マスク165の開口部165aは、立体的屈曲部162よりも大きく形成されている。こうすることで、樹脂163が、配線パターン158に接触してから立体的屈曲部162の窪んだ側に入り込むことができる。したがって、安定した印刷を行うことができ、印刷工程の歩留まりが向上する。その後、異方性導電膜を半導体チップ下面全面もしくは凸部に貼り付けて前述の実装工程で実装を行う。
本実施の形態では、半導体チップ152の電極153と、配線パターン158の凸部158aとが、導電部材にて接続されているが、両者をワイヤで接続する場合にも、本発明を適用することができる。
例えば、図33に示す半導体装置200は、配線パターン202と半導体チップ204とがワイヤ206によって接続されている。詳しくは、絶縁フィルム208の配線パターン202の形成面に応力緩和層210が形成され、この応力緩和層210に接着剤212を介して、半導体チップ204の電極214を有する面とは反対側の面が接着されている。絶縁フィルム208には、穴208aが形成されている。この穴208aを介して、配線パターン202にバンプ220が形成されている。詳しくは、絶縁フィルム208における配線パターン202とは反対側の面に突出するように、配線パターン202上にバンプ220が形成されている。そして、半導体チップ204の外周及び絶縁フィルム208の配線パターン202を有する面が、樹脂216にて封止されている。
あるいは、図34に示す半導体装置300も、配線パターン302と半導体チップ304とがワイヤ306によって接続されている。詳しくは、絶縁フィルム308に穴308aが形成され、この穴308aに配線パターン302の一部が屈曲して入り込んで立体的屈曲部309が形成されている。立体的屈曲部309の窪んだ側には、応力緩和の効果を達成できる樹脂310が充填されている。その反対側には、立体的屈曲部309にバンプ320が形成されている。詳しくは、絶縁フィルム308における配線パターン302の形成面とは反対側面に突出するように、立体的屈曲部309にバンプ320が形成されている。そして、絶縁フィルム308の配線パターン302形成面に、接着剤312を介して、半導体チップ304の電極314を有する面とは反対側の面が接着されている。そして、半導体チップ304の外周及び絶縁フィルム308の配線パターン302を有する面が、樹脂316にて封止されている。
これらの変形例でも、絶縁フィルム208、308におけるバンプ220、320が突出する面とは反対側面に、配線パターン202、302が形成されているので、配線パターン202、302が外部に露出しない。したがって、ソルダレジストの塗布を省略することができる。
また、このようなワイヤを使用してボンディングが行われる半導体装置であっても、応力緩和機能を有するように構成することができる。
(第10の実施の形態)
図35は、第10の実施の形態に係る半導体装置に使用されるフィルムキャリアテープを示す図であり、図36は、その一部拡大図である。図35に示すフィルムキャリアテープ170は、周知のTAB(Tape Automated Bonding)技術において用いられるものである。例えば、スプロケットホール172を有し、個々の半導体装置に対応する配線パターン174が連続的に複数形成されている。また、電解メッキを施すために、全ての配線パターン174が接続されているなど、従来のものと同様である。なお、図35及び図36は、この配線パターン174が形成される面からみた図である。
図37には、図36の37−37線断面に対応して、このフィルムキャリアテープ170を用いて製造された半導体装置が示されている。同図に示す半導体装置180は、半導体チップ182と、フィルムキャリアテープ170から打ち抜かれて形成される絶縁フィルム184と、を有し、半導体チップ182と絶縁フィルム184との間には、異方性導電膜186が設けられている。異方性導電膜186を介して、配線パターン174の凸部174aと半導体チップ182の電極183とが電気的に導通する点は、上述した実施の形態と同様である。
異方性導電膜186はテープ状をなし、図35に二点鎖線で示すように、配線パターン174の上からフィルムキャリアテープ170に、その長手方向に沿って貼り付けられる。ここで、それぞれの配線パターン174も、フィルムキャリアテープ170の長手方向に沿って、一列に並んでいるため、テープ状の異方性導電膜186を真っ直ぐに貼るだけで全ての配線パターン174を覆うことができる。なお、本実施の形態では、一列に配線パターン174が並んでいるが、複数列に並べてもよい。その場合には、複数列の配線パターンを覆えるように、本実施の形態のものよりも幅の広い異方性導電膜を用いることが好ましい。
本実施の形態は、配線パターン174の形状に特徴を有する。図36又は図37に示すように、配線パターン174は、電極183に接続される凸部174aと、外部接続端子188を形成するためのパッド部176と、平面的屈曲部178と、を有する。ここで、平面的屈曲部178は、凸部174aとパッド部176との間を、平面方向に屈曲して接続するように形成される。この平面的屈曲部178を設けることで、外部接続端子188に応力が加えられても、その応力を緩和することができる。
さらに、図38に示すように、絶縁フィルム190に穴192を形成しておき、穴192の内側で浮いた状態となるように平面的屈曲部194を形成すれば、この平面的屈曲部194は自由に変形できるので、一層大きく応力を緩和することができる。なお、穴192内には、柔らかい樹脂を設けることが好ましい。ここで、柔らかい樹脂として、第7の実施の形態で応力緩和部122に使用される樹脂が挙げられる。
図39には、本発明を適用した半導体装置1100を実装した回路基板1000が示されている。回路基板1000には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置1100の外部接続端子とを機械的に接続することでそれらの電気的導通を図る。この場合、半導体装置1100は、上述したような外部との熱膨張差により生じる歪みを吸収する構造を有しており、本半導体装置1100を回路基板1000に実装しても接続時及びそれ以降の信頼性を向上できる。また更に半導体装置1100の配線に対しても工夫が成されれば、接続時及び接続後の信頼性を向上させることができる。なお実装面積もベアチップにて実装した面積にまで小さくすることができる。このため、この回路基板1000を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。
そして、この回路基板1000を備える電子機器として、図40には、ノート型パーソナルコンピュータ1200が示されている。
なお、上記実施の形態は、半導体装置に本発明を適用した例であるが、半導体装置と同様に多数の外部接続端子を必要とする面実装用の電子部品であれば、能動部品か受動部品かを問わず、本発明を適用することができる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
第7〜第10の実施形態で述べられている異方性導電膜は、第1の実施形態で述べられているように、異方性導電接着剤、等方性導電接着剤又は絶縁接着剤を用いてもかまわない。
また、第7〜第10の実施形態では、凸部を絶縁フィルム側に形成する例が述べられているが、第1の実施形態で述べられているように、半導体チップの電極にバンプが形成される形態でもかまわない。
さらにまた、第1〜第10の実施形態では、半導体チップと絶縁フィルム上の配線パターンが対向するように形成されているが、絶縁フィルムの逆側に配線パターンが形成され、スルーホール又はバンプ等で半導体チップの電極に接続されていても良い。
本発明のフィルムキャリアテープの製造方法(半導体装置の製造方法)の特徴を説明するための図である。 図2(A)〜図2(C)は、本発明のフィルムキャリアテープの製造方法(半導体装置の製造方法)の、さらに他の特徴を説明するための図である。 本発明の半導体装置の製造方法の第1の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第2の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第3の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第4の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第5の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第6の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第7の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第8の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第9の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第9の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第10の工程を示すフィルムキャリアテープおよび半導体チップの断面図である。 本発明の半導体装置の製造方法の第11の工程を示すフィルムキャリアテープおよび半導体チップの断面図である。 図4の工程における、フィルムキャリアテープの平面図である。 図8の工程における、フィルムキャリアテープの平面図である。 図12の工程におけるフィルムキャリアテープの平面図である。 図13の工程における、フィルムキャリアテープの平面図(透視図)である。 個別化された本発明の半導体装置の平面図(透視図)である。 本発明の半導体装置の変形例を示すデバイスの断面図である。 本発明のフィルムキャリアテープの製造方法(半導体装置の製造方法)の変形例を示す図である。 本発明の実装基板の断面図である。 本発明の電子機器の平面図である。 本発明の半導体装置の製造方法の第30の工程を示すフィルムキャリアテープの断面図である。 本発明の半導体装置の製造方法の第31の工程を示すフィルムキャリアテープおよび半導体チップの断面図である。 本発明の半導体装置の製造方法の第32の工程を示すフィルムキャリアテープおよび半導体チップの断面図である。 第7の実施の形態に係る半導体装置を示す図である。 図28(A)〜図28(C)は、第8の実施の形態に係る半導体装置の製造工程を示す図である。 第8の実施の形態に係る半導体装置の製造工程の変形例を示す図である。 第9の実施の形態に係る半導体装置の製造工程を示す図である。 図31(A)及び図31(B)は、第9の実施の形態に係る半導体装置の製造工程を示す図である。 第9の実施の形態の変形例を示す図である。 第9の実施の形態の変形例を示す図である。 第9の実施の形態の変形例を示す図である。 第10の実施の形態に係る半導体装置に使用されるフィルムキャリアテープを示す図である。 図35に示すフィルムキャリアテープの一部拡大図である。 図35及び図36に示すフィルムキャリアテープを用いて製造された半導体装置を示す図である。 図36に示す平面的屈曲部の変形例を示す図である。 本発明を適用した半導体装置を実装した回路基板を示す図である。 本発明を適用した半導体装置を実装した回路基板を備える電子機器を示す図である。
符号の説明
10…ポリイミドフィルム 11…外部接続端子 12…接着剤 15…チップ 20…異方性導電膜 21…電極 23…キャン容器 25…導電接着部材 29…電池 30…ビアホール 37…プリント配線基板 42…応力緩和部 50…銅箔 53…ボンディングツール 54…リード 55…パッド部 56…突起 59…フレーム 62…フォトレジスト 80…レジスト 98…金属 110…半導体装置 112…半導体チップ 113…電極 114…絶縁フィルム 116…外部接続端子 118…配線パターン 120…異方性導電膜 122…応力緩和部 124…ゲル注入穴 130…半導体装置 132…半導体チップ 133…電極 134…絶縁フィルム 136…外部接続端子 138…配線パターン 140…異方性導電膜 142…応力緩和部 144…応力緩和部 150…半導体装置 151…金型 152…半導体チップ 153…電極 154…絶縁フィルム 156…外部接続端子 158…配線パターン 160…接着層 162…立体的屈曲部 163…樹脂 165…マスク 170…フィルムキャリアテープ 172…スプロケットホール 174…配線パターン 176…パッド部 178…平面的屈曲部 180…半導体装置 182…半導体チップ 183…電極 184…絶縁フィルム 186…異方性導電膜 188…外部接続端子 190…絶縁フィルム 194…平面的屈曲部 200…半導体装置 202…配線パターン 204…半導体チップ 206…ワイヤ 208…絶縁フィルム 210…応力緩和層 212…接着剤 214…電極 216…樹脂 220…バンプ 300…半導体装置 302…配線パターン 304…半導体チップ 306…ワイヤ 308…絶縁フィルム 309…立体的屈曲部 310…樹脂 312…接着剤 314…電極 316…樹脂 320…バンプ

Claims (43)

  1. 可撓性及び絶縁性を有する基材と該基材のいずれかの面に形成される配線パターンとを有し、
    前記配線パターンは、半導体素子に接続される複数のリードと、各リードに一体形成されて外部接続端子が設けられるパッドと、を含み、
    前記各リードは、前記基材側の面における全面が前記基材に密着し、
    前記基材における前記各パッドに対応する位置には、前記外部接続端子形成用の開口部が形成されるフィルムキャリアテープ。
  2. 請求項1記載のフィルムキャリアテープにおいて、
    前記基材上の前記配線パターン上に前記配線パターンと同一材料で形成された前記半導体素子との接続に用いられる突起を有するフィルムキャリアテープ。
  3. 基材と、該基材の一方の面に形成される配線パターンと、前記基材の前記一方の面において前記配線パターンにおける半導体素子との接続部を避けてかつ少なくとも外部接続端子の形成される位置に対応する領域に設けられる応力緩和部と、を含むフィルムキャリアテープ。
  4. 請求項3記載のフィルムキャリアテープにおいて、
    少なくとも前記接続部には導電性樹脂が設けられるフィルムキャリアテープ。
  5. 請求項3又は請求項4記載のフィルムキャリアテープにおいて、
    前記接続部は凸状をなすフィルムキャリアテープ。
  6. 可撓性及び絶縁性を有する基材と、該基材のいずれかの面において密着形成された配線パターンと、前記基材の前記配線パターン形成面側に配設される複数の半導体素子と、前記配線パターンの一部をなして前記各半導体素子に電気的に接続されるとともに前記基材が密着している接続部と、前記配線パターンの一部をなす外部接続端子形成用の複数のパッドと、前記各パッドに対応して前記基材に形成される開口部と、を有する半導体アッセンブリ。
  7. 請求項6記載の半導体アッセンブリにおいて、
    前記半導体素子と該半導体素子に対向する前記基材との間に絶縁性樹脂を有する半導体アッセンブリ。
  8. 請求項7記載の半導体アッセンブリにおいて、
    前記半導体素子の電極及び前記配線パターンの少なくともいずれか一方に、他方に対向する突起が形成され、前記絶縁性樹脂の少なくとも前記半導体素子の電極と前記接続部との間には、導電粒子が存在する半導体アッセンブリ。
  9. 請求項8記載の半導体アッセンブリにおいて、
    前記絶縁性樹脂は、異方性導電膜または異方性導電接着剤である半導体アッセンブリ。
  10. 可撓性及び絶縁性を有する基材と、該基材のいずれかの面において密着形成された配線パターンと、前記基材の前記配線パターン形成面側に配設される半導体素子と、前記配線パターンの一部をなして前記半導体素子に電気的に接続されるとともに前記基材が密着している接続部と、前記配線パターンの一部をなす複数のパッドと、前記各パッドに対応して前記基材に形成される開口部と、前記開口部を通じて前記パッドに接続されて前記基材の前記半導体素子配設面とは逆の面に突出する外部接続端子と、を有する半導体装置。
  11. 請求項10記載の半導体装置において、
    前記配線パターン及び前記電極の少なくとも一方に、他方に対向する突起が形成される半導体装置。
  12. 配線パターンが一方の面に形成されて外部接続端子が他方の面に形成される基材と、電極を一方の面に有する半導体素子と、
    を含み、
    前記基材の前記一方の面と、前記半導体素子の前記一方の面とは、所定間隔をあけて対向し、
    前記配線パターンと前記電極とは、導電性樹脂にて導通し、
    前記電極を避ける領域において、前記基材と前記半導体素子との間に応力緩和部が設けられる半導体装置。
  13. 請求項12記載の半導体装置において、
    前記応力緩和部は、前記外部接続端子に対応する領域及びその付近のみに設けられる半導体装置。
  14. 配線パターンが一方の面に形成され外部接続端子が他方の面に形成される基材と、前記一方の面に対向して前記配線パターンに電極が接続される半導体素子と、前記基材と前記半導体素子との間の接着層と、
    を含み、
    前記基材は、前記外部接続端子の形成領域に穴を有し、前記配線パターンは、前記穴に入り込む立体的屈曲部を有し、前記外部接続端子は前記立体的屈曲部の上に形成される半導体装置。
  15. 配線パターンが一方の面に形成され外部接続端子が他方の面に形成される基材と、前記一方の面に対向して前記配線パターンに電極が接続される半導体素子と、前記基材と前記半導体素子との間の接着層と、
    を含み、
    前記配線パターンは、基材の面に沿って屈曲する平面的屈曲部を有する半導体装置。
  16. 請求項15記載の半導体装置において、
    前記平面的屈曲部に対応する領域における基材は穴を有する半導体装置。
  17. 請求項12記載の半導体装置において、
    前記配線パターンは凸部を有し、この凸部と前記電極とが前記導電性樹脂を介して導通する半導体装置。
  18. 請求項17記載の半導体装置において、
    前記導電性樹脂は、異方性導電膜であって、前記基材と前記半導体素子との間に面状に貼り付けられ、
    前記凸部と前記電極との間で前記異方性導電膜中に含有する導電粒子が押しつぶされて導通が図られる半導体装置。
  19. 請求項17記載の半導体装置において、
    前記導電性樹脂は、前記凸部及び前記電極に対応する領域及びその付近にのみ設けられる半導体装置。
  20. 配線パターンが一方の面側に形成されて外部接続端子が他方の面側から突出する基材と、該基材の前記一方の面に設けられる応力緩和部と、該応力緩和部を前記基材とで挟み込む位置に設けられる半導体素子と、前記配線パターンと前記半導体素子とを電気的に接続するワイヤと、を有する半導体装置。
  21. 請求項20記載の半導体装置において、
    前記基材は、前記外部接続端子の形成領域に穴を有し、前記配線パターンは、前記穴に入り込む立体的屈曲部を有し、前記外部接続端子は前記立体的屈曲部の上に形成される半導体装置。
  22. 可撓性及び絶縁性を有する基材に配線パターンを構成する金属を設ける工程と、前記金属から複数のリードを含むように前記配線パターンを形成する工程と、前記基材における各リードと相重なる領域の少なくとも一部に各々独立した開口部を形成する工程と、を含むフィルムキャリアテープの製造方法。
  23. 請求項22記載のフィルムキャリアテープの製造方法において、
    前記配線パターンを形成する工程は、前記リードの少なくとも一部を除いて、前記配線パターンをハーフエッチングする工程を含むフィルムキャリアテープの製造方法。
  24. 請求項23記載のフィルムキャリアテープの製造方法において、
    前記ハーフエッチング工程後に、前記突起に金めっきする工程を含むフィルムキャリアテープの製造方法。
  25. 基材と該基材のいずれかの面に形成される配線パターンとを有するフィルムキャリアテープであって、前記配線パターンは、半導体素子に接続される複数のリードと、各リードに一体形成されて外部接続端子が設けられるパッドと、を含み、各リードは、前記半導体素子との接続部が前記基材に密着して支持され、
    前記基材は、各パッドに対応する位置に前記外部接続端子形成用の開口部が形成されるフィルムキャリアテープを用意する工程と、
    前記基材の前記配線パターン形成面側で、半導体素子の電極を、前記配線パターンの実装領域に位置合わせする工程と、
    前記配線パターンと前記電極とを電気的に接続する工程と、
    を含む半導体アッセンブリの製造方法。
  26. 請求項25記載の半導体アッセンブリの製造方法において、
    前記配線パターン及び前記電極の少なくとも一方に、他方に対向する突起を設け、前記電気的な接続工程は、前記突起に対して、前記配線パターン側または前記半導体素子側から超音波を加えて達成される半導体アッセンブリの製造方法。
  27. 請求項26記載の半導体アッセンブリの製造方法において、
    前記電気的な接続工程の前に、前記配線パターンと該配線パターンに対向する前記半導体素子との間に絶縁性樹脂を設け、
    前記電気的な接続工程の後に、前記絶縁性樹脂を硬化させる半導体アッセンブリの製造方法。
  28. 請求項26記載の半導体アッセンブリの製造方法において、
    前記電気的な接続工程の後に、前記配線パターンと該配線パターンに対向する前記半導体素子との間に、絶縁性樹脂を注入して硬化させる半導体アッセンブリの製造方法。
  29. 請求項25記載の半導体アッセンブリの製造方法において、
    前記電気的な接続工程は、前記配線パターンと前記電極との間に前記配線パターン側または前記半導体素子側から熱及び圧力を加えて達成される半導体アッセンブリの製造方法。
  30. 請求項25記載の半導体アッセンブリの製造方法において、
    前記電気的な接続工程の前に、前記配線パターンと該配線パターンに対向する前記半導体素子との間に絶縁性樹脂を設け、
    前記電気的な接続工程によって、前記配線パターンと前記半導体素子との間に存在する前記絶縁性樹脂を前記電気的な接続と同時に硬化させる半導体アッセンブリの製造方法。
  31. 基材と該基材のいずれかの面に形成される配線パターンとを有するフィルムキャリアテープであって、前記配線パターンは、半導体素子に接続される複数のリードと、各リードに一体形成されて外部接続端子が設けられるパッドと、を含み、各リードは、前記半導体素子との接続部が前記基材に密着して支持され、
    前記基材は、各パッドに対応する位置に前記外部接続端子形成用の開口部が形成されるフィルムキャリアテープを用意する工程と、
    前記基材の前記配線パターン形成面側で、半導体素子の電極を、前記配線パターンの実装領域に位置合わせする工程と、
    前記配線パターンと前記電極とを電気的に接続する工程と、
    前記開口部中に導電部材を設ける工程と、
    前記フィルムキャリアテープを個片に打ち抜く工程と、
    を有する半導体装置の製造方法。
  32. 請求項31記載の半導体装置の製造方法において、
    前記導電部材を設ける工程は、前記開口部にフラックスを塗布後、ハンダボールを載せ、加熱する工程である半導体装置の製造方法。
  33. 請求項31記載の半導体装置の製造方法において、
    前記導電部材を設ける工程は、前記開口部にハンダクリームを塗布後、加熱する工程である半導体装置の製造方法。
  34. 請求項33記載の半導体装置の製造方法において、
    前記配線パターン及び前記電極の少なくとも一方に、他方に対向する突起を設け、前記電気的な接続工程は、前記突起に対して、前記配線パターン側または前記半導体素子側から超音波を加えて達成される半導体装置の製造方法。
  35. 穴が形成された基材に前記穴の上を通るように配線パターンを形成する工程と、
    前記基材に形成された前記配線パターンと、半導体素子の電極とを、所定間隔をあけて対向させ、導電性樹脂を介して、前記配線パターンと前記電極とを接続する工程と、
    前記基材と前記半導体素子との間で、前記電極を避ける領域に、樹脂を注入して応力緩和部を形成する工程と、
    前記基材の前記配線パターンとは反対側面に、前記穴を介して前記配線パターンに導通する外部接続端子を形成する工程と、
    を含む半導体装置の製造方法。
  36. 穴が形成された基材に前記穴の上を通るように配線パターンを形成する工程と、
    前記穴に対応する領域及びその付近でのみ、前記配線パターンの上に応力緩和部を形成する樹脂を設ける工程と、
    前記配線パターンの一部に導電性樹脂を設ける工程と、
    前記配線パターンと半導体素子との間に前記応力緩和部が介在した状態で、前記導電性樹脂を介して、前記配線パターンと前記半導体素子の電極とを接続する工程と、 前記基材の前記配線パターンとは反対側面に、前記穴を介して前記配線パターンに導通する外部接続端子を形成する工程と、
    を含む半導体装置の製造方法。
  37. 請求項35記載の半導体装置の製造方法において、
    前記導電性樹脂は、前記配線パターンと前記電極との接続領域及びその付近のみに設けられる半導体装置の製造方法。
  38. 穴が形成された基材に前記穴の上を通るように配線パターンを形成する工程と、
    前記穴に入り込むように、前記配線パターンを曲げ加工する工程と、
    前記基材に形成された前記配線パターンと、半導体素子の電極とを、所定間隔をあけて対向させ、導電性樹脂を介して、前記配線パターンと前記電極とを接続する工程と、
    前記基材の前記配線パターンとは反対側面に、前記穴を介して前記配線パターンに導通する外部接続端子を形成する工程と、
    を含む半導体装置の製造方法。
  39. 請求項35から請求項38のいずれかに記載の半導体装置の製造方法において、
    前記配線パターンに、前記半導体素子の電極に接続するための凸部を形成する工程を含む半導体装置の製造方法。
  40. 請求項39記載の半導体装置の製造方法において、
    前記導電性樹脂は、異方性導電膜であって、この異方性導電膜中に含有する導電粒子が前記凸部と前記電極との間で押しつぶされる半導体装置の製造方法。
  41. 請求項40記載の半導体装置の製造方法において、
    前記基材は、フィルムキャリアテープを打ち抜いて形成され、
    前記異方性導電膜は、テープ状をなし、
    前記フィルムキャリアテープの長手方向に沿って、前記異方性導電膜が貼り合わせられ、
    前記半導体素子は、前記フィルムキャリアテープの長手方向に沿って並べられて接続される半導体装置の製造方法。
  42. 請求項10から請求項21のいずれかに記載の半導体装置と、所望の配線パターンが形成された基板と、を有し、
    前記半導体装置の外部接続端子が前記配線パターンに接続された回路基板。
  43. 請求項42記載の回路基板を有する電子機器。
JP2007213791A 1997-01-23 2007-08-20 フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器 Pending JP2007329503A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007213791A JP2007329503A (ja) 1997-01-23 2007-08-20 フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1072297 1997-01-23
JP8744397 1997-03-21
JP2007213791A JP2007329503A (ja) 1997-01-23 2007-08-20 フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004296132A Division JP4026018B2 (ja) 1997-01-23 2004-10-08 半導体装置およびその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2007329503A true JP2007329503A (ja) 2007-12-20

Family

ID=38929716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007213791A Pending JP2007329503A (ja) 1997-01-23 2007-08-20 フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器

Country Status (1)

Country Link
JP (1) JP2007329503A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992699A (zh) * 2021-02-01 2021-06-18 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104630A (ja) * 1984-10-27 1986-05-22 Mitsubishi Electric Corp 半導体装置
JPH01303731A (ja) * 1988-06-01 1989-12-07 Hitachi Ltd マイクロリード付配線基板とその製法
JPH0310738U (ja) * 1989-06-16 1991-01-31
JPH0669277A (ja) * 1992-08-18 1994-03-11 Ibiden Co Ltd 電子部品搭載装置
JPH06232318A (ja) * 1993-02-05 1994-08-19 Sharp Corp 半田付け用リード端子
JPH08306735A (ja) * 1995-04-27 1996-11-22 Nitto Denko Corp 半導体装置の製造方法
JPH09246447A (ja) * 1996-03-12 1997-09-19 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104630A (ja) * 1984-10-27 1986-05-22 Mitsubishi Electric Corp 半導体装置
JPH01303731A (ja) * 1988-06-01 1989-12-07 Hitachi Ltd マイクロリード付配線基板とその製法
JPH0310738U (ja) * 1989-06-16 1991-01-31
JPH0669277A (ja) * 1992-08-18 1994-03-11 Ibiden Co Ltd 電子部品搭載装置
JPH06232318A (ja) * 1993-02-05 1994-08-19 Sharp Corp 半田付け用リード端子
JPH08306735A (ja) * 1995-04-27 1996-11-22 Nitto Denko Corp 半導体装置の製造方法
JPH09246447A (ja) * 1996-03-12 1997-09-19 Hitachi Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992699A (zh) * 2021-02-01 2021-06-18 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
CN112992699B (zh) * 2021-02-01 2024-03-22 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Similar Documents

Publication Publication Date Title
KR100499306B1 (ko) 반도체장치및그제조방법
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6335568B1 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
JP5271949B2 (ja) 半導体装置
JP4066127B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器。
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH08186151A (ja) 半導体装置及びその製造方法
JP5946511B2 (ja) 半導体装置の製造方法
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JP4026018B2 (ja) 半導体装置およびその製造方法、回路基板並びに電子機器
JP2007329503A (ja) フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器
JP4822019B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP2004253598A (ja) 電子部品の実装方法
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4735855B2 (ja) 配線基板、半導体装置及びこれらの製造方法
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2001291820A (ja) 半導体装置及びその製造方法
JP4822018B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JPH06203642A (ja) 異方導電性フィルム及びフィルム状配線体
JP2005191335A (ja) フィルム基板、半導体装置、およびその製造方法
JP3714388B2 (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4735856B2 (ja) 配線基板、半導体装置及びこれらの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111221