JP2007318084A - 光学デバイス用パッケージとその製造方法 - Google Patents

光学デバイス用パッケージとその製造方法 Download PDF

Info

Publication number
JP2007318084A
JP2007318084A JP2007056477A JP2007056477A JP2007318084A JP 2007318084 A JP2007318084 A JP 2007318084A JP 2007056477 A JP2007056477 A JP 2007056477A JP 2007056477 A JP2007056477 A JP 2007056477A JP 2007318084 A JP2007318084 A JP 2007318084A
Authority
JP
Japan
Prior art keywords
package
sheet
solid
state imaging
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007056477A
Other languages
English (en)
Other versions
JP5137425B2 (ja
Inventor
Yoshiki Takayama
義樹 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007056477A priority Critical patent/JP5137425B2/ja
Priority to US11/785,178 priority patent/US20070246809A1/en
Priority to CN2007101013973A priority patent/CN101064293B/zh
Publication of JP2007318084A publication Critical patent/JP2007318084A/ja
Application granted granted Critical
Publication of JP5137425B2 publication Critical patent/JP5137425B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】光学デバイス用パッケージの個片分割をブレイク分割で行いつつ、光学デバイスの外形寸法をダイシング分割と同寸法に小型化できる光学デバイス用パッケージを提供する。
【解決手段】ベース部２の上に複数のセラミック層１０１，１０２，１０３を積層して、中央に光学素子が搭載される凹部１８が形成された光学デバイス用パッケージであって、最上層のセラミック層１０３の４つのコーナーの内、少なくとも一つ以上のコーナーの外形が、セラミック層１００，１０１，１０２のコーナーの外形より、前記中央からみて外側に位置するように、バリ防止用の逆Ｒ部１１を、セラミック層１００，１０１，１０２のコーナーに形成したことを特徴とする。
【選択図】図１

Description

本発明は、デジタルスチルカメラ、デジタルビデオカメラ、カメラ付携帯電話装置などに使用される固体撮像装置などの光学デバイスに関するものである。
近年、デジタルスチルカメラ、デジタルビデオカメラ（ムービー）、カメラ付携帯電話装置などは、高画素、高画質化、小型化に加えて低コスト化の要求がますます高まってきており、これらの機器に搭載される固体撮像装置などの光学デバイスには、更なる小型化と低コスト化が求められている。
図１０に従来のセラミックパッケージを用いた光学デバイスの代表例として、固体撮像装置を示す。
図１０（ａ）は固体撮像装置の平面図、図１０（ｂ）はＢ−ＢＢ線に沿った断面図である。
光学素子としての固体撮像素子７は、凹状のパッケージ１内のベース部２に接着剤８によって固着されている。固体撮像素子７の端子は、パッケージ１内に配置された内部端子４にボンディングワイヤー９によって電気的に接続されている。このパッケージ１の上面の開口部には、パッケージ１内を気密状態に保つガラス板などの蓋体１０が接着されている。５は内部端子４から引き出された外部端子である。
この固体撮像装置では、パッケージ１の個片分割をブレイク分割で行い、加えて、ブレイク時に発生する４つのコーナーのバリは、外形面で不良品となる可能性がある他、ダスト原因となることから、４つのコーナーに逆Ｒ部１１を設けることによってバリの発生を防止し、低コスト化を図っている。
しかしこの方法では、蓋体１０の搭載精度および部材公差を考慮した、蓋体１０の外形からパッケージ１の外形までのクリアランス１３に、逆Ｒ部１１の寸法および公差分のスペースが必要となり、固体撮像装置の外形が大きくなっている。
そこで、更に小型化を図った従来のセラミックパッケージを用いた固体撮像装置を、図１１に示す。図１１（ａ）は固体撮像装置の平面図、図１１（ｂ）はＣ−ＣＣ線に沿った断面図である。
この固体撮像装置では、パッケージ１の個片分割をダイシング分割で行うことにより、４つのコーナーにバリが発生しないため、逆Ｒ部１１を設ける必要がなく、蓋体１０の外形からパッケージ１の外形までのクリアランス１３に無駄なスペースが無いため、小型化が可能である。
特開２００１−２８４３１公報
しかし、パッケージ１をダイシング分割する方法では、４つのコーナーにバリが発生しないため、逆Ｒ部１１を設ける必要がないので固体撮像装置を小型化できるが、ダイシングコストが高く、パッケージ１のコストが高くなっている。
また、パッケージ１をブレイク分割する方法では、低コストとなるが、４つのコーナーにバリ防止用の逆Ｒ部１１が不可欠であるため、固体撮像装置の外形寸法をダイシング分割と同等の小型にすることが不可能であり、低コスト化と小型化は相反する関係となっていた。
そこで、パッケージ１のコストがブレイク分割と同等に低コストでありながら、加えて光学デバイスの外形寸法をダイシング分割と同等に小型化することが大きな課題である。
本発明は上記課題を解決するもので、パッケージの個片分割を低コストであるブレイク分割で行いつつ、固体撮像装置などの光学デバイスの外形寸法をダイシング分割と同寸法に小型化できる光学デバイス用パッケージを提供することを目的とする。
本発明の請求項１記載の光学デバイス用パッケージは、少なくとも２枚以上の板状体を積層して、中央に光学素子が搭載される凹部が形成された光学デバイス用パッケージであって、最上層の板状体の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記最上層の板状体の下に位置する各層の板状体のコーナーの外形より、前記中央からみて外側に位置していることを特徴とする。
本発明の請求項２記載の固体撮像装置用パッケージは、少なくとも２枚以上の板状体を積層して、中央に固体撮像素子が搭載される凹部が形成された固体撮像装置用パッケージであって、最上層の板状体の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記最上層の板状体の下に位置する各層の板状体のコーナーの外形より、前記中央からみて外側に位置していることを特徴とする。
本発明の請求項３記載の光学デバイス用パッケージは、ベース部の上に複数のセラミック層を積層して、中央に光学素子が搭載される凹部が形成された光学デバイス用パッケージであって、最上層のセラミック層の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記最上層のセラミック層の下に位置するセラミック層のコーナーの外形より、前記中央からみて外側に位置していることを特徴とする。
本発明の請求項４記載の固体撮像装置用パッケージは、ベース部の上に複数のセラミック層を積層して、中央に固体撮像素子が搭載される凹部が形成された固体撮像装置用パッケージであって、最上層のセラミック層の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記最上層のセラミック層の下に位置するセラミック層のコーナーの外形より、前記中央からみて外側に位置していることを特徴とする。
本発明の請求項５記載の光学デバイス用パッケージは、中央に光学素子が搭載される凹部が形成された光学デバイス用パッケージであって、中央に前記凹部が形成されたパッケージ下部とこのパッケージ下部の上に接合されたパッケージ上部を有し、パッケージ上部の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記パッケージ下部のコーナーの外形より前記中央からみて外側に位置していることを特徴とする。
本発明の請求項６記載の固体撮像装置用パッケージは、中央に固体撮像素子が搭載される凹部が形成された固体撮像装置用パッケージであって、中央に前記凹部が形成されたパッケージ下部とこのパッケージ下部の上に接合されたパッケージ上部を有し、パッケージ上部の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記パッケージ下部のコーナーの外形より前記中央からみて外側に位置していることを特徴とする。
本発明の請求項７記載の固体撮像装置用パッケージは、請求項４において、前記最上層が複数のセラミック層で形成されていることを特徴とする。
本発明の請求項８記載の固体撮像装置用パッケージは、請求項２において、最上層の板状体のコーナーの外形が、前記最上層の板状体の下に位置する板状体のコーナーの外形より外側に位置している個所は、最上層の板状体の下に位置する板状体のコーナーをＲ、逆Ｒ、面取り、切欠き、凹部等のバリ防止形状に形成したことを特徴とする。
本発明の請求項９記載の固体撮像装置用パッケージは、請求項６において、パッケージ上部のコーナー外形が、パッケージ下部のコーナーの外形より前記中央からみて外側に位置している個所は、最上層の板状体の下に位置する板状体のコーナーをＲ、逆Ｒ、面取り、切欠き、凹部等のバリ防止形状に形成したことを特徴とする。
本発明の請求項１０記載の固体撮像装置用パッケージは、請求項８または請求項９において、バリ防止形状に形成した部分に側面メッキまたはバリ防止形状に形成した部分に対応して底面に裏面メッキが形成されていることを特徴とする。
本発明の請求項１１記載の固体撮像装置用パッケージは、請求項４において、最下層の板状体の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記最下層の板状体の上に位置する各層の板状体の内の前記最上層の板状体を除く板状体のコーナーの外形より、前記中央からみて外側に位置していることを特徴とする。
本発明の請求項１２記載の固体撮像装置用パッケージは、請求項１１において、前記最下層が複数のセラミック層で形成されていることを特徴とする。
本発明の請求項１３記載の光学デバイス用パッケージの製造方法は、セラミックシートを積層した積層シートを個片分割して、中央に固体撮像素子が搭載される凹部が形成された光学デバイス用パッケージを形成するに際し、ベース部のセラミックシートの上に、各パッケージの前記凹部となる部分に第１の孔が形成されたセラミックシートを積層した第１シートを形成し、前記第１シートの各パッケージの４つコーナーに対応する部分の内、少なくとも一つ以上のコーナーに個片分割の実行時にバリ防止形状として作用する第２の孔を形成し、前記第１シートの上に前記第１の孔に対応して第３の孔が形成された第２のシートを積層し、前記第１のシートと第２のシートの積層シートの上面と下面のうちの少なくとも一方の各パッケージの外形に対応する部分に、切り込みを形成し、前記切り込みを形成した第１のシートと第２のシートの積層シートを焼成し、焼成後の積層シートを前記切り込みで個片分割して各パッケージに分割することを特徴とする。
本発明の請求項１４記載の固体撮像装置用パッケージの製造方法は、セラミックシートを積層した積層シートを個片分割して、中央に固体撮像素子が搭載される凹部が形成された固体撮像装置用パッケージを形成するに際し、ベース部のセラミックシートの上に、各パッケージの前記凹部となる部分に第１の孔が形成されたセラミックシートを積層した第１シートを形成し、前記第１シートの各パッケージの４つコーナーに対応する部分の内、少なくとも一つ以上のコーナーに個片分割の実行時にバリ防止形状として作用する第２の孔を形成し、前記第１シートの上に前記第１の孔に対応して第３の孔が形成された第２のシートを積層し、前記第１のシートと第２のシートの積層シートの上面と下面のうちの少なくとも一方の各パッケージの外形に対応する部分に、切り込みを形成し、前記切り込みを形成した第１のシートと第２のシートの積層シートを焼成し、焼成後の積層シートを前記切り込みで個片分割して各パッケージに分割することを特徴とする。
本発明の請求項１５記載の固体撮像装置は、請求項２，４，６，７，８のいずれかに記載の固体撮像装置用パッケージの凹部に、固体撮像素子を搭載したことを特徴とする。
本発明の光学デバイス用パッケージによれば、最上層の４つのコーナーにバリ防止用の逆Ｒ部等の形状を設けなくても、ブレイク分割による個片分割によってバリが発生しない。そのため、光学デバイスの蓋体の外形からパッケージの外形までクリアランスに、無駄なスペースを設ける必要がない。その結果、個片分割を低コストであるブレイク分割で行いつつ、光学デバイスの外形寸法をダイシング分割と同寸法に小型化できる。
以下、本発明の各実施の形態を、図面を参照しながら説明する。
（実施の形態１）
図１〜図５は本発明の（実施の形態１）を示す。
図１（ａ）は本発明の（実施の形態１）の固体撮像装置用パッケージを使用した固体撮像装置の平面図であり、図１（ｂ）は図１（ａ）におけるＡ―ＡＡ線に沿う断面図である。
図１（ａ）（ｂ）に示すように、固体撮像装置用パッケージ１（以下、単にパッケージ１という）は、ベース部２とその周縁に立ち上がった側壁部３とにより形成された凹部１８を有している。
ベース部２は、板状体のセラミック層１００からなり、側壁部３は板状体のセラミック層１０１，１０２，１０３から構成されている。また、セラミック層１０１は、一対の対向面が内方へ突出しており、その上面に複数の内部端子４が配列され、各内部端子４に電気的に接続した外部端子５が側壁部３の外面に配列されている。
固体撮像素子７は、このパッケージ１の前記凹部１８の内側のベース部２に接着剤８により固着され、固体撮像素子７の複数の端子が各々にボンディングワイヤー９により内部端子４に接続されて外部端子５へと引き出され、最上層のセラミック層１０３の上面にガラス板などの蓋体１０を搭載し、固体撮像装置が構成される。
ここで、パッケージ１が、先に図１０と図１１を用いて説明した従来のものと相違するのは、セラミック層１０３の下に位置するセラミック層１００，１０１，１０２には、それぞれ４つのコーナーにバリ防止用の逆Ｒ部１１を設けているが、最上層の板状体のセラミック層１０３の４つのコーナーに逆Ｒ部は形成されていない点と、最上層の板状体のセラミック層１０３の４つのコーナーの外形が、このセラミック層１０３の下に位置するセラミック層１００，１０１，１０２の４つのコーナーの外形より外側に位置している点である。
ここで使用しているパッケージ１は、図２（ａ）（ｂ）と図３（ａ）（ｂ）に示す工程で製造されている。
まず、セラミック層１００，１０１，１０２となる各セラミックシート１００ａ，１０１ａ，１０２ａを、図２（ａ）に示すように積層して第１シート１９を形成する。１８ａはセラミックシート１０１ａに形成された孔、１８ｂはセラミックシート１０２ａに形成された孔である。
次に、図２（ｂ）に示すように第１シート１９の各パッケージの４つのコーナーに対応する部分にバリ防止形状として作用する第２の孔１１Ａを形成する。なお、図２（ｂ）では、後に各パッケージとなる各エリアが仮想線で図示されている。
次に、第２の孔１１Ａの開けられた第１シート１９に、図３（ａ）に示すように第２のシートとしてのセラミックシート１０３ａを積層する。後にセラミック層１０３となるセラミックシート１０３ａには、セラミックシート１０２ａに形成された孔１８ｂに対応して形成されて前記凹部１８の一部となる孔１８Ｃだけが形成されていて、第１シート１９の第２の孔１１Ａに対応する位置には孔は開けられていない。
さらに、このようにセラミックシート１００ａ，１０１ａ，１０２ａ，１０３ａを積層した積層シート２０に対して、図３（ｂ）に示すように、上面のセラミックシート１０３ａと下面のセラミックシート１００ａに対して、刃物２１ａ，２１ｂによって各パッケージの外形に対応する部分に切り込み２２が形成される。
切り込み２２の形成された積層シート２０は、焼成される。この焼成後に、積層シート２０を切り込み２２で個片分割して各パッケージに分割する。
このようにして、セラミック層１００，１０１，１０２のみをブレイク分割によって個片分割する。詳しくは、このようにセラミック層１０１，１０２の４つコーナーにバリ防止用の逆Ｒ部１１を設け、セラミック層１０３の４つコーナーには逆Ｒ部１１を設けていないので、固体撮像装置の蓋体１０の外形からパッケージ１の外形までクリアランス１３に、無駄なスペースを設ける必要がなく、個片分割を低コストであるブレイク分割で行いつつ、固体撮像装置の外形寸法をダイシング分割と同寸法に小型化できる。
最上層のセラミック層１０３の下に位置するセラミック層１００，１０１，１０２の４つコーナーのバリ防止形状１１Ｂの形状については、図４（ａ）（ｂ）に示すように、Ｒ、面取り、Ｃ面、切欠き、楕円、凹部など、構造に合わせて最適な形状を各コーナーに設定でき、セラミック層１０３の４コーナーの形状についても同様に、構造に合わせた最適な形状を各コーナーで設定できる。
最上層のセラミック層１０３は１層であったが、この限りではなく、構造に合わせて複数枚の層で構成することもできる。
また、セラミック層１０３の４つコーナーのいずれにも逆Ｒ部１１を形成しなかったが、図５に示すように、下層の１００，１０１，１０２と同様にバリ防止用の逆Ｒ部１１等の形状を設けていないコーナーと、下層の１００，１０１，１０２と同様にバリ防止用の逆Ｒ部１１等の形状を設けているものが混在することも可能であり、用途や構造によって使い分けができる。
ここでは内部端子４，外部端子５をリード部６のインナーリード，アウターリードとして図示しているが、これに限定されない。また、セラミック層の枚数についても限定されることなく、構造、配線によって、最適な枚数に設定することができる。
この実施の形態では、上面のセラミックシート１０３ａと下面のセラミックシート１００ａに対して、各パッケージの外形に対応する部分に刃物２１ａ，２１ｂによって切り込み２２が形成したが、上面のセラミックシート１０３ａと下面のセラミックシート１００ａの一方に対してだけ、各パッケージの外形に対応する部分に切り込み２２を形成することによってもブレイク分割で個片分割することもできる。
また、図５は固体撮像装置の平面図であったが、最下層の板状体であるセラミック層１００の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、セラミック層１００の上に位置するセラミック層１０３を除くセラミック層１０１，１０２のコーナーの外形より、前記中央からみて外側に位置しているように構成してブレイク分割で個片分割することもできる。
（実施の形態２）
図６（ａ）（ｂ）は本発明の（実施の形態２）を示す。
図６（ａ）は本発明の（実施の形態２）のパッケージを使用した固体撮像装置の側面図であり、図６（ｂ）は同固体撮像装置の裏面図である。
このパッケージ１が（実施の形態１）のものと相違するのは、最上層のセラミック層１０３の下層に位置するセラミック層１００のバリ防止用の逆Ｒ部１１に、側面メッキ１６及びバリ防止形状に形成した部分の逆Ｒ部１１に対応して底面に裏面メッキ１７を施している点である。これにより、逆Ｒ部１１は、半田付けの補強ランド又は、電気的接続を行う外部端子としても兼用することができる。
裏面メッキ１７は、図６（ｃ）に示す形状にすることもできる。側面メッキ１６は、セラミック層１００に施してあるが、セラミック層１０１，１０２に施すことも可能でありこの限りではない。裏面メッキ１７は側面メッキ１６と電気接続したり、セラミック層１００などに形成したスルーホールを介して内部の電気回路やその他の接続端子と電気接続できる。
なお、この実施の形態では側面メッキ１６及び裏面メッキ１７を設けたが、実装形態によって、裏面メッキ１７のみ又は側面メッキ１６のみを施すことも可能である。
（実施の形態３）
図７（ａ）（ｂ）は本発明の（実施の形態３）を示す。
図７（ａ）は本発明の（実施の形態３）のパッケージを使用した固体撮像装置の側面図であり、図７（ｂ）は同固体撮像装置の裏面図である。
この（実施の形態３）のパッケージ１が（実施の形態１）のものと相違するのは、最上層のセラミック層１０３の下層のセラミック層１００，１０１，１０２の４つのコーナーのバリ防止用のＣ面１４を大きくし、その部分に側面メッキ１６及び裏面メッキ１７からなる外部端子を配列している点である。これにより、半田付けエリアを小さくでき、半田付けエリアをパッケージ１の最外形以内に収めることも可能であり、実装基板及び、セット商品の小型化が図れる。また、Ｃ面１４の形状についてはこの限りではなく、構造に合わせて最適な形状にすることができる。
（実施の形態４）
図８（ａ）（ｂ）は本発明の（実施の形態４）を示す。
図８（ａ）は、本発明の（実施の形態４）のパッケージを使用した固体撮像装置の断面図であり、図８（ｂ）は同パッケージの裏面図である。
この（実施の形態４）のパッケージ１が（実施の形態３）と相違するのは、セラミックの最下層であるセラミック層１００においても、４つのコーナーの外形が、セラミック層１００の上に位置するセラミック層１０１と１０２の４つのコーナーの外形より外側に位置しており、加えてセラミック層１００は、セラミック層１０３と同様に、刃物で個片分割されているため、４つのコーナーにバリ防止用の逆Ｒ部１１を設けていない点である。
これにより、裏面の４つのコーナーのスペースを有効的に使用することができ、図８（ｂ）に示すように外部端子５を多く配列することが可能であり、また、４つのコーナーに補強ランドを大きく配置することも可能である。
（実施の形態５）
図９（ａ）（ｂ）は、本発明の（実施の形態５）のパッケージの製造工程の断面図である。
上記の各実施の形態では、セラミックシートを積層し、これを焼成した場合を例に挙げて説明したが、この（実施の形態５）では、樹脂成形でパッケージを形成する場合を例に挙げて説明している。
これは先の実施の形態と同様に、中央に固体撮像素子が搭載される凹部１８が形成された固体撮像装置用パッケージであって、図９（ａ）に示すように、中央に凹部１８ｄが形成されたパッケージ下部２３とこのパッケージ下部２３の上に接合されるパッケージ上部２４を樹脂成形する。
パッケージ下部２３には、図２（ｂ）の場合と同じように、各パッケージの４つコーナーに対応する部分バリ防止形状として作用する第２の孔１１Ａが形成されるように樹脂成形されている。
パッケージ上部２４には、凹部１８ｄに対応して孔１８ｆが形成されているが、第２の孔１１Ａに対応する位置には孔は開けられていない。
このパッケージ下部２３とパッケージ上部２４とを図９（ｂ）に示すように張り合わせなどで接合し、図３（ｂ）と同様にして切り込み２２を形成後に、ブレイク分割によって個片分割する。
樹脂成形されたパッケージ下部２３とパッケージ上部２４とで構成されている点のほかは、上記の各実施の形態と同様である。たとえば、パッケージ上部２４のコーナー外形が、パッケージ下部２３のコーナーの外形より前記中央からみて外側に位置している個所は、パッケージ下部２３のコーナーをＲ、逆Ｒ、面取り、切欠き、凹部等のバリ防止形状に形成する。また、そのバリ防止形状に形成した部分に側面メッキを形成し、パッケージ下部２３の裏面に裏面メッキを同様に形成する。
なお、上記の各実施の形態では、光学デバイスとして固体撮像装置の場合を具体例として、光学素子としての固体撮像素子をパッケージする場合を説明したが、その他の光学デバイスも同様に適用することができる。パッケージする光学素子の別の具体例としては、レーザ発光素子をパッケージする場合や、レーザ発光素子と受光素子とを単一のパッケージに入れて反射型の光学デバイスを構成する場合などを挙げることができる。
本発明は、低コストなブレイク分割によって個片分割が可能であり、加えてダイシング分割による個片分割と同等に小型化することが可能であるため、低コストと小型化の両立が要求されているデジタルスチルカメラ、デジタルビデオカメラ、カメラ付携帯電話などの製造に有用である。
本発明の（実施の形態１）のパッケージを用いた固体撮像装置の平面と断面図 同実施の形態のパッケージの製造方法の前半部分の断面と平面図 同実施の形態のパッケージの製造方法の後半部分の断面図 同実施の形態の固体撮像装置の平面図 別の実施の形態の固体撮像装置の平面図 本発明の（実施の形態２）のパッケージを用いた固体撮像装置の断面と裏面図 本発明の（実施の形態３）のパッケージを用いた固体撮像装置の断面と裏面図 本発明の（実施の形態４）のパッケージを用いた固体撮像装置の断面と裏面図 本発明の（実施の形態５）のパッケージを樹脂成形する場合の製造工程図 従来のブレイク分割パッケージを用いた固体撮像装置の平面図と断面図 従来のダイシング分割パッケージを用いた固体撮像装置の平面図と断面図
符号の説明
１ 固体撮像装置用パッケージ（光学デバイス用パッケージ）
２ ベース部
３ 側壁部
４ 内部端子
５ 外部端子
７ 固体撮像素子（光学素子）
８ 接着剤
９ ボンディングワイヤー
１０ 蓋体
１１ バリ防止用の逆Ｒ部
１１Ａ 第２の孔
１１Ｂ バリ防止形状
１４ バリ防止用のＣ面
１６ 側面メッキ
１７ 裏面メッキ
１８ 凹部
１８ａ，１８ｂ 孔（第１の孔）
１９ 第１シート
２０ 積層シート
２１ａ，２１ｂ 刃物
２２ 切り込み
２３ 樹脂成形されたパッケージ下部
２４ 樹脂成形されたパッケージ上部
１００ セラミック層
１０１，１０２，１０３ セラミック層
１００ａ，１０１ａ，１０２ａ セラミックシート
１０３ａ セラミックシート（第２のシート）

Claims (15)

  1. 少なくとも２枚以上の板状体を積層して、中央に光学素子が搭載される凹部が形成された光学デバイス用パッケージであって、
    最上層の板状体の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記最上層の板状体の下に位置する各層の板状体のコーナーの外形より、前記中央からみて外側に位置している
    光学デバイス用パッケージ。
  2. 少なくとも２枚以上の板状体を積層して、中央に固体撮像素子が搭載される凹部が形成された固体撮像装置用パッケージであって、
    最上層の板状体の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記最上層の板状体の下に位置する各層の板状体のコーナーの外形より、前記中央からみて外側に位置している
    固体撮像装置用パッケージ。
  3. ベース部の上に複数のセラミック層を積層して、中央に光学素子が搭載される凹部が形成された光学デバイス用パッケージであって、
    最上層のセラミック層の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記最上層のセラミック層の下に位置するセラミック層のコーナーの外形より、前記中央からみて外側に位置している
    光学デバイス用パッケージ。
  4. ベース部の上に複数のセラミック層を積層して、中央に固体撮像素子が搭載される凹部が形成された固体撮像装置用パッケージであって、
    最上層のセラミック層の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記最上層のセラミック層の下に位置するセラミック層のコーナーの外形より、前記中央からみて外側に位置している
    固体撮像装置用パッケージ。
  5. 中央に光学素子が搭載される凹部が形成された光学デバイス用パッケージであって、
    中央に前記凹部が形成されたパッケージ下部とこのパッケージ下部の上に接合されたパッケージ上部を有し、パッケージ上部の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記パッケージ下部のコーナーの外形より前記中央からみて外側に位置している
    光学デバイス用パッケージ。
  6. 中央に固体撮像素子が搭載される凹部が形成された固体撮像装置用パッケージであって、
    中央に前記凹部が形成されたパッケージ下部とこのパッケージ下部の上に接合されたパッケージ上部を有し、パッケージ上部の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記パッケージ下部のコーナーの外形より前記中央からみて外側に位置している
    固体撮像装置用パッケージ。
  7. 前記最上層が複数のセラミック層で形成されている
    請求項４に記載の固体撮像装置用パッケージ。
  8. 最上層の板状体のコーナーの外形が、前記最上層の板状体の下に位置する板状体のコーナーの外形より外側に位置している個所は、最上層の板状体の下に位置する板状体のコーナーをＲ、逆Ｒ、面取り、切欠き、凹部等のバリ防止形状に形成した
    請求項２記載の固体撮像装置用パッケージ。
  9. パッケージ上部のコーナー外形が、パッケージ下部のコーナーの外形より前記中央からみて外側に位置している個所は、最上層の板状体の下に位置する板状体のコーナーをＲ、逆Ｒ、面取り、切欠き、凹部等のバリ防止形状に形成した
    請求項６記載の固体撮像装置用パッケージ。
  10. バリ防止形状に形成した部分に側面メッキまたはバリ防止形状に形成した部分に対応して底面に裏面メッキが形成されている
    請求項８または請求項９記載の固体撮像装置用パッケージ。
  11. 最下層の板状体の４つコーナーの内、少なくとも一つ以上のコーナーの外形が、前記最下層の板状体の上に位置する各層の板状体の内の前記最上層の板状体を除く板状体のコーナーの外形より、前記中央からみて外側に位置している
    請求項４記載の固体撮像装置用パッケージ。
  12. 前記最下層が複数のセラミック層で形成されている
    請求項１１記載の固体撮像装置用パッケージ。
  13. セラミックシートを積層した積層シートを個片分割して、中央に固体撮像素子が搭載される凹部が形成された光学デバイス用パッケージを形成するに際し、
    ベース部のセラミックシートの上に、各パッケージの前記凹部となる部分に第１の孔が形成されたセラミックシートを積層した第１シートを形成し、
    前記第１シートの各パッケージの４つコーナーに対応する部分の内、少なくとも一つ以上のコーナーに個片分割の実行時にバリ防止形状として作用する第２の孔を形成し、
    前記第１シートの上に前記第１の孔に対応して第３の孔が形成された第２のシートを積層し、
    前記第１のシートと第２のシートの積層シートの上面と下面のうちの少なくとも一方の各パッケージの外形に対応する部分に、切り込みを形成し、
    前記切り込みを形成した第１のシートと第２のシートの積層シートを焼成し、
    焼成後の積層シートを前記切り込みで個片分割して各パッケージに分割する
    光学デバイス用パッケージの製造方法。
  14. セラミックシートを積層した積層シートを個片分割して、中央に固体撮像素子が搭載される凹部が形成された固体撮像装置用パッケージを形成するに際し、
    ベース部のセラミックシートの上に、各パッケージの前記凹部となる部分に第１の孔が形成されたセラミックシートを積層した第１シートを形成し、
    前記第１シートの各パッケージの４つコーナーに対応する部分の内、少なくとも一つ以上のコーナーに個片分割の実行時にバリ防止形状として作用する第２の孔を形成し、
    前記第１シートの上に前記第１の孔に対応して第３の孔が形成された第２のシートを積層し、
    前記第１のシートと第２のシートの積層シートの上面と下面のうちの少なくとも一方の各パッケージの外形に対応する部分に、切り込みを形成し、
    前記切り込みを形成した第１のシートと第２のシートの積層シートを焼成し、
    焼成後の積層シートを前記切り込みで個片分割して各パッケージに分割する
    固体撮像装置用パッケージの製造方法。
  15. 請求項２，４，６，７，８のいずれかに記載の固体撮像装置用パッケージの凹部に、固体撮像素子を搭載した
    固体撮像装置。
JP2007056477A 2006-04-24 2007-03-07 光学デバイス用パッケージとその製造方法 Expired - Fee Related JP5137425B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007056477A JP5137425B2 (ja) 2006-04-24 2007-03-07 光学デバイス用パッケージとその製造方法
US11/785,178 US20070246809A1 (en) 2006-04-24 2007-04-16 Package for optical device and method of manufacturing the same
CN2007101013973A CN101064293B (zh) 2006-04-24 2007-04-23 光学器件用组件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006118616 2006-04-24
JP2006118616 2006-04-24
JP2007056477A JP5137425B2 (ja) 2006-04-24 2007-03-07 光学デバイス用パッケージとその製造方法

Publications (2)

Publication Number Publication Date
JP2007318084A true JP2007318084A (ja) 2007-12-06
JP5137425B2 JP5137425B2 (ja) 2013-02-06

Family

ID=38618706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007056477A Expired - Fee Related JP5137425B2 (ja) 2006-04-24 2007-03-07 光学デバイス用パッケージとその製造方法

Country Status (3)

Country Link
US (1) US20070246809A1 (ja)
JP (1) JP5137425B2 (ja)
CN (1) CN101064293B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009151053A (ja) * 2007-12-20 2009-07-09 Sumitomo Electric Ind Ltd 受光モジュール
JP2013000360A (ja) * 2011-06-16 2013-01-07 Toshiba Corp 内視鏡装置および基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022169064A (ja) * 2021-04-27 2022-11-09 Ｎｇｋエレクトロデバイス株式会社 パッケージおよび電子装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214945A (ja) * 1998-01-22 1999-08-06 Seiko Epson Corp 電子部品
JP2000323601A (ja) * 1999-05-06 2000-11-24 Murata Mfg Co Ltd 電子部品用パッケージおよび電子部品
JP2001077337A (ja) * 1999-09-02 2001-03-23 Fuji Photo Film Co Ltd Ｃｃｄパッケージ
JP2003218265A (ja) * 2002-01-21 2003-07-31 Tokyo Denpa Co Ltd 電子部品容器
JP2004111893A (ja) * 2002-07-24 2004-04-08 Kyocera Corp 多数個取り配線基板の製造方法
JP2004253711A (ja) * 2003-02-21 2004-09-09 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2005347341A (ja) * 2004-05-31 2005-12-15 Kyocera Kinseki Corp 電子装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792726B2 (ja) * 2003-10-30 2011-10-12 日亜化学工業株式会社 半導体素子用支持体の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214945A (ja) * 1998-01-22 1999-08-06 Seiko Epson Corp 電子部品
JP2000323601A (ja) * 1999-05-06 2000-11-24 Murata Mfg Co Ltd 電子部品用パッケージおよび電子部品
JP2001077337A (ja) * 1999-09-02 2001-03-23 Fuji Photo Film Co Ltd Ｃｃｄパッケージ
JP2003218265A (ja) * 2002-01-21 2003-07-31 Tokyo Denpa Co Ltd 電子部品容器
JP2004111893A (ja) * 2002-07-24 2004-04-08 Kyocera Corp 多数個取り配線基板の製造方法
JP2004253711A (ja) * 2003-02-21 2004-09-09 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2005347341A (ja) * 2004-05-31 2005-12-15 Kyocera Kinseki Corp 電子装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009151053A (ja) * 2007-12-20 2009-07-09 Sumitomo Electric Ind Ltd 受光モジュール
JP2013000360A (ja) * 2011-06-16 2013-01-07 Toshiba Corp 内視鏡装置および基板

Also Published As

Publication number Publication date
CN101064293A (zh) 2007-10-31
CN101064293B (zh) 2011-06-08
US20070246809A1 (en) 2007-10-25
JP5137425B2 (ja) 2013-02-06

Similar Documents

Publication Publication Date Title
JP4106003B2 (ja) 固体撮像装置の製造方法
KR101665992B1 (ko) 모듈 및 그 제조 방법
US7273765B2 (en) Solid-state imaging device and method for producing the same
US7646428B2 (en) Package for solid image pickup element and solid image pickup device
US11412111B2 (en) Image sensor mounting board, imaging device, and imaging module
JP5137425B2 (ja) 光学デバイス用パッケージとその製造方法
JP3838573B2 (ja) 固体撮像装置
KR101668353B1 (ko) 칩 기판 및 칩 패키지 모듈
US8309433B2 (en) Method of manufacturing optical sensor
JP2020053566A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2006332686A (ja) 固体撮像装置
WO2020203824A1 (ja) 電子素子実装用基板、および、電子装置
JP2018029140A (ja) 基板およびその製造方法並びにモジュール
JP2005129720A (ja) 固体撮像装置およびその製造方法
JP2013077739A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
WO2020111125A1 (ja) 電子素子実装用基板、および電子装置
WO2023074811A1 (ja) 半導体パッケージおよび半導体装置
JP2010010653A (ja) 回路基板、リードフレーム、半導体装置及びその製造方法
KR101516371B1 (ko) 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재
JP2008098262A (ja) 半導体装置及び半導体素子搭載用基板の製造方法並びにカメラモジュール
JP7242870B2 (ja) 実装基板および電子装置
JP2017224723A (ja) 多数個取り配線基板および配線基板
JP2007158183A (ja) 固体撮像装置の製造方法
JP2007306303A (ja) パッケージ、母材パッケージおよびその製造方法、半導体装置およびその製造方法、並びに、カメラモジュール
JP2005136234A (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees