KR101516371B1 - 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재 - Google Patents

접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재 Download PDF

Info

Publication number
KR101516371B1
KR101516371B1 KR1020130163733A KR20130163733A KR101516371B1 KR 101516371 B1 KR101516371 B1 KR 101516371B1 KR 1020130163733 A KR1020130163733 A KR 1020130163733A KR 20130163733 A KR20130163733 A KR 20130163733A KR 101516371 B1 KR101516371 B1 KR 101516371B1
Authority
KR
South Korea
Prior art keywords
chip
groove
original plate
insulating layer
bonding
Prior art date
Application number
KR1020130163733A
Other languages
English (en)
Inventor
김명도
한신석
송태환
Original Assignee
에이비엠 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이비엠 주식회사 filed Critical 에이비엠 주식회사
Priority to KR1020130163733A priority Critical patent/KR101516371B1/ko
Priority to PCT/KR2014/012782 priority patent/WO2015099439A1/ko
Application granted granted Critical
Publication of KR101516371B1 publication Critical patent/KR101516371B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 칩 원판 및 칩 원판 봉지부재에 관한 것으로, 본 발명에 따른 접합 홈을 구비하는 칩 원판은 일 방향으로 적층되어 칩 원판을 구성하는 전도층; 상기 전도층과 교호로 적층되어 상기 전도층을 전기적으로 분리시키는 절연층; 및 상기 칩 원판의 상면에서 미리 결정된 상기 칩 원판의 절단 라인을 따라 소정 깊이에 이르는 홈으로 이루어진 접합 홈을 포함한다. 본 발명에 따르면 렌즈가 삽입되는 공간에 따라 각각의 칩 원판을 봉지하는 봉지부재를 가공할 필요 없이, 칩 원판 상태에서 봉지부재가 접합 가능하도록 하고, 봉지부재가 접합된 후 칩 원판을 단위 칩 패키지로 절단하는 것이 가능하므로 칩 원판에 삽입되는 봉지부재의 제조 공정 및, 각각의 렌즈 삽입 공간에 봉지부재를 접합하는 공정 없이 칩의 봉지가 가능하다.

Description

접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재{Chip substrate comprising a bonding groove and a sealing member for the chip substrate}
본 발명은 칩 원판 및 칩 원판 봉지부재에 관한 것으로, 보다 상세하게는 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재 에 관한 것이다.
종래에는 칩 원판에 대하여 칩을 실장하기 위한 공간으로 칩 원판의 상부면에 기계적인 가공이나 화학적인 식각으로 형성하였다. 즉, 가공되지 않은 사각판 모양의 금속원판의 상부를 에칭하여 실장공간을 형성하는 과정을 통해 제조하는 방법이 대한민국 등록특허공보에 등록번호 10-0986211호로 공고된 바 있다.
나아가, 이러한 칩 원판에 UV나 LED와 같은 광소자 칩이 실장되는 경우에는 광반사 성능을 높이기 위해 상광하협(上廣下陜) 형상의 공간을 형성하였다. 이러한 공간을 형성한 후 칩을 실장하고 실장 공간을 봉지하는 데 있어, 렌즈를 성형하여 광효율을 높였다.
이때 렌즈를 성형함에 있어 칩 원판의 상면에서 보았을 때 실장을 위해 형성된 공간이 원형으로 형성되어 렌즈의 형상도 이에 대응되도록 원형으로 형성하였다.
다만, 렌즈를 원형으로 정밀하게 가공하기 위해서는 사각형이나 삼각형의 직선으로 형성된 렌즈를 가공하는 것에 비하여 제조공정 상 어려움이 있었다.
본 발명은 상기 종래 기술의 문제를 해결하기 위하여 안출된 것으로서, 실장된 칩을 봉지하기 위하여 봉지부재의 형상을 별도로 가공할 필요가 없이 칩 원판 상태에서 봉지부재가 접합 가능하도록 하는 칩 원판 구조를 제안하는 것을 목적으로 한다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 접합 홈을 구비하는 칩 원판은 일 방향으로 적층되어 칩 원판을 구성하는 전도층; 상기 전도층과 교호로 적층되어 상기 전도층을 전기적으로 분리시키는 절연층; 및 상기 칩 원판의 상면에서 미리 결정된 상기 칩 원판의 절단 라인을 따라 소정 깊이에 이르는 홈으로 이루어진 접합 홈을 포함한다.
상기 접합 홈은 상기 칩 원판과 상기 칩 원판을 봉지하기 위한 봉지재의 솔더링을 위한 금속 도금층이 형성된 것이 바람직하다.
상기 접합 홈은 상기 절연층의 절연 성능을 보호하기 위하여 상기 접합 홈 내에 형성된 절연층을 보호하는 절연 보호층이 형성된 것이 바람직하다.
상기 칩 원판은, 상기 접합 홈이 형성된 내측 영역에서 적어도 하나의 소정의 깊이에 이르는 홈으로 이루어진 보조 접합 홈을 더 포함한다.
상기 칩 원판은, 상기 접합 홈이 형성된 내측 영역에서 상기 절연층을 포함하는 영역에 대하여 소정의 깊이에 이르는 홈으로 이루어지는 캐비티를 더 포함한다.
상기 캐비티는 상기 홈의 깊이가 깊어질수록 단면적이 좁아지는 상광하협 형상으로 형성되는 것이 바람직하다.
상기 칩 원판은 상기 칩원판의 절단시 절단면과 상기 절연층이 접하는 영역에서, 상기 절연층을 포함하여 상기 칩 원판을 관통하는 관통공을 더 포함한다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 칩 원판을 봉지하기 위한 봉지부재는 칩 원판의 소정의 깊이에 이르는 홈으로 이루어지는 캐비티에 실장된 칩을 봉지하기 위한 글래스; 및 상기 글래스의 상기 칩 원판과 접하는 면에 대하여 미리 결정된 상기 칩 원판의 절단 라인을 따라 소정 깊이에 이르는 홈으로 형성된 접합 홈에 대응되도록 패터닝된 금속 도금 라인층을 포함한다.
상기 글래스는 상기 칩 원판과 접하는 면에 대하여, 상기 칩 원판의 상기 접합 홈이 형성된 내측 영역에서 형성된 보조 접합 홈에 대응되는 금속 도금부를 더 포함한다.
상기 글래스는, 상기 글래스와 상기 칩 원판의 접합시 상기 칩 원판에 형성된 절연층의 절연 성능 보호를 위하여 상기 절연층의 형성 패턴과 대응되는 패턴으로 형성된 절연층 보호부를 더 포함한다.
본 발명에 따르면 렌즈가 삽입되는 공간에 따라 각각의 칩 원판을 봉지하는 봉지부재를 가공할 필요 없이, 칩 원판 상태에서 봉지부재가 접합 가능하도록 하고, 봉지부재가 접합된 후 칩 원판을 단위 칩 패키지로 절단하는 것이 가능하므로 칩 원판에 삽입되는 봉지부재의 제조 공정 및, 각각의 렌즈 삽입 공간에 봉지부재를 접합하는 공정 없이 칩의 봉지가 가능하다.
도 1은 본 발명의 일실시예에 따른 접합 홈을 구비하는 칩 원판의 상면도이다.
도 2는 본 발명의 일실시예에 따른 접합 홈을 구비하는 칩 원판의 단면도이다.
도 3은 본 발명의 일실시예에 따른 접합 홈을 구비하는 칩 원판에 봉지부재가 접합된 단면도이다.
도 4는 도 3에 따른 칩 원판을 절단하여 제조된 칩 패키지의 단면도이다.
도 5 및 도 6은 본 발명의 일실시예에 따른 접합 홈을 구비하는 칩 원판의 상면도이다.
도 7 내지 도 9는 본 발명의 일실시예에 따른 접합 홈을 구비하는 칩 원판을 봉지하기 위한 봉지부재를 나타내는 도이다.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 발명을 설명함에 있어서 발명과 관련된 공지 기술에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하에는 첨부한 도면을 참조하여 상세하게 설명하는데, 편의상 칩으로서 LED를 예로 들어 설명한다.
본 실시예에서 칩 원판을 제조하기 위하여 소정의 두께를 갖는 복수의 전기 전도성 물질을 포함하는 전도층을 절연물질로 구성되는 절연층을 사이에 두고 접합하여 교호로 적층한다.
적층한 상태에서 가열 및 가압함으로써, 내부에 복수의 절연층이 간격을 두고 배열되어 있는 전도물질괴(塊)가 제조된다. 다음으로 이렇게 제조된 전도물질 괴를 절연층이 포함되도록 수직으로 절단함으로써, 복수의 수직 절연층이 간격을 두고 평행하게 배열된 칩 원판의 제조가 완료된다. 즉 본 실시예에서 일방향은 수직방향으로서, 전도물질괴를 적층방향에 따라 수직으로 절단하여 칩 원판을 제조한다.
상술한 방법에 따라 절단하여 제조된 칩 원판에 대하여 접합홈 및 캐비티를 형성하여 본 실시예에 따른 접합홈을 구비하는 칩 원판을 제조한다.
본 실시예에서 칩 원판은 도 1과 같은 형태로서, 칩 원판의 상면에 복수의 접합 홈 및 캐비티가 형성될 수 있다.
이하 도 1을 참조하여, 본 실시예에 따른 접합 홈(130)을 구비하는 칩 원판(100)에 대하여 설명한다.
도 1은 본 발명의 일실시예에 따른 접합 홈(130)를 구비하는 칩 원판(100)의 상면도이다. 도 1을 참조하면, 본 실시예에 따른 접합 홈(130)를 구비하는 칩 원판(100)은 전도층(110), 절연층(120), 접합 홈(130) 및 캐비티(140)를 포함한다. 즉 본 실시예에 따른 칩 원판(100)을 위에서 보면 사각형의 칩 원판(100)에 대하여 절단 라인(105)을 따라 접합 홈(130)이 형성되며, 접합 홈(130)의 내측으로 캐비티(140)가 형성된다.
본 실시예에서 전도층(110)은 일 방향으로 적층되어 칩 원판(100)을 구성하는 것으로서, 후공정에 의해 실장되는 칩에 전극을 인가하는 전극으로서 기능하게 된다. 여기서, 일방향이란 상술한 바와 같이 적층단계에서 절연층(120)과 교호적으로 적층되는 전도층(110)의 적층방향에 따라 형성되는 것이며, 도 1에 따르면 수평방향으로 적층되어 형성 된다.
절연층(120)은 전도층(110)과 교호로 적층되어 전도층(110)을 전기적으로 분리시킨다. 즉 절연층(120)을 사이에 두고 절연되어 있는 칩기판은 각각 (+) 전극 단자, (-) 전극 단자로 기능할 수 있다.
본 실시예에서 절연층(120)은 두개의 전도층(110) 사이에 하나 존재하는 것을 예로 들어 설명하나, 3개의 전도층(110) 사이에 두개의 절연층(120)이 형성되어 칩 원판(100)(100)을 구성하는 것도 가능하며, 그 용도에 따라서 더욱 많은 절연층(120)이 형성되는 것도 가능하다.
접합 홈(130)은 칩 원판(100)의 상면에서 미리 결정된 상기 칩 원판(100)의 절단 라인(105)을 따라 소정 깊이에 이르는 홈으로 형성된다. 즉 도 1을 참조하면, 칩 원판(100)에 칩 실장 후 단위 칩 패키지를 제조하기 위하여 칩 원판(100)을 각각의 단위로 절단하게 되는데, 이러한 절단 라인(105)(105)을 따라 홈이 칩원판(100) 상면에 형성된다.
이때, 절단 라인(105)(105)은 도 1에서는 점선으로 나타나있지만, 생략될 수 있으며 접합 홈(130)을 형성하기 위한 기계가 인식 가능하도록 가상의 라인을 형성하기 위한 기준 점 등으로 칩원판(100)의 상면에 표시 될 수 있다.
다음 칩 원판(100)의 상면에는 절연층(120)을 포함하는 영역에서 접합 홈(130)이 형성된 영역의 내측으로 캐비티(140)가 형성된다.
본 실시예에서 캐비티(140)는 아래쪽으로 갈수록 폭이 좁은, 상광하협 형상으로 이루어지는 것이 바람직하다. 캐비티(140)는 실장되는 칩의 광반사 성능을 높이기 위해 상광하협의 형상으로 형성되므로, 도 2에 따른 단면에서 대각선으로 기울어진 외벽이 형성되게 된다.
또한, 도 1 및 도 2의 경우는 하나의 접합 홈(130) 내에 캐비티(140)가 하나로 구성되는 것을 예로 들었으나, 칩 원판(100)의 용도에 따라서 복수의 캐비티(140)를 형성하는 것도 가능하며, 이는 도 4와 같은 구성에 따라, 네개의 캐비티(140)를 형성하고, 절연층(120)을 두개로 형성하는 것도 가능하다.
나아가 본 실시예에 따른 접합 홈(130)를 구비하는 칩 원판(100)은 전극 표시부를 더 포함할 수 있다.
도 1을 참조하면, 상술한 바와 같이 본 실시예에서 칩 원판(100)은 두개의 전도층(110) 사이에 절연층(120)이 형성되며, 따라서 절연층(120)으로 분리된 전도층(110)은 각각의 다른 전극이 인가될 수 있다. 따라서 하나의 전도층(110)의 표면에만 마킹을 하여 마킹된 부분의 전도층(110)이 예를 들어 (+)극이 인가된 것으로 미리 약속하여 보다 용이하게 전도층(110)의 전극을 판단할 수 있다.
이하, 도 2를 참조하여, 본 실시예에 따른 접합 홈(130)을 구비하는 칩 원판(100)에 대하여 보다 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 접합 홈(130)을 구비하는 칩 원판(100)의 단면도이다.
도 2를 참조하면, 상술한 바와 같이 전도층(110)과 절연층(120)이 교호로 적층되여 칩 원판(100)의 단면을 형성하며, 이러한 칩 원판(100)의 상면에서 절단 라인(105)을 따라 소정의 깊이에 이르는 홈으로 접합 홈(130)이 형성된다. 접합 홈(130)이 형성된 영역의 내측에서 절연층(120)을 포함하는 영역으로 캐비티(140)가 형성된다.
본 실시예에서 접합 홈(130)의 단면은 사각형 형태로 형성되며, 형성 폭은 접합되는 봉지부재와의 접함도를 고려하여 결정 될 수 있다. 즉, 홈의 폭이 넓어질 수록 봉지부재와의 접하는 면의 폭도 넓어지므로, 보다 강하게 접합 시킬 수 있으며, 절단 라인(105)은 접합 홈(130)의 중앙에 형성되므로, 절단 후 각각의 단위 칩 패키지의 봉지부재는 접합 홈(130)의 1/2의 넓이로 접합되므로, 이를 고려하여 접합 홈(130)의 폭을 결정하는 것이 바람직하다.
나아가, 접합 홈(130)의 단면은 홈의 절삭 공정에 따라 사각형이 아닌 삼각형이나, 타원형 등의 다양한 형상으로 형성될 수 있다.
도 2에 형성된 접합 홈(130)의 공간에는 접합제(150)를 도포하여 봉지부재를 붙이고 이를 단위 크기별로 절단하여 칩 패키지를 제작한다. 이때 접합제(150)는 일반 열 경화성 접합제(150) 뿐 아니라, UV를 사용하는 감광성 접합제(150), 바람직하게는 경화시 가스가 발생하지 않는 접합제(150)를 사용하는 것이 바람직하다.
또한, 접합제(150)로써, 금속 솔더를 사용하는 경우, 본 실시예에서 접합 홈(130)은 금속 도금층(미도시)을 더 포함할 수 있다.
금속 도금층은 칩 원판(100)과 칩 원판(100)을 봉지하기 위한 봉지재의 솔더링을 위한 금속으로 도금되어 형성된 층으로서, 접합 홈(130)의 내에서 소정의 두께로 도금되어 형성되는 것이 바람직하다. 즉 전도층(110)은 알루미늄 재질로 형성되므로 솔더링이 잘 되지 않는 특징이 있으므로, 솔더링이 잘되는 금속 물질 층을 접합 홈(130) 내부에 형성하여 봉지재와 솔더링 되도록 할 수 있다.
이때 봉지재 역시 접합 홈(130)에 대응되는 위치에 솔더링을 위한 도금층이 형성 될 수있다. 이에 대한 상세한 설명은 후술한다.
나아가, 경우에 따라서는 도체 성분의 접합체 솔더와 부도체 성분의 접합제(150)를 선택적으로 사용할 수 있으며, 예를 들어 부도체 성분의 접합제(150)는 접합 홈(130)의 절연층(120)이 형성된 영역에 사용하고, 다른 영역에는 도체 성분의 접합제(150)를 사용하는 것도 가능하다.
도 3을 참조하면, 도 3은 본 실시예에 따른 접합 홈(130)에 접합제(150)를 도포하여 봉지부재로서 렌즈를 접합한 예를 나타내는 것으로서, 캐비티(140)내에 칩(300)이 실장된 상태에서 접합 홈(130)에 접합제(150)가 도포되어 렌즈와 접합될 수 있으며, 또는 접합제(150)로 솔더가 이용된 경우에는 렌즈에 형성된 금속 도금 라인층(210)과 솔더가 솔더링 되어 접합될 수도 있다.
나아가 도 5를 참조하면, 본 실시예에서 접합 홈(130)은 접함 홈의 일부면에 절연 보호층(132)을 더 포함할 수 있다. 이때 절연 보호층(132)은 접합 홈(130) 내에 형성되며, 구체적으로는 절연층(120)과 접합 홈(130)이 만나는 영역에 대해서 절연층(120)을 포함하여 형성된다. 이 때 절연 보호층(132)은 부도체 성분으로 열 경화제, UV 경화제 등으로 형성될 수 있다.
즉, 상술한 예에서 봉지부재와 칩 원판(100)이 솔더링을 통해 접합되는 경우 솔더링을 위한 솔더는 도체 성분으로서, 도체 성분이 접합 홈(130)의 절연층(120)이 형성된 영역까지 도포되게 되면 절연성능을 방해하게 되므로 이를 방지하기 위하여 절연 보호층(132)을 절연층(120)과 접합 홈(130)이 만나는 영역에 형성하여 절연성능을 보호하게 된다.
또한 도시하지는 않았지만, 칩 원판(100)에 칩 원판(100)을 관통하는 관통공을 더 포함할 수 있다. 즉, 절연 보호층(132)을 형성하여 절연성능을 보호하는 방법 외에 칩 원판(100)에 접합제(150)를 도포하고, 칩원판(100)의 절단시 절단면과 상기 절연층(120)이 접하는 영역에서, 상기 절연층(120)을 포함하여 상기 칩 원판(100)을 관통하는 관통공을 형성하여, 절연성능을 보호하는 것도 가능하다. 즉, 접합 홈(130)에 대하여 절연층(120) 보다 폭이 넓은 관통공을 더 형성하여, 절연층(120)을 보호하는 것도 가능하다.
또한 도 6을 참조하면, 본 실시예에 따른 칩 원판(100)은 보조 접합 홈(135)을 더 포함할 수 있다. 즉 절단 라인(105) 을 따라 형성된 접합 홈(130) 외에 캐비티(140)와 접합 홈(130)의 사이에서 별도의 보조 접합 홈(135)을 형성하여, 봉지부재와 칩 원판(100) 간의 접합력을 더욱 높일 수 있다.
도 6에서는 각각의 단위 칩 원판(100)에 네개의 보조 접합 홈(135)을 모서리에 더 형성한 것을 나타내고 있으나, 경우에 따라서 그 모양이나 형성위치를 달리 할 수 있으며, 캐비티가 형성된 영역의 바깥영역에 대하여 전체적으로 형성될 수도 있다.
이상의 실시예에 따라, 칩원판(100)의 접합 홈(130)을 통해 칩 원판(100)과 봉지 부재를 접합하고, 이를 미리 결정된 절단 라인(105)에 따라 단위 칩 원판(100)으로 절단하게 되면 도 4와 같은 단위 칩 패키지가 형성된다.
즉, 칩 원판(100)에 대한 SMD(Surface Mount Device) 공정을 통해 한번에 봉지가 가능하고 이를 절단하여 단위 칩 패키지를 제조할 수 있다. 또한 이에 따른 공정은 접합제(150) 또는 솔더에 접촉된 층간의 인력현상으로 금속기판과 봉지부재s간의 긴밀한 접합력을 제공할 수 있다.
나아가, 본 실시예에 따른 구조는 단일 칩 패키지 뿐 아니라, 복수 개의 칩 어레이로 된 하나의 모듈 단위에서도 적용될 수 있다. 또한, 이러한 접합 홈(130)은 본 실시예에서는 절단 라인(105)을 따라 격자 형상으로 형성되는 예를 나타내고 있으나, 구성에 따라서 다양한 패턴과 형태로 칩 원판(100)의 상면에 형성될 수 있다.
다음 도 7내지 도 9를 참조하여, 상술한 실시예에 따른 칩 원판(100)을 봉지하기 위한 봉지부재의 구성에 대하여 설명한다.
본 실시예에서 봉지부재는 글래스(200)를 예로 들어 설명한다. 본 실시에에 따른 봉지부재는 칩 원판(100)의 소정의 깊이에 이르는 홈으로 이루어지는 캐비티(140)에 실장된 칩을 봉지하기 위한 글래스(200)와, 상기 글래스(200)의 상기 칩 원판(100)과 접하는 면에 대하여 미리 결정된 상기 칩 원판(100)의 절단 라인(105)을 따라 소정 깊이에 이르는 홈으로 형성된 접합 홈(130)에 대응되도록 패터닝된 금속 도금 라인층(210)을 포함한다.
본 실시예에서 금속 도금 라인층(210)은 스퍼터링(sputtering) 또는 무전해 및 금속 도금으로 글래스(200)의 일면에 형성될 수있다.
도 7을 참조하면, 도 7은 도 1에 따른 칩 원판(100)을 봉지하기 위한 봉지부재로서, 글래스(200)와 금속 도금 라인층(210)을 포함하며, 도 1의 절연층(120)을 보호하기 위하여 절연층(120)이 형성된 위치에 대응되는 위치에 절연층 보호부(220)를 더 포함한다.
또한 도 8을 참조하면, 도 8은 도 5에 따른 칩 원판(100)을 봉지하기 위한 봉지부재로서, 역시 접합 홈(130)과 대응되도록 패터닝된 금속 도금 라인층(210)을 포함한다. 단 본 실시예에서 금속 도금 라인층(210)은, 도 5에 따른 접합 홈(130)에 형성된 절연 보호층(132)에 대응되는 위치에 대해서는 도금 되지 않는 것이 바람직하다.
다음 도 9를 참조하면, 도 9는 도 6에 따른 칩 원판(100)을 봉지하기 위한 봉지부재를 나타내는 도이다. 이에 따르면, 본 실시예에서 글래스(200)는 금속 도금 라인층(210)과, 절연층(120)이 형성된 영역에 대응되는 위치에 절연층 보호부(220)가 형성되며, 도 6에 형성된 보조 접합 홈(135)에 대응되는 위치에 금속 도금부(215)가 더 형성된다.
이상의 본 실시예에 따른 접합 홈을 구비하는 칩 원판과 봉지부재를 이용하면 렌즈가 삽입되는 공간에 따라 각각의 칩 원판을 봉지하는 봉지부재를 가공할 필요 없이, 칩 원판 상태에서 봉지부재가 접합 가능하며, 봉지부재가 접합된 후 칩 원판을 단위 칩 패키지로 절단하는 것이 가능하므로 칩 원판에 삽입되는 봉지부재의 제조 공정 및, 각각의 렌즈 삽입 공간에 봉지부재를 접합하는 공정 없이 칩의 봉지가 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다.
따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 수평한 방향으로 적층되어 칩 원판을 구성하는 전도층;
    상기 전도층과 교호로 적층되어 상기 전도층을 전기적으로 분리시키는 절연층; 및
    상기 칩 원판의 상면에서 미리 결정된 상기 칩 원판의 절단 라인을 따라 소정 깊이에 이르는 홈으로 이루어진 접합 홈을 포함하고,
    상기 접합 홈은 접합을 위한 접합제 또는 상기 절단 라인에 따른 상기 절연층의 절단으로부터 상기 절연층의 절연 성능을 보호하기 위하여 상기 접합 홈 내에 상기 절연층과 상기 접합홈이 만나는 영역에서 노출되는 절연층을 보호하는 절연 보호층이 형성된 것을 특징으로 하는 접합 홈을 구비하는 칩 원판.
  2. 제 1 항에 있어서,
    상기 접합 홈은 상기 칩 원판과 상기 칩 원판을 봉지하기 위한 봉지재의 솔더링을 위한 금속 도금층이 형성된 것을 특징으로 하는 접합 홈을 구비하는 칩 원판.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 칩 원판은,
    상기 접합 홈이 형성된 내측 영역에서 적어도 하나의 소정의 깊이에 이르는 홈으로 이루어진 보조 접합 홈을 더 포함하는 것을 특징으로 하는 접합 홈을 구비하는 칩 원판.
  5. 제 1 항에 있어서,
    상기 칩 원판은,
    상기 접합 홈이 형성된 내측 영역에서 상기 절연층을 포함하는 영역에 대하여 소정의 깊이에 이르는 홈으로 이루어지는 캐비티를 더 포함하는 것을 특징으로 하는 접합 홈을 구비하는 칩 원판.
  6. 제 5 항에 있어서,
    상기 캐비티는 상기 홈의 깊이가 깊어질수록 단면적이 좁아지는 상광하협 형상으로 형성되는 것을 특징으로 하는 접합 홈을 구비하는 칩 원판.
  7. 제 1 항에 있어서,
    상기 칩 원판은 상기 칩원판의 절단시 절단면과 상기 절연층이 접하는 영역에서, 상기 절연층을 포함하여 상기 칩 원판을 관통하는 관통공을 더 포함하는 것을 특징으로 하는 접합홈을 구비하는 칩 원판.
  8. 칩 원판의 소정의 깊이에 이르는 홈으로 이루어지는 캐비티에 실장된 칩을 봉지하기 위한 글래스; 및
    상기 글래스의 상기 칩 원판과 접하는 면에 대하여 미리 결정된 상기 칩 원판의 절단 라인을 따라 소정 깊이에 이르는 홈으로 형성된 접합 홈에 대응되도록 패터닝된 금속 도금 라인층을 포함하고,
    상기 글래스는, 상기 글래스와 상기 칩 원판의 접합시 상기 칩 원판에 형성된 절연층의 절연 성능 보호를 위하여 상기 접합 홈 내에 상기 절연층과 상기 접합홈이 만나는 영역에서 노출되는 상기 절연층의 형성 패턴과 대응되는 패턴으로 형성된 절연층 보호부를 더 포함하는 것을 특징으로 하는 칩 원판을 봉지하기 위한 봉지부재
  9. 제 8 항에 있어서,
    상기 글래스는 상기 칩 원판과 접하는 면에 대하여,
    상기 칩 원판의 상기 접합 홈이 형성된 내측 영역에서 형성된 보조 접합 홈에 대응되는 금속 도금부를 더 포함하는 것을 특징으로 하는 칩 원판을 봉지하기 위한 봉지부재
  10. 삭제
  11. 삭제
  12. 삭제
KR1020130163733A 2013-12-26 2013-12-26 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재 KR101516371B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130163733A KR101516371B1 (ko) 2013-12-26 2013-12-26 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재
PCT/KR2014/012782 WO2015099439A1 (ko) 2013-12-26 2014-12-24 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130163733A KR101516371B1 (ko) 2013-12-26 2013-12-26 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재

Publications (1)

Publication Number Publication Date
KR101516371B1 true KR101516371B1 (ko) 2015-05-11

Family

ID=53393469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130163733A KR101516371B1 (ko) 2013-12-26 2013-12-26 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재

Country Status (2)

Country Link
KR (1) KR101516371B1 (ko)
WO (1) WO2015099439A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366187A (zh) * 2020-11-19 2021-02-12 航天科工微电子***研究院有限公司 一种毫米波芯片空腔封装结构及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714749B1 (ko) * 2006-03-21 2007-05-04 삼성전자주식회사 발광 소자 패키지 모듈 및 이의 제조 방법
KR20120122735A (ko) * 2011-04-29 2012-11-07 엘지이노텍 주식회사 자외선 발광 다이오드를 이용한 발광소자 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118414A (ja) * 1997-06-18 1999-01-12 Sony Corp 半導体装置および半導体発光装置
JP4325412B2 (ja) * 2004-01-21 2009-09-02 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714749B1 (ko) * 2006-03-21 2007-05-04 삼성전자주식회사 발광 소자 패키지 모듈 및 이의 제조 방법
KR20120122735A (ko) * 2011-04-29 2012-11-07 엘지이노텍 주식회사 자외선 발광 다이오드를 이용한 발광소자 패키지

Also Published As

Publication number Publication date
WO2015099439A1 (ko) 2015-07-02

Similar Documents

Publication Publication Date Title
US8227909B2 (en) Semiconductor package and method of manufacturing the same
TWI505519B (zh) 發光二極體燈條及其製造方法
JP2005079536A (ja) 固体撮像装置の製造方法
JP2011146752A (ja) 側面型発光ダイオード及び側面型発光ダイオードの製造方法
JP3173006U (ja) センサ素子
US20200066943A1 (en) Light-emitting apparatus
KR20150075418A (ko) 렌즈 삽입부를 구비하는 칩 원판
KR101851818B1 (ko) 발광 장치와 회로 기판의 제조 방법
KR101668353B1 (ko) 칩 기판 및 칩 패키지 모듈
US9818913B2 (en) Chip substrate
TWI543414B (zh) 光電半導體組件及其製造方法
US20200152847A1 (en) Led package structure, heat-dissipating substrate, method for manufacturing led package structure, and method for manufacturing heat-dissipating substrate
KR101516371B1 (ko) 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재
KR101900933B1 (ko) 렌즈 삽입부를 구비하는 칩 원판
KR102212340B1 (ko) 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판
US20160380167A1 (en) Pre-cut substrate and unit chip substrate comprising hemispherical cavity
KR20150130153A (ko) 반구형 캐비티를 포함하는 칩 원판 및 칩 기판
KR101900935B1 (ko) 렌즈 삽입부를 구비하는 칩 원판
KR101778138B1 (ko) 반도체 발광소자용 기판
KR101819907B1 (ko) 반도체 발광소자용 기판
JP2020170803A (ja) 電子回路装置およびその製造方法
JP2005129720A (ja) 固体撮像装置およびその製造方法
KR101777683B1 (ko) 반구형 캐비티를 포함하는 칩 원판 및 칩 기판
KR20150137150A (ko) 홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지
JP2010010653A (ja) 回路基板、リードフレーム、半導体装置及びその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 6