JP2007316510A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2007316510A JP2007316510A JP2006148182A JP2006148182A JP2007316510A JP 2007316510 A JP2007316510 A JP 2007316510A JP 2006148182 A JP2006148182 A JP 2006148182A JP 2006148182 A JP2006148182 A JP 2006148182A JP 2007316510 A JP2007316510 A JP 2007316510A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- gate
- display device
- driving transistor
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000010409 thin film Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000470 constituent Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】 映像信号電流量と自己発光素子に流れる電流量との偏差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置を提供する。
【解決手段】 基板上にマトリクス状に配設された複数の画素部PXと、画素部の列毎に接続された複数の映像信号線Xと、それぞれ画素部の行毎に接続された複数の制御信号線SG、BGとを備え、各画素部は、低電位電源線と高電位電源線との間に接続され供給電流に応じて発光する表示素子16と、高電位電源線と表示素子との間に接続され表示素子に供給される電流量を制御する駆動トランジスタDRTと、駆動トランジスタのドレインと表示素子との間に接続されて制御信号線からの制御信号によりオン、オフ制御される出力スイッチBCTと、駆動トランジスタのゲート、ソース間に接続される保持容量Csとを有し、駆動トランジスタのソース電極Sが該駆動トランジスタのゲート電極Gの少なくとも一部と重なって形成されているアクティブマトリクス型表示装置である。
【選択図】 図3
【解決手段】 基板上にマトリクス状に配設された複数の画素部PXと、画素部の列毎に接続された複数の映像信号線Xと、それぞれ画素部の行毎に接続された複数の制御信号線SG、BGとを備え、各画素部は、低電位電源線と高電位電源線との間に接続され供給電流に応じて発光する表示素子16と、高電位電源線と表示素子との間に接続され表示素子に供給される電流量を制御する駆動トランジスタDRTと、駆動トランジスタのドレインと表示素子との間に接続されて制御信号線からの制御信号によりオン、オフ制御される出力スイッチBCTと、駆動トランジスタのゲート、ソース間に接続される保持容量Csとを有し、駆動トランジスタのソース電極Sが該駆動トランジスタのゲート電極Gの少なくとも一部と重なって形成されているアクティブマトリクス型表示装置である。
【選択図】 図3
Description
本発明は、例えば有機エレクトロルミネッセンス(以下、ELと称する)素子のような自己発光素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機EL素子のような自己発光素子を用いた有機EL表示装置が注目され、盛んに研究開発が行われている。この有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
一般に、有機EL表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機EL素子、およびこの有機EL素子に駆動電流を供給する画素回路により構成されている。
例えば、特許文献1に開示されているように、各画素回路は、有機EL素子に流れる電流のオン、オフ制御を行う出力スイッチ、有機EL素子に流す電流量を映像信号に基づいて制御する駆動トランジスタ、駆動トランジスタのゲート制御電圧を保持する保持容量、映像信号電流を画素回路に取り込む画素スイッチ、および、映像信号書き込み時に駆動トランジスタのゲートとドレインとを短絡させるスイッチを備えている。これらのスイッチおよび駆動トランジスタは、薄膜トランジスタ(以下、TFTと称する)により構成されている。
映像信号電流の書き込み時、画素回路制御用の制御信号線電位をオンレベルに設定し、画素スイッチおよびスイッチをオンさせるとともに、EL発光制御用の制御信号線電位をオフレベルに設定し出力スイッチをオフさせる。これにより、映像信号電流が駆動トランジスタを流れる状態となり、駆動トランジスタのゲート電位は映像信号電流の電流量に応じた電位に設定される。その後、画素スイッチおよびスイッチをオフ状態とし、画素回路を映像信号配線と切り離す。この映像信号はゲート制御電圧として保持容量に書き込まれ所定期間保持される。続いて、出力スイッチをオン状態にすることで映像信号に応じた電流が駆動トランジスタおよび出力スイッチを経由して有機EL素子に供給され、有機EL素子を所望の輝度レベルで発光させる。
特開2003−280576号公報
ところで上記のような画素回路において、通常、TFTで構成された画素スイッチはソース、ゲート間に形成された寄生容量Cgdを有している。この寄生容量Cgdの存在により、EL発光制御用の制御信号線がオフ電位からオン電位に切り替わる時に駆動トランジスタのゲート電位も変位する。この結果、映像信号電流量と異なる電流がELに流れることとなり低階調領域での階調再現性が劣る結果となる。
この発明は以上の点に鑑みなされたもので、その目的は、映像信号電流量と自己発光素子に流れる電流量との偏差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置を提供することにある。
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、 基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、それぞれ前記画素部の行毎に接続された複数の第1制御信号線および第2制御信号線と、を備え、各画素部は、低電位の第1電圧電源線と高電位の第2電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第2電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される電流量を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第1制御信号線からの制御信号によりオン、オフ制御される出力スイッチと、前記駆動トランジスタのゲート、ソース間に接続される保持容量と、を有し、前記駆動トランジスタのソース電極が該駆動トランジスタのゲート電極の少なくとも一部を覆っている。
この発明によれば、映像信号電流量と自己発光素子に流れる電流量との偏差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置を提供することができる。
以下、図面を参照しながら、本発明の実施形態に係るアクティブマトリクス型表示装置について詳細に説明する。なお、以下には自己発光素子として有機ELを用いた有機EL表示装置を実施例として説明する。
図1に示すように、有機EL表示装置は、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
図1に示すように、有機EL表示装置は、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
有機ELパネル10は、ガラス板等の光透過性絶縁基板8上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してn本ずつ設けられた書込制御線SG(1〜n)および発光制御線BG(1〜n)と、表示画素の列毎にそれぞれ接続されたm本の信号線X(1〜m)を有し、さらに書込制御線SG(1〜n)および発光制御線BG(1〜n)を表示画素の行毎に順次駆動する走査線駆動回路14、および複数の信号線X(1〜m)を駆動する信号線駆動回路15を備えている。
図1に示すコントローラ12は有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14および信号線駆動回路15を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路14および信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。
信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Data1〜Datamをアナログ形式に変換し電流信号として複数の信号線X(1〜m)に並列的に供給する。走査線駆動回路14は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素PXに2種類の制御信号、すなわち、制御信号Sa、制御信号Sbを供給する。これにより、各書込制御線SG(1〜n)、発光制御線BG(1〜n)には、それぞれ制御信号Sa、制御信号Sbが供給され、SST、TCTおよびBCTが駆動される。
一方、各表示画素PXは、表示素子として、自己発光素子である有機EL素子16、およびこの有機EL素子に駆動電流を供給する画素回路18を有している。
図2に表示画素PXの等価回路を示す。図2に示す画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流信号方式の画素回路であり、画素スイッチSST(以下、SSTと称す)、駆動トランジスタDRT(以下、DRTと称す)、スイッチTCT(以下、TCTと称す)、出力スイッチBCT(以下、BCTと称す)、および保持容量Csを備えている。
SST、DRT、TCT、BCTは、同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。
図2に表示画素PXの等価回路を示す。図2に示す画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流信号方式の画素回路であり、画素スイッチSST(以下、SSTと称す)、駆動トランジスタDRT(以下、DRTと称す)、スイッチTCT(以下、TCTと称す)、出力スイッチBCT(以下、BCTと称す)、および保持容量Csを備えている。
SST、DRT、TCT、BCTは、同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。
DRT、BCT、および有機EL素子16は、高電位電源線Vddと低電位電源線Vssとの間で直列に接続されている。DRTのソースは高電位電源線Vddに接続されている。有機EL素子16は、一方の電極、ここでは陰極が低電位電源線Vssに接続されている。BCTは、ソースがDRTのドレインに、ドレインが有機EL素子16の陽極にそれぞれ接続され、更に、ゲートが発光制御線BGに接続されている。高電位電源線Vddと低電位電源線Vssは、例えば+6Vおよび−9Vの電位にそれぞれ設定される。
DRTは、映像信号に応じた信号電流を有機EL素子16に出力する。BCTは、発光制御線BGからの制御信号によりオン(導通状態)、オフ(非導通状態)制御され、DRTと有機EL素子16との接続、非接続を制御する。
保持容量Csは、DRTのソース、ゲート間に接続され、映像信号により決定されるDRTのゲート制御電位を保持する。保持容量Csは互いに平行に対向した一対の平板状の電極を有し、ここでは、DRTのゲート電極膜と、ポリシリコン層とにより平行平板容量として形成されている。
SSTは、対応する信号線XとDRTのドレインとの間に接続され、そのゲートは書込制御線SGに接続されている。SSTは、書込制御線SGから供給される制御信号に応答してオン(導通状態)、オフ(非導通状態)制御され、対応信号線Xから映像信号を取り込む。
TCTは、DRTのドレイン、ゲート間に接続され、そのゲートが書込制御線SGに接続されている。TCTは、書込制御線SGからの制御信号に応じてオン(導通状態)、オフ(非導通状態)制御され、DRTのゲート、ドレイン間の接続、非接続を制御する。
本実施形態において、画素回路18を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。全て同一の導電型の薄膜トランジスタで構成することにより、製造工数の増大を抑制することができる。
次に、画素回路18の動作について説明する。
映像信号電流の書込時においては、走査線駆動回路14は、発光制御線BGにオフ電位を設定してBCTを非導通状態とし、書込制御線SGにオン電位を設定してSSTとTCTを導通状態とする。そして信号線駆動回路15が、映像信号線Xより映像信号電流を流し、DRTのゲートソース間電圧を保持可能な保持容量Csに書き込む。これによって、DRTのゲート電位はこの電流量に応じた電位に設定される。
映像表示時においては、走査線駆動回路14は、書込制御線SGにオフ電位を設定してSSTとTCTを非導通状態とすることによって、画素回路18と映像信号線Xとを切り離すが、書き込まれた映像電流に対応したDRTのゲート電位は、保持容量Csによって保持されている。
次に走査線駆動回路14は、発光制御線BGにオン電位を設定してBCTを導通状態とする。そうすると、DRTのゲートソース間電圧に対応した発光電流が有機EL素子16に流れ、有機EL素子16は、発光電流に対応した輝度で発光する。
映像信号電流の書込時においては、走査線駆動回路14は、発光制御線BGにオフ電位を設定してBCTを非導通状態とし、書込制御線SGにオン電位を設定してSSTとTCTを導通状態とする。そして信号線駆動回路15が、映像信号線Xより映像信号電流を流し、DRTのゲートソース間電圧を保持可能な保持容量Csに書き込む。これによって、DRTのゲート電位はこの電流量に応じた電位に設定される。
映像表示時においては、走査線駆動回路14は、書込制御線SGにオフ電位を設定してSSTとTCTを非導通状態とすることによって、画素回路18と映像信号線Xとを切り離すが、書き込まれた映像電流に対応したDRTのゲート電位は、保持容量Csによって保持されている。
次に走査線駆動回路14は、発光制御線BGにオン電位を設定してBCTを導通状態とする。そうすると、DRTのゲートソース間電圧に対応した発光電流が有機EL素子16に流れ、有機EL素子16は、発光電流に対応した輝度で発光する。
図3は、表示画素に採用可能な構造を概略的に示す平面図であり、図4は、DRTの構造を示す断面図である。本願発明は、DRTの構造に特徴を有している。
図3、図4を参照して、DRTの構成を詳細に説明する。
図3、図4を参照して、DRTの構成を詳細に説明する。
DRTを構成したPチャネル型の薄膜トランジスタは、絶縁基板8上に形成されたポリシリコンからなる半導体層50を備え、この半導体層はソース領域50a、ドレイン領域50b、およびソース、ドレイン領域間に位置したチャネル領域50cを有している。半導体層50に重ねてゲート絶縁膜52が形成され、このゲート絶縁膜上にゲート電極Gが設けられチャネル領域50cと対向している。ゲート電極Gに重ねて層間絶縁膜54が形成され、この層間絶縁膜上にソース電極Sおよびドレイン電極Dが設けられている。ここで、ソース電極Sは高電位電源線Vddと接続されて同電位となり、更にソース電極SはDRTのゲート電極Gをほぼ覆うように延在させたシールド電極SHを備えている。
ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。DRTのドレイン電極Dは、層間絶縁膜54上に形成された配線を介してBCTに接続されている。
ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。DRTのドレイン電極Dは、層間絶縁膜54上に形成された配線を介してBCTに接続されている。
層間絶縁膜54上には映像信号配線X、高電位電源線Vddを含む複数の配線が設けられている。また、層間絶縁膜54上にはソース電極S、シールド電極SH、ドレイン電極D、配線を覆って保護絶縁膜56が形成されている。保護絶縁膜56上には、平坦化層58、色分離層60が順に積層され、さらに有機EL素子16の陰極を構成する共通電極66が設けられている。
なお、SST、TCT、BCTを構成する各薄膜トランジスタも、シールド電極を備えていない点を除いて上記と同一の構造に形成されている。
なお、SST、TCT、BCTを構成する各薄膜トランジスタも、シールド電極を備えていない点を除いて上記と同一の構造に形成されている。
図5は、表示画素に採用可能な従来の構造を概略的に示す平面図であり、図6は、従来のDRTの構造を示す断面図である。図5、図6を参照しつつ従来の構造において問題が発生するメカニズムについて説明する。
従来の構造では、図5、図6に示すようにソース電極Sはゲート電極Gを覆うようなシールド電極SHを備えていない。
図6に示すように、DRTのゲート電極Gとドレイン50bとはほぼ近接して配置されているため、両者の間には、並行パターン間の寄生容量Cgdが存在する。
映像表示時では、上述のようにBCTを導通状態とする。この時、DRTのドレイン電極Dの電位は、書込み終了時の電位から有機EL素子16に所定の発光電流を流すためのダイオード電圧に対応する電位に変位する。寄生容量Cgdはこの電位の変位をDRTのゲート電極Gに伝えるため、ゲート電極Gの電位も変位する。この結果、映像信号電流量とは異なる電流が有機EL素子16に流れる。
TCT、DRTを共にPチャネル型のTFTで形成した場合は、ドレイン電極Dの電位はマイナス方向に変位し、ゲート電極Gの電位もマイナス方向に変位する。その結果、DRTを流れる電流は増加方向に変化するため、発光電流が増加して黒輝度の上昇を引き起こす。
従来の構造では、図5、図6に示すようにソース電極Sはゲート電極Gを覆うようなシールド電極SHを備えていない。
図6に示すように、DRTのゲート電極Gとドレイン50bとはほぼ近接して配置されているため、両者の間には、並行パターン間の寄生容量Cgdが存在する。
映像表示時では、上述のようにBCTを導通状態とする。この時、DRTのドレイン電極Dの電位は、書込み終了時の電位から有機EL素子16に所定の発光電流を流すためのダイオード電圧に対応する電位に変位する。寄生容量Cgdはこの電位の変位をDRTのゲート電極Gに伝えるため、ゲート電極Gの電位も変位する。この結果、映像信号電流量とは異なる電流が有機EL素子16に流れる。
TCT、DRTを共にPチャネル型のTFTで形成した場合は、ドレイン電極Dの電位はマイナス方向に変位し、ゲート電極Gの電位もマイナス方向に変位する。その結果、DRTを流れる電流は増加方向に変化するため、発光電流が増加して黒輝度の上昇を引き起こす。
これに対して、図3、図4に示すように、高電位電源線Vddと接続されて同電位となっているDRTのソース電極Sを延在して、DRTのゲート電極Gをほぼ覆うようなシールド電極SHを形成することで、寄生容量Cgdの影響を低減することができる。
即ち、このような構造をとることでDRTのゲート電極Gから発する電気力線の多くがその上部に配置されたDRTのシールド電極SHに終端するため、DRTのゲート電極Gとソース電極Sとの間の寄生容量Cgdが低減される。
即ち、このような構造をとることでDRTのゲート電極Gから発する電気力線の多くがその上部に配置されたDRTのシールド電極SHに終端するため、DRTのゲート電極Gとソース電極Sとの間の寄生容量Cgdが低減される。
なお、このような構造によって、DRTのゲート50cとソース50aとの間の寄生容量は増加することになるが、ソース電極Sと接続する高電位電源線VddはDC電位であるため、DRTのゲート電位の変動を生じさせることは無い。
ここで、有機EL素子16の陽極をBCTおよびPチャネル型のDRTを介して高電位電源線Vddに接続し、陰極を低電位電源線Vssに接続する場合について説明したが、陰極をBCTのドレインを介してDRTのドレインに、陽極を低電位電源線Vssに接続してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
なお本実施の形態では、シールド電極SHがDRTのゲート電極をほぼ覆うようにしているが、ゲート電極Gの一部を覆うようにしても良い。一部を覆っても寄生容量Cgdの影響を低減することが可能となるからである。
なお本発明は、実施の形態に示す電流を映像信号とするアクティブマトリクス型表示装置に限られず、電圧を映像信号とするアクティブマトリクス型表示装置にも適用することが可能である。
図7は、本発明の他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の等価回路図である。図8は、本発明の他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の平面構成図である。なお、第1の実施の形態と同一の部位には同一の符号を付している。この電圧を映像信号とする画素回路は周知の回路であるためその詳細の構成及び動作の説明は省略する。
図8に示すように、高電位電源線Vddと接続しているDRTのソース電極Sが、DRTのゲート電極Gをほぼ覆うように延在してシールド電極SHを形成している。この構成によって、第1の実施の形態と同様に、寄生容量Cgdの影響を低減することができる。
図7は、本発明の他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の等価回路図である。図8は、本発明の他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の平面構成図である。なお、第1の実施の形態と同一の部位には同一の符号を付している。この電圧を映像信号とする画素回路は周知の回路であるためその詳細の構成及び動作の説明は省略する。
図8に示すように、高電位電源線Vddと接続しているDRTのソース電極Sが、DRTのゲート電極Gをほぼ覆うように延在してシールド電極SHを形成している。この構成によって、第1の実施の形態と同様に、寄生容量Cgdの影響を低減することができる。
以上説明した各実施の形態のアクティブマトリクス型表示装置では、DRTのゲート電極Gにほぼ重なるようにDRTのソース電極パターンを延在させることによりシールド構造を実現し、BCTがオンからオフに切り替わるときに生じるDRTのゲート電位変動の要因である寄生容量Cgdを低減している。
なお本実施の形態では、シールド電極SHがDRTのゲート電極をほぼ覆うようにしているが、ゲート電極Gの一部を覆うようにしても良い。一部を覆っても寄生容量Cgdの影響を低減することが可能となるからである。
その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではPチャネル型で構成する場合について説明したが、これに限定されず、全てをNチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、スイッチをNチャネル型の薄膜トランジスタ、駆動トランジスタおよび出力スイッチをPチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な発光素子を適用可能である。
12…コントローラ、14…走査線駆動回路、15…信号線駆動回路、16…有機EL素子、18…画素回路、50a…ソース、50b…ドレイン、50c…ゲート、SST…画素スイッチ、DRT…駆動トランジスタ、TCT…スイッチ、BCT…出力スイッチ、X…映像信号線、BG…発光制御線、SG…書込制御線、CG…キャンセル制御線、S…ソース電極、G…ゲート電極、D…ドレイン電極、SH…シールド電極、PX…表示画素、Cs…保持容量、Cgd…寄生容量、Vdd…高電位電源線、Vss…低電位電源線、X…映像信号線。
Claims (4)
- 基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
それぞれ前記画素部の行毎に接続された複数の第1制御信号線および第2制御信号線と、を備え、
各画素部は、低電位の第1電圧電源線と高電位の第2電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第2電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される電流量を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第1制御信号線からの制御信号によりオン、オフ制御される出力スイッチと、前記駆動トランジスタのゲート、ソース間に接続される保持容量と、を有し、
前記駆動トランジスタのソース電極が該駆動トランジスタのゲート電極の少なくとも一部を覆っていることを特徴とするアクティブマトリクス型表示装置。 - 前記駆動トランジスタのソース電極が該駆動トランジスタのゲート電極を覆っていることを特徴とする請求項1に記載のアクティブマトリクス型表示装置。
- 各画素部は、トランジスタにより形成され前記駆動トランジスタのドレインと前記映像信号線との間に接続されているとともに、前記第2制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第2制御信号線からの制御信号によりオン、オフ制御されるスイッチとを更に有することを特徴とする請求項1又は2に記載のアクティブマトリクス型表示装置。
- それぞれ前記画素部の行毎に接続された複数の第3制御信号線を備え、
各画素部は、一方の電極が前記駆動トランジスタのゲートに接続された書込容量と、トランジスタにより形成され前記書込容量の他方の電極と前記映像信号線との間に接続されているとともに、前記第2制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第3制御信号線からの制御信号によりオン、オフ制御されるスイッチとを更に有することを特徴とする請求項1又は2に記載のアクティブマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148182A JP2007316510A (ja) | 2006-05-29 | 2006-05-29 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148182A JP2007316510A (ja) | 2006-05-29 | 2006-05-29 | アクティブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007316510A true JP2007316510A (ja) | 2007-12-06 |
Family
ID=38850393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006148182A Pending JP2007316510A (ja) | 2006-05-29 | 2006-05-29 | アクティブマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007316510A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010139809A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 表示装置および電子機器 |
WO2011048838A1 (ja) * | 2009-10-20 | 2011-04-28 | シャープ株式会社 | アクティブマトリクス基板及び有機el表示装置 |
JP2013113868A (ja) * | 2011-11-25 | 2013-06-10 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013167854A (ja) * | 2012-02-17 | 2013-08-29 | Seiko Epson Corp | 電気光学装置および電子機器 |
KR20130112764A (ko) * | 2012-04-03 | 2013-10-14 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
US8570245B2 (en) | 2008-12-11 | 2013-10-29 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
JP2016027426A (ja) * | 2015-09-30 | 2016-02-18 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP2016099629A (ja) * | 2014-11-26 | 2016-05-30 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | トランジスタ、これを具備する有機発光表示装置、及び有機発光表示装置の製造方法 |
JP2017151447A (ja) * | 2017-03-22 | 2017-08-31 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP2018136565A (ja) * | 2018-04-11 | 2018-08-30 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
CN109074765A (zh) * | 2016-04-22 | 2018-12-21 | 索尼公司 | 显示装置与电子设备 |
JP2021064002A (ja) * | 2021-01-07 | 2021-04-22 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
2006
- 2006-05-29 JP JP2006148182A patent/JP2007316510A/ja active Pending
Cited By (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8988330B2 (en) | 2008-12-11 | 2015-03-24 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US10431645B2 (en) | 2008-12-11 | 2019-10-01 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US10170533B2 (en) | 2008-12-11 | 2019-01-01 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US9847384B2 (en) | 2008-12-11 | 2017-12-19 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US8570245B2 (en) | 2008-12-11 | 2013-10-29 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US9496324B2 (en) | 2008-12-11 | 2016-11-15 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US9136285B2 (en) | 2008-12-11 | 2015-09-15 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US9299762B2 (en) | 2008-12-11 | 2016-03-29 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
JP2010139809A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 表示装置および電子機器 |
WO2011048838A1 (ja) * | 2009-10-20 | 2011-04-28 | シャープ株式会社 | アクティブマトリクス基板及び有機el表示装置 |
US8575602B2 (en) | 2009-10-20 | 2013-11-05 | Sharp Kabushiki Kaisha | Active matrix substrate and organic EL display device |
JP2013113868A (ja) * | 2011-11-25 | 2013-06-10 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2013167854A (ja) * | 2012-02-17 | 2013-08-29 | Seiko Epson Corp | 電気光学装置および電子機器 |
CN107248396A (zh) * | 2012-04-03 | 2017-10-13 | 精工爱普生株式会社 | 电光装置以及电子设备 |
US10553157B2 (en) | 2012-04-03 | 2020-02-04 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11710454B2 (en) | 2012-04-03 | 2023-07-25 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US9721506B2 (en) | 2012-04-03 | 2017-08-01 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11423838B2 (en) | 2012-04-03 | 2022-08-23 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US10957254B2 (en) | 2012-04-03 | 2021-03-23 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
TWI603308B (zh) * | 2012-04-03 | 2017-10-21 | 精工愛普生股份有限公司 | 光電裝置及電子機器 |
CN103366674A (zh) * | 2012-04-03 | 2013-10-23 | 精工爱普生株式会社 | 电光装置以及电子设备 |
TWI629677B (zh) * | 2012-04-03 | 2018-07-11 | 精工愛普生股份有限公司 | 光電裝置及包含光電裝置之電子機器 |
TWI629676B (zh) * | 2012-04-03 | 2018-07-11 | 精工愛普生股份有限公司 | 光電裝置及包含光電裝置之電子機器 |
TWI629678B (zh) * | 2012-04-03 | 2018-07-11 | 精工愛普生股份有限公司 | 光電裝置及包含光電裝置之電子機器 |
US9361830B2 (en) | 2012-04-03 | 2016-06-07 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
KR20130112764A (ko) * | 2012-04-03 | 2013-10-14 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
JP2013213979A (ja) * | 2012-04-03 | 2013-10-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
KR101979716B1 (ko) | 2012-04-03 | 2019-05-17 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
US10573698B2 (en) | 2014-11-26 | 2020-02-25 | Samsung Display Co., Ltd. | Transistor, organic light emitting display having the same, and method of manufacturing organic light emitting display |
JP2016099629A (ja) * | 2014-11-26 | 2016-05-30 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | トランジスタ、これを具備する有機発光表示装置、及び有機発光表示装置の製造方法 |
JP2016027426A (ja) * | 2015-09-30 | 2016-02-18 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
CN109074765A (zh) * | 2016-04-22 | 2018-12-21 | 索尼公司 | 显示装置与电子设备 |
CN109074765B (zh) * | 2016-04-22 | 2021-11-05 | 索尼公司 | 显示装置与电子设备 |
US11710456B2 (en) | 2016-04-22 | 2023-07-25 | Sony Group Corporation | Display apparatus and electronic device with light emitting device drive circuit including transistors with different semiconductor materials |
JP2017151447A (ja) * | 2017-03-22 | 2017-08-31 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP2018136565A (ja) * | 2018-04-11 | 2018-08-30 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP2021064002A (ja) * | 2021-01-07 | 2021-04-22 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007316510A (ja) | アクティブマトリクス型表示装置 | |
JP4990538B2 (ja) | 表示装置及びその駆動方法 | |
US8994620B2 (en) | Electro-optical device and electronic apparatus | |
US10923038B2 (en) | Display panel and display device | |
JP4467910B2 (ja) | アクティブマトリクス型表示装置 | |
US8686931B2 (en) | Light emitting device, electronic apparatus, and driving method of light emitting device with image displayed selectively on two sides | |
KR20070037147A (ko) | 표시 장치 및 그 구동 방법 | |
JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2010128183A (ja) | アクティブマトリクス型の表示装置およびその駆動方法 | |
JP2008102214A (ja) | アクティブマトリクス型表示装置 | |
JP2007316513A (ja) | アクティブマトリクス型表示装置 | |
JP2004341513A (ja) | 表示装置 | |
JP2009122196A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2008134346A (ja) | アクティブマトリクス型表示装置 | |
JP2004341351A (ja) | アクティブマトリクス型表示装置 | |
JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP4550372B2 (ja) | アクティブマトリクス型表示装置 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 | |
JP5201712B2 (ja) | 表示装置 | |
JP2007316512A (ja) | アクティブマトリクス型表示装置 | |
JP4801329B2 (ja) | 発光装置 | |
KR20070037036A (ko) | 표시 장치 | |
JP2009069395A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2009053524A (ja) | アクティブマトリクス型表示装置 | |
JP2007025226A (ja) | アクティブマトリクス型表示装置およびその駆動方法 |