JP2007025226A - アクティブマトリクス型表示装置およびその駆動方法 - Google Patents
アクティブマトリクス型表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2007025226A JP2007025226A JP2005206951A JP2005206951A JP2007025226A JP 2007025226 A JP2007025226 A JP 2007025226A JP 2005206951 A JP2005206951 A JP 2005206951A JP 2005206951 A JP2005206951 A JP 2005206951A JP 2007025226 A JP2007025226 A JP 2007025226A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- pixel
- current
- display device
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】映像信号書き込み終了時と書き込み開始時とで映像信号線電位の変位量差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置を提供する。
【解決手段】マトリクス状に配列された複数の表示画素PXを備えている。表示素子16の閾値電圧をVth、e(V)、第1電圧電源線の電位をVss(V)、駆動トランジスタ22のドレインに付加される寄生容量をCx(F)、黒階調を得るための映像信号電流をIb(A)、黒階調信号電流の書き込みを終了した時点の駆動トランジスタのドレイン電位をVp(V)とした場合、信号電流の書込み終了時におけるn行の出力スイッチのオフタイミングと、信号電流の書込み開始時におけるn行の画素スイッチのオンタイミングとの間隔がほぼ
Cx × {Vp−(Vss+Vth、e)}/Ib に設定されている。
【選択図】 図2
【解決手段】マトリクス状に配列された複数の表示画素PXを備えている。表示素子16の閾値電圧をVth、e(V)、第1電圧電源線の電位をVss(V)、駆動トランジスタ22のドレインに付加される寄生容量をCx(F)、黒階調を得るための映像信号電流をIb(A)、黒階調信号電流の書き込みを終了した時点の駆動トランジスタのドレイン電位をVp(V)とした場合、信号電流の書込み終了時におけるn行の出力スイッチのオフタイミングと、信号電流の書込み開始時におけるn行の画素スイッチのオンタイミングとの間隔がほぼ
Cx × {Vp−(Vss+Vth、e)}/Ib に設定されている。
【選択図】 図2
Description
本発明は、例えば有機エレクトロルミネッセンス(以下、ELと称する)素子のような表示素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置およびその駆動方法に関する。
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機EL素子のような自己発光素子を用いた有機EL表示装置が注目され、盛んに研究開発が行われている。この有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
一般に、有機EL表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機EL素子、およびこの有機EL素子に駆動電流を供給する画素回路により構成されている。
例えば、特許文献1に開示されているように、各画素回路は、有機EL素子に流れる電流のオン、オフ制御を行う出力スイッチ、有機EL素子に流す電流量を映像信号に基づいて制御する駆動トランジスタ、駆動トランジスタのゲート制御電圧を保持する保持容量、映像信号電流を画素回路に取り込む画素スイッチ、および、映像信号書き込み時に駆動トランジスタのゲートとドレインとを短絡させるスイッチを備えている。これらのスイッチおよび駆動トランジスタは、薄膜トランジスタ(以下、TFTと称する)により構成されている。
映像信号電流の書き込み時、画素回路制御用の制御信号線電位をオンレベルに設定し、画素スイッチおよびスイッチをオンさせるとともに、EL発光制御用の制御信号線電位をオフレベルに設定し出力スイッチをオフさせる。これにより、映像信号電流が駆動トランジスタを流れる状態となり、駆動トランジスタのゲート電位は映像信号電流の電流量に応じた電位に設定される。その後、画素スイッチおよびスイッチをオフ状態とし、画素回路を映像信号配線と切り離す。この映像信号はゲート制御電圧として保持容量に書き込まれ所定期間保持される。続いて、出力スイッチをオン状態にすることで映像信号に応じた電流が駆動トランジスタおよび出力スイッチを経由して有機EL素子に供給され、有機EL素子を所望の輝度レベルで発光させる。
特開2003−280576号公報
上記のような画素回路において、通常、TFTで構成された画素スイッチはソース、ゲート間に形成された寄生容量Cgsを有している。この寄生容量Cgsの存在により、画素回路制御用の制御信号線が切り替わる時に映像信号線の電位が変位する。制御信号線がオンからオフに変わる時(書き込み終了時)と、オフからオンに変わる時(書き込み開始時)とで、この変位量の絶対値が同じであれば問題ない。しかしながら、駆動トランジスタと出力スイッチとの間のノードにおける電位が書き込み終了時と書き込み開始時とで異なる場合、映像信号線電位の変位量は同じにならず、次のような問題が生じることがある。
書き込み終了時と書き込み開始時とでの映像信号線電位の変位量差はドライバーICから供給される信号電流で埋められるが、低階調、つまり映像信号電流が小さい場合には書き込み期間内に変位量差を埋めきれない。この場合、本来の映像信号電流より過少あるいは過大の信号電流が書き込まれることになり、低階調領域での階調再現性に不具合を招くことになる。
この発明は以上の点に鑑みなされたもので、その目的は、映像信号の書き込み終了時と、書き込み開始時とで映像信号線電位の変位量差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置およびその駆動方法を提供することにある。
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、それぞれ前記画素部の行毎に接続された複数の第1制御信号線および第2制御信号線と、を備え、
各画素部は、低電位の第1電圧電源線と高電位の第2電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第2電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される電流量を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第2制御信号線からの制御信号によりオン、オフ制御される出力スイッチと、トランジスタにより形成され前記駆動トランジスタのドレインと前記映像信号線との間に接続されているとともに、前記第1制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第1制御信号線からの制御信号によりオン、オフ制御されるスイッチと、前記駆動トランジスタのゲート、ソース間に接続され前記映像信号に応じたゲート制御電圧を保持する保持容量と、を有している。
前記表示素子の閾値電圧をVth、e(V)、前記第1電圧電源線の電位をVss(V)、前記駆動トランジスタのドレインに付加される寄生容量をCx(F)、黒階調表示を得るための映像信号電流をIb(A)、黒階調の信号電流の書き込みを終了した時点の前記駆動トランジスタのドレイン電位をVp(V)とした場合、信号電流の書込み終了時におけるn行目の出力スイッチのオフタイミングと、信号電流の書込み開始時におけるn行目の画素スイッチのオンタイミングとの間隔がほぼ
Cx × {Vp−(Vss+Vth、e)}/Ib に設定されている。
各画素部は、低電位の第1電圧電源線と高電位の第2電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第2電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される電流量を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第2制御信号線からの制御信号によりオン、オフ制御される出力スイッチと、トランジスタにより形成され前記駆動トランジスタのドレインと前記映像信号線との間に接続されているとともに、前記第1制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第1制御信号線からの制御信号によりオン、オフ制御されるスイッチと、前記駆動トランジスタのゲート、ソース間に接続され前記映像信号に応じたゲート制御電圧を保持する保持容量と、を有している。
前記表示素子の閾値電圧をVth、e(V)、前記第1電圧電源線の電位をVss(V)、前記駆動トランジスタのドレインに付加される寄生容量をCx(F)、黒階調表示を得るための映像信号電流をIb(A)、黒階調の信号電流の書き込みを終了した時点の前記駆動トランジスタのドレイン電位をVp(V)とした場合、信号電流の書込み終了時におけるn行目の出力スイッチのオフタイミングと、信号電流の書込み開始時におけるn行目の画素スイッチのオンタイミングとの間隔がほぼ
Cx × {Vp−(Vss+Vth、e)}/Ib に設定されている。
この発明の他の態様に係るアクティブマトリックス型表示装置の駆動方法は、複数の映像信号線および複数の制御信号線と、映像信号を前記映像信号線に出力する電流源と、前記映像信号線に沿って配列し、前記映像信号に応じた信号電流を出力する画素回路と、前記信号電流に応じて表示動作する表示素子をそれぞれが含んだ複数の解像度が100(ppi)以上の画素と、を備えたアクティブマトリクス型表示装置の駆動方法であって、
前記制御信号線を順次選択する書き込み期間において、選択行の各画素は、前記映像信号線を介して前記電流源と前記画素回路とを接続し、前記画素回路に前記映像信号を書き込み、非選択行の各画素は、前記画素回路と前記表示素子とを接続し、前記信号電流を前記表示素子へ出力し、前記画素回路と前記表示素子とを非接続としてから、次に選択するまでの間隔は5〜160μsecとすることを特徴としている。
前記制御信号線を順次選択する書き込み期間において、選択行の各画素は、前記映像信号線を介して前記電流源と前記画素回路とを接続し、前記画素回路に前記映像信号を書き込み、非選択行の各画素は、前記画素回路と前記表示素子とを接続し、前記信号電流を前記表示素子へ出力し、前記画素回路と前記表示素子とを非接続としてから、次に選択するまでの間隔は5〜160μsecとすることを特徴としている。
この発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、複数の映像信号線および複数の制御信号線と、映像信号を前記映像信号線に出力する電流源と、前記映像信号線に沿って配列し、前記映像信号に応じた信号電流を出力する画素回路と、前記信号電流に応じて表示動作する表示素子をそれぞれが含んだ複数の解像度が100(ppi)以下の画素と、を備えたアクティブマトリクス型表示装置の駆動方法であって、
前記制御信号線を順次選択する書き込み期間において、選択行の各画素は、前記映像信号線を介して前記電流源と前記画素回路とを接続し、前記画素回路に前記映像信号を書き込み、非選択行の各画素は、前記画素回路と前記表示素子とを接続し、前記信号電流を前記表示素子へ出力し、前記画素回路と前記表示素子とを非接続としてから、次に選択するまでの間隔は1〜36μsecとすることを特徴としている。 上記のように構成されたアクティブマトリクス型表示装置およびその駆動方法によれば、各画素部において、駆動トランジスタのドレインと出力スイッチとの間に位置したノード(P点)の電位は、出力スイッチがオンである発光期間においては発光輝度に応じた表示素子の印加電圧に対応した値となっている。黒階調表示時、P点電位は、第1電圧電源線の電位(Vss)に表示素子の閾値電圧(Vth,e)を加えた電位となっている。
前記制御信号線を順次選択する書き込み期間において、選択行の各画素は、前記映像信号線を介して前記電流源と前記画素回路とを接続し、前記画素回路に前記映像信号を書き込み、非選択行の各画素は、前記画素回路と前記表示素子とを接続し、前記信号電流を前記表示素子へ出力し、前記画素回路と前記表示素子とを非接続としてから、次に選択するまでの間隔は1〜36μsecとすることを特徴としている。 上記のように構成されたアクティブマトリクス型表示装置およびその駆動方法によれば、各画素部において、駆動トランジスタのドレインと出力スイッチとの間に位置したノード(P点)の電位は、出力スイッチがオンである発光期間においては発光輝度に応じた表示素子の印加電圧に対応した値となっている。黒階調表示時、P点電位は、第1電圧電源線の電位(Vss)に表示素子の閾値電圧(Vth,e)を加えた電位となっている。
信号電流の書き込みを開始する前に出力スイッチをオフすると、それ以降は駆動トランジスタを介しての電流供給がなされるため、P点電位は第2電圧電源線の電位に徐々に変位していく。駆動トランジスタのゲート制御電位は保持容量により保持されているため、黒階調表示に対応した定電流(Ib)によりこのP点電位の変位は進行する。そして、信号電流の書き込み時のP点電位と同電位の状態はこの変位の途上に存在する。そのため、画素スイッチのオンタイミングを出力スイッチのオフタイミングを基点として適宜設定することにより、書き込み終了時とほぼ同じ電位で映像信号書き込みを開始させることができる。
この発明によれば、映像信号の書き込み終了時と、書き込み開始時とで映像信号線電位の変位量差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置およびその駆動方法を提供することができる。
以下、図面を参照しながら、本発明の実施形態に係るアクティブマトリクス型の有機EL表示装置について詳細に説明する。
図1に示すように、有機EL表示装置は、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
図1に示すように、有機EL表示装置は、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
有機ELパネル10は、ガラス板等の光透過性絶縁基板8上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してn本ずつ設けられた第1制御信号線Y(1〜n)および第2制御信号線Bg(1〜n)と、表示画素の列毎にそれぞれ接続されたm本の信号線X(1〜m)、第1、第2制御信号線Y(1〜n)、Bg(1〜n)を表示画素の行毎に順次駆動する走査線駆動回路14、および複数の信号線X(1〜m)を駆動する信号線駆動回路15を備えている。
各表示画素PXは、表示素子として、自己発光素子である有機EL素子16、およびこの有機EL素子に駆動電流を供給する画素回路18を有している。図2に表示画素PXの等価回路を示す。画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流信号方式の画素回路であり、画素スイッチ20、駆動トランジスタ22、スイッチ24、出力スイッチ26、および保持容量Csを備えている。画素スイッチ20、駆動トランジスタ22、スイッチ24、出力スイッチ26は、同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。
駆動トランジスタ22、出力スイッチ26、および有機EL素子16は、低電位の第1電圧電源線Vssと高電位の第2電圧電源線Vddとの間で直列に接続されている。駆動トランジスタ22のソースは第2電圧電源線Vddに接続されている。有機EL素子16は、一方の電極、ここでは陰極が第1電圧電源線Vssに接続されている。出力スイッチ26は、ソースが駆動トランジスタ22のドレインに、ドレインが有機EL素子16の陽極にそれぞれ接続され、更に、ゲートが第2制御信号線Bgに接続されている。第1および第2電圧電源線Vss、Vddは、例えば−9Vおよび+6Vの電位にそれぞれ設定される。
駆動トランジスタ22は、映像信号に応じた信号電流を有機EL素子16に出力する。出力スイッチ26は、第2制御信号線Bgからの制御信号Sbによりオン(導通状態)、オフ(非導通状態)制御され、駆動トランジスタ22と有機EL素子16との接続、非接続を制御する。
駆動トランジスタ22のドレインと出力スイッチ26のソースとの間のノードをP点とし、駆動トランジスタ22のドレインに生じる寄生容量をCxとしている。本実施形態において、寄生容量Cxは、画素スイッチ20、スイッチ24、駆動トランジスタ22、および出力トランジスタ26の寄生容量の和を示している。
保持容量Csは、駆動トランジスタ22のソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ22のゲート制御電位を保持する。保持容量Csは互いに平行に対向した一対の平板状の電極を有し、ここでは、駆動トランジスタのゲート電極膜と、ポリシリコン層とにより平行平板容量として形成されている。
画素スイッチ20は、対応する信号線Xと駆動トランジスタ22のドレインとの間に接続され、そのゲートは第1制御信号線Yに接続されている。画素スイッチ20は、第1制御信号線Yから供給される制御信号Saに応答してオン(導通状態)、オフ(非導通状態)制御され、対応信号線Xから映像信号を取り込む。
スイッチ24は、駆動トランジスタ22のドレイン、ゲート間に接続され、そのゲートが第1制御信号線Yに接続されている。スイッチ24は、第1制御信号線Yからの制御信号Saに応じてオン(導通状態)、オフ(非導通状態)制御され、駆動トランジスタ22のゲート、ドレイン間の接続、非接続を制御する。
本実施形態において、画素回路18を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。全て同一の導電型の薄膜トランジスタで構成することにより、製造工数の増大を抑制することができる。
次に、図3を参照して、駆動トランジスタ22および有機EL素子16の構成を詳細に説明する。
駆動トランジスタ22を構成したPチャネル型の薄膜トランジスタは、絶縁基板8上に形成されたポリシリコンからなる半導体層50を備え、この半導体層はソース領域50a、ドレイン領域50b、およびソース、ドレイン領域間に位置したチャネル領域50cを有している。半導体層50に重ねてゲート絶縁膜52が形成され、このゲート絶縁膜上にゲート電極Gが設けられチャネル領域50cと対向している。ゲート電極Gに重ねて層間絶縁膜54が形成され、この層間絶縁膜上にソース電極(ソース)Sおよびドレイン電極(ドレイン)Dが設けられている。ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。駆動トランジスタ22のドレイン電極Dは、層間絶縁膜54上に形成された配線を介して出力スイッチ26に接続されている。なお、画素スイッチ20、スイッチ24、出力スイッチ26を構成する各薄膜トランジスタも上記と同一の構造に形成されている。
駆動トランジスタ22を構成したPチャネル型の薄膜トランジスタは、絶縁基板8上に形成されたポリシリコンからなる半導体層50を備え、この半導体層はソース領域50a、ドレイン領域50b、およびソース、ドレイン領域間に位置したチャネル領域50cを有している。半導体層50に重ねてゲート絶縁膜52が形成され、このゲート絶縁膜上にゲート電極Gが設けられチャネル領域50cと対向している。ゲート電極Gに重ねて層間絶縁膜54が形成され、この層間絶縁膜上にソース電極(ソース)Sおよびドレイン電極(ドレイン)Dが設けられている。ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。駆動トランジスタ22のドレイン電極Dは、層間絶縁膜54上に形成された配線を介して出力スイッチ26に接続されている。なお、画素スイッチ20、スイッチ24、出力スイッチ26を構成する各薄膜トランジスタも上記と同一の構造に形成されている。
層間絶縁膜54上には映像信号配線Xを含む複数の配線が設けられている。また、層間絶縁膜54上にはソース電極S、ドレイン電極D、配線を覆って保護膜56が形成されている。保護膜56上には、親水膜58、隔壁膜60が順に積層されている。
有機EL素子16は、ルミネセンス性有機化合物を含む有機発光層64を陽極62および陰極66間に挟持した構造を有している。陽極62は、ITO(インジウム・ティン・オキサイド)等の透明電極材料から形成され、保護膜56上に設けられている。親水膜58および隔壁膜60の内、陽極62と対応した部分はエッチングにより除去されている。そして、陽極62上に陽極バッファ層63および有機発光層64が形成され、更に、有機発光層64および隔壁膜60に重ねてバリウム・アルミ合金から成る陰極66が積層されている。
このような構造の有機EL素子16では、陽極62から注入されたホールと、陰極66から注入された電子とが有機発光層64の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層64から透明な陽極62および絶縁基板8を介して外部へ放出される。
ここで、陽極62を出力スイッチ26およびPチャネル型の駆動トランジスタ22を介して第2電圧電源線Vddに接続し、陰極66を第1電圧電源Vssに接続する場合について説明したが、陰極66を出力スイッチ26のドレインを介して駆動トランジスタ22のドレインに、陽極62を第1電圧電源Vssに接続してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極66を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
一方、図1に示すコントローラ12は有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14および信号線駆動回路15を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路14および信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。
信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Data1〜Datamをアナログ形式に変換し電流信号として複数の信号線X(1〜m)に並列的に供給する。走査線駆動回路14は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素PXに2種類の制御信号、すなわち、制御信号Sa、制御信号Sbを供給する。これにより、各第1制御信号線Y(1〜n)、第2制御信号線Bg(1〜n)には、それぞれ制御信号Sa、制御信号Sbが供給され、画素スイッチ20、スイッチ24および出力スイッチ26が駆動される。
図4に示すタイミングチャートを参照して、走査線駆動回路14および信号線駆動回路15の出力信号に基づく画素回路18の動作について説明する。
走査線駆動回路14は、例えば、スタート信号a(Starta)とクロックa(Clka)とイネーブル信号a(Enva)とから各水平走査期間のうち、信号書き込み期間に対応した幅のパルスを生成し、そのパルスを制御信号Saとして画素行毎に順次出力する。また、走査線駆動回路14は、スタート信号b(Startb)とクロックb(Clkb)とイネーブル信号b(Envb)とから発光期間に対応した所定幅のパルスを生成し、そのパルスを制御信号Sbとして画素行毎に順次出力する。
走査線駆動回路14は、例えば、スタート信号a(Starta)とクロックa(Clka)とイネーブル信号a(Enva)とから各水平走査期間のうち、信号書き込み期間に対応した幅のパルスを生成し、そのパルスを制御信号Saとして画素行毎に順次出力する。また、走査線駆動回路14は、スタート信号b(Startb)とクロックb(Clkb)とイネーブル信号b(Envb)とから発光期間に対応した所定幅のパルスを生成し、そのパルスを制御信号Sbとして画素行毎に順次出力する。
画素回路18の動作は、映像信号書込み動作および発光動作に分けられる。例えば、n行目の表示画素Pxの書込みを行う場合、書き込み動作に入る準備として出力スイッチ26をオフにする。この場合、第2制御信号線Bgを通して出力スイッチ26をオフする、ここではハイレベルの制御信号Sbが出力され、出力スイッチ26が非導通状態となる。続いて、後述するように、所定のタイミングで、画素スイッチ20およびスイッチ24がオン(導通状態)となるような制御信号Sa、ここでは、ローレベルが出力され、映像信号書込み動作が開始される。
映像信号書込み期間において、駆動トランジスタ22はダイオード接続状態となり、また、信号線駆動回路15から対応する映像信号配線X(1〜n)に供給された映像信号電流(Data(n))が、画素スイッチ20を介して、選択された表示画素PXに供給される。表示画素PXにおいて、画素スイッチ20およびスイッチ24はオン状態にあり、取り込まれた映像信号電流は駆動トランジスタ22に供給され駆動トランジスタ22を書き込み状態とする。これにより、第1電圧電源線Vddから駆動トランジスタ22を通して映像信号配線Xに書き込み電流が流れ、映像信号電流の電流量に対応した駆動トランジスタ22のゲート、ソース間電位が保持容量Csに書き込まれる。
次に、制御信号Saがハイレベル(オフ電位)となり、画素スイッチ20およびスイッチ24がオフとなる。これにより、映像信号書込み動作が終了する。
次に、制御信号Saがハイレベル(オフ電位)となり、画素スイッチ20およびスイッチ24がオフとなる。これにより、映像信号書込み動作が終了する。
続いて、制御信号Sbがローベル(オン電位)となり、出力スイッチ26がオンとなる。これにより、発光動作が開始される。図4に示すように、発光期間において、駆動トランジスタ22は、保持容量Csに書き込まれたゲート制御電圧により制御され、第1電圧電源線Vddから映像信号電流に対応した電流量の発光電流を出力スイッチ26側へ供給する。この発光電流は、出力スイッチ26を介して、有機EL素子16に供給される。これにより有機EL素子16が発光し、発光動作が開始される。そして、有機EL素子16は、1垂直周期の後に、再び制御信号Saが供給されるまで発光状態を維持する。
一例として、有機EL素子16の閾値電圧Vth,e=5.0(V)、第1電圧電源線電位Vss=−9(V)、第2電圧電源線電位Vdd=6(V)、駆動トランジスタ22のドレインに付加される寄生容量Cx=0.01(pF)、黒階調表示を得るための信号電流Ib=3(nA)、黒階調電流の書き込みを終了した時点の駆動トランジスタのドレイン電位(P点電位)をVp=4.5(V)として説明する。
図4のタイミングチャートに示すように、表示画素Pxにおいて、黒階調表示時における発光期間でのP点電位は、(Vss+Vth,e)=−4(V)となっている。次に、書き込み動作に入る準備として出力スイッチ26をオフにすると、駆動トランジスタ22を介して、第2電圧電源線Vddからの電流供給によりP点電位はVdd=6(V)に近づいて行く。この時の駆動トランジスタ22のゲート制御電圧は保持容量Csによって保持されている。そのため、P点電位は、黒階調電流であるIb=3(nA)の定電流で電位上昇が進む。すなわち、黒階調電流Ibが駆動トランジスタ22のドレインの寄生容量Cx=0.01(pF)を充電あるいは放電する。したがって、P点の電位は、dVp/dt=Ib/Cx=0.3(V/μsec)で変化(上昇)して行く。
P点電位が、黒階調電流の書き込み終了時点の電位Vp=4.5(V)となるのは、出力スイッチ26をオフした時点を基点として
{Vp−(Vss+Vth,e)}/(Ib/Cx)=8.5/0.3≒28(μsec)
後となる。
{Vp−(Vss+Vth,e)}/(Ib/Cx)=8.5/0.3≒28(μsec)
後となる。
そして、出力スイッチ26をオフした後、上記のタイミングで、画素スイッチ20およびスイッチ24をオンして映像信号の書込みを開始する。これにより、書込み終了時と書込み開始時とで、P点電位を略同一の電位とすることができる。従って、画素スイッチ20を制御する第1制御信号Saがオンからオフに変わる時とオフからオンに変わる時とで、映像信号線電位の変位量の差を少なくすることできる。
例えば、携帯電話器のディスプレイとして用いられ、画素部の解像度が100(ppi)以上、黒階調の表示輝度が1(cd/m2)以下に形成された有機EL表示装置において、n行目の表示画素Pxの出力スイッチ26のオフタイミングとn行目の画素スイッチ20のオンタイミングとの間隔は5〜160(μsec)の範囲に設定される。また、TV用ディスプレイとして用いられ、画素部の解像度が100(ppi)以下、黒階調の表示輝度が1(cd/m2)以下に形成された有機EL表示装置において、n行目の表示画素Pxの出力スイッチ26のオフタイミングとn行目の画素スイッチ20のオンタイミングとの間隔は1〜36(μsec)の範囲に設定される。
以上のように、本実施形態に係る有機EL表示装置によれば、表示画素における出力スイッチのオフタイミングと画素スイッチのオンタイミングとの間隔をほぼ
Cx × {Vp−(Vss+Vth,e)}/Ibとなるように設定している。
これにより、書き込み開始時の駆動トランジスタのドレイン電位が書き込み終了時の電位とほぼ同じとなり、第1制御信号線をオンからオフに切換える時の映像信号線電位の変位量と、第1制御信号線をオフからオンに切換える時の映像信号線電位の変位量と、の差を小さくすることができる。従って、低階調表示においても、映像信号電流の変位を防止し、階調再現性が高いアクティブマトリックス型の有機EL表示装置を提供することができる。
Cx × {Vp−(Vss+Vth,e)}/Ibとなるように設定している。
これにより、書き込み開始時の駆動トランジスタのドレイン電位が書き込み終了時の電位とほぼ同じとなり、第1制御信号線をオンからオフに切換える時の映像信号線電位の変位量と、第1制御信号線をオフからオンに切換える時の映像信号線電位の変位量と、の差を小さくすることができる。従って、低階調表示においても、映像信号電流の変位を防止し、階調再現性が高いアクティブマトリックス型の有機EL表示装置を提供することができる。
なお、上述した実施形態では駆動トランジスタのドレインに付加されている容量を寄生容量として述べたが、画素スイッチのオンタイミング設定に対して余裕を持たせるために意図的な容量を付加した場合でも同様な効果が期待できる。また、上述した実施形態では黒階調表示時の電位に設定したが、これに限定されず、1〜2階調の低階調表示時の電位に設定した場合でも同様な効果を期待できる。
その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではPチャネル型で構成する場合について説明したが、これに限定されず、全てをNチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、スイッチをNチャネル型の薄膜トランジスタ、駆動トランジスタおよび出力スイッチをPチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な発光素子を適用可能である。
12…コントローラ、 14…走査線駆動回路、
15…信号線駆動回路、 16…有機EL素子、 18…画素回路、
20…画素スイッチ、 22…駆動トランジスタ、
24…スイッチ、 26…出力スイッチ、
62…陽極、 64…有機発光層、 66…陰極、
PX…表示画素、 Vdd…第1電圧電源線、 Vss…第2電圧電源線、
Y…第1制御信号線、 X…映像信号線、 Bg…第2制御信号線、
Cs…保持容量、 Cx…寄生容量。
15…信号線駆動回路、 16…有機EL素子、 18…画素回路、
20…画素スイッチ、 22…駆動トランジスタ、
24…スイッチ、 26…出力スイッチ、
62…陽極、 64…有機発光層、 66…陰極、
PX…表示画素、 Vdd…第1電圧電源線、 Vss…第2電圧電源線、
Y…第1制御信号線、 X…映像信号線、 Bg…第2制御信号線、
Cs…保持容量、 Cx…寄生容量。
Claims (7)
- 基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
それぞれ前記画素部の行毎に接続された複数の第1制御信号線および第2制御信号線と、を備え、
各画素部は、低電位の第1電圧電源線と高電位の第2電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第2電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される電流量を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第2制御信号線からの制御信号によりオン、オフ制御される出力スイッチと、トランジスタにより形成され前記駆動トランジスタのドレインと前記映像信号線との間に接続されているとともに、前記第1制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第1制御信号線からの制御信号によりオン、オフ制御されるスイッチと、前記駆動トランジスタのゲート、ソース間に接続され前記映像信号に応じたゲート制御電圧を保持する保持容量と、を有し、
前記表示素子の閾値電圧をVth、e(V)、前記第1電圧電源線の電位をVss(V)、前記駆動トランジスタのドレインに付加される寄生容量をCx(F)、黒階調表示を得るための映像信号電流をIb(A)、黒階調の信号電流の書き込みを終了した時点の前記駆動トランジスタのドレイン電位をVp(V)とした場合、
信号電流の書込み終了時におけるn行目の出力スイッチのオフタイミングと、信号電流の書込み開始時におけるn行目の画素スイッチのオンタイミングとの間隔がほぼ
Cx × {Vp−(Vss+Vth、e)}/Ib に設定されているアクティブマトリクス型表示装置。 - 前記画素部の解像度が100(ppi)以上であり、黒階調の表示輝度が1(cd/m2)以下であり、n行目の出力スイッチのオフタイミングとn行目の画素スイッチのオンタイミングとの間隔が5〜160(μsec)の範囲であることを特徴と請求項1に記載のアクティブマトリクス型表示装置。
- 前記画素部の解像度が100(ppi)以下であり、黒階調の表示輝度が1(cd/m2)以下であり、n行目の出力スイッチのオフタイミングとn行目の画素スイッチのオンタイミングとの間隔が1〜36(μsec)の範囲である請求項1に記載のアクティブマトリクス型表示装置。
- 前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項1ないし3のいずれか1項に記載のアクティブマトリクス型表示装置。
- 前記駆動トランジスタ、スイッチ、出力スイッチ、および画素スイッチは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項1ないし4のいずれか1項に記載のアクティブマトリクス型表示装置。
- 複数の映像信号線および複数の制御信号線と、
映像信号を前記映像信号線に出力する電流源と、
前記映像信号線に沿って配列し、前記映像信号に応じた信号電流を出力する画素回路と、前記信号電流に応じて表示動作する表示素子をそれぞれが含んだ複数の解像度が100(ppi)以上の画素と、を備えたアクティブマトリクス型表示装置の駆動方法であって、
前記制御信号線を順次選択する書き込み期間において、
選択行の各画素は、前記映像信号線を介して前記電流源と前記画素回路とを接続し、前記画素回路に前記映像信号を書き込み、
非選択行の各画素は、前記画素回路と前記表示素子とを接続し、前記信号電流を前記表示素子へ出力し、
前記画素回路と前記表示素子とを非接続としてから、次に選択するまでの間隔は5〜160μsecとすることを特徴とするアクティブマトリクス型表示装置の駆動方法。 - 複数の映像信号線および複数の制御信号線と、
映像信号を前記映像信号線に出力する電流源と、
前記映像信号線に沿って配列し、前記映像信号に応じた信号電流を出力する画素回路と、前記信号電流に応じて表示動作する表示素子をそれぞれが含んだ複数の解像度が100(ppi)以下の画素と、を備えたアクティブマトリクス型表示装置の駆動方法であって、
前記制御信号線を順次選択する書き込み期間において、
選択行の各画素は、前記映像信号線を介して前記電流源と前記画素回路とを接続し、前記画素回路に前記映像信号を書き込み、
非選択行の各画素は、前記画素回路と前記表示素子とを接続し、前記信号電流を前記表示素子へ出力し、
前記画素回路と前記表示素子とを非接続としてから、次に選択するまでの間隔は1〜36μsecとすることを特徴とするアクティブマトリクス型表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206951A JP2007025226A (ja) | 2005-07-15 | 2005-07-15 | アクティブマトリクス型表示装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206951A JP2007025226A (ja) | 2005-07-15 | 2005-07-15 | アクティブマトリクス型表示装置およびその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007025226A true JP2007025226A (ja) | 2007-02-01 |
Family
ID=37786082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005206951A Pending JP2007025226A (ja) | 2005-07-15 | 2005-07-15 | アクティブマトリクス型表示装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007025226A (ja) |
-
2005
- 2005-07-15 JP JP2005206951A patent/JP2007025226A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108231004B (zh) | 电致发光显示器及其驱动方法 | |
JP4467910B2 (ja) | アクティブマトリクス型表示装置 | |
JP2002287697A (ja) | 表示装置 | |
JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2007316510A (ja) | アクティブマトリクス型表示装置 | |
JP2010128183A (ja) | アクティブマトリクス型の表示装置およびその駆動方法 | |
JP2008102214A (ja) | アクティブマトリクス型表示装置 | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
KR100679578B1 (ko) | 액티브 매트릭스형 표시 장치 | |
JP2007316513A (ja) | アクティブマトリクス型表示装置 | |
JP2007004035A (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法 | |
US8094110B2 (en) | Active matrix display device | |
JP2009122196A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2010276783A (ja) | アクティブマトリクス型表示装置 | |
JP2004341351A (ja) | アクティブマトリクス型表示装置 | |
JP4550372B2 (ja) | アクティブマトリクス型表示装置 | |
JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP5127499B2 (ja) | アクティブマトリクス型表示装置の駆動方法 | |
JP2007025226A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 | |
JP2009025413A (ja) | アクティブマトリクス型表示装置 | |
JP2007316512A (ja) | アクティブマトリクス型表示装置 | |
JP2009216950A (ja) | アクティブマトリクス型表示装置 | |
JP2009069395A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2009069514A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 |