JP2007312371A - パルス送信装置、パルス受信装置、パルス伝送方法、及びパルス復調方法 - Google Patents

Abstract

【課題】伝送レートが高速となる場合においても、比較的簡易な構成で、パルス変調信号を生成し、復調すること。
【解決手段】シンボルパルス生成部１０３は、先頭パルススロット区間内では、データＳ１が“０”の場合は振幅レベルがβのシンボルパルスを生成し、データＳ１が“１”の場合は振幅レベルがγのシンボルパルスを生成する。データパルス生成部１０４は、後部パルススロット区間内では、データＳ２〜Ｓｎが“０”の場合は振幅レベルが０のデータパルスを生成し、データＳ２〜Ｓｎが“１”の場合は振幅レベルがαのデータパルスを生成する。なお、振幅レベルの関係は、α＜β＜γの関係を保つものとする。加算器１０５は、シンボルパルスとデータパルスとを加算して、パルス変調信号として出力する。
【選択図】図１

Description

本発明は、パルス送信装置、パルス受信装置、パルス伝送方法、及びパルス復調方法に関し、特に、無線通信や光通信に用いられるパルス送信装置、パルス受信装置、パルス伝送方法、及びパルス復調方法に関する。

パルス伝送方法には、パルスの有無によって情報を伝送するＯＯＫ（On Off Keying）変調方式や、パルスの位置によって情報を伝送するＰＰＭ（Pulse Position Modulation）変調方式、パルスの幅によって情報を伝送するＰＷＭ（Pulse Width Modulation）変調方式などいろいろな方法があり、伝送すべきシステムに応じて最適な変調方式が適用される。

また、送信側から受信側に情報を伝送する方法として、複数系統の伝送系で情報を伝送するパラレル伝送方法と、１系統の伝送系で情報を伝送するシリアル伝送方法がある。シリアル伝送方法は、１つの伝送系を時分割し、時分割された時間毎に、対応する系統の情報を多重して伝送する方法で、複数系統の伝送系で伝送するパラレル伝送方法に比べ、伝送系の数が少なく、伝送手段の構成を簡略化できるという利点があるため、近年、有線通信および無線通信において、パラレル伝送方法よりシリアル伝送方法が適用される傾向にある。

例えば、特許文献１には、パルス伝送方式をシリアル伝送する方法として、ＰＷＭ変調方式をシリアル伝送する方法が開示されている。特許文献１に開示された方法は、複数のデータの組み合わせに対し、予め決められたパルス幅のパルス信号を伝送する方法である。図１５に、特許文献１に開示された方法を用いた場合のデータとパルス信号との関係を示す。図１５に示すように、この伝送方法では、シンボル周期Ｔの時間内にｎ＝２ビットからなるｍ＝４値のシンボルデータの値に応じて、４つのパルス幅（Ｗ00，Ｗ01，Ｗ10，Ｗ11）を定義して配置し、Ｈ（Hi）からＬ（Low）の遷移を１回のみとして伝送している。

図１６に、特許文献１に開示された伝送方法に用いる復調装置の要部構成を示す。立ち上がり検出部１１によって、受信したＰＷＭ変調信号の立ち上がりが検出され、シンボル周期Ｔの２倍をクロック周期とするクロック信号が再生される。そして、ＰＬＬ回路１２によって、再生したクロック信号が用いられて、最小のパルス幅を検出するための高速クロック信号が生成される。そして、カウンタ１３によって、生成された高速クロック信号を基準にして、ＰＷＭ変調信号の各パルス幅が計数される。そして、データ生成部１４によって、計数された値をもとにパルス幅が推定され、パルス幅に対応するシンボルデータに変換されて復調される。すなわち、上述した伝送方法では、パルス幅によって複数ビットをシリアル伝送することができるため、伝送系の利用効率が高いという利点がある。

また、上述した伝送方法において、ＨからＬへの遷移をシンボル周期Ｔの時間内に１回のみとすることで、復調装置で受信したＰＷＭ変調信号からシンボル周期Ｔのシンボルクロックを抽出することができ、この結果、最小のパルス幅を検出するための高速クロック信号として、ＰＷＭ変調信号に同期した高速クロック信号を生成することができる。そして、高速クロック信号を用いて、受信したＰＷＭ変調信号の各パルス幅を計数することによりパルス幅を検出し、パルス幅に対応したシンボルデータを復調している。
特開平９−３６９２３号公報（第７頁第３図、第８頁第２図）

しかしながら、上述した伝送方法では、伝送レートが高速になるに従い、復調装置の回路規模が増大し、構成が複雑化するという問題がある。すなわち、上述した伝送方法ではシンボル周期Ｔが同一でも、伝送レートが高速になると、１シンボルデータに割り当てられるデータのビット数ｎが増え、最小パルス幅Ｐ＝Ｔ／（２^ｎ＋１）が狭くなる。このため、最小パルス幅を生成または検出するためにシンボルクロックより高速かつ高精度のクロック信号が必要となり、この結果、回路規模が増大し、構成が複雑化する。また、１シンボルデータに割り当てられるデータのビット数ｎが同じでも、シンボル周期Ｔが短くなって伝送レートが高速になると、最小パルス幅Ｐが狭くなる。このため、最小パルス幅を生成または検出するためにシンボルクロックより高速かつ高精度のクロック信号が必要となり、この結果、回路規模が増大し、構成が複雑化する。

本発明はかかる点に鑑みてなされたものであり、伝送レートが高速となる場合においても、比較的簡易な構成で、パルス変調信号を生成し、復調することができるパルス送信装置、パルス受信装置、パルス伝送方法、及びパルス復調方法を提供することを目的とする。

かかる課題を解決するため、本発明に係るパルス送信装置は、ｎビットのデータ情報を、シンボル周期の１／ｎをスロット幅とするパルススロットに、１ビットずつ分配する分配手段と、先頭パルススロット以外の後部パルススロットに分配された前記データ情報に応じた振幅レベルを選択して、前記後部パルススロット区間内にデータパルス変調信号を生成するデータパルス生成手段と、前記データパルス変調信号の振幅レベルより大きい２値の振幅レベルから、前記先頭パルススロットに分配された前記データ情報に応じて、いずれか一方の振幅レベルを選択して、前記先頭パルススロット区間内にシンボルパルス変調信号を生成するシンボルパルス生成手段と、前記シンボルパルス変調信号と前記データパルス変調信号とを加算してパルス変調信号を生成する加算手段と、を具備する構成を採る。

この構成によれば、各パルススロット区間内に生成されるパルス変調信号の振幅レベルを、各パルススロットに割り当てられるデータ情報およびシンボル内のパルススロット位置に応じて、パルススロットごとに変更して送信し、パルス幅には、データ情報を割り当てないようにすることが出来る。このため、伝送レートが高速になっても、パルス幅を制御するための高速クロック信号を必要とせず、比較的簡易な構成で、パルス変調信号を生成することができる。また、データ情報に関わらず、先頭パルススロット区間内のパルス変調信号の振幅レベルは、後部パルススロット区間内のパルス変調信号の振幅レベルより常に大きくなるので、先頭パルススロット位置を検出しやすくなって、パルス変調信号の同期を確実に取ることができる。さらに、先頭パルススロットには、シンボルタイミングとデータ情報とを重畳することができるため、伝送効率の低下を防止することができる。

本発明に係るパルス受信装置は、１シンボルあたりｎビットのデータ情報からなるシンボルデータを、シンボル周期の１／ｎをスロット幅とするパルススロットに１ビットずつ分配して送信されたパルス変調信号を受信する受信手段と、前記パルス変調信号の振幅レベルと閾値１との閾値判定により、先頭パルススロット位置を検出するシンボルタイミング検出手段と、前記パルス変調信号の振幅レベルと閾値２との閾値判定により、前記先頭パルススロットに分配された前記データ情報を抽出する先頭データ抽出手段と、前記パルス変調信号の振幅レベルと閾値３との閾値判定により、前記後部パルススロットに分配された前記データ情報を抽出する後部データ抽出手段と、を具備する構成を採る。

この構成によれば、閾値判定により、シンボルタイミング位置を示す先頭パルススロットと、先頭及び後部パルススロットに分配されたデータ情報を抽出することができる。このため、高速クロック信号を不要とし回路規模を増大させずに、パルス受信装置の簡略化、小型化、及び低消費電力化を図ることができる。また、異なる閾値を用いて閾値判定することによって、先頭パルススロットに重畳されたシンボルタイミングとデータ情報とを分離することができ、伝送効率の低下を防止することができる。

本発明によれば、伝送レートが高速となる場合においても、比較的簡易な構成で、パルス変調信号を生成し、復調することができるパルス送信装置、パルス受信装置、パルス伝送方法、及びパルス復調方法を提供することができる。

以下、本発明の実施の形態について図面を用いて説明する。

（実施の形態１）
図１に、本発明の実施の形態１に係るパルス送信装置の要部構成を示す。図１に示すパルス送信装置１００は、データ分配器１０１、シンボルタイミング生成部１０２、シンボルパルス生成部１０３、データパルス生成部１０４、加算器１０５を備えている。

データ分配器１０１は、１シンボルに割り当てるｎビットのデータ情報を、ｎ個のデータＳ１、Ｓ２、…、Ｓｎに分配し、データＳ１をシンボルパルス生成部１０３へ出力する。更に、データ分配器１０１は、データＳ２〜Ｓｎをデータパルス生成部１０４へ出力する。更に、データ分配器１０１は、シンボルクロックＳＣをシンボルタイミング生成部１０２に出力する。

シンボルタイミング生成部１０２は、例えば、ワンショット回路１０２０によって構成され、シンボルクロックＳＣの立ち上がりをトリガとして、所望パルス信号のパルス幅Ｗｐの時間だけ“Ｈ”になるシンボルタイミングＳＴを生成し、シンボルタイミングＳＴをシンボルパルス生成部１０３およびデータパルス生成部１０４へ出力する。なお、シンボルタイミング生成部１０２は、振幅レベルがα、パルス幅Ｗｐがパルススロット周期Ｔｐ未満のシンボルタイミングＳＴを生成する。なお、パルススロットは、１シンボル周期Ｔｓをｎ分割したもので、パルススロット周期Ｔｐは、１シンボル周期Ｔｓの１／ｎとなる。

シンボルパルス生成部１０３は、増幅器１０３０、１０３１、セレクタ１０３２を備え、増幅器１０３０、１０３１は、互いに異なる増幅度でシンボルタイミングＳＴを増幅し、得られたシンボルパルスＳＰ０、ＳＰ１をセレクタ１０３２へ出力する。なお、増幅器１０３０は、シンボルパルスＳＰ０の振幅レベルがβとなるように増幅する。また、増幅器１０３１は、シンボルパルスＳＰ１の振幅レベルがγとなるよう増幅する。セレクタ１０３２は、データＳ１の値に応じて、シンボルパルスＳＰ０又はシンボルパルスＳＰ１のいずれか一方を選択して、シンボルパルスＳＰとして加算器１０５へ出力する。

例えば、データＳ１が“０”の場合、セレクタ１０３２は、シンボルパルスＳＰ０をシンボルパルスＳＰとして選択し、データＳ１が“１”の場合、セレクタ１０３２は、シンボルパルスＳＰ１をシンボルパルスＳＰとして選択する。つまり、シンボルパルス生成部１０３は、先頭パルススロットに割り当てられたデータＳ１が“０”の場合、振幅レベルがβのシンボルパルスＳＰを生成し、データＳ１が“１”の場合、振幅レベルがγのシンボルパルスＳＰを生成し、加算器１０５へ出力する。

データパルス生成部１０４は、遅延器１０４１−２〜１０４１−ｎ、ＡＮＤ回路１０４２−２〜１０４２−ｎ、ＯＲ回路１０４０を備えている。遅延器１０４１−２は、シンボルタイミングＳＴをパルススロットＴｐだけ遅延し、ＡＮＤ回路１０４２−２は、遅延後のシンボルタイミングＳＴとデータＳ２との論理積演算を行い、論理積演算結果をＯＲ回路１０４０へ出力する。

同様に、遅延器１０４１−ｋ（ｋ＝３〜ｎ）は、シンボルタイミングＳＴをパルススロットＴｐ×（ｋ−１）だけ遅延し、ＡＮＤ回路１０４２−ｋは、遅延後のシンボルタイミングＳＴとデータＳｋとの論理積演算を行う。すなわち、ＡＮＤ回路１０４２−ｋは、論理積演算により、データＳｋをパルススロットｋに割り当てる。ＡＮＤ回路１０４２−ｋは、パルススロットｋに割り当てられたデータＳｋをＯＲ回路１０４０へ出力する。

ＯＲ回路１０４０は、ＡＮＤ回路１０４２−２〜１０４２−ｎから出力されるデータＳｋに対し論理和演算を行う。すなわち、ＯＲ回路１０４０は、論理和演算により、パルススロットｋ（ｋ＝２〜ｎ）にデータＳｋを割り当てたデータパルスＤＰを生成する。つまり、データパルス生成部１０４は、データＳｋが“０”の場合、パルススロットｋに振幅レベルが０のデータパルスＤＰを生成し、データＳｋが“１”の場合、パルススロットｋに振幅レベルがαのデータパルスＤＰを生成し、加算器１０５へ出力する。

加算器１０５は、シンボルパルスＳＰとデータパルスＤＰとを加算して、パルス変調信号として出力する。

次いで、本実施の形態において用いられるパルス伝送フォーマットと振幅レベルの関係について図２を用いながら説明する。図２に示すように、本実施の形態において用いられるパルス伝送フォーマットは、シンボル周期Ｔｓをｎ分割したｎ個のパルスロットから構成され、先頭パルススロットには、シンボルタイミングＳＴとデータＳ１とが割り当てられ、先頭パルススロット以外の後部パルススロットには、データＳ２〜Ｓｎが割り当てられる。

そして、先頭パルススロット区間内では、データＳ１が“０”の場合はパルス変調信号の振幅レベルをβとし、データＳ１が“１”の場合はパルス変調信号の振幅レベルをγとする。さらに、後部パルススロット区間内では、データＳ２〜Ｓｎが“０”の場合はパルス変調信号の振幅レベルを０とし、データＳ２〜Ｓｎが“１”の場合はパルス変調信号の振幅レベルをαとする。このとき、振幅レベルの関係は、α＜β＜γの関係を保つものとする。

すなわち、先頭パルススロット区間内に割り当てられるデータＳ１や後部パルススロット区間内に割り当てられるデータＳ２〜Ｓｎの値に関わらず、先頭パルススロット区間内のパルス変調信号の振幅レベルは、常に、後部パルススロット区間内のパルス変調信号の振幅レベルよりも大きく設定される。

上述したように、データＳｋ（ｋ＝１〜ｎ）は、すべてシンボルタイミングＳＴを基準として、各パルススロットｋへ割り当てられるため、受信側では、シンボルタイミングＳＴのみを検出すれば、パルス変調信号と同期を取ることが可能となる。

したがって、本実施の形態の形態では、シンボルタイミングＳＴが重畳される先頭パルススロット区間内のパルス変調信号の振幅レベルを、後部パルススロット区間内のパルス変調信号の振幅レベルよりも大きくする。これより、受信側でシンボルタイミングＳＴの検出がしやすくなって、パルス変調信号をより確実に復調することができるようになる。

次いで、上記のように構成されたパルス送信装置１００の動作について、図３のタイミング図を用いながら説明する。図３は、１シンボルに４ビットのデータ情報を割り当てる場合の例で、データ情報は、１シンボル周期Ｔｓの１／４をパルススロット周期Ｔｐとするパルススロットへ割り当てられる。なお、以下の説明では、１シンボル周期Ｔｓにｎビットのデータ情報を割り当てる場合を想定して説明する。

まず、データ分配器１０１によって、データ情報がデータＳ１〜Ｓｎに分配され、データＳ１は、シンボルパルス生成部１０３のセレクタ１０３２へ出力され、データＳ２〜Ｓｎは、データパルス生成部１０４の遅延器１０４１−２〜１０４１−ｎへ出力される。

一方、シンボルタイミング生成部１０２のワンショット回路１０２０によって、シンボルクロックＳＣの立ち上がりをトリガとして、所望パルス信号のパルス幅の時間だけ“Ｈ”になるシンボルタイミングＳＴが生成される。生成されたシンボルタイミングＳＴは、シンボルパルス生成部１０３およびデータパルス生成部１０４へ出力される。

そして、シンボルパルス生成部１０３の増幅器１０３０、１０３１によって、シンボルタイミングＳＴの振幅値がβとγとなるように増幅されて、増幅後のシンボルパルスＳＰ０、ＳＰ１はセレクタ１０３２へ出力される。

そして、セレクタ１０３２によって、データＳ１に応じて、先頭パルススロット区間内に割り当てられるパルス変調信号の振幅レベルとして、β若しくはγのいずれか一方が選択される。具体的には、データＳ１が“０”の場合は振幅レベルとしてβが選択され、データＳ１が“１”の場合は振幅レベルとしてγが選択される。つまり、データＳ１に応じて、振幅レベルがβのシンボルパルスＳＰ０か、振幅レベルがγのＳＰ１のいずれかが選択されて、加算器１０５へ出力される。

そして、シンボルタイミングＳＴは、データパルス生成部１０４の遅延器１０４１−ｋ（ｋ＝２〜ｎ）によって、パルススロット幅Ｔｐ×（ｋ−１）だけそれぞれ遅延されて、ＡＮＤ回路１０４２−ｋへ出力される。そして、ＡＮＤ回路１０４２−ｋ（ｋ＝２〜ｎ）によって、遅延後のシンボルタイミングＳＴとデータＳｋとの論理積演算が行われ、演算結果がＯＲ回路１０４０へ出力される。そして、ＯＲ回路１０４０によって、それぞれの演算結果が論理和演算されて、後部パルススロットにデータＳ２〜Ｓｎが割り当てられたパルス変調信号が生成される。生成されたパルス変調信号は、データパルスＤＰとして、加算器１０５へ出力される。なお、データパルスＤＰの振幅レベルはデータＳｋに応じて０又はαとなる。

すなわち、論理積演算および論理和演算により、具体的には、データＳｋ（ｋ＝２〜ｎ）が“１”の場合や、パルススロットｋに振幅レベルがαのパルス変調信号が割り当てられ、データＳｋが“０”の場合などに、パルススロットｋに振幅レベルが０のパルス変調信号が割り当てられた後部パルススロット、すなわち、データパルスＤＰが生成されることになる。

そして、加算器１０５によって、シンボルパルスＳＰとデータパルスＤＰ、つまり、先頭パルススロットと後部パルススロットとが合成されて、１シンボルを構成するパルス変調信号が生成される。

以上のように、本実施の形態によれば、基準クロックとしてシンボルタイミングＳＴのみを用い、シンボルタイミングＳＴが重畳される先頭パルススロットに割り当てられるシンボルパルスＳＰの振幅レベルを、先頭パルススロット以外の後部パルススロットに割り当てられるデータパルスＤＰよりも大きい振幅レベルとし、かつ、先頭パルススロットに割り当てるデータＳ１に応じて、シンボルパルスＳＰの振幅レベルを変えることができる。このため、受信側では、同期に必要なシンボルタイミングＳＴを確実に検出することができるようになり、また、検出したシンボルタイミングＳＴのみでパルス変調信号と同期を取って、復調することができるようになる。

また、基準クロックとしてシンボルタイミングＳＴのみを用い、シンボル周期Ｔｓの逓倍クロック信号を必要としないため、伝送レートが高速になっても、比較的簡易な構成で、パルス変調信号を生成することができる。さらに、先頭パルススロットには、シンボルタイミングＳＴとデータ情報Ｓ１とを重畳することができるため、伝送効率の低下を防止することができる。

なお、上述した説明では、シンボルタイミング生成部１０２がワンショット回路１０２０から構成されるようにしたが、遅延器とＡＮＤ回路を用いて、シンボルタイミングＳＴを生成するようにしても良い。具体的には、シンボルクロックＳＣを遅延器によって所望パルス信号のパルス幅Ｗｐだけ遅延させ、遅延前のシンボルクロックＳＣと遅延後のシンボルクロックＳＣ’との論理積を行い、シンボルタイミングＳＴを生成するようにしても良い。このようにすることで、シンボルタイミングＳＴのパルス幅を高精度に調整することができ、伝送レートが高速になりパルススロット周期Ｔｐが短くなる場合においても対応することができるようになる。

（実施の形態２）
本実施の形態２に係るパルス送信装置１００の要部構成は、図１に示すパルス送信装置１００と同様で、相違点は、ワンショット回路１０２０がパルススロット周期に等しいパルス幅のシンボルタイミングＳＴを生成する点である。すなわち、本実施の形態では、パルススロット周期と同じパルス幅のパルス変調信号が送信される。

ワンショット回路１０２０は、時定数を変更して、“Ｈ”パルスを生成する時間を調整し、パルススロット周期に等しい時間だけ“Ｈ”となるシンボルタイミングＳＴを生成する。

以下、上記のように構成されたパルス送信装置１００の動作について、図４のタイミング図を用いながら説明する。図４は、１シンボルに４ビットのデータ情報を割り当てる場合の例で、データ情報は、１シンボル周期Ｔｓの１／４をパルススロット周期Ｔｐとするパルススロットへ割り当てられる。なお、以下の説明では、１シンボル周期Ｔｓにｎビットのデータ情報を割り当てる場合を想定して説明する。

まず、データ分配器１０１によって、データ情報がデータＳ１〜Ｓｎに分配され、データＳ１は、シンボルパルス生成部１０３のセレクタ１０３２へ出力され、データＳ２〜Ｓｎは、データパルス生成部１０４の遅延器１０４１−２〜１０４１−ｎへ出力される。

一方、シンボルタイミング生成部１０２のワンショット回路１０２０によって、シンボルクロックＳＣの立ち上がりをトリガとして、パルススロット幅と同じ時間だけ“Ｈ”になるシンボルタイミングＳＴが生成され、生成されたシンボルタイミングＳＴはシンボルパルス生成部１０３およびデータパルス生成部１０４へ出力される。

以後、上記実施の形態１と同様に、シンボルパルス生成部１０３の増幅器１０３０、１０３１によって、シンボルタイミングＳＴの振幅値が、βとγとなるように増幅される。また、セレクタ１０３２によって、データＳ１に応じて、先頭パルススロット区間内に割り当てられるパルス変調信号の振幅レベルとして、β若しくはγのいずれか一方が選択される。

そして、シンボルタイミングＳＴは、データパルス生成部１０４の遅延器１０４１−ｋ（ｋ＝２〜ｎ）によって、パルススロット幅Ｔｐ×（ｋ−１）だけそれぞれ遅延されて、ＡＮＤ回路１０４２−ｋへ出力される。また、ＡＮＤ回路１０４２−ｋ（ｋ＝２〜ｎ）は、遅延後のシンボルタイミングＳＴとデータＳｋとの論理積演算を行ない、演算結果をＯＲ回路１０４０に出力する。そして、ＯＲ回路１０４０によって、それぞれの演算結果が論理和演算されて、加算器１０５へ出力される。また、加算器１０５によって、先頭パルススロットと後部パルススロットとが合成されて、１シンボルを構成するパルス変調信号が生成される。

このようにして生成されるパルス変調信号は、図４に示すようにパルススロット周期Ｔｐと同じ時間幅をパルス幅とするパルス変調信号、すなわち、ＡＳＫ変調信号となる。

以上のように、本実施の形態によれば、ワンショット回路１０２０の時定数を変更することで、回路規模を増大させることなく比較的簡易な構成でＡＳＫ変調方式にも対応することができる。

なお、上述した説明では、シンボルタイミング生成部１０２がワンショット回路１０２０から構成されるようにしたが、遅延器とＡＮＤ回路を用いて、シンボルタイミングＳＴを生成するようにしても良い。具体的には、シンボルクロックＳＣを遅延器によってパルススロット周期Ｔｐだけ遅延させ、遅延前のシンボルクロックＳＣと遅延後のシンボルクロックＳＣ’との論理積を行い、シンボルタイミングＳＴを生成するようにしても良い。このようにすることで、シンボルタイミングＳＴのパルス幅を高精度に調整することができ、伝送レートが高速になりパルススロット周期Ｔｐが短くなる場合においても対応することができるようになる。

（実施の形態３）
図５に、本発明の実施の形態３に係るパルス送信装置２００の要部構成を示す。同図において、図１と同じ部分には同じ符号を付し、その説明を省略する。図５は、図１に対して、発振器２０１およびミキサ２０２を追加した構成を採る。

発振器２０１は、搬送波信号を生成し、搬送波信号をミキサ２０２へ出力する。

ミキサ２０２は、加算器１０５から出力されるパルス変調信号と搬送波信号とを掛け合わせ、無線周波数帯のパルス変調信号（以下「キャリア変調信号」という）を生成する。

次いで、上記のように構成されたパルス送信装置２００の動作について、図６のタイミング図を用いながら説明する。図６は、１シンボルに４ビットのデータ情報を割り当てる場合の例で、データ情報は、１シンボル周期Ｔｓの１／４をパルススロット周期Ｔｐとするパルススロットへ割り当てられる。なお、以下の説明では、１シンボル周期Ｔｓにｎビットのデータ情報を割り当てる場合を想定して説明する。

上述したようにデータ分配器１０１〜加算器１０５によって、シンボルタイミングＳＴおよびデータＳ１〜Ｓｎに応じて、振幅値が選択されたパルス変調信号が生成される。

そして、加算器１０５から出力されるパルス変調信号は、ミキサ２０２によって、発振器２０１から出力される搬送波信号と掛け合わされて、無線周波数帯のパルス変調信号（キャリア変調信号）が生成される。キャリア変調信号の振幅レベルは、図６に示すように、パルス変調信号の振幅レベルに応じて、α、β、γのいずれかの値となる。

以上のように、本実施の形態によれば、発振器２０１とミキサ２０２とを備えることにより、複雑な回路を用いることなく比較的簡易な構成で、搬送波信号によるキャリア変調信号を生成することができるようになるため、無線周波数帯におけるパルス通信に対応することができる。

なお、図６には、キャリア変調信号の振幅レベルがパルス変調信号の振幅レベルと同じ場合の例を示したが、キャリア変調信号の振幅レベルとパルス変調信号の振幅レベルが同一となる場合に限られず、α＜β＜γの関係を維持していれば良く、キャリア変調信号の振幅レベルを増減しても良い。

また、キャリア変調信号のパルス幅をパルススロット周期Ｔｐと同一にし、ＡＳＫ変調信号によるキャリア変調信号を生成するようにしても良い。

（実施の形態４）
図７に、本発明の実施の形態４に係るパルス受信装置の要部構成を示す。図７に示すパルス受信装置３００は、実施の形態１に係るパルス送信装置１００から送信されるパルス変調信号を受信し、復調するための受信装置である。

パルス受信装置３００は、データパルス検出部３０１、シンボルタイミング検出部３０２、識別パルス生成部３０３、データ生成部３０４を備えている。

データパルス検出部３０１は、比較器３０１０、３０１１と、ワンショット回路３０１２、３０１３とから構成される。

比較器３０１０は、パルス変調信号の振幅レベルと閾値Ａとを比較して、２値のディジタル信号に変換する。同様に、比較器３０１１は、パルス変調信号の振幅レベルと閾値Ｂとを比較して、２値のディジタル信号に変換する。各比較器の閾値は、送信側で設定された振幅レベルα、β、γを識別できるような値に設定される。

具体的には、閾値Ａはβとγとを識別するためβ＜Ａ＜γを満たすように設定され、閾値Ｂは０とαとを識別するため０＜Ｂ＜αを満たすように設定される。比較器３０１０、３０１１は、閾値判定結果のディジタル信号を、それぞれワンショット回路３０１２、３０１３へ出力する。なお、０は、後部パルススロットに割り当てられたデータＳｋ（ｋ＝２〜ｎ）が“０”の時の振幅レベルで、αは、後部パルススロットに割り当てられたデータＳｋ（ｋ＝２〜ｎ）が“１”の時の振幅レベルで、βは、先頭パルススロットに割り当てられたデータＳ１が“０”の時の振幅レベル、γは、先頭パルススロットに割り当てられたデータＳ１が“１”の時の振幅レベルである。

ワンショット回路３０１２、３０１３は、ディジタル信号の立ち上がりをトリガとして、パルススロット周期Ｔｐの時間だけ“Ｈ”パルスとなるデータパルスＤＰＡ、ＤＰＢを生成し、データパルスＤＰＡ、ＤＰＢをデータ生成部３０４へ出力する。

このようにして、比較器３０１０及びワンショット回路３０１２は、先頭パルススロットに割り当てられたデータＳ１を抽出し、比較器３０１１及びワンショット回路３０１３は、後部パルススロットに割り当てられたデータＳｋ（ｋ＝２〜ｎ）を抽出する。

シンボルタイミング検出部３０２は、比較器３０２０から構成される。比較器３０２０は、パルス変調信号の振幅レベルと閾値Ｃとを比較し、２値のディジタル信号に変換する。このとき、閾値Ｃの値をα＜Ｃ＜βの関係を満たすように設定することで、パルス変調信号の振幅レベルが閾値Ｃ未満の場合は、後部パルススロットであると判定でき、パルス変調信号の振幅レベルが閾値Ｃよりも大きい場合は、先頭パルススロットであると判定できる。

上述したように、パルス送信装置１００からは、先頭パルススロットにのみシンボルタイミングＳＴが割り当てられて送信されるため、閾値判定をすることによって先頭パルススロットの位置がわかり、シンボルタイミングＳＴを検出することができる。シンボルタイミング検出部３０２は、検出したシンボルタイミングＳＴを識別パルス生成部３０３へ出力するとともに、データ生成部３０４へ出力する。

識別パルス生成部３０３は、ワンショット回路３０３１〜３０３ｎから構成され、ワンショット回路３０３１〜３０３ｎは、シンボルタイミングＳＴの立ち上がりをトリガとして、パルス幅がそれぞれ異なるｎ個の識別パルスＤＰ１〜ＤＰｎを生成する。図８に、識別パルスＤＰ１〜ＤＰｎのタイミング図を示す。図８に示すように、識別パルス生成部３０３は、立ち下がりが各パルススロットの中心付近に位置する識別パルスＤＰ１〜ＤＰｎを生成し、識別パルスＤＰ１〜ＤＰｎをデータ生成部３０４へ出力する。

データ生成部３０４は、フリップフロップ（Ｆ／Ｆ：Flip Flop）３０４Ａ１〜３０４Ａｎ、３０４Ｂ１〜３０４Ｂｎから構成される。

フリップフロップ３０４Ａ１は、ワンショット回路３０１２から出力されるデータパルスＤＰＡを識別パルスＤＰ１の立ち下がりエッジでサンプリングし、サンプリング後の識別データＤＤ１をフリップフロップ３０４Ｂ１へ出力する。

フリップフロップ３０４Ａ２〜３０４Ａｎは、ワンショット回路３０１３から出力されるデータパルスＤＰＢを識別パルスＤＰ２〜ＤＰｎの立ち下がりエッジでサンプリングし、サンプリング後の識別データＤＤ２〜ＤＤｎをフリップフロップ３０４Ｂ２〜３０４Ｂｎへ出力する。

フリップフロップ３０４Ｂ１〜３０４Ｂｎは、識別データＤＤ１〜ＤＤｎをシンボルタイミングＳＴの立ち上がりエッジで位相同期を取り、１シンボルに割り当てられたビットからなるデータＲ１〜Ｒｎを復調する。

次いで、上記のように構成されたパルス受信装置３００の動作について、再度図８のタイミング図を用いながら説明する。図８は、１シンボル周期Ｔｓが４個のパルススロットに分割されて、パルススロットごとに割り当てられたパルス変調信号のタイミング図の例である。なお、以下の説明では、１シンボル周期Ｔｓがｎ個のパルススロットに分割され、各パルススロットにデータ情報が割り当てられた場合を想定して説明する。

図示せぬパルス送信装置１００から送信されるパルス変調信号は、データパルス検出部３０１およびシンボルタイミング検出部３０２に出力される。そして、データパルス検出部３０１の比較器３０１０によって、パルス変調信号の振幅レベルが閾値Ａよりも大きいか否かの閾値判定がされて、２値のディジタル信号に変換される。変換後の２値のディジタル信号はワンショット回路３０１２へ出力され、検出されたパルスの立ち上がりをトリガとして、パルススロット周期Ｔｐの時間だけ“Ｈ”パルスが生成され、生成されたデータパルスＤＰＡはデータ生成部３０４のフリップフロップ３０４Ａ１へ出力される。

上述したように、閾値Ａは、β＜Ａ＜γを満たすように設定されているため、比較器３０１０によって生成されたデータパルスＤＰＡは、先頭パルススロットに割り当てられたデータＳ１を示す。

同様に、パルス変調信号は、データパルス検出部３０１の比較器３０１１によって、パルス変調信号の振幅レベルが閾値Ｂよりも大きい否かの閾値判定がされて、２値のディジタル信号に変換される。変換後の２値のディジタル信号はワンショット回路３０１３へ出力され、検出されたパルスの立ち上がりをトリガとして、パルススロット周期Ｔｐの時間だけ“Ｈ”パルスが生成され、生成されたデータパルスＤＰＢはデータ生成部３０４のフリップフロップ３０４Ａ２〜３０４Ａｎへ出力される。

閾値Ｂは、０＜Ｂ＜αを満たすように設定されているため、データパルスＤＰＢの先頭パルススロットは常に“Ｈ”パルスとなり、後部パルススロットは、各パルススロットに割り当てられたデータＳ２〜Ｓｎの値を示す。

さらに、パルス変調信号は、シンボルタイミング検出部３０２の比較器３０２０によって、パルス変調信号の振幅レベルが閾値Ｃよりも大きいか否かの閾値判定がされて、２値のディジタル信号に変換される。上述したように閾値Ｃは、α＜Ｃ＜βを満たすように設定されているため、閾値判定により閾値Ｃよりも大きいと判定された領域は、シンボルタイミングが割り当てられた先頭スロットであることを意味する。

このようにして、シンボルタイミング検出部３０２によって、シンボルタイミングＳＴが検出され、検出されたシンボルタイミングＳＴは、識別パルス生成部３０３のワンショット回路３０３１〜３０３ｎへ出力されるとともに、データ生成部３０４のフリップフロップ３０４Ｂ１〜３０４Ｂｎへ出力される。

識別パルス生成部３０３のワンショット回路３０３１〜３０３ｎによって、シンボルタイミングＳＴの立ち上がりをトリガとして、パルス幅が異なるｎ個の識別パルスＤＰ１〜ＤＰｎが生成され、生成された識別パルスＤＰ１〜ＤＰｎは、フリップフロップ３０４Ａ１〜３０４Ａｎへ出力される。識別パルスＤＰ１〜ＤＰｎは、図８に示すように、各パルススロットの中心付近で立ち下がりエッジを有している。

そして、データ生成部３０４のフリップフロップ３０４Ａ１によって、データパルスＤＰＡが識別パルスＤＰ１の立ち下がりエッジでサンプリングされて、サンプリング後の識別データＤＤ１が、フリップフロップ３０４Ｂ１によってシンボルタイミングＳＴの立ち上がりエッジで位相同期が取られて、データＲ１として復調される。

同様に、データ生成部３０４のフリップフロップ３０４Ａ２〜３０４Ａｎによって、データパルスＤＰＢが識別パルスＤＰ２〜ＤＰｎの立ち下がりエッジにおいて、それぞれサンプリングされて、サンプリング後の識別データＤＤ２〜ＤＤｎが、フリップフロップ３０４Ｂ２〜３０４Ｂｎによってシンボルタイミングの立ち上がりエッジで位相同期が取られて、データＲ２〜Ｒｎとして復調される。

以上のように、本実施の形態によれば、受信したパルス変調信号を３つの閾値（Ａ、Ｂ、Ｃ：Ｂ＜Ｃ＜Ａ）を用いて閾値判定し、閾値判定の結果からシンボルタイミングＳＴ、データパルスＤＰＡ、及びＤＰＢを抽出して、得られたシンボルタイミングＳＴを用いてデータパルスＤＰＡ、ＤＰＢをサンプリングしてデータＲ１〜Ｒｎを復調することができる。

このため、本実施の形態では、パルススロット周期Ｔｓと同等もしくはパルススロット周期Ｔｓより高速のクロック信号が不要となって、回路規模が増大せず、パルス受信装置の簡略化、小型化、及び低消費電力化を図ることができる。

また、異なる閾値を用いて閾値判定することによって、先頭パルススロットに配置されたシンボルタイミングとデータ情報とを分離することができ、伝送効率の低下を防止することができる。

なお、上述した説明では、識別パルス生成部３０３はワンショット回路３０３１〜３０３ｎを用いて識別パルスＤＰ１〜ＤＰｎを生成するようにしたが、遅延器と排他論理和回路を用いて識別パルスＤＰ１〜ＤＰｎを生成するようにしても良い。具体的には、シンボルタイミングＳＴをフリップフロップ等で２分周したタイミング信号を生成し、このタイミング信号と、このタイミング信号を遅延器によって任意の遅延量だけ遅延させた遅延信号との排他論理和を行い、識別パルスＤＰ１〜ＤＰｎを生成するようにする。このような構成にする場合には、識別パルスＤＰ１〜ＤＰｎを高精度で生成することができるため、伝送レートが高速となりパルススロット周期Ｔｓが短くなっても、高速な伝送レートに対応したパルス受信装置を構築することができる。

なお、実施の形態２に係るパルス送信装置１００から送信されるＡＳＫ変調信号を受信する場合は、データパルス検出部３０１のワンショット回路３０１２、３０１３が不要となり、回路規模を増大させず、比較的簡易な構成で、ＡＳＫ変調信号を復調することができる。

（実施の形態５）
図９に、本発明の実施の形態５に係るパルス受信装置の要部構成を示す。図９に示すパルス受信装置４００は、実施の形態３に係るパルス送信装置２００から送信されるキャリア変調信号を受信し、復調するための受信装置である。なお、同図において、図７と同じ部分には同じ符号を付し、その説明を省略する。図９は、図７に対して、検波器４０１を追加した構成を採る。

検波器４０１は、包絡線検波器４０１０と、増幅器４０１１とを備えている。包絡線検波器４０１０は、キャリア変調信号の包絡線、すなわち、変調信号の極大点を滑らかにつないだ線を検波し、検波後の包絡線を増幅器４０１１へ出力する。図１０に、検波後の信号の波形の様子を示す。包絡線検波器４０１０は、一般的にダイオード等によりキャリア変調信号の負の部分を切り取り、抵抗とコンデンサー等で構成されたローパスフィルタで包絡線を非同期検波する。なお、包絡線検波器４０１０が、同期検波により包絡線を検波するようにしても良い。

増幅器４０１１は、検波後の包絡線を増幅し、増幅後の検波信号をデータパルス検出部３０１およびシンボルタイミング検出部３０２へ出力する。

以後、実施の形態４と同様に、データパルス検出部３０１によって、データパルスＤＰＡ、ＤＰＢが生成され、シンボルタイミング検出部３０２によって、シンボルタイミングＳＴが検出され、識別パルス生成部３０３およびデータ生成部３０４によって、データＲ１〜Ｒｎが復調される。

以上のように、本実施の形態によれば、検波器４０１を備えることにより、他に複雑な回路を用意することなく、比較的簡易な構成で、無線周波数帯で変調されたキャリア変調信号を復調することができて、無線によるパルス通信に対応することができるようになる。

なお、上述した説明では、パルススロット周期Ｔｐよりも短い時間幅をパルス幅Ｗｐとするキャリア変調信号を受信する場合について説明したが、実施の形態２に係るパルス送信装置１００のように、パルススロット周期Ｔｐに等しい時間幅をパルス幅ＷｐとするＡＳＫ変調されたキャリア変調信号を受信する場合には、データパルス検出部３０１のワンショット回路３０１２、３０１３を取り外すだけで良く、回路規模を増大させることなく、比較的簡易な構成で、ＡＳＫ変調方式にも対応したパルス受信装置を構築することができる。

また、キャリア変調信号の振幅レベルα、β、γは、包絡線検波器４０１０通過後、半分になるため、増幅器４０１１によって、振幅レベルをα、β、γに再び増幅するようにしたが、送信側の送信振幅レベルや、データパルス検出部３０１およびシンボルタイミング検出部３０２の比較器の精度によっては、増幅器４０１１を用いなくても良い。

（実施の形態６）
図１１に、本発明の実施の形態６に係るパルス送信装置の要部構成を示す。本実施の形態の説明にあたり、図１と同一構成部分には同一符号を付して、その説明を省略する。本実施の形態は、ＱＰＳＫ変調信号を送信する送信装置に適用した例である。

図１１に示すパルス送信装置５００は、データ分配器１０１、シンボルタイミング生成部１０２、シンボルパルス生成部５０１−ｉ，５０１−ｑ、データパルス生成部５０２−ｉ，５０２−ｑ、加算器５０３−ｉ，５０３−ｑ、及び、直交変調部５０４を備えている。

データ分配器１０１は、Ｉ軸及びＱ軸の各々の１シンボルにそれぞれ割り当てるｎビットのデータ情報を、ｎ個のデータＳ１ｉ〜Ｓｎｉ，及びｎ個のデータＳ１ｑ〜Ｓｎｑに分配し、データＳ１ｉをシンボルパルス生成部５０１−ｉへ出力し、データＳ１ｑをシンボルパルス生成部５０１−ｑへ出力し、データＳ２ｉ〜Ｓｎｉをデータパルス生成部５０２−ｉに出力し、データＳ２ｑ〜Ｓｎｑをデータパルス生成部５０２−ｑへ出力する。また、データ分配器１０１は、シンボルクロックＳＣをシンボルタイミング生成部１０２に出力する。

シンボルパルス生成部５０１−ｉは、レベル変換器５０１１−ｉ、及び増幅器５０１２−ｉを備え、レベル変換器５０１１−ｉは、シンボルタイミングＳＴをデータＳ１ｉの値に応じて正負の信号に変換する。増幅器５０１２−ｉは、シンボルパルスＳＰｉの振幅レベルがβとなるよう増幅する。なお、βは、シンボルタイミングＳＴの振幅レベルαより大きい値とする。

同様に、シンボルパルス生成部５０１−ｑは、レベル変換器５０１１−ｑ、及び増幅器５０１２−ｑを備え、レベル変換器５０１１−ｑは、シンボルタイミングＳＴをデータＳ１ｑの値に応じて正負の信号に変換する。増幅器５０１２−ｑは、シンボルパルスＳＰｑの振幅レベルがβとなるよう増幅する。

このように、シンボルパルス生成部５０１−ｉ，５０１−ｑは、シンボルタイミングＳＴが“１”のときのみ、先頭パルススロットに割り当てられたデータＳ１ｉ，Ｓ１ｑの値によって正負の信号に変換して振幅レベルβのシンボルパルスＳＰｉ，ＳＰｑを生成し、シンボルタイミングＳＴが“０”の場合は、データＳ１ｉ，Ｓ１ｑの値に関わらず、振幅レベルが０のシンボルパルスＳＰｉ，ＳＰｑを生成し、加算器５０３−ｉ，５０３−ｑへ出力する。

データパルス生成部５０２−ｉは、遅延器５０２１−ｋｉ（ｋ＝２〜ｎ）、レベル変換器５０２２−ｋｉ（ｋ＝２〜ｎ）、及び加算器５０２３−ｉを備えている。遅延器５０２１−ｋｉは、シンボルタイミングＳＴをパルススロット幅Ｔｐ×（ｋ−１）だけ、それぞれ遅延する。また、レベル変換器５０２２−ｋｉは、遅延後のシンボルタイミングＳＴをデータＳｋｉの値に応じて正負の信号に変換する。加算器５０２３−ｉは、レベル変換器５０２２−ｋｉから出力される各々の正負信号を加算し、データパルスＤＰｉを生成する。

同様に、データパルス生成部５０２−ｑは、遅延器５０２１−ｋｑ（ｋ＝２〜ｎ）、レベル変換器５０２２−ｋｑ（ｋ＝２〜ｎ）、及び加算器５０２３−ｑを備えている。遅延器５０２１−ｋｑは、シンボルタイミングＳＴをパルススロット幅Ｔｐ×（ｋ−１）だけそれぞれ遅延する。また、レベル変換器５０２２−ｋｑは、遅延後のシンボルタイミングＳＴをデータＳｋｑの値に応じて正負の信号に変換する。加算器５０２３−ｑは、レベル変換器５０２２−ｋｑから出力される各々の正負信号を加算し、データパルスＤＰｑを生成する。

このように、データパルス生成部５０２−ｉ，５０２−ｑは、パルススロット２〜ｎにデータＳｋｉ，Ｓｋｑ（ｋ＝２〜ｎ）を割り当て、遅延後のシンボルタイミングＳＴが“１”のときのみ、データＳｋｉ，Ｓｋｑ（ｋ＝２〜ｎ）の値によって正負の信号に変換して振幅レベルαのデータパルスＤｐｉ，ＤＰｑを生成する。また、データパルス生成部５０２−ｉ，５０２−ｑは、遅延後のシンボルタイミングＳＴが“０”の場合は、データＳｋｉ，Ｓｋｑの値に関わらず、振幅レベルが０のデータパルスＤｐｉ，ＤＰｑを生成し、加算器５０３−ｉ，５０３−ｑへ出力する。

加算器５０３−ｉは、シンボルパルスＳＰｉとデータパルスＤＰｉとを加算して、Ｉパルス変調信号として、直交変調部５０４に出力する。同様に、加算器５０３−ｑは、シンボルパルスＳＰｑとデータパルスＤＰｑとを加算して、Ｑパルス変調信号として、直交変調部５０４に出力する。

直交変調部５０４は、発振器５０４０、移相器５０４１、ミキサ５０４２−ｉ，５０４２−ｑ、加算器５０４３を備えている。発振器５０４０は、搬送波信号を生成してミキサ５０４２−ｉ及び移相器５０４１へ出力する。移相器５０４１は、発振器５０４０で生成された基準位相の搬送波信号を、当該基準位相の搬送波信号に対して９０度（π／２）ずれた搬送波信号に変換し、ミキサ５０４２−ｑへ出力する。ミキサ５０４２−ｉは、加算器５０３−ｉから出力されるＩパルス変調信号と基準位相の搬送波信号とを掛け合わせる。同様に、ミキサ５０４２−ｑは、加算器５０３−ｑから出力されるＱパルス変調信号と基準位相に対して９０度ずれた搬送波信号とを掛け合わせる。

加算器５０４３は、搬送波信号とそれぞれ乗算された、Ｉパルス変調信号及びＱパルス変調信号を加算して、無線周波数帯のパルス変調信号（以下「直交変調信号」という）を生成する。

次いで、上記のように構成されたパルス送信装置５００の動作について、図１２のタイミング図を用いながら説明する。図１２は、Ｉ軸とＱ軸との各々に、１シンボルとして４ビットのデータ情報を割り当てる場合を示す。ここで、データ情報は、１シンボル周期Ｔｓの１／４を、パルススロット周期Ｔｐとするパルススロットへ割り当てられる。なお、以下の説明では、１シンボル周期Ｔｓにｎビットのデータ情報を割り当てる場合を想定して説明する。

まず、データ分配器１０１によって、データ情報がデータＳ１ｉ〜ＳｎｉとデータＳ１ｑ〜Ｓｎｑとに分配される。ここで、データＳ１ｉは、シンボルパルス生成部５０１−ｉのレベル変換器５０１１−ｉへ出力される。また、データＳ２ｉ〜Ｓｎｉは、データパルス生成部５０２−ｉのレベル変換器５０２２−２ｉ〜５０２２−ｎｉへ出力される。同様に、データＳ１ｑは、シンボルパルス生成部５０１−ｑのレベル変換器５０１１−ｑへ出力される。また、データＳ２ｑ〜Ｓｎｑは、データパルス生成部５０２−ｑのレベル変換器５０２２−２ｑ〜５０２２−ｎｑへ出力される。

一方、シンボルタイミングＳＴは、上述したように、シンボルクロックＳＣの立ち上がりをトリガとして、所望パルス信号のパルス幅の時間だけ”Ｈ”になるように生成され、シンボルパルス生成部５０１−ｉ，５０１−ｑおよびデータパルス生成部５０２−ｉ，５０２−ｑへ出力される。

そして、シンボルタイミングＳＴは、シンボルパルス生成部５０１−ｉのレベル変換器５０１１−ｉと増幅器５０１２−ｉとにおいて、データＳ１ｉの値に応じて正負の信号に変換される。その後、シンボルタイミングＳＴは、振幅レベルがβとなるように増幅されて、シンボルパルスＳＰｉとして加算器５０３−ｉへ出力される。このようにして、シンボルパルスＳＰｉの振幅レベルは、シンボルタイミングＳＴおよびデータＳ１ｉに応じて０又はβとなる。

また、シンボルタイミングＳＴは、データパルス生成部５０２−ｉの遅延器５０２１−ｋｉ（ｋ＝２〜ｎ）によって、パルススロット幅Ｔｐ×（ｋ−１）だけ、それぞれ遅延されて、レベル変換器５０２２−ｋｉ（ｋ＝２〜ｎ）へ出力される。そして、遅延後のシンボルタイミングＳＴは、レベル変換器５０２２−ｋｉ（ｋ＝２〜ｎ）において、データＳｋｉ（ｋ＝２〜ｎ）の値に応じて正負の信号に変換される。このようにして、データパルスＤＰｉの振幅レベルは、シンボルタイミングＳＴおよびデータＳｋｉに応じて、０又はαとなる。

このようにして、先頭パルススロット区間内のシンボルパルスＳＰｉの振幅レベルは、後部パルススロット区間内のデータパルスＤＰｉの振幅レベルよりも大きく設定される。

そして、加算器５０２３−ｉによって、シンボルタイミングＳＴは、データＳｋｉ（ｋ＝２〜ｎ）が加算されて、後部パルススロットにデータＳ２ｉ〜Ｓｎｉが割り当てられたデータパルスＤＰｉが生成される。

そして、データパルスＤＰｉは、加算器５０３−ｉによって、シンボルパルスＳＰｉとデータパルスＤＰｉ、つまり、先頭パルススロットと後部パルススロットとが合成されて、１シンボルを構成するＩパルス変調信号が生成される。

シンボルパルス生成部５０１−ｉおよびデータパルス生成部５０２−ｉと同様に、シンボルパルス生成部５０１−ｑおよびデータパルス生成部５０２−ｑにおいて、シンボルパルスＳＰｑおよびデータパルスＤＰｑが生成される。更に、加算器５０３−ｑにおいて、シンボルパルスＳＰｑとデータパルスＤＰｑ、つまり、先頭パルススロットと後部パルススロットとが合成されて、１シンボルを構成するＱパルス変調信号が生成される。

そして、Ｉパルス変調信号は、ミキサ５０４２−ｉにおいて、発振器５０４０から出力される基準位相の搬送波信号と乗算され、同様に、Ｑパルス変調信号は、ミキサ５０４２−ｑにおいて、移相器５０４１から出力される基準位相に対して９０度ずれた搬送波信号と乗算される。また、加算器５０４３において、搬送波信号とそれぞれ乗算された、Ｉパルス変調信号及びＱパルス変調信号が加算されて、無線周波数帯の直交変調信号が生成される。

上述したように、データＳｋｉ，Ｓｋｑ（ｋ＝１〜ｎ）は、すべてシンボルタイミングＳＴを基準として、各パルススロットｋへ割り当てられる。したがって、受信側では、シンボルタイミングＳＴのみを検出すれば、直交変調信号と同期を取ることが可能となる。すなわち、シンボルタイミングＳＴが重畳される先頭パルススロット区間内の直交変調信号の振幅レベルを、後部パルススロット区間内の直交変調信号の振幅レベルよりも大きくすることで、受信側でシンボルタイミングＳＴの検出がしやすくなって、直交変調信号をより確実に復調することができるようになる。

以上のように、本実施の形態では、Ｉ軸用及びＱ軸用に、シンボルパルス生成部５０１−ｉ，５０１−ｑ、データパルス生成部５０２−ｉ，５０２−ｑ、及び加算器５０３ｉ，５０３ｑをそれぞれ設けた。

本実施の形態において、シンボルパルス生成部５０１−ｉ，５０１−ｑは、データパルスＤＰｉ，ＤＰｑの振幅レベルより大きく、互いに極性が反転する２値を用いて、先頭パルススロットに分配される軸ごとのデータＳ１ｉ，Ｓ１ｑに応じて、Ｉ成分，Ｑ成分を選択してシンボルパルスＳＰｉ，ＳＰｑを生成する。また、データパルス生成部５０２−ｉ，５０２−ｑは、後部パルススロットに分配される軸ごとのデータＳｋｉ，Ｓｋｑ（ｋ＝２〜ｎ）に応じて、互いに極性が反転する２値を用いて、Ｉ成分，Ｑ成分を選択して、Ｉ軸用，Ｑ軸用のデータパルスＤＰｉ，ＤＰｑを生成する。また、加算器５０３ｉ，５０３ｑは、これらシンボルパルスＳＰｉ，ＳＰｑとデータパルスＤＰｉ，ＤＰｑとを軸ごとに加算して、Ｉ／Ｑパルス変調信号を生成する。また、直交変調部５０４は、搬送波信号による直交変調信号を生成する。

以上より、本実施の形態によれば、無線周波数帯における４相位相変調方式（またはＱＰＳＫ変調方式）のパルス通信に対応することができる。

なお、図１２には、直交変調信号の振幅レベルが、Ｉ／Ｑパルス変調信号の振幅レベルと同じ場合の例を示したが、直交変調信号の振幅レベルとＩ／Ｑパルス変調信号の振幅レベルが同一となる場合に限られず、α＜β、つまり、先頭パルススロット区間内の直交変調信号の振幅レベルが、後部パルススロット区間内の直交変調信号の振幅レベルよりも大きい関係を維持していれば良く、直交変調信号の振幅レベルを増減しても良い。

また、直交変調信号のパルス幅を、パルススロット周期Ｔｐと同一にし、ＡＳＫ変調信号と同じになるように、直交変調信号を生成するようにしても良い。

また、データパルスＤＰｉ，ＤＰｑの振幅レベルは、シンボルタイミングＳＴの振幅レベルと同一の場合について説明したが、シンボルパルスＳＰｉ，ＳＰｑの振幅レベルが、データパルスＤＰｉ，ＤＰｑの振幅レベルよりも大きければ、同一である必要はない。

また、レベル変換器５０１１−ｉ，５０１１−ｑ，５０２２−ｋｉ（ｋ＝２〜ｎ），５０２２−ｋｑ（ｋ＝２〜ｎ）は、データＳｋｉ，Ｓｋｑ（ｋ＝１〜ｎ）の値が“１”のとき、シンボルタイミングＳＴを正（＋）の極性に変換し、“０”のとき、負（−）の極性に変換する場合を示したが、送受信間で変換の規則関係を維持していれば良く、変換の論理は前記の逆でも良い。

（実施の形態７）
図１３に、本発明の実施の形態７に係るパルス受信装置の要部構成を示す。図１３に示すパルス受信装置６００は、実施の形態６に係るパルス送信装置５００から送信される直交変調信号を受信し、復調するための受信装置である。

パルス受信装置６００は、直交検波部６０１、データパルス検出部６０２−ｉ，６０２−ｑ、シンボルタイミング検出部６０３−ｉ，６０３−ｑ、識別パルス生成部３０３−ｉ，３０３−ｑ、及びデータ生成部３０４−ｉ，３０４−ｑを備えている。

直交検波部６０１は、電圧制御発振器６０１１、キャリア抽出再生部６０１２、移相器６０１３、ミキサ６０１４−ｉ，６０１４−ｑ、ローパスフィルタ６０１５−ｉ，６０１５−ｑとから構成される。電圧制御発振器６０１１は、パルス送信装置５００において直交変調の際に適用した発振器５０４０と同一周波数の搬送波信号を発生する。キャリア抽出再生部６０１２は、送信された直交変調信号から搬送波信号の絶対位相を抽出し、抽出された絶対位相に基づき電圧制御発振器６０１１の電圧を制御して、安定した搬送波信号を再生する。移相器６０１３は、再生した搬送波信号を、基準位相に対して９０度（π／２）ずれた搬送波信号に変換する。

ミキサ６０１４−ｉ，６０１４−ｑは、入力された直交変調信号と、再生された基準位相の搬送波信号および基準位相に対して９０度ずれた搬送波信号を各々掛け合わせて、ベースバンドの位相情報を、それぞれ取り出す。ローパスフィルタ６０１５−ｉ，６０１５−ｑは、取り出した位相情報の中から不要な搬送波の２倍の周波数成分を取り除き、Ｉ検波信号，Ｑ検波信号を生成する。ローパスフィルタ６０１５−ｉは、Ｉ検波信号をデータパルス検出部６０２−ｉ及びシンボルタイミング検出部６０３−ｉに出力する。また、ローパスフィルタ６０１５−ｑは、Ｑ検波信号をデータパルス検出部６０２−ｑ及びシンボルタイミング検出部６０３−ｑに出力する。

データパルス検出部６０２−ｉは、レベル変換器６０２１−ｉ、ワンショット回路６０２２−ｉとから構成される。レベル変換器６０２１−ｉは、Ｉ検波信号の正負レベルをディジタル信号の“１／０”に２値化する。実施の形態６で述べたように、送信側では、先頭パルススロットに割り当てられたデータＳ１ｉ及び後部パルススロットに割り当てられたデータＳｋｉ（ｋ＝２〜ｎ）と、Ｉパルス変調信号の極性と、を対応付けている。このため、レベル変換器６０２１−ｉは、Ｉ検波信号と閾値ゼロとの閾値判定を行うことにより、先頭パルススロット及び後部パルススロットに割り当てられたデータＳｋｉ（ｋ＝１〜ｎ）を抽出する。ワンショット回路６０２２−ｉは、ディジタル信号の立ち上がりをトリガとして、パルススロット周期Ｔｐの時間だけ“Ｈ”パルスとなるデータパルスＤＰＢｉを生成し、データ生成部３０４−ｉへ出力する。

同様に、データパルス検出部６０２−ｑは、レベル変換器６０２１−ｑ、ワンショット回路６０２２−ｑとから構成される。レベル変換器６０２１−ｑは、Ｑ検波信号の正負レベルをディジタル信号の“１／０”に２値化する。レベル変換器６０２１−ｑは、レベル変換器６０２１−ｉと同様に、Ｑ検波信号と閾値ゼロとの閾値判定を行うことにより、先頭パルススロット及び後部パルススロットに割り当てられたデータＳｋｑ（ｋ＝１〜ｎ）を抽出する。ワンショット回路６０２２−ｑは、ディジタル信号の立ち上がりをトリガとして、パルススロット周期Ｔｐの時間だけ“Ｈ”パルスとなるデータパルスＤＰＢｑを生成し、データ生成部３０４−ｑへ出力する。

シンボルタイミング検出部６０３−ｉは、絶対値変換部６０３１−ｉ、比較器６０３２−ｉから構成され、シンボルタイミング検出部６０３−ｑは、絶対値変換部６０３１−ｑ、比較器６０３２−ｑから構成される。絶対値変換部６０３１−ｉ，６０３１−ｑは、Ｉ検波信号，Ｑ検波信号のレベルを絶対値化する。比較器６０３２−ｉ，６０３２−ｑは、絶対値化されたＩ絶対値信号，Ｑ絶対値信号の振幅レベルと閾値Ｃとを比較し、２値のディジタル信号に変換する。

ここで、比較器６０３２−ｉ，６０３２−ｑの閾値Ｃは、送信側で設定された振幅レベルα、βを識別できるように、α／２＜Ｃ＜β／２の関係を満たす値とする。これにより、絶対値信号の振幅レベルが閾値Ｃよりも大きい場合は、先頭パルススロットであると判定することができる。上述したように、パルス送信装置５００からは、先頭パルススロットにのみシンボルタイミングＳＴが割り当てられて送信される。したがって、閾値判定により先頭パルススロットの位置がわかると、シンボルタイミングＳＴｉ，ＳＴｑを検出することができる。シンボルタイミング検出部６０３−ｉ，６０３−ｑは、それぞれ、検出したシンボルタイミングＳＴｉ，ＳＴｑを識別パルス生成部３０３−ｉ，３０３−ｑへ出力するとともに、データ生成部３０４−ｉ，３０４−ｑへ出力する。

識別パルス生成部３０３−ｉ，３０３−ｑ及びデータ生成部３０４−ｉ，３０４−ｑは、実施の形態４において示した識別パルス生成部３０３及びデータ生成部３０４と同一構成を採るため、説明を省略する。なお、図１３のデータ生成部３０４−ｉへは、識別パルス生成部３０３−ｉからデータパルスＤＰｋｉ（ｋ＝１〜ｎ）が供給され、データ生成部３０４−ｑへは、識別パルス生成部３０３−ｑからデータパルスＤＰｋｑ（ｋ＝１〜ｎ）が供給されている。

次いで、上記のように構成されたパルス受信装置６００の動作について、図１４のタイミング図を用いながら説明する。図１４は、送信装置５００において、Ｉ軸とＱ軸との各々に、１シンボルに４ビットのデータ情報を割り当てる場合の例で、１シンボル周期Ｔｓが４個のパルススロットに分割されて、パルススロットごとに割り当てられた直交変調信号のタイミング図の例である。なお、図１４において、Ｑ検波信号以下に示す信号は、Ｉ軸の系で処理される信号のみ示しているが、Ｑ軸の場合も同様である。以下の説明では、１シンボル周期Ｔｓがｎ個のパルススロットに分割され、各パルススロットにデータ情報が割り当てられた場合を想定して説明する。

図示せぬパルス送信装置５００から送信される直交変調信号は、直交検波部６０１によって直交検波されて、直交検波後のＩ検波信号，Ｑ検波信号は、それぞれ、データパルス検出部６０２−ｉ，６０２−ｑ及びシンボルタイミング検出部６０３−ｉ，６０３−ｑへ出力される。そして、データパルス検出部６０２−ｉ，６０２−ｑのレベル変換器６０２１−ｉ，６０２１−ｑにおいて、Ｉ検波信号，Ｑ検波信号の正負レベルが、ディジタル信号の“１／０”に２値化される。具体的には、レベルが正（＋）の場合には“１”に、レベルが負（−）の場合には“０”に２値化変換される。

変換後のＩ変換値信号，Ｑ変換値信号は、それぞれワンショット回路６０２２−ｉ，６０２２−ｑへ出力される。また、ワンショット回路６０２２−ｉ，６０２２−ｑにおいて、検出されたパルスの立ち上がりをトリガとして、パルススロット周期Ｔｐの時間だけ“Ｈ”パルスが生成される。また、生成されたデータパルスＤＰＢｉ，ＤＰＢｑ（ｋ＝１〜ｎ）は、データ生成部３０４−ｉ，３０４−ｑのフリップフロップ３０４Ａｋｉ，３０４Ａｋｑ（ｋ＝１〜ｎ）へ入力される。

さらに、Ｉ検波信号，Ｑ検波信号は、シンボルタイミング検出部６０３−ｉ，６０３−ｑの絶対値変換部６０３１−ｉ，６０３１−ｑにおいて、負（−）のレベルは正（＋）のレベルに、正（＋）のレベルは正（＋）のレベルに絶対値化される。そして、比較器６０３２−ｉ，６０３２−ｑにおいて、絶対値化されたＩ絶対値信号，Ｑ絶対値信号の振幅レベルが閾値Ｃよりも大きいか否かの閾値判定がされて、２値のディジタル信号に変換される。上述したように閾値Ｃは、α／２＜Ｃ＜β／２を満たすように設定されているため、閾値判定により閾値Ｃよりも大きいと判定された領域は、シンボルタイミングが割り当てられた先頭スロットであることを意味する。

このようにして、シンボルタイミング検出部６０３−ｉ，６０３−ｑによって、シンボルタイミングＳＴｉ，ＳＴｑが検出される。また、検出されたシンボルタイミングＳＴｉ，ＳＴｑは、識別パルス生成部３０３−ｉ，３０３−ｑへ出力され、更に、データ生成部３０４−ｉ，３０４−ｑのフリップフロップ３０４Ｂｋｉ，３０４Ｂｋｑ（ｋ＝１〜ｎ）へ出力される。そして、識別パルス生成部３０３−ｉ，３０３−ｑは、シンボルタイミングＳＴｉ，ＳＴｑを用いて、識別パルスＤＰｋｉ，ＤＰｋｑ（ｋ＝１〜ｎ）を生成し、データ生成部３０４−ｉ，３０４−ｑのフリップフロップ３０４Ａｋｉ，３０４Ａｋｑ（ｋ＝１〜ｎ）へ出力する。

さらに、データ生成部３０４−ｉ，３０４−ｑのフリップフロップ３０４Ａｋｉ，３０４Ａｋｑ（ｋ＝１〜ｎ）によって、データパルスＤＰＢｉ，ＤＰＢｑが、識別パルスＤＰｋｉ，ＤＰｋｑ（ｋ＝１〜ｎ）の立ち下がりエッジにおいて、それぞれサンプリングされる。次に、サンプリング後の識別データＤＤｋｉ，ＤＤｋｑ（ｋ＝１〜ｎ）が、フリップフロップ３０４Ｂｋｉ，３０４Ｂｋｑ（ｋ＝１〜ｎ）によって、シンボルタイミングの立ち上がりエッジにおいて、位相同期が取られて、データＲｋｉ，Ｒｋｑ（ｋ＝１〜ｎ）として復調される。

以上のように、本実施の形態によれば、直交検波後のＩ検波信号及びＱ検波信号を、閾値Ｃ（α／２＜Ｃ＜β／２）を用いて閾値判定し、閾値判定の結果からシンボルタイミングＳＴｉ，ＳＴｑを抽出し、さらに、Ｉ検波信号及びＱ検波信号と閾値ゼロとの閾値判定により、先頭パルススロット及び後部パルススロットに分配されたデータパルスＤＰＢｉ，ＤＰＢｑを抽出することができる。このため、得られたシンボルタイミングＳＴｉ，ＳＴｑを用いてデータパルスＤＰＢｉ，ＤＰＢｑをサンプリングしてデータＲｋｉ，Ｒｋｑ（ｋ＝１〜ｎ）を復調することができ、無線周波数帯における４相位相変調方式（またはＱＰＳＫ変調方式）のパルス通信に対応することができる。

なお、図１３に示したレベル変換器６０２１−ｉ，６０２１−ｑは、Ｉ検波信号，Ｑ検波信号が正（＋）のときに“１”、負（−）のときに“０”になるような変換例の場合を示したが、送受信間で変換の規則関係を維持していれば良く、変換の論理は前記の逆でも良い。

また、図１４には、閾値Ｃが、α／２＜Ｃ＜β／２を満たす場合を示したが、直交検波後の振幅レベルに応じて最適な閾値Ｃを設定してもよい。

本発明のパルス送信装置の一つの態様は、ｎビットのデータ情報を、シンボル周期の１／ｎをスロット幅とするパルススロットに、１ビットずつ分配する分配手段と、先頭パルススロット以外の後部パルススロットに分配された前記データ情報に応じた振幅レベルを選択して、前記後部パルススロット区間内にデータパルス変調信号を生成するデータパルス生成手段と、前記データパルス変調信号の振幅レベルより大きい２値の振幅レベルから、前記先頭パルススロットに分配された前記データ情報に応じて、いずれか一方の振幅レベルを選択して、前記先頭パルススロット区間内にシンボルパルス変調信号を生成するシンボルパルス生成手段と、前記シンボルパルス変調信号と前記データパルス変調信号とを加算してパルス変調信号を生成する加算手段と、を具備する構成を採る。

この構成によれば、各パルススロット区間内に生成されるパルス変調信号の振幅レベルを、各パルススロットに割り当てられるデータ情報およびシンボル内のパルススロット位置に応じて、パルススロットごとに変更して送信し、パルス幅には、データ情報を割り当てないようにしたので、伝送レートが高速になっても、パルス幅を制御するための高速クロック信号を必要とせず、比較的簡易な構成で、パルス変調信号を生成することができる。また、データ情報に関わらず、先頭パルススロット区間内のパルス変調信号の振幅レベルは、後部パルススロット区間内のパルス変調信号の振幅レベルより常に大きくなるので、先頭パルススロット位置を検出しやすくなって、パルス変調信号の同期を確実に取ることができる。さらに、先頭パルススロットには、シンボルタイミングとデータ情報とを重畳することができるため、伝送効率の低下を防止することができる。

本発明のパルス送信装置の一つの態様は、前記シンボルパルス生成手段は、前記先頭パルススロット位置を示すシンボルタイミングパルスを互いに異なる増幅率で増幅する第１及び第２の増幅手段と、前記先頭パルススロットに配置する前記データ情報に応じて、前記第１及び第２の増幅手段の出力のいずれか一方を選択する選択手段と、を具備する構成を採る。

この構成によれば、先頭パルススロット区間内のパルス変調信号の振幅レベルを、簡易な構成で、容易に切り替えることができる。

本発明のパルス送信装置の一つの態様は、パルス送信装置は、前記先頭パルススロット区間内に、パルス幅が前記スロット幅以下のシンボルタイミングパルスを生成するシンボルタイミング生成手段、をさらに具備し、前記データパルス生成手段は、前記シンボルタイミングパルスを入力し、１スロット時間ずつ遅延量が大きくなる複数の遅延シンボルタイミングパルスを形成する遅延器と、前記遅延シンボルタイミングパルスと前記後部パルススロットに分配された前記データ情報との論理積演算を、前記後部パルススロットごとに行う論理積回路と、前記後部パルススロットごとの前記論理積演算結果を論理和演算して前記データパルス変調信号を生成する論理和回路と、を具備する構成を採る。

この構成によれば、後部パルススロット区間内のパルス変調信号のパルス幅および各パルススロット区間内のパルス変調信号の位置を、シンボルタイミングパルスの遅延信号を用いて制御することができるため、伝送レートが高速になっても、比較的簡易な構成で、パルス変調信号を生成することができる。

本発明のパルス送信装置の一つの態様は、前記シンボルタイミング生成手段は、ワンショット回路、を具備する構成を採る。

この構成によれば、シンボルタイミングパルスはワンショット回路によって生成されるため、比較的簡易な構成で、パルス変調信号を生成することができ、また、ワンショット回路は、パルススロットのスロット幅をパルス幅とするシンボルタイミングパルスも容易に生成することができるため、ＡＳＫ変調信号にも対応することができる。

本発明のパルス送信装置の一つの態様は、前記パルス変調信号に搬送波を乗算してキャリア変調信号を生成するキャリア変調信号生成手段、をさらに具備する構成を採る。

この構成によれば、比較的簡易な構成で、無線周波数帯のパルス変調信号を生成することができて、無線通信に対応することができる。

本発明のパルス送信装置の一つの態様は、Ｉ軸用及びＱ軸用ごとの前記データパルス生成手段、前記シンボルパルス生成手段、及び、前記加算手段と、直交変調信号を生成する直交変調手段と、を具備し、前記分配手段は、Ｉ軸及びＱ軸にｎビットのデータ情報をそれぞれ分配し、前記データパルス生成手段は、前記後部パルススロットに分配された軸ごとの前記データ情報に応じて、互いに極性が反転する２値からＩ成分及びＱ成分を選択して、Ｉ軸用及びＱ軸用の前記データパルス変調信号を生成し、前記シンボルパルス生成手段は、前記データパルス変調信号の振幅レベルより大きく、互いに極性が反転する２値から、前記先頭パルススロットに分配された軸ごとの前記データ情報に応じて、Ｉ成分及びＱ成分を選択し、Ｉ軸用及びＱ軸用の前記シンボルパルス変調信号を生成し、前記加算手段は、Ｉ軸用及びＱ軸用の前記シンボルパルス変調信号と、Ｉ軸用及びＱ軸用の前記データパルス変調信号とを、軸ごとに加算して、Ｉパルス変調信号及びＱパルス変調信号を生成し、前記直交変調手段は、Ｉパルス変調信号及びＱパルス変調信号に対し、直交変調を施して、前記直交変調信号を生成する構成を採る。

この構成によれば、各パルススロット区間内に生成されるＩパルス変調信号及びＱパルス変調信号の振幅レベルを、各パルススロットに割り当てられるデータ情報およびシンボル内のパルススロット位置に応じて、パルススロットごとに変更して送信し、パルス幅には、データ情報を割り当てないようにしたので、伝送レートが高速になっても、パルス幅を制御するための高速クロック信号を必要とせず、比較的簡易な構成で、直交変調信号を生成することができる。また、データ情報に関わらず、先頭パルススロット区間内のパルス変調信号の振幅レベルは、後部パルススロット区間内のパルス変調信号の振幅レベルより常に大きくなるので、先頭パルススロット位置を検出しやすくなって、パルス変調信号の同期を確実に取ることができる。さらに、先頭パルススロットには、シンボルタイミングとデータ情報とを重畳することができるため、伝送効率の低下を防止することができる。

本発明のパルス送信装置の一つの態様は、前記シンボルパルス生成手段は、前記先頭パルススロットに分配された前記データ情報に応じて、前記先頭パルススロット位置を示すシンボルタイミングパルスの極性を切り換えるレベル変換器と、前記レベル変換器の出力を増幅する増幅手段と、を具備する構成を採る。

この構成によれば、先頭パルススロット区間内のＩ／Ｑパルス変調信号の振幅レベルを、簡易な構成で、容易に切り替えることができる。

本発明のパルス送信装置の一つの態様は、パルス送信装置は、前記先頭パルススロット区間内に、パルス幅が前記スロット幅以下のシンボルタイミングパルスを生成するシンボルタイミング生成手段、をさらに具備し、前記データパルス生成手段は、前記シンボルタイミングパルスを入力し、１スロット時間ずつ遅延量が大きくなる複数の遅延シンボルタイミングパルスを形成する遅延器と、前記後部パルススロットごとに、前記後部パルススロットに分配された前記データ情報に応じて、前記遅延シンボルタイミングパルスの極性を切り換えるレベル変換手段と、前記後部パルススロットごとのレベル変換結果を加算して前記データパルス変調信号を生成する加算手段と、を具備する構成を採る。

この構成によれば、後部パルススロット区間内のＩ／Ｑパルス変調信号のパルス幅および各パルススロット区間内のパルス変調信号の位置を、シンボルタイミングパルスの遅延信号を用いて制御することができるため、伝送レートが高速になっても、比較的簡易な構成で、直交変調信号を生成することができる。

本発明のパルス受信装置の一つの態様は、１シンボルあたりｎビットのデータ情報からなるシンボルデータを、シンボル周期の１／ｎをスロット幅とするパルススロットに１ビットずつ分配して送信されたパルス変調信号を受信する受信手段と、前記パルス変調信号の振幅レベルと閾値１との閾値判定により、先頭パルススロット位置を検出するシンボルタイミング検出手段と、前記パルス変調信号の振幅レベルと閾値２との閾値判定により、前記先頭パルススロットに分配された前記データ情報を抽出する先頭データ抽出手段と、前記パルス変調信号の振幅レベルと閾値３との閾値判定により、前記後部パルススロットに分配された前記データ情報を抽出する後部データ抽出手段と、を具備する構成を採る。

この構成によれば、閾値判定により、シンボルタイミング位置を示す先頭パルススロットと、先頭及び後部パルススロットに分配されたデータ情報を抽出することができるので、高速クロック信号を不要とし回路規模を増大させずに、パルス受信装置の簡略化、小型化、及び低消費電力化を図ることができる。また、異なる閾値を用いて閾値判定することによって、先頭パルススロットに重畳されたシンボルタイミングとデータ情報とを分離することができ、伝送効率の低下を防止することができる。

本発明のパルス受信装置の一つの態様は、前記閾値２は、前記閾値１より大きい値であり、前記閾値３は、前記閾値１より小さい値である構成を採る。

この構成によれば、後部パルススロット区間内のデータパルス変調信号の振幅レベルよりも大きい２値の振幅レベルから、先頭パルススロットに分配されたデータ情報に応じて、いずれか一方の振幅レベルが、シンボルタイミングが重畳される先頭パルススロット区間内のパルス変調信号の振幅レベルとして選択される場合に、閾値判定により、シンボルタイミング、先頭及び後部パルススロットに割り当てられた情報データを抽出することができる。

本発明のパルス受信装置の一つの態様は、搬送波が乗算された前記パルス変調信号の包絡線を検波する検波手段、をさらに具備する構成を採る。

この構成によれば、比較的簡易な構成で、無線周波数帯のパルス変調信号を復調することができて、無線通信に対応することができる。

本発明のパルス受信装置の一つの態様は、前記パルス変調信号は、１シンボルあたりｎビットのデータ情報からなるシンボルデータが、シンボル周期の１／ｎをスロット幅とするＩ軸及びＱ軸のパルススロットにそれぞれ１ビットずつ分配されて送信された直交変調信号であり、パルス受信装置は、前記直交変調信号に対して、基準位相と基準位相から９０度ずらした搬送波を乗算し、Ｉ軸用及びＱ軸用の検波信号を生成する直交検波手段、をさらに具備し、前記シンボルタイミング手段は、前記検波信号を絶対値化し、絶対値化された振幅レベルと前記閾値１との閾値判定により、前記先頭パルススロット位置を検出し、前記閾値２及び前記閾値３は、ゼロであり、前記先頭パルス抽出手段及び前記後部パルス抽出手段は、前記検波信号の正負に応じて、前記先頭パルススロット及び前記後部パルススロットに分配されたデータ情報を抽出する構成を採る。

この構成によれば、Ｉ軸及びＱ軸の軸ごとにそれぞれ閾値判定を行うことにより、シンボルタイミング位置を示す先頭パルススロットと、先頭及び後部パルススロットに分配されたデータ情報を軸ごとに抽出することができるので、直交変調信号に対しても、高速クロック信号を不要とし回路規模を増大させずに、パルス受信装置の簡略化、小型化、及び低消費電力化を図ることができる。また、異なる閾値を用いて閾値判定することによって、先頭パルススロットに重畳されたシンボルタイミングとデータ情報とを分離することができ、伝送効率の低下を防止することができる。

本発明のパルス送信装置、パルス受信装置、パルス伝送方法、及びパルス復調方法は、伝送レートが高速となる場合においても、比較的簡易な構成で、パルス変調信号を生成し、復調することができ、例えば、無線通信や光通信に用いられるパルス送信装置、パルス受信装置、パルス伝送方法、及びパルス復調方法などに有用である。

本発明の実施の形態１に係るパルス送信装置の要部構成を示すブロック図 実施の形態１に係るパルス変調信号のパルス伝送フォーマットを示す図 実施の形態１に係るパルス送信装置の動作を説明するためのタイムチャート図 本発明の実施の形態２に係るパルス送信装置の動作を説明するためのタイムチャート図 本発明の実施の形態３に係るパルス送信装置の要部構成を示すブロック図 実施の形態３に係るパルス送信装置の動作を説明するためのタイムチャート図 本発明の実施の形態４に係るパルス受信装置の要部構成を示すブロック図 実施の形態４に係るパルス受信装置の動作を説明するためのタイムチャート図 本発明の実施の形態５に係るパルス受信装置の要部構成を示すブロック図 実施の形態５に係るパルス受信装置の動作を説明するためのタイムチャート図 本発明の実施の形態６に係るパルス送信装置の要部構成を示すブロック図 実施の形態６に係るパルス送信装置の動作を説明するためのタイムチャート図 本発明の実施の形態７に係るパルス受信装置の要部構成を示すブロック図 実施の形態７に係るパルス受信装置の動作を説明するためのタイムチャート図 従来のＰＷＭ変調信号の伝送フォーマットを示す図 従来の復調装置の要部構成を示すブロック図

符号の説明

１０１ データ分配器
１０２ シンボルタイミング生成部
１０３，５０１−ｉ，５０１−ｑ シンボルパルス生成部
１０４，５０２−ｉ，５０２−ｑ データパルス生成部
１０５，５０２３−ｉ，５０２３−ｑ，５０３−ｉ，５０３−ｑ，５０４３ 加算器
１０２０，３０１２，３０１３，３０３１〜３０３ｎ，６０２２−ｉ，６０２２−ｑ ワンショット回路
１０３０，１０３１，４０１１，５０１２−ｉ，５０１２−ｑ 増幅器
１０３２ セレクタ
１０４０ ＯＲ回路
１０４１−２〜１０４１−ｎ，５０２１−２ｉ〜５０２１−ｎｉ，５０２１−２ｑ〜５０２１−ｎｑ 遅延器
１０４２−２〜１０４２−ｎ ＡＮＤ器
２０１，５０４０ 発振器
２０２，５０４２−ｉ，５０４２−ｑ，６０１４−ｉ，６０１４−ｑ ミキサ
３０１，６０２−ｉ，６０２−ｑ データパルス検出部
３０２，６０３−ｉ，６０３−ｑ シンボルタイミング検出部
３０３，３０３−ｉ，３０３−ｑ 識別パルス生成部
３０４，３０４−ｉ，３０４−ｑ データ生成部
３０１０，３０１１，６０３２−ｉ，６０３２−ｑ 比較器
３０４Ａ１〜３０４Ａｎ，３０４Ｂ１〜３０４Ｂｎ フリップフロップ
４０１ 検波器
４０１０ 包絡線検波器
５０４ 直交変調部
５０１１−ｉ，５０１１−ｑ，５０２２−２ｉ〜５０２２−ｎｉ，５０２２−２ｑ〜５０２２−ｎｑ，６０２１−ｉ，６０２１−ｑ レベル変換器
５０４１，６０１３ 移相器
６０１ 直交検波部
６０１１ 電圧制御発振器
６０１２ キャリア抽出再生部
６０１５−ｉ，６０１５−ｑ ローパスフィルタ
６０３１−ｉ，６０３１−ｑ 絶対値変換部

Claims (14)

1. ｎビットのデータ情報を、シンボル周期の１／ｎをスロット幅とするパルススロットに、１ビットずつ分配する分配手段と、
   先頭パルススロット以外の後部パルススロットに分配された前記データ情報に応じた振幅レベルを選択して、前記後部パルススロット区間内にデータパルス変調信号を生成するデータパルス生成手段と、
   前記データパルス変調信号の振幅レベルより大きい２値の振幅レベルから、前記先頭パルススロットに分配された前記データ情報に応じて、いずれか一方の振幅レベルを選択して、前記先頭パルススロット区間内にシンボルパルス変調信号を生成するシンボルパルス生成手段と、
   前記シンボルパルス変調信号と前記データパルス変調信号とを加算してパルス変調信号を生成する加算手段と、
   を具備するパルス送信装置。
2. 前記シンボルパルス生成手段は、
   前記先頭パルススロット位置を示すシンボルタイミングパルスを互いに異なる増幅率で増幅する第１及び第２の増幅手段と、
   前記先頭パルススロットに分配された前記データ情報に応じて、前記第１及び第２の増幅手段の出力のいずれか一方を選択する選択手段と、を具備する
   請求項１に記載のパルス送信装置。
3. パルス送信装置は、
   前記先頭パルススロット区間内に、パルス幅が前記スロット幅以下のシンボルタイミングパルスを生成するシンボルタイミング生成手段、をさらに具備し、
   前記データパルス生成手段は、
   前記シンボルタイミングパルスを入力し、１スロット時間ずつ遅延量が大きくなる複数の遅延シンボルタイミングパルスを形成する遅延器と、
   前記遅延シンボルタイミングパルスと前記後部パルススロットに分配された前記データ情報との論理積演算を、前記後部パルススロットごとに行う論理積回路と、
   前記後部パルススロットごとの前記論理積演算結果を論理和演算して前記データパルス変調信号を生成する論理和回路と、を具備する
   請求項１に記載のパルス送信装置。
4. 前記シンボルタイミング生成手段は、
   ワンショット回路、を具備する
   請求項４に記載のパルス送信装置。
5. 前記パルス変調信号に搬送波を乗算してキャリア変調信号を生成するキャリア変調信号生成手段、をさらに具備する
   請求項１に記載のパルス送信装置。
6. Ｉ軸用及びＱ軸用ごとの前記データパルス生成手段、前記シンボルパルス生成手段、及び、前記加算手段と、
   直交変調信号を生成する直交変調手段と、を具備し、
   前記分配手段は、Ｉ軸及びＱ軸にｎビットのデータ情報をそれぞれ分配し、
   前記データパルス生成手段は、前記後部パルススロットに分配された軸ごとの前記データ情報に応じて、互いに極性が反転する２値からＩ成分及びＱ成分を選択して、Ｉ軸用及びＱ軸用の前記データパルス変調信号を生成し、
   前記シンボルパルス生成手段は、前記データパルス変調信号の振幅レベルより大きく、互いに極性が反転する２値から、前記先頭パルススロットに分配された軸ごとの前記データ情報に応じて、Ｉ成分及びＱ成分を選択し、Ｉ軸用及びＱ軸用の前記シンボルパルス変調信号を生成し、
   前記加算手段は、Ｉ軸用及びＱ軸用の前記シンボルパルス変調信号と、Ｉ軸用及びＱ軸用の前記データパルス変調信号とを、軸ごとに加算して、Ｉパルス変調信号及びＱパルス変調信号を生成し、
   前記直交変調手段は、Ｉパルス変調信号及びＱパルス変調信号に対し、直交変調を施して、前記直交変調信号を生成する
   請求項１に記載のパルス送信装置。
7. 前記シンボルパルス生成手段は、
   前記先頭パルススロットに分配された前記データ情報に応じて、前記先頭パルススロット位置を示すシンボルタイミングパルスの極性を切り換えるレベル変換器と、
   前記レベル変換器の出力を増幅する増幅手段と、を具備する
   請求項６に記載のパルス送信装置。
8. パルス送信装置は、
   前記先頭パルススロット区間内に、パルス幅が前記スロット幅以下のシンボルタイミングパルスを生成するシンボルタイミング生成手段、をさらに具備し、
   前記データパルス生成手段は、前記シンボルタイミングパルスを入力し、１スロット時間ずつ遅延量が大きくなる複数の遅延シンボルタイミングパルスを形成する遅延器と、
   前記後部パルススロットごとに、前記後部パルススロットに分配された前記データ情報に応じて、前記遅延シンボルタイミングパルスの極性を切り換えるレベル変換手段と、
   前記後部パルススロットごとのレベル変換結果を加算して前記データパルス変調信号を生成する加算手段と、を具備する
   請求項６に記載のパルス送信装置。
9. １シンボルあたりｎビットのデータ情報からなるシンボルデータを、シンボル周期の１／ｎをスロット幅とするパルススロットに１ビットずつ分配して送信されたパルス変調信号を受信する受信手段と、
   前記パルス変調信号の振幅レベルと閾値１との閾値判定により、先頭パルススロット位置を検出するシンボルタイミング検出手段と、
   前記パルス変調信号の振幅レベルと閾値２との閾値判定により、前記先頭パルススロットに分配された前記データ情報を抽出する先頭データ抽出手段と、
   前記パルス変調信号の振幅レベルと閾値３との閾値判定により、前記後部パルススロットに分配された前記データ情報を抽出する後部データ抽出手段と、
   を具備するパルス受信装置。
10. 前記閾値２は、前記閾値１より大きい値であり、前記閾値３は、前記閾値１より小さい値である
    請求項９に記載のパルス受信装置。
11. 搬送波が乗算された前記パルス変調信号の包絡線を検波する検波手段、をさらに具備する
    請求項９に記載のパルス受信装置。
12. 前記パルス変調信号は、１シンボルあたりｎビットのデータ情報からなるシンボルデータが、シンボル周期の１／ｎをスロット幅とするＩ軸及びＱ軸のパルススロットにそれぞれ１ビットずつ分配されて送信された直交変調信号であり、
    パルス受信装置は、
    前記直交変調信号に対して、基準位相と基準位相から９０度ずらした搬送波を乗算し、Ｉ軸用及びＱ軸用の検波信号を生成する直交検波手段、をさらに具備し、
    前記シンボルタイミング手段は、前記検波信号を絶対値化し、絶対値化された振幅レベルと前記閾値１との閾値判定により、前記先頭パルススロット位置を検出し、
    前記閾値２及び前記閾値３は、ゼロであり、
    前記先頭パルス抽出手段及び前記後部パルス抽出手段は、前記検波信号の正負に応じて、前記先頭パルススロット及び前記後部パルススロットに分配されたデータ情報を抽出する
    請求項１０に記載のパルス受信装置。
13. ｎビットのデータ情報を、シンボル周期の１／ｎをスロット幅とするパルススロットに、１ビットずつ分配するステップと、
    先頭パルススロット以外の後部パルススロットに分配された前記データ情報に応じた振幅レベルを選択して、前記後部パルススロット区間内にデータパルス変調信号を生成するステップと、
    前記データパルス変調信号の振幅レベルより大きい２値の振幅レベルから、前記先頭パルススロットに分配された前記データ情報に応じて、いずれか一方の振幅レベルを選択して、前記先頭パルススロット区間内にシンボルパルス変調信号を生成するステップと、
    前記シンボルパルス変調信号と前記データパルス変調信号とを加算してパルス変調信号を生成するステップと、
    を有するパルス伝送方法。
14. １シンボルあたりｎビットのデータ情報からなるシンボルデータを、シンボル周期の１／ｎをスロット幅とするパルススロットに１ビットずつ分配して送信されたパルス変調信号を受信するステップと、
    前記パルス変調信号の振幅レベルと閾値１との閾値判定により、先頭パルススロット位置を検出するステップと、
    前記パルス変調信号の振幅レベルと閾値２との閾値判定により、前記先頭パルススロットに分配された前記データ情報を抽出するステップと、
    前記パルス変調信号の振幅レベルと閾値３との閾値判定により、前記後部パルススロットに分配された前記データ情報を抽出するステップと、
    を有するパルス復調方法。
    
    

Images