以下、本発明の実施の形態について図面を用いて説明する。
(実施の形態1)
図1に、本発明の実施の形態1に係るパルス送信装置の要部構成を示す。図1に示すパルス送信装置100は、データ分配器101、シンボルタイミング生成部102、シンボルパルス生成部103、データパルス生成部104、加算器105を備えている。
データ分配器101は、1シンボルに割り当てるnビットのデータ情報を、n個のデータS1、S2、…、Snに分配し、データS1をシンボルパルス生成部103へ出力する。更に、データ分配器101は、データS2〜Snをデータパルス生成部104へ出力する。更に、データ分配器101は、シンボルクロックSCをシンボルタイミング生成部102に出力する。
シンボルタイミング生成部102は、例えば、ワンショット回路1020によって構成され、シンボルクロックSCの立ち上がりをトリガとして、所望パルス信号のパルス幅Wpの時間だけ“H”になるシンボルタイミングSTを生成し、シンボルタイミングSTをシンボルパルス生成部103およびデータパルス生成部104へ出力する。なお、シンボルタイミング生成部102は、振幅レベルがα、パルス幅Wpがパルススロット周期Tp未満のシンボルタイミングSTを生成する。なお、パルススロットは、1シンボル周期Tsをn分割したもので、パルススロット周期Tpは、1シンボル周期Tsの1/nとなる。
シンボルパルス生成部103は、増幅器1030、1031、セレクタ1032を備え、増幅器1030、1031は、互いに異なる増幅度でシンボルタイミングSTを増幅し、得られたシンボルパルスSP0、SP1をセレクタ1032へ出力する。なお、増幅器1030は、シンボルパルスSP0の振幅レベルがβとなるように増幅する。また、増幅器1031は、シンボルパルスSP1の振幅レベルがγとなるよう増幅する。セレクタ1032は、データS1の値に応じて、シンボルパルスSP0又はシンボルパルスSP1のいずれか一方を選択して、シンボルパルスSPとして加算器105へ出力する。
例えば、データS1が“0”の場合、セレクタ1032は、シンボルパルスSP0をシンボルパルスSPとして選択し、データS1が“1”の場合、セレクタ1032は、シンボルパルスSP1をシンボルパルスSPとして選択する。つまり、シンボルパルス生成部103は、先頭パルススロットに割り当てられたデータS1が“0”の場合、振幅レベルがβのシンボルパルスSPを生成し、データS1が“1”の場合、振幅レベルがγのシンボルパルスSPを生成し、加算器105へ出力する。
データパルス生成部104は、遅延器1041−2〜1041−n、AND回路1042−2〜1042−n、OR回路1040を備えている。遅延器1041−2は、シンボルタイミングSTをパルススロットTpだけ遅延し、AND回路1042−2は、遅延後のシンボルタイミングSTとデータS2との論理積演算を行い、論理積演算結果をOR回路1040へ出力する。
同様に、遅延器1041−k(k=3〜n)は、シンボルタイミングSTをパルススロットTp×(k−1)だけ遅延し、AND回路1042−kは、遅延後のシンボルタイミングSTとデータSkとの論理積演算を行う。すなわち、AND回路1042−kは、論理積演算により、データSkをパルススロットkに割り当てる。AND回路1042−kは、パルススロットkに割り当てられたデータSkをOR回路1040へ出力する。
OR回路1040は、AND回路1042−2〜1042−nから出力されるデータSkに対し論理和演算を行う。すなわち、OR回路1040は、論理和演算により、パルススロットk(k=2〜n)にデータSkを割り当てたデータパルスDPを生成する。つまり、データパルス生成部104は、データSkが“0”の場合、パルススロットkに振幅レベルが0のデータパルスDPを生成し、データSkが“1”の場合、パルススロットkに振幅レベルがαのデータパルスDPを生成し、加算器105へ出力する。
加算器105は、シンボルパルスSPとデータパルスDPとを加算して、パルス変調信号として出力する。
次いで、本実施の形態において用いられるパルス伝送フォーマットと振幅レベルの関係について図2を用いながら説明する。図2に示すように、本実施の形態において用いられるパルス伝送フォーマットは、シンボル周期Tsをn分割したn個のパルスロットから構成され、先頭パルススロットには、シンボルタイミングSTとデータS1とが割り当てられ、先頭パルススロット以外の後部パルススロットには、データS2〜Snが割り当てられる。
そして、先頭パルススロット区間内では、データS1が“0”の場合はパルス変調信号の振幅レベルをβとし、データS1が“1”の場合はパルス変調信号の振幅レベルをγとする。さらに、後部パルススロット区間内では、データS2〜Snが“0”の場合はパルス変調信号の振幅レベルを0とし、データS2〜Snが“1”の場合はパルス変調信号の振幅レベルをαとする。このとき、振幅レベルの関係は、α<β<γの関係を保つものとする。
すなわち、先頭パルススロット区間内に割り当てられるデータS1や後部パルススロット区間内に割り当てられるデータS2〜Snの値に関わらず、先頭パルススロット区間内のパルス変調信号の振幅レベルは、常に、後部パルススロット区間内のパルス変調信号の振幅レベルよりも大きく設定される。
上述したように、データSk(k=1〜n)は、すべてシンボルタイミングSTを基準として、各パルススロットkへ割り当てられるため、受信側では、シンボルタイミングSTのみを検出すれば、パルス変調信号と同期を取ることが可能となる。
したがって、本実施の形態の形態では、シンボルタイミングSTが重畳される先頭パルススロット区間内のパルス変調信号の振幅レベルを、後部パルススロット区間内のパルス変調信号の振幅レベルよりも大きくする。これより、受信側でシンボルタイミングSTの検出がしやすくなって、パルス変調信号をより確実に復調することができるようになる。
次いで、上記のように構成されたパルス送信装置100の動作について、図3のタイミング図を用いながら説明する。図3は、1シンボルに4ビットのデータ情報を割り当てる場合の例で、データ情報は、1シンボル周期Tsの1/4をパルススロット周期Tpとするパルススロットへ割り当てられる。なお、以下の説明では、1シンボル周期Tsにnビットのデータ情報を割り当てる場合を想定して説明する。
まず、データ分配器101によって、データ情報がデータS1〜Snに分配され、データS1は、シンボルパルス生成部103のセレクタ1032へ出力され、データS2〜Snは、データパルス生成部104の遅延器1041−2〜1041−nへ出力される。
一方、シンボルタイミング生成部102のワンショット回路1020によって、シンボルクロックSCの立ち上がりをトリガとして、所望パルス信号のパルス幅の時間だけ“H”になるシンボルタイミングSTが生成される。生成されたシンボルタイミングSTは、シンボルパルス生成部103およびデータパルス生成部104へ出力される。
そして、シンボルパルス生成部103の増幅器1030、1031によって、シンボルタイミングSTの振幅値がβとγとなるように増幅されて、増幅後のシンボルパルスSP0、SP1はセレクタ1032へ出力される。
そして、セレクタ1032によって、データS1に応じて、先頭パルススロット区間内に割り当てられるパルス変調信号の振幅レベルとして、β若しくはγのいずれか一方が選択される。具体的には、データS1が“0”の場合は振幅レベルとしてβが選択され、データS1が“1”の場合は振幅レベルとしてγが選択される。つまり、データS1に応じて、振幅レベルがβのシンボルパルスSP0か、振幅レベルがγのSP1のいずれかが選択されて、加算器105へ出力される。
そして、シンボルタイミングSTは、データパルス生成部104の遅延器1041−k(k=2〜n)によって、パルススロット幅Tp×(k−1)だけそれぞれ遅延されて、AND回路1042−kへ出力される。そして、AND回路1042−k(k=2〜n)によって、遅延後のシンボルタイミングSTとデータSkとの論理積演算が行われ、演算結果がOR回路1040へ出力される。そして、OR回路1040によって、それぞれの演算結果が論理和演算されて、後部パルススロットにデータS2〜Snが割り当てられたパルス変調信号が生成される。生成されたパルス変調信号は、データパルスDPとして、加算器105へ出力される。なお、データパルスDPの振幅レベルはデータSkに応じて0又はαとなる。
すなわち、論理積演算および論理和演算により、具体的には、データSk(k=2〜n)が“1”の場合や、パルススロットkに振幅レベルがαのパルス変調信号が割り当てられ、データSkが“0”の場合などに、パルススロットkに振幅レベルが0のパルス変調信号が割り当てられた後部パルススロット、すなわち、データパルスDPが生成されることになる。
そして、加算器105によって、シンボルパルスSPとデータパルスDP、つまり、先頭パルススロットと後部パルススロットとが合成されて、1シンボルを構成するパルス変調信号が生成される。
以上のように、本実施の形態によれば、基準クロックとしてシンボルタイミングSTのみを用い、シンボルタイミングSTが重畳される先頭パルススロットに割り当てられるシンボルパルスSPの振幅レベルを、先頭パルススロット以外の後部パルススロットに割り当てられるデータパルスDPよりも大きい振幅レベルとし、かつ、先頭パルススロットに割り当てるデータS1に応じて、シンボルパルスSPの振幅レベルを変えることができる。このため、受信側では、同期に必要なシンボルタイミングSTを確実に検出することができるようになり、また、検出したシンボルタイミングSTのみでパルス変調信号と同期を取って、復調することができるようになる。
また、基準クロックとしてシンボルタイミングSTのみを用い、シンボル周期Tsの逓倍クロック信号を必要としないため、伝送レートが高速になっても、比較的簡易な構成で、パルス変調信号を生成することができる。さらに、先頭パルススロットには、シンボルタイミングSTとデータ情報S1とを重畳することができるため、伝送効率の低下を防止することができる。
なお、上述した説明では、シンボルタイミング生成部102がワンショット回路1020から構成されるようにしたが、遅延器とAND回路を用いて、シンボルタイミングSTを生成するようにしても良い。具体的には、シンボルクロックSCを遅延器によって所望パルス信号のパルス幅Wpだけ遅延させ、遅延前のシンボルクロックSCと遅延後のシンボルクロックSC’との論理積を行い、シンボルタイミングSTを生成するようにしても良い。このようにすることで、シンボルタイミングSTのパルス幅を高精度に調整することができ、伝送レートが高速になりパルススロット周期Tpが短くなる場合においても対応することができるようになる。
(実施の形態2)
本実施の形態2に係るパルス送信装置100の要部構成は、図1に示すパルス送信装置100と同様で、相違点は、ワンショット回路1020がパルススロット周期に等しいパルス幅のシンボルタイミングSTを生成する点である。すなわち、本実施の形態では、パルススロット周期と同じパルス幅のパルス変調信号が送信される。
ワンショット回路1020は、時定数を変更して、“H”パルスを生成する時間を調整し、パルススロット周期に等しい時間だけ“H”となるシンボルタイミングSTを生成する。
以下、上記のように構成されたパルス送信装置100の動作について、図4のタイミング図を用いながら説明する。図4は、1シンボルに4ビットのデータ情報を割り当てる場合の例で、データ情報は、1シンボル周期Tsの1/4をパルススロット周期Tpとするパルススロットへ割り当てられる。なお、以下の説明では、1シンボル周期Tsにnビットのデータ情報を割り当てる場合を想定して説明する。
まず、データ分配器101によって、データ情報がデータS1〜Snに分配され、データS1は、シンボルパルス生成部103のセレクタ1032へ出力され、データS2〜Snは、データパルス生成部104の遅延器1041−2〜1041−nへ出力される。
一方、シンボルタイミング生成部102のワンショット回路1020によって、シンボルクロックSCの立ち上がりをトリガとして、パルススロット幅と同じ時間だけ“H”になるシンボルタイミングSTが生成され、生成されたシンボルタイミングSTはシンボルパルス生成部103およびデータパルス生成部104へ出力される。
以後、上記実施の形態1と同様に、シンボルパルス生成部103の増幅器1030、1031によって、シンボルタイミングSTの振幅値が、βとγとなるように増幅される。また、セレクタ1032によって、データS1に応じて、先頭パルススロット区間内に割り当てられるパルス変調信号の振幅レベルとして、β若しくはγのいずれか一方が選択される。
そして、シンボルタイミングSTは、データパルス生成部104の遅延器1041−k(k=2〜n)によって、パルススロット幅Tp×(k−1)だけそれぞれ遅延されて、AND回路1042−kへ出力される。また、AND回路1042−k(k=2〜n)は、遅延後のシンボルタイミングSTとデータSkとの論理積演算を行ない、演算結果をOR回路1040に出力する。そして、OR回路1040によって、それぞれの演算結果が論理和演算されて、加算器105へ出力される。また、加算器105によって、先頭パルススロットと後部パルススロットとが合成されて、1シンボルを構成するパルス変調信号が生成される。
このようにして生成されるパルス変調信号は、図4に示すようにパルススロット周期Tpと同じ時間幅をパルス幅とするパルス変調信号、すなわち、ASK変調信号となる。
以上のように、本実施の形態によれば、ワンショット回路1020の時定数を変更することで、回路規模を増大させることなく比較的簡易な構成でASK変調方式にも対応することができる。
なお、上述した説明では、シンボルタイミング生成部102がワンショット回路1020から構成されるようにしたが、遅延器とAND回路を用いて、シンボルタイミングSTを生成するようにしても良い。具体的には、シンボルクロックSCを遅延器によってパルススロット周期Tpだけ遅延させ、遅延前のシンボルクロックSCと遅延後のシンボルクロックSC’との論理積を行い、シンボルタイミングSTを生成するようにしても良い。このようにすることで、シンボルタイミングSTのパルス幅を高精度に調整することができ、伝送レートが高速になりパルススロット周期Tpが短くなる場合においても対応することができるようになる。
(実施の形態3)
図5に、本発明の実施の形態3に係るパルス送信装置200の要部構成を示す。同図において、図1と同じ部分には同じ符号を付し、その説明を省略する。図5は、図1に対して、発振器201およびミキサ202を追加した構成を採る。
発振器201は、搬送波信号を生成し、搬送波信号をミキサ202へ出力する。
ミキサ202は、加算器105から出力されるパルス変調信号と搬送波信号とを掛け合わせ、無線周波数帯のパルス変調信号(以下「キャリア変調信号」という)を生成する。
次いで、上記のように構成されたパルス送信装置200の動作について、図6のタイミング図を用いながら説明する。図6は、1シンボルに4ビットのデータ情報を割り当てる場合の例で、データ情報は、1シンボル周期Tsの1/4をパルススロット周期Tpとするパルススロットへ割り当てられる。なお、以下の説明では、1シンボル周期Tsにnビットのデータ情報を割り当てる場合を想定して説明する。
上述したようにデータ分配器101〜加算器105によって、シンボルタイミングSTおよびデータS1〜Snに応じて、振幅値が選択されたパルス変調信号が生成される。
そして、加算器105から出力されるパルス変調信号は、ミキサ202によって、発振器201から出力される搬送波信号と掛け合わされて、無線周波数帯のパルス変調信号(キャリア変調信号)が生成される。キャリア変調信号の振幅レベルは、図6に示すように、パルス変調信号の振幅レベルに応じて、α、β、γのいずれかの値となる。
以上のように、本実施の形態によれば、発振器201とミキサ202とを備えることにより、複雑な回路を用いることなく比較的簡易な構成で、搬送波信号によるキャリア変調信号を生成することができるようになるため、無線周波数帯におけるパルス通信に対応することができる。
なお、図6には、キャリア変調信号の振幅レベルがパルス変調信号の振幅レベルと同じ場合の例を示したが、キャリア変調信号の振幅レベルとパルス変調信号の振幅レベルが同一となる場合に限られず、α<β<γの関係を維持していれば良く、キャリア変調信号の振幅レベルを増減しても良い。
また、キャリア変調信号のパルス幅をパルススロット周期Tpと同一にし、ASK変調信号によるキャリア変調信号を生成するようにしても良い。
(実施の形態4)
図7に、本発明の実施の形態4に係るパルス受信装置の要部構成を示す。図7に示すパルス受信装置300は、実施の形態1に係るパルス送信装置100から送信されるパルス変調信号を受信し、復調するための受信装置である。
パルス受信装置300は、データパルス検出部301、シンボルタイミング検出部302、識別パルス生成部303、データ生成部304を備えている。
データパルス検出部301は、比較器3010、3011と、ワンショット回路3012、3013とから構成される。
比較器3010は、パルス変調信号の振幅レベルと閾値Aとを比較して、2値のディジタル信号に変換する。同様に、比較器3011は、パルス変調信号の振幅レベルと閾値Bとを比較して、2値のディジタル信号に変換する。各比較器の閾値は、送信側で設定された振幅レベルα、β、γを識別できるような値に設定される。
具体的には、閾値Aはβとγとを識別するためβ<A<γを満たすように設定され、閾値Bは0とαとを識別するため0<B<αを満たすように設定される。比較器3010、3011は、閾値判定結果のディジタル信号を、それぞれワンショット回路3012、3013へ出力する。なお、0は、後部パルススロットに割り当てられたデータSk(k=2〜n)が“0”の時の振幅レベルで、αは、後部パルススロットに割り当てられたデータSk(k=2〜n)が“1”の時の振幅レベルで、βは、先頭パルススロットに割り当てられたデータS1が“0”の時の振幅レベル、γは、先頭パルススロットに割り当てられたデータS1が“1”の時の振幅レベルである。
ワンショット回路3012、3013は、ディジタル信号の立ち上がりをトリガとして、パルススロット周期Tpの時間だけ“H”パルスとなるデータパルスDPA、DPBを生成し、データパルスDPA、DPBをデータ生成部304へ出力する。
このようにして、比較器3010及びワンショット回路3012は、先頭パルススロットに割り当てられたデータS1を抽出し、比較器3011及びワンショット回路3013は、後部パルススロットに割り当てられたデータSk(k=2〜n)を抽出する。
シンボルタイミング検出部302は、比較器3020から構成される。比較器3020は、パルス変調信号の振幅レベルと閾値Cとを比較し、2値のディジタル信号に変換する。このとき、閾値Cの値をα<C<βの関係を満たすように設定することで、パルス変調信号の振幅レベルが閾値C未満の場合は、後部パルススロットであると判定でき、パルス変調信号の振幅レベルが閾値Cよりも大きい場合は、先頭パルススロットであると判定できる。
上述したように、パルス送信装置100からは、先頭パルススロットにのみシンボルタイミングSTが割り当てられて送信されるため、閾値判定をすることによって先頭パルススロットの位置がわかり、シンボルタイミングSTを検出することができる。シンボルタイミング検出部302は、検出したシンボルタイミングSTを識別パルス生成部303へ出力するとともに、データ生成部304へ出力する。
識別パルス生成部303は、ワンショット回路3031〜303nから構成され、ワンショット回路3031〜303nは、シンボルタイミングSTの立ち上がりをトリガとして、パルス幅がそれぞれ異なるn個の識別パルスDP1〜DPnを生成する。図8に、識別パルスDP1〜DPnのタイミング図を示す。図8に示すように、識別パルス生成部303は、立ち下がりが各パルススロットの中心付近に位置する識別パルスDP1〜DPnを生成し、識別パルスDP1〜DPnをデータ生成部304へ出力する。
データ生成部304は、フリップフロップ(F/F:Flip Flop)304A1〜304An、304B1〜304Bnから構成される。
フリップフロップ304A1は、ワンショット回路3012から出力されるデータパルスDPAを識別パルスDP1の立ち下がりエッジでサンプリングし、サンプリング後の識別データDD1をフリップフロップ304B1へ出力する。
フリップフロップ304A2〜304Anは、ワンショット回路3013から出力されるデータパルスDPBを識別パルスDP2〜DPnの立ち下がりエッジでサンプリングし、サンプリング後の識別データDD2〜DDnをフリップフロップ304B2〜304Bnへ出力する。
フリップフロップ304B1〜304Bnは、識別データDD1〜DDnをシンボルタイミングSTの立ち上がりエッジで位相同期を取り、1シンボルに割り当てられたビットからなるデータR1〜Rnを復調する。
次いで、上記のように構成されたパルス受信装置300の動作について、再度図8のタイミング図を用いながら説明する。図8は、1シンボル周期Tsが4個のパルススロットに分割されて、パルススロットごとに割り当てられたパルス変調信号のタイミング図の例である。なお、以下の説明では、1シンボル周期Tsがn個のパルススロットに分割され、各パルススロットにデータ情報が割り当てられた場合を想定して説明する。
図示せぬパルス送信装置100から送信されるパルス変調信号は、データパルス検出部301およびシンボルタイミング検出部302に出力される。そして、データパルス検出部301の比較器3010によって、パルス変調信号の振幅レベルが閾値Aよりも大きいか否かの閾値判定がされて、2値のディジタル信号に変換される。変換後の2値のディジタル信号はワンショット回路3012へ出力され、検出されたパルスの立ち上がりをトリガとして、パルススロット周期Tpの時間だけ“H”パルスが生成され、生成されたデータパルスDPAはデータ生成部304のフリップフロップ304A1へ出力される。
上述したように、閾値Aは、β<A<γを満たすように設定されているため、比較器3010によって生成されたデータパルスDPAは、先頭パルススロットに割り当てられたデータS1を示す。
同様に、パルス変調信号は、データパルス検出部301の比較器3011によって、パルス変調信号の振幅レベルが閾値Bよりも大きい否かの閾値判定がされて、2値のディジタル信号に変換される。変換後の2値のディジタル信号はワンショット回路3013へ出力され、検出されたパルスの立ち上がりをトリガとして、パルススロット周期Tpの時間だけ“H”パルスが生成され、生成されたデータパルスDPBはデータ生成部304のフリップフロップ304A2〜304Anへ出力される。
閾値Bは、0<B<αを満たすように設定されているため、データパルスDPBの先頭パルススロットは常に“H”パルスとなり、後部パルススロットは、各パルススロットに割り当てられたデータS2〜Snの値を示す。
さらに、パルス変調信号は、シンボルタイミング検出部302の比較器3020によって、パルス変調信号の振幅レベルが閾値Cよりも大きいか否かの閾値判定がされて、2値のディジタル信号に変換される。上述したように閾値Cは、α<C<βを満たすように設定されているため、閾値判定により閾値Cよりも大きいと判定された領域は、シンボルタイミングが割り当てられた先頭スロットであることを意味する。
このようにして、シンボルタイミング検出部302によって、シンボルタイミングSTが検出され、検出されたシンボルタイミングSTは、識別パルス生成部303のワンショット回路3031〜303nへ出力されるとともに、データ生成部304のフリップフロップ304B1〜304Bnへ出力される。
識別パルス生成部303のワンショット回路3031〜303nによって、シンボルタイミングSTの立ち上がりをトリガとして、パルス幅が異なるn個の識別パルスDP1〜DPnが生成され、生成された識別パルスDP1〜DPnは、フリップフロップ304A1〜304Anへ出力される。識別パルスDP1〜DPnは、図8に示すように、各パルススロットの中心付近で立ち下がりエッジを有している。
そして、データ生成部304のフリップフロップ304A1によって、データパルスDPAが識別パルスDP1の立ち下がりエッジでサンプリングされて、サンプリング後の識別データDD1が、フリップフロップ304B1によってシンボルタイミングSTの立ち上がりエッジで位相同期が取られて、データR1として復調される。
同様に、データ生成部304のフリップフロップ304A2〜304Anによって、データパルスDPBが識別パルスDP2〜DPnの立ち下がりエッジにおいて、それぞれサンプリングされて、サンプリング後の識別データDD2〜DDnが、フリップフロップ304B2〜304Bnによってシンボルタイミングの立ち上がりエッジで位相同期が取られて、データR2〜Rnとして復調される。
以上のように、本実施の形態によれば、受信したパルス変調信号を3つの閾値(A、B、C:B<C<A)を用いて閾値判定し、閾値判定の結果からシンボルタイミングST、データパルスDPA、及びDPBを抽出して、得られたシンボルタイミングSTを用いてデータパルスDPA、DPBをサンプリングしてデータR1〜Rnを復調することができる。
このため、本実施の形態では、パルススロット周期Tsと同等もしくはパルススロット周期Tsより高速のクロック信号が不要となって、回路規模が増大せず、パルス受信装置の簡略化、小型化、及び低消費電力化を図ることができる。
また、異なる閾値を用いて閾値判定することによって、先頭パルススロットに配置されたシンボルタイミングとデータ情報とを分離することができ、伝送効率の低下を防止することができる。
なお、上述した説明では、識別パルス生成部303はワンショット回路3031〜303nを用いて識別パルスDP1〜DPnを生成するようにしたが、遅延器と排他論理和回路を用いて識別パルスDP1〜DPnを生成するようにしても良い。具体的には、シンボルタイミングSTをフリップフロップ等で2分周したタイミング信号を生成し、このタイミング信号と、このタイミング信号を遅延器によって任意の遅延量だけ遅延させた遅延信号との排他論理和を行い、識別パルスDP1〜DPnを生成するようにする。このような構成にする場合には、識別パルスDP1〜DPnを高精度で生成することができるため、伝送レートが高速となりパルススロット周期Tsが短くなっても、高速な伝送レートに対応したパルス受信装置を構築することができる。
なお、実施の形態2に係るパルス送信装置100から送信されるASK変調信号を受信する場合は、データパルス検出部301のワンショット回路3012、3013が不要となり、回路規模を増大させず、比較的簡易な構成で、ASK変調信号を復調することができる。
(実施の形態5)
図9に、本発明の実施の形態5に係るパルス受信装置の要部構成を示す。図9に示すパルス受信装置400は、実施の形態3に係るパルス送信装置200から送信されるキャリア変調信号を受信し、復調するための受信装置である。なお、同図において、図7と同じ部分には同じ符号を付し、その説明を省略する。図9は、図7に対して、検波器401を追加した構成を採る。
検波器401は、包絡線検波器4010と、増幅器4011とを備えている。包絡線検波器4010は、キャリア変調信号の包絡線、すなわち、変調信号の極大点を滑らかにつないだ線を検波し、検波後の包絡線を増幅器4011へ出力する。図10に、検波後の信号の波形の様子を示す。包絡線検波器4010は、一般的にダイオード等によりキャリア変調信号の負の部分を切り取り、抵抗とコンデンサー等で構成されたローパスフィルタで包絡線を非同期検波する。なお、包絡線検波器4010が、同期検波により包絡線を検波するようにしても良い。
増幅器4011は、検波後の包絡線を増幅し、増幅後の検波信号をデータパルス検出部301およびシンボルタイミング検出部302へ出力する。
以後、実施の形態4と同様に、データパルス検出部301によって、データパルスDPA、DPBが生成され、シンボルタイミング検出部302によって、シンボルタイミングSTが検出され、識別パルス生成部303およびデータ生成部304によって、データR1〜Rnが復調される。
以上のように、本実施の形態によれば、検波器401を備えることにより、他に複雑な回路を用意することなく、比較的簡易な構成で、無線周波数帯で変調されたキャリア変調信号を復調することができて、無線によるパルス通信に対応することができるようになる。
なお、上述した説明では、パルススロット周期Tpよりも短い時間幅をパルス幅Wpとするキャリア変調信号を受信する場合について説明したが、実施の形態2に係るパルス送信装置100のように、パルススロット周期Tpに等しい時間幅をパルス幅WpとするASK変調されたキャリア変調信号を受信する場合には、データパルス検出部301のワンショット回路3012、3013を取り外すだけで良く、回路規模を増大させることなく、比較的簡易な構成で、ASK変調方式にも対応したパルス受信装置を構築することができる。
また、キャリア変調信号の振幅レベルα、β、γは、包絡線検波器4010通過後、半分になるため、増幅器4011によって、振幅レベルをα、β、γに再び増幅するようにしたが、送信側の送信振幅レベルや、データパルス検出部301およびシンボルタイミング検出部302の比較器の精度によっては、増幅器4011を用いなくても良い。
(実施の形態6)
図11に、本発明の実施の形態6に係るパルス送信装置の要部構成を示す。本実施の形態の説明にあたり、図1と同一構成部分には同一符号を付して、その説明を省略する。本実施の形態は、QPSK変調信号を送信する送信装置に適用した例である。
図11に示すパルス送信装置500は、データ分配器101、シンボルタイミング生成部102、シンボルパルス生成部501−i,501−q、データパルス生成部502−i,502−q、加算器503−i,503−q、及び、直交変調部504を備えている。
データ分配器101は、I軸及びQ軸の各々の1シンボルにそれぞれ割り当てるnビットのデータ情報を、n個のデータS1i〜Sni,及びn個のデータS1q〜Snqに分配し、データS1iをシンボルパルス生成部501−iへ出力し、データS1qをシンボルパルス生成部501−qへ出力し、データS2i〜Sniをデータパルス生成部502−iに出力し、データS2q〜Snqをデータパルス生成部502−qへ出力する。また、データ分配器101は、シンボルクロックSCをシンボルタイミング生成部102に出力する。
シンボルパルス生成部501−iは、レベル変換器5011−i、及び増幅器5012−iを備え、レベル変換器5011−iは、シンボルタイミングSTをデータS1iの値に応じて正負の信号に変換する。増幅器5012−iは、シンボルパルスSPiの振幅レベルがβとなるよう増幅する。なお、βは、シンボルタイミングSTの振幅レベルαより大きい値とする。
同様に、シンボルパルス生成部501−qは、レベル変換器5011−q、及び増幅器5012−qを備え、レベル変換器5011−qは、シンボルタイミングSTをデータS1qの値に応じて正負の信号に変換する。増幅器5012−qは、シンボルパルスSPqの振幅レベルがβとなるよう増幅する。
このように、シンボルパルス生成部501−i,501−qは、シンボルタイミングSTが“1”のときのみ、先頭パルススロットに割り当てられたデータS1i,S1qの値によって正負の信号に変換して振幅レベルβのシンボルパルスSPi,SPqを生成し、シンボルタイミングSTが“0”の場合は、データS1i,S1qの値に関わらず、振幅レベルが0のシンボルパルスSPi,SPqを生成し、加算器503−i,503−qへ出力する。
データパルス生成部502−iは、遅延器5021−ki(k=2〜n)、レベル変換器5022−ki(k=2〜n)、及び加算器5023−iを備えている。遅延器5021−kiは、シンボルタイミングSTをパルススロット幅Tp×(k−1)だけ、それぞれ遅延する。また、レベル変換器5022−kiは、遅延後のシンボルタイミングSTをデータSkiの値に応じて正負の信号に変換する。加算器5023−iは、レベル変換器5022−kiから出力される各々の正負信号を加算し、データパルスDPiを生成する。
同様に、データパルス生成部502−qは、遅延器5021−kq(k=2〜n)、レベル変換器5022−kq(k=2〜n)、及び加算器5023−qを備えている。遅延器5021−kqは、シンボルタイミングSTをパルススロット幅Tp×(k−1)だけそれぞれ遅延する。また、レベル変換器5022−kqは、遅延後のシンボルタイミングSTをデータSkqの値に応じて正負の信号に変換する。加算器5023−qは、レベル変換器5022−kqから出力される各々の正負信号を加算し、データパルスDPqを生成する。
このように、データパルス生成部502−i,502−qは、パルススロット2〜nにデータSki,Skq(k=2〜n)を割り当て、遅延後のシンボルタイミングSTが“1”のときのみ、データSki,Skq(k=2〜n)の値によって正負の信号に変換して振幅レベルαのデータパルスDpi,DPqを生成する。また、データパルス生成部502−i,502−qは、遅延後のシンボルタイミングSTが“0”の場合は、データSki,Skqの値に関わらず、振幅レベルが0のデータパルスDpi,DPqを生成し、加算器503−i,503−qへ出力する。
加算器503−iは、シンボルパルスSPiとデータパルスDPiとを加算して、Iパルス変調信号として、直交変調部504に出力する。同様に、加算器503−qは、シンボルパルスSPqとデータパルスDPqとを加算して、Qパルス変調信号として、直交変調部504に出力する。
直交変調部504は、発振器5040、移相器5041、ミキサ5042−i,5042−q、加算器5043を備えている。発振器5040は、搬送波信号を生成してミキサ5042−i及び移相器5041へ出力する。移相器5041は、発振器5040で生成された基準位相の搬送波信号を、当該基準位相の搬送波信号に対して90度(π/2)ずれた搬送波信号に変換し、ミキサ5042−qへ出力する。ミキサ5042−iは、加算器503−iから出力されるIパルス変調信号と基準位相の搬送波信号とを掛け合わせる。同様に、ミキサ5042−qは、加算器503−qから出力されるQパルス変調信号と基準位相に対して90度ずれた搬送波信号とを掛け合わせる。
加算器5043は、搬送波信号とそれぞれ乗算された、Iパルス変調信号及びQパルス変調信号を加算して、無線周波数帯のパルス変調信号(以下「直交変調信号」という)を生成する。
次いで、上記のように構成されたパルス送信装置500の動作について、図12のタイミング図を用いながら説明する。図12は、I軸とQ軸との各々に、1シンボルとして4ビットのデータ情報を割り当てる場合を示す。ここで、データ情報は、1シンボル周期Tsの1/4を、パルススロット周期Tpとするパルススロットへ割り当てられる。なお、以下の説明では、1シンボル周期Tsにnビットのデータ情報を割り当てる場合を想定して説明する。
まず、データ分配器101によって、データ情報がデータS1i〜SniとデータS1q〜Snqとに分配される。ここで、データS1iは、シンボルパルス生成部501−iのレベル変換器5011−iへ出力される。また、データS2i〜Sniは、データパルス生成部502−iのレベル変換器5022−2i〜5022−niへ出力される。同様に、データS1qは、シンボルパルス生成部501−qのレベル変換器5011−qへ出力される。また、データS2q〜Snqは、データパルス生成部502−qのレベル変換器5022−2q〜5022−nqへ出力される。
一方、シンボルタイミングSTは、上述したように、シンボルクロックSCの立ち上がりをトリガとして、所望パルス信号のパルス幅の時間だけ”H”になるように生成され、シンボルパルス生成部501−i,501−qおよびデータパルス生成部502−i,502−qへ出力される。
そして、シンボルタイミングSTは、シンボルパルス生成部501−iのレベル変換器5011−iと増幅器5012−iとにおいて、データS1iの値に応じて正負の信号に変換される。その後、シンボルタイミングSTは、振幅レベルがβとなるように増幅されて、シンボルパルスSPiとして加算器503−iへ出力される。このようにして、シンボルパルスSPiの振幅レベルは、シンボルタイミングSTおよびデータS1iに応じて0又はβとなる。
また、シンボルタイミングSTは、データパルス生成部502−iの遅延器5021−ki(k=2〜n)によって、パルススロット幅Tp×(k−1)だけ、それぞれ遅延されて、レベル変換器5022−ki(k=2〜n)へ出力される。そして、遅延後のシンボルタイミングSTは、レベル変換器5022−ki(k=2〜n)において、データSki(k=2〜n)の値に応じて正負の信号に変換される。このようにして、データパルスDPiの振幅レベルは、シンボルタイミングSTおよびデータSkiに応じて、0又はαとなる。
このようにして、先頭パルススロット区間内のシンボルパルスSPiの振幅レベルは、後部パルススロット区間内のデータパルスDPiの振幅レベルよりも大きく設定される。
そして、加算器5023−iによって、シンボルタイミングSTは、データSki(k=2〜n)が加算されて、後部パルススロットにデータS2i〜Sniが割り当てられたデータパルスDPiが生成される。
そして、データパルスDPiは、加算器503−iによって、シンボルパルスSPiとデータパルスDPi、つまり、先頭パルススロットと後部パルススロットとが合成されて、1シンボルを構成するIパルス変調信号が生成される。
シンボルパルス生成部501−iおよびデータパルス生成部502−iと同様に、シンボルパルス生成部501−qおよびデータパルス生成部502−qにおいて、シンボルパルスSPqおよびデータパルスDPqが生成される。更に、加算器503−qにおいて、シンボルパルスSPqとデータパルスDPq、つまり、先頭パルススロットと後部パルススロットとが合成されて、1シンボルを構成するQパルス変調信号が生成される。
そして、Iパルス変調信号は、ミキサ5042−iにおいて、発振器5040から出力される基準位相の搬送波信号と乗算され、同様に、Qパルス変調信号は、ミキサ5042−qにおいて、移相器5041から出力される基準位相に対して90度ずれた搬送波信号と乗算される。また、加算器5043において、搬送波信号とそれぞれ乗算された、Iパルス変調信号及びQパルス変調信号が加算されて、無線周波数帯の直交変調信号が生成される。
上述したように、データSki,Skq(k=1〜n)は、すべてシンボルタイミングSTを基準として、各パルススロットkへ割り当てられる。したがって、受信側では、シンボルタイミングSTのみを検出すれば、直交変調信号と同期を取ることが可能となる。すなわち、シンボルタイミングSTが重畳される先頭パルススロット区間内の直交変調信号の振幅レベルを、後部パルススロット区間内の直交変調信号の振幅レベルよりも大きくすることで、受信側でシンボルタイミングSTの検出がしやすくなって、直交変調信号をより確実に復調することができるようになる。
以上のように、本実施の形態では、I軸用及びQ軸用に、シンボルパルス生成部501−i,501−q、データパルス生成部502−i,502−q、及び加算器503i,503qをそれぞれ設けた。
本実施の形態において、シンボルパルス生成部501−i,501−qは、データパルスDPi,DPqの振幅レベルより大きく、互いに極性が反転する2値を用いて、先頭パルススロットに分配される軸ごとのデータS1i,S1qに応じて、I成分,Q成分を選択してシンボルパルスSPi,SPqを生成する。また、データパルス生成部502−i,502−qは、後部パルススロットに分配される軸ごとのデータSki,Skq(k=2〜n)に応じて、互いに極性が反転する2値を用いて、I成分,Q成分を選択して、I軸用,Q軸用のデータパルスDPi,DPqを生成する。また、加算器503i,503qは、これらシンボルパルスSPi,SPqとデータパルスDPi,DPqとを軸ごとに加算して、I/Qパルス変調信号を生成する。また、直交変調部504は、搬送波信号による直交変調信号を生成する。
以上より、本実施の形態によれば、無線周波数帯における4相位相変調方式(またはQPSK変調方式)のパルス通信に対応することができる。
なお、図12には、直交変調信号の振幅レベルが、I/Qパルス変調信号の振幅レベルと同じ場合の例を示したが、直交変調信号の振幅レベルとI/Qパルス変調信号の振幅レベルが同一となる場合に限られず、α<β、つまり、先頭パルススロット区間内の直交変調信号の振幅レベルが、後部パルススロット区間内の直交変調信号の振幅レベルよりも大きい関係を維持していれば良く、直交変調信号の振幅レベルを増減しても良い。
また、直交変調信号のパルス幅を、パルススロット周期Tpと同一にし、ASK変調信号と同じになるように、直交変調信号を生成するようにしても良い。
また、データパルスDPi,DPqの振幅レベルは、シンボルタイミングSTの振幅レベルと同一の場合について説明したが、シンボルパルスSPi,SPqの振幅レベルが、データパルスDPi,DPqの振幅レベルよりも大きければ、同一である必要はない。
また、レベル変換器5011−i,5011−q,5022−ki(k=2〜n),5022−kq(k=2〜n)は、データSki,Skq(k=1〜n)の値が“1”のとき、シンボルタイミングSTを正(+)の極性に変換し、“0”のとき、負(−)の極性に変換する場合を示したが、送受信間で変換の規則関係を維持していれば良く、変換の論理は前記の逆でも良い。
(実施の形態7)
図13に、本発明の実施の形態7に係るパルス受信装置の要部構成を示す。図13に示すパルス受信装置600は、実施の形態6に係るパルス送信装置500から送信される直交変調信号を受信し、復調するための受信装置である。
パルス受信装置600は、直交検波部601、データパルス検出部602−i,602−q、シンボルタイミング検出部603−i,603−q、識別パルス生成部303−i,303−q、及びデータ生成部304−i,304−qを備えている。
直交検波部601は、電圧制御発振器6011、キャリア抽出再生部6012、移相器6013、ミキサ6014−i,6014−q、ローパスフィルタ6015−i,6015−qとから構成される。電圧制御発振器6011は、パルス送信装置500において直交変調の際に適用した発振器5040と同一周波数の搬送波信号を発生する。キャリア抽出再生部6012は、送信された直交変調信号から搬送波信号の絶対位相を抽出し、抽出された絶対位相に基づき電圧制御発振器6011の電圧を制御して、安定した搬送波信号を再生する。移相器6013は、再生した搬送波信号を、基準位相に対して90度(π/2)ずれた搬送波信号に変換する。
ミキサ6014−i,6014−qは、入力された直交変調信号と、再生された基準位相の搬送波信号および基準位相に対して90度ずれた搬送波信号を各々掛け合わせて、ベースバンドの位相情報を、それぞれ取り出す。ローパスフィルタ6015−i,6015−qは、取り出した位相情報の中から不要な搬送波の2倍の周波数成分を取り除き、I検波信号,Q検波信号を生成する。ローパスフィルタ6015−iは、I検波信号をデータパルス検出部602−i及びシンボルタイミング検出部603−iに出力する。また、ローパスフィルタ6015−qは、Q検波信号をデータパルス検出部602−q及びシンボルタイミング検出部603−qに出力する。
データパルス検出部602−iは、レベル変換器6021−i、ワンショット回路6022−iとから構成される。レベル変換器6021−iは、I検波信号の正負レベルをディジタル信号の“1/0”に2値化する。実施の形態6で述べたように、送信側では、先頭パルススロットに割り当てられたデータS1i及び後部パルススロットに割り当てられたデータSki(k=2〜n)と、Iパルス変調信号の極性と、を対応付けている。このため、レベル変換器6021−iは、I検波信号と閾値ゼロとの閾値判定を行うことにより、先頭パルススロット及び後部パルススロットに割り当てられたデータSki(k=1〜n)を抽出する。ワンショット回路6022−iは、ディジタル信号の立ち上がりをトリガとして、パルススロット周期Tpの時間だけ“H”パルスとなるデータパルスDPBiを生成し、データ生成部304−iへ出力する。
同様に、データパルス検出部602−qは、レベル変換器6021−q、ワンショット回路6022−qとから構成される。レベル変換器6021−qは、Q検波信号の正負レベルをディジタル信号の“1/0”に2値化する。レベル変換器6021−qは、レベル変換器6021−iと同様に、Q検波信号と閾値ゼロとの閾値判定を行うことにより、先頭パルススロット及び後部パルススロットに割り当てられたデータSkq(k=1〜n)を抽出する。ワンショット回路6022−qは、ディジタル信号の立ち上がりをトリガとして、パルススロット周期Tpの時間だけ“H”パルスとなるデータパルスDPBqを生成し、データ生成部304−qへ出力する。
シンボルタイミング検出部603−iは、絶対値変換部6031−i、比較器6032−iから構成され、シンボルタイミング検出部603−qは、絶対値変換部6031−q、比較器6032−qから構成される。絶対値変換部6031−i,6031−qは、I検波信号,Q検波信号のレベルを絶対値化する。比較器6032−i,6032−qは、絶対値化されたI絶対値信号,Q絶対値信号の振幅レベルと閾値Cとを比較し、2値のディジタル信号に変換する。
ここで、比較器6032−i,6032−qの閾値Cは、送信側で設定された振幅レベルα、βを識別できるように、α/2<C<β/2の関係を満たす値とする。これにより、絶対値信号の振幅レベルが閾値Cよりも大きい場合は、先頭パルススロットであると判定することができる。上述したように、パルス送信装置500からは、先頭パルススロットにのみシンボルタイミングSTが割り当てられて送信される。したがって、閾値判定により先頭パルススロットの位置がわかると、シンボルタイミングSTi,STqを検出することができる。シンボルタイミング検出部603−i,603−qは、それぞれ、検出したシンボルタイミングSTi,STqを識別パルス生成部303−i,303−qへ出力するとともに、データ生成部304−i,304−qへ出力する。
識別パルス生成部303−i,303−q及びデータ生成部304−i,304−qは、実施の形態4において示した識別パルス生成部303及びデータ生成部304と同一構成を採るため、説明を省略する。なお、図13のデータ生成部304−iへは、識別パルス生成部303−iからデータパルスDPki(k=1〜n)が供給され、データ生成部304−qへは、識別パルス生成部303−qからデータパルスDPkq(k=1〜n)が供給されている。
次いで、上記のように構成されたパルス受信装置600の動作について、図14のタイミング図を用いながら説明する。図14は、送信装置500において、I軸とQ軸との各々に、1シンボルに4ビットのデータ情報を割り当てる場合の例で、1シンボル周期Tsが4個のパルススロットに分割されて、パルススロットごとに割り当てられた直交変調信号のタイミング図の例である。なお、図14において、Q検波信号以下に示す信号は、I軸の系で処理される信号のみ示しているが、Q軸の場合も同様である。以下の説明では、1シンボル周期Tsがn個のパルススロットに分割され、各パルススロットにデータ情報が割り当てられた場合を想定して説明する。
図示せぬパルス送信装置500から送信される直交変調信号は、直交検波部601によって直交検波されて、直交検波後のI検波信号,Q検波信号は、それぞれ、データパルス検出部602−i,602−q及びシンボルタイミング検出部603−i,603−qへ出力される。そして、データパルス検出部602−i,602−qのレベル変換器6021−i,6021−qにおいて、I検波信号,Q検波信号の正負レベルが、ディジタル信号の“1/0”に2値化される。具体的には、レベルが正(+)の場合には“1”に、レベルが負(−)の場合には“0”に2値化変換される。
変換後のI変換値信号,Q変換値信号は、それぞれワンショット回路6022−i,6022−qへ出力される。また、ワンショット回路6022−i,6022−qにおいて、検出されたパルスの立ち上がりをトリガとして、パルススロット周期Tpの時間だけ“H”パルスが生成される。また、生成されたデータパルスDPBi,DPBq(k=1〜n)は、データ生成部304−i,304−qのフリップフロップ304Aki,304Akq(k=1〜n)へ入力される。
さらに、I検波信号,Q検波信号は、シンボルタイミング検出部603−i,603−qの絶対値変換部6031−i,6031−qにおいて、負(−)のレベルは正(+)のレベルに、正(+)のレベルは正(+)のレベルに絶対値化される。そして、比較器6032−i,6032−qにおいて、絶対値化されたI絶対値信号,Q絶対値信号の振幅レベルが閾値Cよりも大きいか否かの閾値判定がされて、2値のディジタル信号に変換される。上述したように閾値Cは、α/2<C<β/2を満たすように設定されているため、閾値判定により閾値Cよりも大きいと判定された領域は、シンボルタイミングが割り当てられた先頭スロットであることを意味する。
このようにして、シンボルタイミング検出部603−i,603−qによって、シンボルタイミングSTi,STqが検出される。また、検出されたシンボルタイミングSTi,STqは、識別パルス生成部303−i,303−qへ出力され、更に、データ生成部304−i,304−qのフリップフロップ304Bki,304Bkq(k=1〜n)へ出力される。そして、識別パルス生成部303−i,303−qは、シンボルタイミングSTi,STqを用いて、識別パルスDPki,DPkq(k=1〜n)を生成し、データ生成部304−i,304−qのフリップフロップ304Aki,304Akq(k=1〜n)へ出力する。
さらに、データ生成部304−i,304−qのフリップフロップ304Aki,304Akq(k=1〜n)によって、データパルスDPBi,DPBqが、識別パルスDPki,DPkq(k=1〜n)の立ち下がりエッジにおいて、それぞれサンプリングされる。次に、サンプリング後の識別データDDki,DDkq(k=1〜n)が、フリップフロップ304Bki,304Bkq(k=1〜n)によって、シンボルタイミングの立ち上がりエッジにおいて、位相同期が取られて、データRki,Rkq(k=1〜n)として復調される。
以上のように、本実施の形態によれば、直交検波後のI検波信号及びQ検波信号を、閾値C(α/2<C<β/2)を用いて閾値判定し、閾値判定の結果からシンボルタイミングSTi,STqを抽出し、さらに、I検波信号及びQ検波信号と閾値ゼロとの閾値判定により、先頭パルススロット及び後部パルススロットに分配されたデータパルスDPBi,DPBqを抽出することができる。このため、得られたシンボルタイミングSTi,STqを用いてデータパルスDPBi,DPBqをサンプリングしてデータRki,Rkq(k=1〜n)を復調することができ、無線周波数帯における4相位相変調方式(またはQPSK変調方式)のパルス通信に対応することができる。
なお、図13に示したレベル変換器6021−i,6021−qは、I検波信号,Q検波信号が正(+)のときに“1”、負(−)のときに“0”になるような変換例の場合を示したが、送受信間で変換の規則関係を維持していれば良く、変換の論理は前記の逆でも良い。
また、図14には、閾値Cが、α/2<C<β/2を満たす場合を示したが、直交検波後の振幅レベルに応じて最適な閾値Cを設定してもよい。
本発明のパルス送信装置の一つの態様は、nビットのデータ情報を、シンボル周期の1/nをスロット幅とするパルススロットに、1ビットずつ分配する分配手段と、先頭パルススロット以外の後部パルススロットに分配された前記データ情報に応じた振幅レベルを選択して、前記後部パルススロット区間内にデータパルス変調信号を生成するデータパルス生成手段と、前記データパルス変調信号の振幅レベルより大きい2値の振幅レベルから、前記先頭パルススロットに分配された前記データ情報に応じて、いずれか一方の振幅レベルを選択して、前記先頭パルススロット区間内にシンボルパルス変調信号を生成するシンボルパルス生成手段と、前記シンボルパルス変調信号と前記データパルス変調信号とを加算してパルス変調信号を生成する加算手段と、を具備する構成を採る。
この構成によれば、各パルススロット区間内に生成されるパルス変調信号の振幅レベルを、各パルススロットに割り当てられるデータ情報およびシンボル内のパルススロット位置に応じて、パルススロットごとに変更して送信し、パルス幅には、データ情報を割り当てないようにしたので、伝送レートが高速になっても、パルス幅を制御するための高速クロック信号を必要とせず、比較的簡易な構成で、パルス変調信号を生成することができる。また、データ情報に関わらず、先頭パルススロット区間内のパルス変調信号の振幅レベルは、後部パルススロット区間内のパルス変調信号の振幅レベルより常に大きくなるので、先頭パルススロット位置を検出しやすくなって、パルス変調信号の同期を確実に取ることができる。さらに、先頭パルススロットには、シンボルタイミングとデータ情報とを重畳することができるため、伝送効率の低下を防止することができる。
本発明のパルス送信装置の一つの態様は、前記シンボルパルス生成手段は、前記先頭パルススロット位置を示すシンボルタイミングパルスを互いに異なる増幅率で増幅する第1及び第2の増幅手段と、前記先頭パルススロットに配置する前記データ情報に応じて、前記第1及び第2の増幅手段の出力のいずれか一方を選択する選択手段と、を具備する構成を採る。
この構成によれば、先頭パルススロット区間内のパルス変調信号の振幅レベルを、簡易な構成で、容易に切り替えることができる。
本発明のパルス送信装置の一つの態様は、パルス送信装置は、前記先頭パルススロット区間内に、パルス幅が前記スロット幅以下のシンボルタイミングパルスを生成するシンボルタイミング生成手段、をさらに具備し、前記データパルス生成手段は、前記シンボルタイミングパルスを入力し、1スロット時間ずつ遅延量が大きくなる複数の遅延シンボルタイミングパルスを形成する遅延器と、前記遅延シンボルタイミングパルスと前記後部パルススロットに分配された前記データ情報との論理積演算を、前記後部パルススロットごとに行う論理積回路と、前記後部パルススロットごとの前記論理積演算結果を論理和演算して前記データパルス変調信号を生成する論理和回路と、を具備する構成を採る。
この構成によれば、後部パルススロット区間内のパルス変調信号のパルス幅および各パルススロット区間内のパルス変調信号の位置を、シンボルタイミングパルスの遅延信号を用いて制御することができるため、伝送レートが高速になっても、比較的簡易な構成で、パルス変調信号を生成することができる。
本発明のパルス送信装置の一つの態様は、前記シンボルタイミング生成手段は、ワンショット回路、を具備する構成を採る。
この構成によれば、シンボルタイミングパルスはワンショット回路によって生成されるため、比較的簡易な構成で、パルス変調信号を生成することができ、また、ワンショット回路は、パルススロットのスロット幅をパルス幅とするシンボルタイミングパルスも容易に生成することができるため、ASK変調信号にも対応することができる。
本発明のパルス送信装置の一つの態様は、前記パルス変調信号に搬送波を乗算してキャリア変調信号を生成するキャリア変調信号生成手段、をさらに具備する構成を採る。
この構成によれば、比較的簡易な構成で、無線周波数帯のパルス変調信号を生成することができて、無線通信に対応することができる。
本発明のパルス送信装置の一つの態様は、I軸用及びQ軸用ごとの前記データパルス生成手段、前記シンボルパルス生成手段、及び、前記加算手段と、直交変調信号を生成する直交変調手段と、を具備し、前記分配手段は、I軸及びQ軸にnビットのデータ情報をそれぞれ分配し、前記データパルス生成手段は、前記後部パルススロットに分配された軸ごとの前記データ情報に応じて、互いに極性が反転する2値からI成分及びQ成分を選択して、I軸用及びQ軸用の前記データパルス変調信号を生成し、前記シンボルパルス生成手段は、前記データパルス変調信号の振幅レベルより大きく、互いに極性が反転する2値から、前記先頭パルススロットに分配された軸ごとの前記データ情報に応じて、I成分及びQ成分を選択し、I軸用及びQ軸用の前記シンボルパルス変調信号を生成し、前記加算手段は、I軸用及びQ軸用の前記シンボルパルス変調信号と、I軸用及びQ軸用の前記データパルス変調信号とを、軸ごとに加算して、Iパルス変調信号及びQパルス変調信号を生成し、前記直交変調手段は、Iパルス変調信号及びQパルス変調信号に対し、直交変調を施して、前記直交変調信号を生成する構成を採る。
この構成によれば、各パルススロット区間内に生成されるIパルス変調信号及びQパルス変調信号の振幅レベルを、各パルススロットに割り当てられるデータ情報およびシンボル内のパルススロット位置に応じて、パルススロットごとに変更して送信し、パルス幅には、データ情報を割り当てないようにしたので、伝送レートが高速になっても、パルス幅を制御するための高速クロック信号を必要とせず、比較的簡易な構成で、直交変調信号を生成することができる。また、データ情報に関わらず、先頭パルススロット区間内のパルス変調信号の振幅レベルは、後部パルススロット区間内のパルス変調信号の振幅レベルより常に大きくなるので、先頭パルススロット位置を検出しやすくなって、パルス変調信号の同期を確実に取ることができる。さらに、先頭パルススロットには、シンボルタイミングとデータ情報とを重畳することができるため、伝送効率の低下を防止することができる。
本発明のパルス送信装置の一つの態様は、前記シンボルパルス生成手段は、前記先頭パルススロットに分配された前記データ情報に応じて、前記先頭パルススロット位置を示すシンボルタイミングパルスの極性を切り換えるレベル変換器と、前記レベル変換器の出力を増幅する増幅手段と、を具備する構成を採る。
この構成によれば、先頭パルススロット区間内のI/Qパルス変調信号の振幅レベルを、簡易な構成で、容易に切り替えることができる。
本発明のパルス送信装置の一つの態様は、パルス送信装置は、前記先頭パルススロット区間内に、パルス幅が前記スロット幅以下のシンボルタイミングパルスを生成するシンボルタイミング生成手段、をさらに具備し、前記データパルス生成手段は、前記シンボルタイミングパルスを入力し、1スロット時間ずつ遅延量が大きくなる複数の遅延シンボルタイミングパルスを形成する遅延器と、前記後部パルススロットごとに、前記後部パルススロットに分配された前記データ情報に応じて、前記遅延シンボルタイミングパルスの極性を切り換えるレベル変換手段と、前記後部パルススロットごとのレベル変換結果を加算して前記データパルス変調信号を生成する加算手段と、を具備する構成を採る。
この構成によれば、後部パルススロット区間内のI/Qパルス変調信号のパルス幅および各パルススロット区間内のパルス変調信号の位置を、シンボルタイミングパルスの遅延信号を用いて制御することができるため、伝送レートが高速になっても、比較的簡易な構成で、直交変調信号を生成することができる。
本発明のパルス受信装置の一つの態様は、1シンボルあたりnビットのデータ情報からなるシンボルデータを、シンボル周期の1/nをスロット幅とするパルススロットに1ビットずつ分配して送信されたパルス変調信号を受信する受信手段と、前記パルス変調信号の振幅レベルと閾値1との閾値判定により、先頭パルススロット位置を検出するシンボルタイミング検出手段と、前記パルス変調信号の振幅レベルと閾値2との閾値判定により、前記先頭パルススロットに分配された前記データ情報を抽出する先頭データ抽出手段と、前記パルス変調信号の振幅レベルと閾値3との閾値判定により、前記後部パルススロットに分配された前記データ情報を抽出する後部データ抽出手段と、を具備する構成を採る。
この構成によれば、閾値判定により、シンボルタイミング位置を示す先頭パルススロットと、先頭及び後部パルススロットに分配されたデータ情報を抽出することができるので、高速クロック信号を不要とし回路規模を増大させずに、パルス受信装置の簡略化、小型化、及び低消費電力化を図ることができる。また、異なる閾値を用いて閾値判定することによって、先頭パルススロットに重畳されたシンボルタイミングとデータ情報とを分離することができ、伝送効率の低下を防止することができる。
本発明のパルス受信装置の一つの態様は、前記閾値2は、前記閾値1より大きい値であり、前記閾値3は、前記閾値1より小さい値である構成を採る。
この構成によれば、後部パルススロット区間内のデータパルス変調信号の振幅レベルよりも大きい2値の振幅レベルから、先頭パルススロットに分配されたデータ情報に応じて、いずれか一方の振幅レベルが、シンボルタイミングが重畳される先頭パルススロット区間内のパルス変調信号の振幅レベルとして選択される場合に、閾値判定により、シンボルタイミング、先頭及び後部パルススロットに割り当てられた情報データを抽出することができる。
本発明のパルス受信装置の一つの態様は、搬送波が乗算された前記パルス変調信号の包絡線を検波する検波手段、をさらに具備する構成を採る。
この構成によれば、比較的簡易な構成で、無線周波数帯のパルス変調信号を復調することができて、無線通信に対応することができる。
本発明のパルス受信装置の一つの態様は、前記パルス変調信号は、1シンボルあたりnビットのデータ情報からなるシンボルデータが、シンボル周期の1/nをスロット幅とするI軸及びQ軸のパルススロットにそれぞれ1ビットずつ分配されて送信された直交変調信号であり、パルス受信装置は、前記直交変調信号に対して、基準位相と基準位相から90度ずらした搬送波を乗算し、I軸用及びQ軸用の検波信号を生成する直交検波手段、をさらに具備し、前記シンボルタイミング手段は、前記検波信号を絶対値化し、絶対値化された振幅レベルと前記閾値1との閾値判定により、前記先頭パルススロット位置を検出し、前記閾値2及び前記閾値3は、ゼロであり、前記先頭パルス抽出手段及び前記後部パルス抽出手段は、前記検波信号の正負に応じて、前記先頭パルススロット及び前記後部パルススロットに分配されたデータ情報を抽出する構成を採る。
この構成によれば、I軸及びQ軸の軸ごとにそれぞれ閾値判定を行うことにより、シンボルタイミング位置を示す先頭パルススロットと、先頭及び後部パルススロットに分配されたデータ情報を軸ごとに抽出することができるので、直交変調信号に対しても、高速クロック信号を不要とし回路規模を増大させずに、パルス受信装置の簡略化、小型化、及び低消費電力化を図ることができる。また、異なる閾値を用いて閾値判定することによって、先頭パルススロットに重畳されたシンボルタイミングとデータ情報とを分離することができ、伝送効率の低下を防止することができる。