JP2007311740A - 窒化物半導体電界効果トランジスタ - Google Patents

Abstract

【課題】 本発明が解決しようとする課題は、窒化珪素膜と高誘電体膜の多層構造を有する窒化物半導体電界効果トランジスタにおいて、電流コラプスを低減し、ゲートリーク電流を低減させゲート耐圧を向上させるとともに、暗電流を低減させることである。
【解決手段】 窒化物半導体により構成される電界効果トランジスタであって、ソースとドレインの間の半導体表面上に半導体側から窒化珪素膜、酸化珪素膜又は酸化アルミニウム膜、及び高誘電体膜の多層構造を有する電界効果トランジスタによって解決される。
【選択図】 図１

Description

本発明は、窒化物半導体材料を用いた電子デバイスに関し、特に高い耐圧特性を有する窒化物半導体電界効果トランジスタに関するものである。

ＧａＮ等のワイドギャップの窒化物半導体材料は、絶縁破壊電圧が高い、飽和ドリフト速度が大きいなどの諸特性があるため、高速、高電圧、高出力特性を持つトランジスタ等の半導体素子の材料に用いられている。
電子デバイスに用いるＧａＮは、六方晶系に属するウルツ鉱型の結晶であり、ｃ軸方向に分極を持つため、ｃ面に平行にＡｌＧａＮ／ＧａＮ接合などのヘテロ接合を形成すれば、ピエゾ効果によりヘテロ界面に空間固定電荷を発生させることができる。これを利用してヘテロ界面に２次元電子ガスを形成できる。このため、トランジスタ等において、キャリアの走行するチャンネル部分の形成には、ｃ面と平行に形成されたＡｌＧａＮ／ＧａＮヘテロ接合やＩｎＡｌＮ／ＧａＮヘテロ接合が用いられる。

現在主に作製されている窒化物半導体を用いたトランジスタは、ＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタである。このトランジスタは次のように作製される。層構造としては基板上に約２〜３μmのノンドープのＧａＮを成長し、その上にＡｌＧａＮバリアー層を２０〜４０ｎｍ程度成長する。ＡｌＧａＮバリアー層には、オーミック抵抗の低減のため、n型のドーピングを行う。ソース電極とドレイン電極には、Ti/Al/Auなどの金属を用いる。またゲート電極には白金やニッケルなどの金属を用いる。ＡｌＧａＮバリアー層上に直接ゲート電極を形成する構造は、ＭＥＳ構造（Metal-semiconductor構造）と呼ばれている。
ＭＥＳ構造を持つＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタには、ＡｌＧａＮバリアー層を用いているため、次のような欠点がある。

第一に、ＡｌＧａＮ層上に直接ゲート金属を形成すると、ゲートリーク電流が大きくなる。これはＡｌＧａＮバリアー層は、バンドギャップがＧａＮ層よりも大きく、絶縁体として作用するはずであるが、結晶成長で形成しても格子欠陥や不純物などが存在し、バンドギャップ間に欠陥などによる電子準位などがあるため、十分な絶縁体として機能せず、ゲートリーク電流が大きくなる。そして、ゲートリーク電流が空乏化した高電界領域に入って、衝突イオン化により増幅し、絶縁破壊を引き起こし、耐圧を低下させる。また、大電流用とするためにゲート幅を広くした場合には、ゲートリーク電流も大きくなり、実用上問題となる。

ゲートリークの低減には、ゲート電極とＡｌＧａＮバリアー層の間に絶縁膜を用いたMetal-Insulator-Smiconductor（MIS）構造が有効である。酸化珪素膜は、絶縁性がよく、シリコンデバイス等においてはＭＩＳ構造に普通に用いられている。ところが、ＡｌＧａＮ層自身がすでに２０〜４０ｎｍ近い厚さを有するため、絶縁性を向上させるために酸化珪素膜の厚さを厚くするとゲートとチャンネルの間の容量が小さくなる。そしてゲートに印加する電圧でチャンネル内のキャリア密度を制御する効率が低くなり、その結果、ＦＥＴとしての利得が下がる。またシリコンデバイスのようにシリコンの酸化によって形成することができないため、良質な酸化珪素膜を形成するのは困難である。

そこで、酸化ハフニウム、酸化ゼルコニウム、酸化チタンなどの高誘電体をＭＩＳ構造の絶縁膜として用いる方法がある。高誘電体を絶縁膜として用いれば、ゲートの利得を下げることなく、絶縁膜を厚くすることが可能である。その結果、リーク電流を低減し高耐圧化が可能となる。

第二に、コラプスの問題がある。コラプスは、チャンネル以外の部分に電子がトラップされることにより、チャンネル内の電子密度が減少し、ドレイン電流が低下する現象である。この原因はいくつかあるが、その一つとしてＡｌＧａＮバリアー層表面のトラップがある。これはチャンネル内で加速された電子がＡｌＧａＮバリアー層を乗り越えて表面に到達し、ＡｌＧａＮバリアー層表面のトラップ準位に捕獲されるためである。その結果、ドレイン電流が下がるなどの悪影響がある。このような表面の影響を防ぐために、表面を窒化珪素膜でカバーする方法がある。これにより、コラプスを防ぐことが可能となる。

また、電界集中を緩和する為には、フィールドプレートを設けることも重要な方法である。これは、電界の集中するゲート近辺のドレイン側の表面近辺に、ゲート電極又はソース電極と接続したフィールドプレートを、ある一定の距離を離して位置させる方法である。
以上の技術背景より、電流コラプスを低減し、電界集中を緩和して耐圧を向上させる、誘電体構造の開発が必要である。
特開２００４−３４２９０７号公報 N. Q. Zhang, B. Moran, S. P. DenBaars, U. K. Mishra, X. W. Wang andT. P. Ma, Effects of surface traps on breakdown voltage and switching speed ofGaN power switching HEMTs, IEDMTech. Dig., pp. 589-592, 2001. T. Hashizume, S. Anantathanasarn, N. Negoro, E. Sano, H. Hasegawa,K. Kumakura and T. Makimoto, Al2O3 Insulated-GateStructure for AlGaN/GaN Heterostructure Field Effect Transistors Having ThinAlGaN Barrier Layers, Japanese Journal of Applied Physics, vol. 43, No. 6B,2004, pp. L777-L779. N. Maeda, T. Makimura, T. Maruyama, C. Wang, M. Hiroki, H. Yokoyama,T. Makimoto, T. Kobayashi and T. Enoki, DC and RF Characteristics in Al2O3/Si3N4Insulated-Gate AlGaN/GaN Heterostructure Field-Effect Transistors, JapaneseJournal of Applied Physics, vol. 44, No. 21, 2005, pp. L646-L648. K. Balachander, S. Arulkumaran, H. Ishikawa, K. Baskar, and T. Egawa, Studies onelectron beam evaporated ZrO2/AlGaN/GaN metal-oxide-semiconductorhigh-electron-mobility transistors, phys. stat. sol. (a) 202, No. 2, R16-R18(2005). Y. Ando, Y. Okamoto, H. Miyamoto, T. Nakayama, T. Inoue, and M.Kuzuhara, 10-W/mm AlGaN-GaN With a Field Modulating Plate, IEEE ELECTRON DEVICELETTERS, VOL. 24, NO. 5, MAY 2003.

電流コラプスを低減し、ゲートリーク電流を低減させゲート耐圧を向上させるためには、背景技術で述べたように、窒化物半導体電界効果トランジスタにおいて、窒化珪素膜と高誘電体膜の多層構造が良いと考えられる。ところが、実際には、窒化珪素膜と高誘電体膜の多層構造では、暗電流が増加するなどの問題点があることが分かった。
したがって本発明が解決しようとする課題は、窒化珪素膜と高誘電体膜の多層構造を有する窒化物半導体電界効果トランジスタにおいて、電流コラプスを低減し、ゲートリーク電流を低減させゲート耐圧を向上させるとともに、暗電流を低減させることである。

上記課題は、窒化珪素膜と高誘電体膜の多層構造を有する窒化物半導体電界効果トランジスタにおいて、窒化珪素膜と高誘電体膜との間に酸化珪素膜又は酸化アルミニウム膜を挟み込むことによって解決される。
すなわち本発明では、次のような電界効果トランジスタを提供することにより課題は解決される。
（１）窒化物半導体により構成される電界効果型トランジスタであって、ソースとドレインの間の半導体表面上に半導体側から窒化珪素膜、酸化珪素膜又は酸化アルミニウム膜、及び高誘電体膜の多層構造を有する電界効果トランジスタ。
（２）ゲート電極と半導体表面の間に、上記多層構造を有することを特徴とする電界効果トランジスタ。
（３）ゲート電極とドレイン電極の間にフィールドプレートを有しており、フィールドプレートと半導体表面の間に、上記多層構造を有することを特徴とする電界効果トランジスタ。
（４）上記窒化物半導体は、ＡｌＧａＮ／ＧａＮからなるヘテロ接合を有することを特徴とする電界効果トランジスタ。

本発明によれば、窒化珪素膜と高誘電体膜の多層構造を有する窒化物半導体電界効果トランジスタにおいて、電流コラプスを低減し、ゲートリーク電流を低減させゲート耐圧を向上させるとともに、暗電流を低減させることができる。

本発明で用いることの可能な窒化物半導体材料は、III族元素とV族元素から構成される窒素を含む半導体であり、含むことの可能なIII族元素はAl、In、Ga、Bなどであり、また、V族元素は、N、P、As、Sbなどである。
チャンネル部分で２次元電子ガスや２次元ホールガスなどが走行する部分には、ＧａＮなどの二元素からなる結晶が適している。これは、ＡｌＧａＮやＩｎＧａＮなどの三元素の混晶さらに四元素の混晶は、組成の不均一性から生じる合金散乱が大きいためである。しかしながら、Ｉｎについては電子の有効質量を小さくできることから、ＩｎＧａＮの場合には、移動度の向上が期待できる。なおこの場合Ｉｎ組成が大きなＩｎＧａＮ材料は、バンドギャップが小さくなり、耐圧がＧａＮよりも大きく劣るため、Ｉｎ組成の小さなＩｎＧａＮ材料を用いるのがよい。
またチャンネルの部分は、シングルヘテロ構造又はダブルヘテロ構造を用いて電子やホールを閉じ込める障壁を形成し、ピエゾ効果もしくはドーピングによりプラス又はマイナスの空間固定電荷をヘテロ界面に形成する。

以下本発明について実施例を例示して詳細に説明する。
（実施例１）
図１は、ＭＩＳ構造のゲートを持つＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタを示す。結晶基板１としては、サファイア基板、ＳｉＣ基板、シリコン基板、ＧａＮ基板等が用いられる。基板側からバッファ層２などの結晶性を向上させる構造を形成した後に、高抵抗のＧａＮ層３をまず成長し、その上にＡｌＧａＮバリアー層４を成長する。ＧａＮ層３には、シート抵抗としては、１０MΩ程度以上のものを用いる。このとき、ＡｌＧａＮ／ＧａＮヘテロ界面のＧａＮ層側に２次元電子ガスが形成される。

次にトランジスタ構造形成のためのパターニング段階に入る。
まず、フォトレジストを用いて、ソース電極５、ゲート電極６、ドレイン電極７が並ぶ方向に２０μm、ゲート幅方向に２００μmの長方形のメサを作製する。ゲート電極６の幅よりもメサの幅が広いとゲート電極６の横を通って電流が流れてしまうため、ゲート電極６の幅とメサの幅は同じ幅にする。このメサは、同じ基板上の他の素子と電気的に絶縁する為でもある。作製方法は、通常に用いられているステッパーを用いた露光方法を用いればよい。その後メサの形状になっているフォトレジストをマスクとして用いて、成長した基板をドライエッチングによりメサパターン状に加工する。

このメサエッチングにより同じ基板上の素子と素子の間が分離され、お互いの素子間に電流が流れないようになる。ドライエッチングは例えば電子サイクロトロン共鳴（ＥＣＲ）法を用いた塩素プラズマを用いて行う。ドライエッチングはウエットエッチング法に比べエッチングの異方性があり、エッチング速度の制御が簡単である。エッチングレートはエピタキシャル膜の結晶品質、塩素プラズマの圧力、加速エネルギーなどによって異なるが１時間に２００〜３００ｎｍである。１００ｎｍ程度エッチングして、メサ以外の部分のＡｌＧａＮバリアー層４を除去する。
素子分離については、塩素系のガスを用いたドライエッチング以外にもイオン注入によっても可能である。窒素イオン等を高速で打ち込むことにより、電気的に絶縁性を持たせて、素子分離を行えばよい。

メサエッチング後、メサ以外の部分に絶縁膜を形成する。絶縁膜には、酸化硅素膜、窒化硅素膜等を用いることができる。メサの端で、ゲート電極６がある部分は注意する。メサの側面のＡｌＧａＮ／ＧａＮ層構造にゲート電極６が接すると、ゲートリーク電流が増加するので、メサ側面も絶縁膜によりカバーされるようにする。
その後、ソース電極５とドレイン電極７を形成する。
ソース電極５及びドレイン電極７の電極メタルとしては、基板表面側から、Ti/Al/Ni/Au (30/220/40/50 nm)の構造などを用いる。電極メタルの蒸着には高真空電子ビーム蒸着法を用いる。電子ビーム蒸着後リフトオフ法でソース及びドレイン部分以外のメタルを除去する。リフトオフ用の溶液としてはアセトンを用いればよい。

その後、電極メタルとＡｌＧａＮ／ＧａＮ層との合金化のためアニールを行う。アニールは高速のランプアニール法（RTA）を用い、８００℃で３０秒間行う。
次にソース・ドレイン間の表面にプラズマＣＶＤなどにより窒化珪素膜８を形成する。厚さとしては５ｎｍ程度以下でよい。ソース電極５やドレイン電極７の部分で配線の都合上、窒化珪素膜８を取り去る必要のある部分は、燐酸系のエッチング液などを用いて除去する。
その後ゲート部分には、酸化珪素膜又は酸化アルミニウム膜９と、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタルなどの高誘電体層１０を電子ビーム蒸着、あるいはプラズマＣＶＤなどにより形成する。ただし、高温で酸化珪素膜や高誘電体層を形成する場合には、ソース電極やドレイン電極形成前に行い、エッチング等により所望の形状に加工しておく。
次にゲート電極６を形成する。ゲートのパターニングはフォトリソグラフィ法を用いるが、ゲート長が短く微細パターンを用いる場合には電子ビームリソグラフィ法を用いる。例えば、ゲートの長さが２００ｎｍ以下の場合は電子ビームリソグラフィ法を用いる。ゲート電極メタルとしては、基板表面側から、Ni/Au (50/200nm)を用いる。ゲートメタルの形成にも高真空電子ビーム蒸着法を用いる。

（実施例２）
図６は、フィールドプレート部に高誘電体層を有する構造である。フィールドプレート１１は、ソース電極又はゲート電極に接続させる。可能ならば、ソース電極に接続させる方がスイッチング損失が少なくてよい。製造プロセスは、実施例１とほぼ同様である。
実施例１、２に、ＭＩＳ構造のトランジスタと、フィールドプレートを有するトランジスタを示したが、両方を有するものであってもよい。また、ＭＩＳ構造部分と、フィールドプレート部分の誘電体の種類、厚さは異なっていても差し支えない。例えば、ＭＩＳ構造部分では高誘電体として酸化ハフニウムを用い、フィールドプレートの部分では、酸化チタンを用いてもよい。さらに、フィールドプレート下の誘電体層を、ドレイン電極側を厚くし、ゲート電極側を薄くしてもよい。

図２に、酸化珪素膜と、高誘電体として酸化ハフニウムを用いた場合を示す。窒化珪素膜と高誘電体膜の多層構造を有する窒化物半導体電界効果トランジスタにおいて、窒化珪素膜と高誘電体膜の間に酸化珪素膜を挟んだ場合と、そうでない場合の各々の場合について、ドレイン電流とゲート電流をドレイン電圧の関数として示す。酸化珪素膜がある場合の構造は、ＡｌＧａＮバリアー層側から、窒化珪素、酸化珪素、酸化ハフニウムの厚さが、それぞれ、５ｎｍ、８ｎｍ、５０ｎｍである。酸化膜がない場合の構造は、ＡｌＧａＮバリアー層側から、窒化珪素、酸化ハフニウムの厚さが、それぞれ、５ｎｍ、５０ｎｍである。またこれらの層構造を持つ誘電体は、ソース・ドレイン電極の間全ての表面をカバーするように形成されている。ソース・ゲート間隔は２μｍ、ゲート長は０．５μｍ、ゲート・ドレイン間隔は５．５μｍである。ゲート幅は５０μｍである。ＡｌＧａＮバリアー層は、Ａｌ組成２５％、厚さ１５ｎｍである。いずれの誘電体も電子ビーム蒸着装置を用いて形成した。酸化膜の形成時には酸素抜けを防ぐために、酸素雰囲気中（約１０^―４Ｔｏｒｒ）で蒸着した。ゲート電極に−１２Ｖを加え、ドレイン電流をオフした状態で測定した。

図２から分かるように、酸化珪素膜がない構造では、ゲート電圧がしきい値電圧以下にもかかわらず、ドレイン電圧が大きくなると、ドレイン電流が０．１ｍＡ以上流れていることが分かる。またゲート電流に関しても、同様に大きな電流が流れていることが分かる。
一方、酸化珪素膜を、窒化珪素膜と酸化ハフニウム膜の間に挟むと、ゲート電流もドレイン電流も大幅に減少していることが分かる。
同じ条件で、酸化ジルコニウム、酸化タンタル、酸化チタンについても調べた結果を図３、４、５に示す。いずれの場合にも大幅にドレイン電流とゲート電流が抑制されていることが分かる。

図２から図５に示す結果は、誘電体が、ソース・ドレイン電極の間すべての表面をカバーするように形成されている場合であるが、一部のみ形成される場合においても効果がある。
またフィールドプレートの形成においても、高誘電体、酸化珪素膜、窒化珪素膜の多層構造を用いることにより同様の効果が確認された。フィールドプレートの効果は、その形状に大きく依存する。ゲート近辺では、チャンネルに近く、ドレイン近辺では、チャンネルと遠くなるようにフィールドプレートを形成するのが理想的である。
そのためには、高誘電体などを用いることにより、フィールドプレートとＡｌＧａＮバリアー層間の距離を大きくすることが可能となり、その結果、フィールドプレートを階段状又は、斜め等の任意の形状に形成するのが容易になる。

図７から図１０に、酸化アルミニウム膜を用いた場合の測定結果を示す。窒化珪素膜と高誘電体膜の多層構造を有する窒化物半導体電界効果トランジスタにおいて、窒化珪素膜と高誘電体膜の間に酸化アルミニウム膜を挟んだ場合と、そうでない場合の各々の場合について、ゲートがオフ状態の時のドレイン電流をドレイン電圧の関数として示す。酸化アルミニウム膜がある場合の構造は、ＡｌＧａＮバリアー層側から、窒化珪素膜、酸化アルミニウム膜、高誘電体膜の厚さが、それぞれ、５ｎｍ、１０ｎｍ、５０ｎｍである。酸化膜がない場合の構造は、ＡｌＧａＮバリアー層側から、窒化珪素膜、高誘電体膜の厚さが、それぞれ、５ｎｍ、５０ｎｍである。またこれらの層構造を持つ誘電体は、ソース・ドレイン電極の間全ての表面をカバーするように形成されている。ソース・ゲート間隔は２μｍ、ゲート長は０．５μｍ、ゲート・ドレイン間隔は４μｍである。ゲート幅は５０μｍである。ＡｌＧａＮバリアー層は、Ａｌ組成２５％、厚さ１５ｎｍである。いずれの誘電体も電子ビーム蒸着装置を用いて形成した。酸化膜の形成時には酸素抜けを防ぐために、酸素雰囲気中（約１０^―４Ｔｏｒｒ）で蒸着した。

ゲート電圧をしきい電圧以下にし、ドレイン電流をオフした状態で測定した。酸化アルミニウム膜があるとしきい電圧が異なる。そのため、図７から図１０において、酸化アルミニウムがない場合のゲート電圧と酸化アルミニウムがある場合のゲート電圧は、各々、酸化ハフニウム膜の場合は−１２Ｖと−２０Ｖ、酸化ジルコニウムの場合は−１２Ｖと−２０Ｖ、酸化タンタル膜の場合は−８Ｖと−１２Ｖ、酸化チタン膜の場合は−１２Ｖと−１６Ｖである。

図７から図１０の全ての図において、酸化アルミニウム膜がないとオフ時のドレイン電流が多く、酸化アルミニウム膜を窒化珪素膜と高誘電体膜の間に挟むと、オフ時のドレイン電流が減少していることが分かる。また、図には示さないが、酸化珪素膜の場合と同様に、ゲート電流についても抑制されていた。

図７から図１０に示す結果は、誘電体が、ソース・ドレイン電極の間すべての表面をカバーするように形成されている場合であるが、一部のみ形成される場合においても効果がある。またフィールドプレートの形成においても、高誘電体、酸化アルミニウム膜、窒化珪素膜の多層構造を用いることにより同様の効果が確認された。

また実際に、電流コラプスが減少していることを確認するために、高誘電体膜のみ用いた場合と、酸化アルミニウム膜を挟んだ多層構造の場合のドレイン電流の時間変化を比較した。ゲート電圧は０Ｖ一定とし、ドレイン電圧をはじめの約３５０秒間のみ２０Ｖに保ったあとに１Ｖに変化させて、その時のドレイン電流の変化を測定した。

図１１は、酸化チタンのみ用いた場合である。ドレインからソース間のすべての素子表面上を酸化チタンでカバーしてあり、ゲート部は酸化チタンを用いたＭＩＳ構造となっている。図１１を見て分かるように、ドレイン電圧を２０Ｖにした直後と、１Ｖに変化させた直後に大きくドレイン電流が変化していることが分かる。２０Ｖにした直後にドレイン電流が減少するのは、チャンネル内の電子が半導体表面等にトラップされて素子抵抗が上がるためである。これが電流コラプスである。またドレイン電圧を１Ｖに下げると、トラップされていた電子がチャンネル内に徐々に戻るため、電流量が増加していくのが分かる。酸化ハフニウム、酸化ジルコニウム、酸化タンタルの全ての場合において、電流コラプスが見られた。

一方で、酸化アルミニウム膜を挟んだ多層構造の場合のドレイン電流の時間変化は小さかった。図１２から図１５に、各々の場合の測定結果を示す。図１１と比べると、電流コラプスは、大幅に減少していることが分かる。ドレイン電圧を加えた直後、及び変化させた直後においても、ドレイン電流の変化は小さかった。
これより、酸化アルミニウム膜を挟んだ多層構造は、オフ時のダークドレイン電流を抑制するとともに、電流コラプスの抑制にも効果的であることが分かった。

家庭用電源のインバータ、コンバータ等に使用可能である。横型素子で高耐圧化が可能であるため、例えば、他の電子部品と集積化が可能であり、家庭用ＤＣ電源のＡＣ−ＤＣ変換部等を小型化できる。また、高速動作が可能であり、省エネルギー化にも効果がある。

ゲート部がＭＩＳ構造のＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタ（実施例１）の模式図である。 ＭＩＳ構造の高誘電体として酸化ハフニウムを用いたトランジスタのドレイン電流とゲート電流の測定結果図である。 ＭＩＳ構造の高誘電体として酸化ジルコニウムを用いたトランジスタのドレイン電流とゲート電流の測定結果図である。 ＭＩＳ構造の高誘電体として酸化タンタルを用いたトランジスタのドレイン電流とゲート電流の測定結果図である。 ＭＩＳ構造の高誘電体として酸化チタンを用いたトランジスタのドレイン電流とゲート電流の測定結果図である。 フィールドプレート部に高誘電体を用いたＭＩＳ構造のＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタ（実施例２）の模式図である。 ＭＩＳ構造の高誘電体として酸化ハフニウムを用いたトランジスタのドレイン電流の測定結果図である。 ＭＩＳ構造の高誘電体として酸化ジルコニウムを用いたトランジスタのドレイン電流の測定結果図である。 ＭＩＳ構造の高誘電体として酸化タンタルを用いたトランジスタのドレイン電流の測定結果図である。 ＭＩＳ構造の高誘電体として酸化チタンを用いたトランジスタのドレイン電流の測定結果図である。 酸化チタン膜を用いたＭＩＳ構造のトランジスタのドレイン電流の時間変化を示す図である。 酸化ハフニウム／酸化アルミニウム／窒化珪素を用いたＭＩＳ構造のトランジスタのドレイン電流の時間変化を示す図である。 酸化ジルコニウム／酸化アルミニウム／窒化珪素を用いたＭＩＳ構造のトランジスタのドレイン電流の時間変化を示す図である。 酸化タンタル／酸化アルミニウム／窒化珪素を用いたＭＩＳ構造のトランジスタのドレイン電流の時間変化を示す図である。 酸化チタン／酸化アルミニウム／窒化珪素を用いたＭＩＳ構造のトランジスタのドレイン電流の時間変化を示す図である。

符号の説明

１：基板
２：バッファー層
３：ＧａＮ層
４：ＡｌＧａＮバリアー層
５：ソース電極
６：ゲート電極
７：ドレイン電極
８：窒化珪素膜
９：酸化珪素膜又は酸化アルミニウム膜
１０：高誘電体膜
１１：フィールドプレート

Claims (4)

1. 窒化物半導体により構成される電界効果トランジスタであって、ソースとドレインの間の半導体表面上に半導体側から窒化珪素膜、酸化珪素膜又は酸化アルミニウム膜、及び高誘電体膜の多層構造を有する電界効果トランジスタ。
2. ゲート電極と半導体表面の間に、上記多層構造を有することを特徴とする請求項1に記載の電界効果トランジスタ。
3. ゲート電極とドレイン電極の間にフィールドプレートを有しており、フィールドプレートと半導体表面の間に、上記多層構造を有することを特徴とする請求項1に記載の電界効果トランジスタ。
4. 上記窒化物半導体は、ＡｌＧａＮ／ＧａＮからなるヘテロ接合を有することを特徴とする請求項１乃至３のいずれか１項に記載の電界効果トランジスタ。

Images