JP2007311678A - 電子部品の実装方法および電子部品の実装構造 - Google Patents
電子部品の実装方法および電子部品の実装構造 Download PDFInfo
- Publication number
- JP2007311678A JP2007311678A JP2006141160A JP2006141160A JP2007311678A JP 2007311678 A JP2007311678 A JP 2007311678A JP 2006141160 A JP2006141160 A JP 2006141160A JP 2006141160 A JP2006141160 A JP 2006141160A JP 2007311678 A JP2007311678 A JP 2007311678A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- solder
- component
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10135—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81139—Guiding structures on the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/38—Effects and problems related to the device integration
- H01L2924/384—Bump effects
- H01L2924/3841—Solder bridging
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】電子部品10の一面10aと基板20の一面20aとを対向させ、それぞれの部品電極12と基板電極21との間にはんだ30を介在させた状態では、電子部品10の一面10aのうち隣り合うはんだ30同士の間に位置する部位に、当該一面10aから突出し当該両はんだ30同士を遮断する壁13が設けられた状態とし、この状態でスクラブを行う。
【選択図】図3
Description
図1は、本発明の第1実施形態に係る電子部品10の基板20への実装構造の概略断面構成を示す図であり、図2は、この電子部品10の一面10a側の部分的な平面構成を、当該一面10a上にはんだ30が設けられた状態にて示す図である。なお、図1は、図2において、はんだ30および壁13を通る線にて切断した断面を示している。
図4は、本発明の第2実施形態に係る電子部品10の基板20への実装構造の概略断面構成を示す図である。上記第1実施形態では、隣り合うはんだ30同士の間を遮断する壁を電子部品10の一面10a側に設けたが、本実施形態は、これとは反対に、当該壁22を基板20の一面20a側に設けたものである。
図6は、本発明の第3実施形態に係る電子部品10の基板20への実装方法を断面的に示す工程図である。図6では、コレット200によってスクラブを行っている状態が示されている。
図7は、本発明の第4実施形態に係る電子部品10の基板20への実装方法を断面的に示す工程図である。
図8は、本発明の第5実施形態に係る電子部品10の基板20への実装方法を断面的に示す工程図である。本実施形態は、上記第4実施形態の実装方法(上記図7参照)において、基板側の壁22の形状を変形したものである。
図9は、本発明の第6実施形態に係る電子部品10の基板20への実装方法を断面的に示す工程図である。
図10は、本発明の第7実施形態に係る電子部品10の基板20への実装方法を断面的に示す工程図である。
なお、上記各実施形態では、はんだ30の配設は、予め電子部品10側に行っているが、電子部品10側ではなく基板20側であってもよい。この場合においても、はんだ30は、例えば、はんだボール法、メッキ、印刷などの各種の方法により基板20上に設けることができる。
13…電子部品側の壁、20…基板、20a…基板の一面、21…基板電極、
22…基板側の壁、23…緩衝部材、24、25…基板の一面側の開口部、
30…はんだ。
Claims (8)
- 一面(10a)側に複数個の部品電極(12)が配置されている電子部品(10)と、一面(20a)側に前記電子部品(10)の前記部品電極(12)に対応して複数個の基板電極(21)が配置されている基板(20)とを用意し、
還元雰囲気にて、前記電子部品(10)の一面(10a)と前記基板(20)の一面(20a)とを対向させるとともに、それぞれの前記部品電極(12)と前記基板電極(21)との間に、はんだ(30)を介在させた状態で、スクラブを行うことにより、前記両電極(12、21)間を前記はんだ(30)によって接続するようにした電子部品の実装方法において、
前記それぞれの前記部品電極(12)と前記基板電極(21)との間に前記はんだ(30)を介在させた状態では、前記電子部品(10)の一面(10a)のうち隣り合う前記はんだ(30)同士の間に位置する部位に、前記電子部品(10)の一面(10a)から突出し当該両はんだ(30)同士を遮断する壁(13)が設けられた状態とし、この状態で前記スクラブを行うことを特徴とする電子部品の実装方法。 - 前記それぞれの前記部品電極(12)と前記基板電極(21)との間に前記はんだ(30)を介在させた状態では、前記電子部品(10)の一面(10a)から突出する前記壁(13)の先端部が前記基板(20)の一面(20a)に接触した状態となるものであることを特徴とする請求項1に記載の電子部品の実装方法。
- 前記壁(13)は、さらに前記電子部品(10)の一面(10a)の端部にも設けられるものであり、
前記基板(20)の一面(20a)側に開口部(24)を形成した後、
前記電子部品(10)の一面(10a)と前記基板(20)の一面(20a)とを対向させるにあたって、前記電子部品(10)の一面(10a)の端部に設けられた前記壁(13)を前記開口部(24)に挿入して前記電子部品(10)の位置決めを行うようにしたことを特徴とする請求項1または2に記載の電子部品の実装方法。 - 一面(10a)側に複数個の部品電極(12)が配置されている電子部品(10)と、一面(20a)側に前記電子部品(10)の前記部品電極(12)に対応して複数個の基板電極(21)が配置されている基板(20)とを用意し、
還元雰囲気にて、前記電子部品(10)の一面(10a)と前記基板(20)の一面(20a)とを対向させるとともに、それぞれの前記部品電極(12)と前記基板電極(21)との間に、はんだ(30)を介在させた状態で、スクラブを行うことにより、前記両電極(12、21)間を前記はんだ(30)によって接続するようにした電子部品の実装方法において、
前記それぞれの前記部品電極(12)と前記基板電極(21)との間に前記はんだ(30)を介在させた状態では、前記基板(20)の一面(20a)のうち隣り合う前記はんだ(30)同士の間に位置する部位に、前記基板(20)の一面(20a)から突出し当該両はんだ(30)同士を遮断する壁(22)が設けられた状態とし、この状態で前記スクラブを行うことを特徴とする電子部品の実装方法。 - 前記それぞれの前記部品電極(12)と前記基板電極(21)との間に前記はんだ(30)を介在させた状態では、前記基板(20)の一面(20a)から突出する前記壁(22)の先端部が前記電子部品(10)の一面(10a)に接触した状態となるものであることを特徴とする請求項4に記載の電子部品の実装方法。
- 前記壁(22)の先端部と前記電子部品(10)の一面(10a)との間には、これら両者の接触による前記電子部品(10)のダメージを軽減する緩衝部材(23)を介在させることを特徴とする請求項5に記載の電子部品の実装方法。
- 前記基板(20)の一面(10a)側のうち前記電子部品(10)と重なり合う部位に、前記電子部品(10)の一面(10a)側が挿入可能な開口部(25)を形成した後、
前記電子部品(10)の一面(10a)と前記基板(20)の一面(20a)とを対向させるにあたって、前記電子部品(10)の一面(10a)側を前記開口部(25)に挿入して前記電子部品(10)の位置決めを行うようにしたことを特徴とする請求項4ないし6のいずれか1つに記載の電子部品の実装方法。 - 一面(10a)側に複数個の部品電極(12)が配置されている電子部品(10)と、
一面(20a)側に前記電子部品(10)の前記部品電極(12)に対応して複数個の基板電極(21)が配置されている基板(20)とを備え、
前記電子部品(10)の一面(10a)と前記基板(20)の一面(20a)とが対向して配置され、
それぞれの前記部品電極(12)と前記基板電極(21)との間が、はんだ(30)を介して接続されている電子部品の実装構造において、
前記隣り合う前記はんだ(30)同士の間に位置する部位には、前記電子部品(10)の一面(10a)または前記基板(20)の一面(20a)から突出し当該両はんだ(30)同士を遮断する壁(13、22)が設けられていることを特徴とする電子部品の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141160A JP4736948B2 (ja) | 2006-05-22 | 2006-05-22 | 電子部品の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141160A JP4736948B2 (ja) | 2006-05-22 | 2006-05-22 | 電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311678A true JP2007311678A (ja) | 2007-11-29 |
JP4736948B2 JP4736948B2 (ja) | 2011-07-27 |
Family
ID=38844238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006141160A Expired - Fee Related JP4736948B2 (ja) | 2006-05-22 | 2006-05-22 | 電子部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4736948B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04263433A (ja) * | 1991-02-19 | 1992-09-18 | Matsushita Electric Ind Co Ltd | 電気的接続接点の形成方法および電子部品の実装方法 |
JPH04273464A (ja) * | 1991-02-28 | 1992-09-29 | Furukawa Electric Co Ltd:The | 半導体チップのマウント方法 |
JPH06232203A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | Lsiの実装構造 |
JPH10154859A (ja) * | 1996-11-25 | 1998-06-09 | Nec Corp | チップ型デバイスの実装方法及びその実装方法に より製造するデバイス |
JPH10209220A (ja) * | 1997-01-27 | 1998-08-07 | Matsushita Electric Ind Co Ltd | プリント基板 |
JPH10335527A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 |
JP2000349123A (ja) * | 1999-06-01 | 2000-12-15 | Mitsubishi Electric Corp | 半導体素子の実装方法 |
JP2001015641A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 電子部品の接続構造及び接続方法 |
-
2006
- 2006-05-22 JP JP2006141160A patent/JP4736948B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04263433A (ja) * | 1991-02-19 | 1992-09-18 | Matsushita Electric Ind Co Ltd | 電気的接続接点の形成方法および電子部品の実装方法 |
JPH04273464A (ja) * | 1991-02-28 | 1992-09-29 | Furukawa Electric Co Ltd:The | 半導体チップのマウント方法 |
JPH06232203A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | Lsiの実装構造 |
JPH10154859A (ja) * | 1996-11-25 | 1998-06-09 | Nec Corp | チップ型デバイスの実装方法及びその実装方法に より製造するデバイス |
JPH10209220A (ja) * | 1997-01-27 | 1998-08-07 | Matsushita Electric Ind Co Ltd | プリント基板 |
JPH10335527A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 |
JP2000349123A (ja) * | 1999-06-01 | 2000-12-15 | Mitsubishi Electric Corp | 半導体素子の実装方法 |
JP2001015641A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 電子部品の接続構造及び接続方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4736948B2 (ja) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI421991B (zh) | Semiconductor device and manufacturing method thereof | |
JP2009158593A (ja) | バンプ構造およびその製造方法 | |
JP2001338947A (ja) | フリップチップ型半導体装置及びその製造方法 | |
JP4246134B2 (ja) | 半導体素子の実装方法、及び半導体素子実装基板 | |
JP5645592B2 (ja) | 半導体装置の製造方法 | |
TW200830442A (en) | Non-pull back pad package with an additional solder standoff | |
KR20150030259A (ko) | 플립칩 적층을 위한 방법 | |
JP2011040606A (ja) | 半導体装置の製造方法 | |
JP2015138818A (ja) | プリント回路板及び積層型半導体装置 | |
JP4265607B2 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
JP5881829B2 (ja) | クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体 | |
CN101859733B (zh) | 半导体封装构造、半导体封装构造用载板及其制造方法 | |
JP2006339316A (ja) | 半導体装置、半導体装置実装基板、および半導体装置の実装方法 | |
JP2007042762A (ja) | 半導体装置およびその実装体 | |
TWI333405B (ja) | ||
JP2008218882A (ja) | 半導体装置 | |
JP5919641B2 (ja) | 半導体装置およびその製造方法並びに電子装置 | |
JP2006303305A (ja) | 半導体装置 | |
JP4736948B2 (ja) | 電子部品の実装方法 | |
JPWO2009044695A1 (ja) | 電子部品の実装方法等 | |
JP2008124363A (ja) | 半導体装置 | |
JP4779924B2 (ja) | 半導体装置の製造方法 | |
JP4267549B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP2008098319A (ja) | 半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法 | |
JP2005142497A (ja) | 電子部品及び電子部品の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |