JP4779924B2

JP4779924B2 - 半導体装置の製造方法

Info

Publication number: JP4779924B2
Application number: JP2006286395A
Authority: JP
Inventors: 徹田中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-10-20
Filing date: 2006-10-20
Publication date: 2011-09-28
Anticipated expiration: 2026-10-20
Also published as: JP2008103620A

Description

本発明は、半導体基板の表裏に形成された電気接続用のバンプと、表裏のバンプ間を電気的に接続する貫通電極（ビア）を備えたチップオンチップ構造の半導体装置の製造方法に関する。

近年、電子機器の高機能化や軽薄短小化の要求に伴って、電子部品の高密度集積化や高密度実装化が進み、フリップチップ実装法を用いたＭＣＭ（マルチチップモジュール）又はＳＩＰ（システムインパッケージ）タイプの半導体装置が主流となりつつある。この種の半導体装置の中には、第１の半導体チップの上に第２の半導体チップをフリップチップ実装したチップオンチップ（ＣＯＣ）構造のものがある。

図９は、チップオンチップ構造の従来の半導体装置の概略構成を示す断面図である。図示した半導体装置は、第１の半導体チップ１と第２の半導体チップ２によって構成されている。第２の半導体チップ２は第１の半導体チップ１の主面のほぼ中央部に複数のバンプ３を用いてフリップチップ実装されている。第１の半導体チップ１の周縁部には、第２の半導体チップ２が実装される領域を取り囲む状態で複数の電極パッド４が形成されている。また、第１の半導体チップ１の主面上であって、チップ実装領域と電極パッド４の形成領域との間にはダム５が設けられている。ダム５は、チップ実装領域を取り囲むように平面視四角形状の枠型に形成されている。そして、ダム５の内側において、第１の半導体チップ１と第２の半導体チップ２との間には、アンダーフィル材６が充填されている。

以上のように構成される従来の半導体装置は、図９に示したように実装基板７上に接着材料層８を介して接着された後、第１の半導体チップ１上の電極パッド４と実装基板７上のランド９との間に、ボンディングワイヤ１０を介して電気的接続が行われている。

近年、チップオンチップ構造の半導体装置においては、信号処理の高速化や実装面積の低減等が求められている。すなわち、図９に示したワイヤボンディング方式で実装される半導体装置は、ボンディングワイヤ１０の配線長に起因する信号伝達の遅延やボンディングワイヤ１０の引き回しに必要な実装面積の確保が問題となる。

そこで、図１０に模式的に示すように、第１の半導体チップ１に対して、上層側の第２の半導体チップ２と接合されるバンプ３と、下層側の実装基板７と接合されるバンプ１２との間を層間接続するビア（貫通電極）１１を形成するようにすれば、信号伝達速度の高速化と実装面積の低減とを同時に実現することができるので非常に有利である。

一方、ビアを形成するには、加工時間の短縮と狭ピッチ化を実現するため、ウエハを薄厚化する必要がある。従来より、ウエハの薄厚化には裏面研削（バックグラインディング）が実施されている。そこで、貫通電極の形成方法として、ウエハ表面に貫通電極を埋め込み形成した後、ウエハ裏面を研削して貫通電極の端子面を外部に露出させる方法が知られている（下記特許文献１参照）。

また、ウエハの厚さが薄くなるとウエハに反りが発生し易くなり、ハンドリングが困難となる。そこで、ウエハの表面に支持基板（サポート基板）を接着し、ウエハの支持性を高める一方で、ウエハに対する処理が完了したときは、ウエハから支持基板を除去する方法が知られている（下記特許文献２参照）。

図１１〜図１３は、上述の支持基板を用いた従来の半導体装置の製造方法を説明する工程断面図である。

まず、図１１Ａに示すように、シリコンからなる基板本体（半導体基板）１０１の表面に、トランジスタ等の半導体素子や配線１０３、絶縁層１０４等からなる素子層１０２が形成されたウエハ１００を準備する。この素子層１０２の表面には配線層１０３の一部と導通する電極パッド１０５が形成されているとともに、基板本体１０１の表面には配線１０３の一部と導通する埋込導体層１０６Ｐが形成されている。

次に、図１１Ｂに示すように、素子層１０２表面の電極パッド１０５上に、はんだバンプ１０７を形成する。続いて、図１１Ｃに示すように、はんだバンプ１０７を含む素子層１０２の表面全域に接着剤を塗布して接着材料層１０８を形成するとともに、この接着材料層１０８の上に支持基板１０９を接着する。支持基板１０９は、その面内に剥離液供給用の複数の貫通孔１０９ａが形成されたガラス基板あるいはシリコン基板で構成されている。

続いて、図１１Ｄに示すように、支持基板１０９でウエハ１００を支持した状態で、基板本体１０１の裏面を研削し、基板本体１０１を所定厚に薄厚化するとともに、薄厚化された基板本体１０１ｔの裏面からビア（埋込導体層）１０６の先端部１０６ａを露出させる。なお、図１１Ｄ以降は、ウエハ１００の表裏を反転して示す。

次に、図１２Ｅに示すように、基板本体１０１ｔの裏面に絶縁層１１１を形成するとともに、貫通電極１０６の上に外部接続端子１１２を形成する。そして、図１２Ｆに示すように、この外部接続端子１１２上に半導体チップ１１３をフリップチップ実装した後、図１２Ｇに示すように、その実装部にアンダーフィル層１１４を形成する。

次に、図１３Ｈに示すように、接着材料層１０８から支持基板１０９を剥離する。支持基板１０９は、複数の貫通孔１０９ａを介して剥離液（例えばアルコール）を供給し、接着材料層１０８を溶解することで剥離される。そして、図１３Ｉに示すように、接着材料層１０８を溶解除去した後、ウエハ１００をチップ単位で個片化（ダイシング）することで、図１３Ｊに示すようにビア１０６を備えたチップオンチップ構造の半導体装置１００Ａが作製される。

特開２００４−２４１４７９号公報特開２００３−１７１６２４号公報

上述したように、ウエハ１００と支持基板１０９との間を接着する接着材料層１０８には、ウエハ加工プロセスに耐えられる仮固定性と、ウエハ加工プロセス完了後の剥離性が要求されており、上述の従来例においては、接着材料層１０８として、有機溶剤で溶解される接着剤が用いられている。また、紫外線の照射により接着力が低下する接着剤を用いる方法がある。

しかしながら、この種の接着材料はウエハ１００のバンプ形成面に塗布形成されることから、支持基板１０９の剥離時や接着材料層１０８の除去時において、バンプ１０７にダメージを与えるおそれがあり、これが原因で半導体装置１００Ａの電気接続構造の信頼性が低下するという問題がある。

本発明は上述の問題に鑑みてなされ、電気接続用のバンプにダメージを与えることなく、半導体ウエハから支持基板を分離除去することができる半導体装置の製造方法を提供することを課題とする。

以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、一方の面に、電気接続用の第１バンプ及び基板接合用の第２バンプがチップ領域毎にそれぞれ形成された半導体ウエハを準備する工程と、一方の面に上記第２バンプの形成位置に対応してバンプ受け部を形成した支持基板を準備する工程と、上記半導体ウエハと上記支持基板とを重ね合わせて上記第２バンプと上記バンプ受け部とを互いに圧着接合する工程と、上記半導体ウエハの他方の面にビアを介して上記第１バンプと連絡する第３バンプを形成する工程と、上記支持基板上で上記半導体ウエハを上記チップ領域単位で切り出して個々の半導体チップに個片化する工程と、上記半導体チップを吸着保持して上記第２バンプを上記バンプ受け部から引き剥がし、上記第１バンプを介して他の半導体チップに実装する工程とを有する。

本発明では、半導体ウエハ上に電気接続用の第１バンプに隣接して基板接合用の第２バンプを形成し、この第２バンプを支持基板上のバンプ受け部に圧着接合することによって、半導体ウエハと支持基板との間の仮固定性を得るようにしている。そして、半導体ウエハをチップ領域単位で切り出して半導体チップに個片化した後、この半導体チップを吸着保持して第２バンプをバンプ受け部から引き剥がす。これにより、半導体チップは支持基板から分離される。その後、上記半導体チップは第１バンプを介して他の半導体チップに実装されることで、チップオンチップ構造の半導体装置が製造される。

従って、本発明によれば、電気接続用の第１バンプにダメージを与えることなく支持基板からの分離を図ることが可能となり、これにより、半導体装置の電気接続構造の信頼性低下を防止することができる。

ここで、半導体ウエハの一方の面からの第２バンプの突出長と支持基板の一方の面からのバンプ受け部の突出長との和を、半導体ウエハの一方の面からの第１バンプの突出長よりも大きくすることにより、半導体ウエハと支持基板との接合時、第１バンプが支持基板側に接触することを防止し、第１バンプの保護の実効を図ることができる。

接合用の第２バンプは、電気接続用の第１バンプと同一プロセスで半導体ウエハ上に同時に形成することができる。第２バンプは、第１バンプと同様にグリッド状に点在配置する構成も可能であるが、チップ領域毎に第１バンプを取り囲む枠状に連続形成することも可能である。第２バンプを枠状に形成することにより、バンプ受け部との高い接着力が得られるとともに、チップ実装後におけるアンダーフィル注入の際、当該第２バンプをダムとして機能させることが可能となる。

一方、バンプ受け部は、支持基板の一方の面に突出形成されたはんだ層で構成することができる。はんだ層は、第２バンプと同様な形状で構成されるのが好ましく、グリッド状あるいは線状（枠状）に形成される。この場合、バンプ受け部は、第１、第２バンプと同様なプロセスを経て作製することができる。なお、バンプ受け部は、上記バンプ形状に限らず、ランド状に形成されていてもよい。

半導体ウエハと支持基板との間の強固な一体構造を確保するため、両者の接合に接着剤を用いてもよい。この場合、接着層は、支持基板と半導体ウエハの各々の周縁部、特に理収外チップ領域に形成されるようにする。これにより、第１バンプにダメージを与えることなく、支持基板から半導体チップを分離させることが可能となる。

以上述べたように、本発明の半導体装置の製造方法によれば、半導体チップの電気接続用バンプにダメージを与えることなく支持基板との分離除去を図ることが可能となる。これにより、半導体装置の電気接続構造の信頼性低下を防止することが可能となる。

以下、本発明の実施の形態について図面を参照して説明する。

図１〜図８は、本発明の実施形態によるチップオンチップ構造の半導体装置の製造方法を説明するための要部の工程断面図である。
特に、図１は半導体ウエハＷおよび支持基板３０の準備と貼り合せ工程を示し、図２は半導体ウエハＷの一チップ領域の概略平面図である。また、図３及び図４はバンプ形成工程、図５は裏面バンプの形成工程とダイシング工程、図６はチップ分離工程、図７はチップマウント工程、図８は支持基板３０の再生工程を、それぞれ示している。

図１Ａに示すように、シリコンからなる基板本体（半導体基板）２０の表面に、電気接続用の第１バンプ２１及び基板接合用の第２バンプ２２がチップ領域毎にそれぞれ形成された半導体ウエハＷを準備する。この半導体ウエハＷの表面側には、図示せずとも、トランジスタ等の半導体素子や配線層などが形成された素子形成面とされている。

第１バンプ２１は、はんだバンプで構成されている。基板本体２０の表面に形成され上記配線層の一部に連絡する電極パッド２４の上に設けられている。基板本体２０には、電極パッド２４と電気的に連絡する埋込導体層２５が形成されている。なお、この埋込導体層２５は、後に、基板本体２０の裏面側の研削処理によってビア（貫通電極）を構成する。

第２バンプ２２は、第１バンプ２１を構成するはんだ材料からなり、第１バンプ２１と同一のプロセスによって第１バンプ２１と同時に、電極パッド２４の非形成領域上に設けられる。本実施形態では、第２バンプ２２は、図２に示すように、チップ領域毎に、複数の第１バンプ２１の周囲を取り囲むように枠状に連続形成されている。

ここで、図３及び図４を参照して第１バンプ２１の作製方法について説明する。

まず、基板本体２０の表面に保護層２６を形成した後、フォトリソグラフィ技術を用いて電極パッド２４の形成領域に所定形状の開口２６ａを形成する（図３Ａ）。続いて、基板本体２０の表面全域に、例えばＴｉとＣｕの積層膜からなるシードメタル２７をスパッタ法により成膜する（図３Ｂ）。次に、基板本体２０の表面に、電極パッド部２４の形成領域に対応して開口部１５ａが形成されたレジストパターン１５を形成する（図３Ｃ）。次に、電解めっき法により、レジストパターン１５の開口部１５ａ内にＮｉやＣｕなどからなるめっき電極２８を形成する（図３Ｄ）。めっき電極２８の形成後、このめっき電極２８の上に、ＳｎやＳｎＡｇ、ＳｎＰｂ等のはんだめっき膜２９を成長させる（図３Ｅ）。

次に、レジストパターン１５を剥離液を用いて除去した後（図４Ｆ）、はんだめっき膜２９をマスクとして不溶なシードメタル２７をウェットエッチング法により溶解除去する（図４Ｇ）。次に、フラックス１６を基板本体２０の全面に塗布し、加熱する。これにより、はんだめっき膜２９は溶融し、半球状の第１バンプ２１が形成される（図４Ｉ）。最後に、フラックス１６を洗浄液で除去する（図４Ｊ）。

以上の工程により、基板本体２０上に第１バンプ２１が作製される。なお、図示せずとも、この工程において第２バンプ２２が同時に作製される。

図１に戻り、上述した構成の半導体ウエハＷを準備する工程と並行して、図１Ｂに示す支持基板３０を準備する。支持基板３０は、半導体ウエハＷとの熱膨張差を緩和するため、基板本体２０と同種のシリコン基板またはガラス基板等で構成されている。また、支持基板３０は半導体ウエハＷと同一の大きさのものが用いられる。

支持基板３０の表面には、半導体ウエハＷ上の第２バンプ２２の形成位置に対応して、支持バンプ３２が突出形成されている。この支持バンプ３２は、本発明に係る「バンプ受け部」に対応するもので、本実施形態では、第２バンプ２２と同一の材料を用いて形成されたはんだ層からなり、第２バンプ２２と同一の高さ、形状に構成されている。なお、支持バンプ３２は、上述の第１バンプ２１の作製方法と同様な方法で作製される。

次に、図１Ｃに示すように、支持基板３０の周縁部に接着剤（接着層）４０を塗布形成する。接着剤４０は、例えば半硬化状態の熱硬化性接着剤を用いることができる。また、接着剤４０としては、後に所定の溶解液で溶解除去できるものが好ましい。接着剤４０の塗布領域は、半導体ウエハＷとの貼り合せ時において、半導体ウエハＷの周縁部の理収外チップ領域が接着剤４０と対向する位置とされる。そして、半導体ウエハＷと支持基板３０とを互いにバンプ形成面が対向するように配置し、半導体ウエハＷの第２バンプ２２と支持基板３０の支持バンプ３２とが互いに対向する位置に両者の相対位置が調整される。

次に、図１Ｄに示すように、半導体ウエハＷと支持基板３０とを重ね合わせることにより、半導体ウエハＷと支持基板３０とは、その周縁部において接着層４０を介して一体接合され、面内領域において第２バンプ２２と支持バンプ３２とが突き合わされて互いに圧着接合される。このとき、半導体ウエハＷ表面からの第２バンプ２２の突出長と支持基板３０表面からの支持バンプ３２の突出長との和を、半導体ウエハＷ表面からの第１バンプ２１の突出長よりも大きくすることで、図示するように、第２バンプ２２と支持バンプ３２との圧着接合部がポストとして機能し、第１バンプ２１が支持基板３０に接触することを回避しながら、半導体ウエハＷと支持基板３０との間に均一なギャップを形成する。

第２バンプ２２と支持バンプ３２の接合強さは、半導体ウエハＷと支持基板３０の貼り合せ圧力や、接合面の形状等によって調整することができる。また、接着層４０の加熱硬化処理時においてバンプ２２，３２間の界面の一部溶解を伴わせてもよい。ここでは、後述するウエハダイシング工程においてバンプ２２，３２間の接合状態を保持でき、後述する吸着具の吸着保持力でバンプ２２，３２を互いに引き剥がせる程度の接合力となるように調整される。吸着具の吸着保持力は、例えば−５５ｋＰａ〜−７５ｋＰａとされる。なお「−」は負圧を意味する。また、本実施形態では、第２バンプ２２と支持バンプ３２とを共に枠状に形成しているので、両バンプ間の接合面積を大きくして容易に所定の接合力を得ることができる。なお、接着層４０の形成は任意であり、バンプ２２，３２間の圧着接合でウエハサポートに必要な接合力が得られる場合は、接着層４０の形成を省略することができる。

次に、図５Ａに示すように、支持基板３０に支持された半導体ウエハＷの裏面を研削加工し、埋込導体層２５の先端がウエハ裏面から露出する厚さに基板本体２０を薄厚化する。このとき、半導体ウエハＷは、接着層４０における接着力と、第２バンプ２２及び支持バンプ３２間の接合力とによって、支持基板３０に安定に支持される。また、第２バンプ２２と支持バンプ３２の接合構造によって、半導体ウエハＷと支持基板３０との間に均一なギャップが形成されていることから、基板本体２０裏面を高い平坦度で研削処理することができる。以上のようにして、基板本体２０ｔにビア２５が形成される。

次に、図５Ｂに示すように、基板本体２０ｔの裏面側のビア２５上に電極パッド５０を形成した後、この電極パッド４０の上に裏面バンプとして電気接続用の第３バンプ２３を形成する。この第３バンプ２３は、第１、第２バンプ２１，２２と同様なプロセスで作製することができる。第３バンプ２３は、ビア２５を介して表面側の第１バンプ２１に電気的に接続される。本実施形態では、第３バンプ２３のバンプピッチは、第１バンプ２１のバンプピッチよりも広く形成される。第３バンプ２３のバンプピッチは、実装される配線基板のランドピッチに合わせて適宜設定される。

次に、図５Ｃに示すように、支持基板３０上で半導体ウエハＷをチップ領域単位で切り出して個々の半導体チップＣ１に個片化するダイシング工程が行われる。このダイシング工程では、支持基板３０上の半導体ウエハＷのみを切断する。従って、個々の半導体チップＣ１は、ダイシング後においても、第２バンプ２２と支持バンプ３２間の接合力によって支持基板３０との接合状態が保持される。

続いて、図６Ａ，Ｂに示すように、支持基板３０上の個々の半導体チップＣ１を、吸着具６０を用いて分離する工程が行われる。この分離工程では、図６Ａに示すように半導体チップＣ１を個々に吸着具６０で保持した状態で、図６Ｂに示すように半導体チップＣ１を上方に引き上げることにより、支持基板３０から半導体チップＣ１を分離させる。上述のように、第２バンプ２２と支持バンプ３２との間の接合力は、吸着具６０の吸着保持力で引き剥がせる程度の接合力に設定されているので、この吸着具６０を用いた引き上げ操作によって半導体チップＣ１を支持基板３０から分離することが可能となる。これにより、第１バンプ２１にダメージを与えることなく支持基板３０からの分離を図ることが可能となる。

次に、図７Ａ〜Ｃに示すように、分離した半導体チップＣ１を第２の半導体チップＣ２へ実装するマウント工程が行われる。ここでは、半導体チップＣ１を第１の半導体チップと称する。第２の半導体チップＣ２は、その能動面（図において下面側）に、第１の半導体チップＣ１上の第１バンプ２１の形成位置に対応して配置された電気接続用のはんだバンプ７１を備えている。そして、図７Ａ，Ｂに示すように、第１バンプ２１とはんだバンプ７１とが互いに対向する位置に第１の半導体チップＣ１と第２の半導体チップＣ２とを位置合わせした後、マウントする。

このマウント工程では、チップマウンタ装置を用いたローカルリフロー法を採用してもよいし、リフロー炉を用いて複数組一括して実施するようにしてもよい。チップマウント工程を実施することにより、第１の半導体チップＣ１と第２の半導体チップＣ２との間に、第１バンプ２１とはんだバンプ７１とが溶融一体化してなるはんだ接合部７０が形成される。これにより、第１の半導体チップＣ１と第２の半導体チップＣ２とが電気的・機械的に接合される。

その後、図７Ｃに示すように、はんだ接合部７０の周囲にアンダーフィル材７３を充填して、半導体チップＣ１，Ｃ２間の機械的接合を補強する。アンダーフィル材７３には、比較的低粘度の熱硬化性樹脂が用いられ、毛細管現象を利用して半導体チップＣ１，Ｃ２間に充填される。このとき、第１の半導体チップＣ１上に形成されている第２バンプ２２はダムとして機能し、半導体チップＣ１周縁部へのアンダーフィル材７３の流出を堰き止める。樹脂充填後、加熱硬化処理を施して、アンダーフィル層を形成する。

以上のようにして、第１の半導体チップＣ１と第２の半導体チップＣ２の積層体からなるチップオンチップ構造の半導体装置Ｃが作製される。本実施形態によれば、電気接続用の第１バンプ２１にダメージを与えることなく支持基板３０からの分離を図ることが可能となり、これにより半導体装置Ｃの電気接続構造の信頼性低下を防止することができる。

また、本実施形態によれば、接着剤４０の塗布領域を基板周縁部に制限しているので、接着剤の使用量を低減できるとともに、接着剤の選択自由度を高めることができる。また、支持基板３０からの素子分離を短時間で容易に行えるので、生産性の向上を図ることが可能となる。

さらに、半導体チップＣ１の作製に用いられた支持基板３０は、再利用が可能である。図８Ａ〜Ｃは、支持基板３０の再生工程を示している。半導体チップＣ１が分離された後の支持基板３０には、図８Ａに示すように、半導体ウエハの基板本体２０ｔの理収外領域が残存する。そこで、図８Ｂ，Ｃに示すように、溶解液を用いて接着層４０を除去し、支持基板３０から基板本体２０ｔを分離する。

なお、半導体ウエハＷの第２バンプ２２との圧着接合工程および接合分離工程により、支持バンプ３２の形状変化が生じている場合には、支持基板３０を加熱して支持バンプ３２を再溶融させることで、所期の半球状のバンプ形状に再生することができる。

以上、本発明の実施形態について説明したが、勿論、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。

例えば以上の実施形態では、支持基板３０上において半導体ウエハの第２バンプ２２を支持するバンプ受け部を支持バンプ３２で構成したが、半導体ウエハ上の第２バンプ２２を第１バンプ２１よりも大きな突出長で形成すれば、上記バンプ受け部をランド形状で形成することができる。

また、以上の実施形態では、半導体ウエハの基板本体２０に埋込導体層２５を埋設し、基板本体２０の裏面研削所定によってビアを形成するようにしたが、これに限られず、薄厚化した基板本体に貫通孔を形成し、この貫通孔を導体化処理することでビアを構成するようにしてもよい。

本発明の実施形態による半導体装置の製造方法を説明する要部の工程断面図であり、半導体ウエハと支持基板の準備工程から接合工程までを示している。図１に示した半導体ウエハの要部の平面図である。図１に示した半導体ウエハのバンプ形成工程を説明する要部の工程断面図である。図１に示した半導体ウエハのバンプ形成工程を説明する要部の工程断面図である。本発明の実施形態による半導体装置の製造方法を説明する要部の工程断面図であり、裏面バンプ形成工程とチップダイシング工程を示している。本発明の実施形態による半導体装置の製造方法を説明する要部の工程断面図であり、支持基板からの半導体チップの分離工程を示している。本発明の実施形態による半導体装置の製造方法を説明する要部の工程断面図であり、チップマウント工程を示している。本発明の実施形態による半導体装置の製造方法を説明する要部の工程断面図であり、支持基板の再生工程を示している。チップオンチップ構造の半導体装置の一構成例を模式的に示す側断面図である。チップオンチップ構造の半導体装置の他の構成例を模式的に示す側断面図である。従来の半導体装置の製造方法を説明する要部の工程断面図である。従来の半導体装置の製造方法を説明する要部の工程断面図である。従来の半導体装置の製造方法を説明する要部の工程断面図である。

符号の説明

２０，２０ｔ…基板本体、２１…第１バンプ、２２…第２バンプ、２３…第３バンプ、２４…電極パッド、２５…ビア（埋込導体層）、３０…支持基板、３２…支持バンプ（バンプ受け部）、４０…接着層、６０…吸着具、７０…はんだ接合部、７３…アンダーフィル材、Ｃ…半導体装置、Ｃ１…第１の半導体チップ、Ｃ２…第２の半導体チップ、Ｗ…半導体ウエハ

Claims

チップオンチップ構造の半導体装置の製造方法であって、
一方の面に、電気接続用の第１バンプ及び基板接合用の第２バンプがチップ領域毎にそれぞれ形成された半導体ウエハを準備する工程と、
一方の面に前記第２バンプの形成位置に対応してバンプ受け部を形成した支持基板を準備する工程と、
前記半導体ウエハと前記支持基板とを重ね合わせて前記第２バンプと前記バンプ受け部とを互いに圧着接合する工程と、
前記半導体ウエハの他方の面にビアを介して前記第１バンプと連絡する第３バンプを形成する工程と、
前記支持基板上で前記半導体ウエハを上記チップ領域単位で切り出して個々の半導体チップに個片化する工程と、
前記半導体チップを吸着保持して前記第２バンプを前記バンプ受け部から引き剥がし、前記第１バンプを介して他の半導体チップに実装する工程とを有する
ことを特徴とする半導体装置の製造方法。
前記半導体ウエハの一方の面からの前記第２バンプの突出長と、前記支持基板の一方の面からの前記バンプ受け部の突出長との和は、前記半導体ウエハの一方の面からの前記第１バンプの突出長よりも大きい
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記第２バンプは、前記第１バンプと同一プロセスで作製される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記第２バンプは、前記第１バンプの周囲を囲む枠状に連続形成される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記バンプ受け部は、前記支持基板の一方の面に突出形成されたはんだ層からなる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記支持基板の周縁部に接着層を形成し、前記接着層の接着力で前記半導体ウエハと前記支持基板とを一体接合する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記第３バンプのバンプピッチは、前記第１バンプのバンプピッチよりも広く形成される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記半導体チップを他の半導体チップに実装した後、前記第２バンプをダムとしてチップ間にアンダーフィル材を充填する工程を有する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記半導体ウエハの内部に、前記第１バンプと電気的に接続された埋込導体層を形成しておき、前記半導体ウエハの他方の面の研削処理によって前記ビアを形成する
ことを特徴とする請求項１に記載の半導体装置の製造方法。