JP5919641B2 - 半導体装置およびその製造方法並びに電子装置 - Google Patents
半導体装置およびその製造方法並びに電子装置 Download PDFInfo
- Publication number
- JP5919641B2 JP5919641B2 JP2011100066A JP2011100066A JP5919641B2 JP 5919641 B2 JP5919641 B2 JP 5919641B2 JP 2011100066 A JP2011100066 A JP 2011100066A JP 2011100066 A JP2011100066 A JP 2011100066A JP 5919641 B2 JP5919641 B2 JP 5919641B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- substrate
- semiconductor device
- end surface
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
付記1:
第1バンプが形成された素子と、第2バンプが形成され、前記素子とは熱膨張係数の異なる基板と、を具備し、前記第1バンプの終端面は、前記素子の内側に向かって傾斜して形成され、前記第2バンプの終端面は、前記第1バンプの終端面に対応するように形成され、前記第1バンプの終端面と前記第2バンプの終端面とが接合されていることを特徴とする半導体装置。
付記2:
少なくとも前記基板上の外縁に形成された第1バンプの終端面が、前記素子の内側に向かって傾斜していることを特徴とする付記1記載の半導体装置。
付記3:
前記基板の熱膨張係数は前記素子より大きく、前記第1バンプの終端面は、前記素子の内側の高さが外側より高くなるように傾斜していることを特徴とする付記1または2記載の半導体装置。
付記4:
前記素子の外側に行くにつれ、前記第1バンプの終端面の傾斜が急峻となることを特徴とする付記1から3のいずれか一項記載の半導体装置。
付記5:
前記第1バンプと前記第2バンプとは同じ材料から形成されていることを特徴とする付記1から4のいずれか一項に記載の半導体装置。
付記6:
前記第1バンプおよび前記第2バンプは、CuまたはAuを含むことを特徴とする付記1から5のいずれか一項記載の半導体装置。
付記7:
電極パッドと前記電極パッド上に形成された第1バンプとを備えた素子と、配線電極と前記配線電極上に形成された第2バンプとを備え、前記素子とは熱膨張係数の異なる基板と、を具備し、前記第2バンプの終端面は、前記基板の内側に向かって傾斜して形成され、前記第1バンプの終端面は、前記第2バンプの終端面に嵌合するように形成され、前記第1バンプと前記第2バンプとは接合されていることを特徴とする半導体装置。
付記8:
素子に第1バンプを形成する工程と、前記素子とは熱膨張係数の異なる基板に第2バンプを形成する工程と、前記第1バンプの終端面の傾斜を前記素子の内側に向かって傾斜するように加工する工程と、前記第2バンプの終端面の傾斜を、前記第1バンプの終端面の傾斜に対応するように加工する工程と、前記第1バンプの終端面と前記第2バンプの終端面とを接合する工程と、を含むことを特徴とする半導体装置の製造方法。
付記9:
素子に電極パッドと、前記電極パッド上に第1バンプと、を形成する工程と、前記素子と熱膨張係数の異なる基板に配線電極と、前記配線電極上に第2バンプと、を形成する工程と、前記第2バンプの終端面の傾斜を前記基板の内側に向かって傾斜するように加工する工程と、前記第1バンプの終端面の傾斜を、前記第2バンプの終端面の傾斜に嵌合するように加工する工程と、前記第1バンプと前記第2バンプとを接合する工程と、を含むことを特徴とする半導体装置の製造方法。
付記10:
付記1から7のいずれか一項記載の半導体装置を搭載したことを特徴とする電子装置。
11 素子基板
16 電極パッド
20 基板
21 絶縁基板
26 配線パッド
30 バンプ
32 第1バンプ
33、35 終端面
34 第2バンプ
36 接合界面
Claims (5)
- 第1バンプが形成された素子と、
第2バンプが形成され、前記素子とは熱膨張係数の異なる基板と、
を具備し、
前記第1バンプの終端面は、前記素子の内側に向かって、前記素子の前記第1バンプが形成された面に対し傾斜して形成され、かつ前記素子の外側の第1バンプの終端面の前記面に対する傾斜は、前記素子の内側の第1バンプの終端面の前記面に対する傾斜より急峻に傾斜しており、
前記第2バンプの終端面は、前記第1バンプの終端面に対応するように形成され、
前記第1バンプの終端面と前記第2バンプの終端面とが接合されていることを特徴とする半導体装置。 - 少なくとも前記基板上の外縁に形成された第1バンプの終端面が、前記素子の内側に向かって前記面に対し傾斜していることを特徴とする請求項1記載の半導体装置。
- 前記基板の熱膨張係数は前記素子より大きく、前記第1バンプの終端面は、前記素子の内側の高さが外側より高くなるように前記面に対し傾斜していることを特徴とする請求項1または2記載の半導体装置。
- 素子に第1バンプを形成する工程と、
前記素子とは熱膨張係数の異なる基板に第2バンプを形成する工程と、
前記第1バンプの終端面の傾斜を前記素子の内側に向かって、前記素子の前記第1バンプが形成された面に対し傾斜し、かつ前記素子の外側の第1バンプの終端面の前記面に対する傾斜は、前記素子の内側の第1バンプの終端面の前記面に対する傾斜より急峻に傾斜するように加工する工程と、
前記第2バンプの終端面の傾斜を、前記第1バンプの終端面の傾斜に対応するように加工する工程と、
前記第1バンプの終端面と前記第2バンプの終端面とを接合する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項1から3のいずれか一項記載の半導体装置を搭載したことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011100066A JP5919641B2 (ja) | 2011-04-27 | 2011-04-27 | 半導体装置およびその製造方法並びに電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011100066A JP5919641B2 (ja) | 2011-04-27 | 2011-04-27 | 半導体装置およびその製造方法並びに電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012231093A JP2012231093A (ja) | 2012-11-22 |
JP5919641B2 true JP5919641B2 (ja) | 2016-05-18 |
Family
ID=47432400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011100066A Expired - Fee Related JP5919641B2 (ja) | 2011-04-27 | 2011-04-27 | 半導体装置およびその製造方法並びに電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5919641B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9627349B2 (en) | 2013-09-13 | 2017-04-18 | Ev Group E. Thallner Gmbh | Method for applying a bonding layer |
JP6918074B2 (ja) * | 2018-05-02 | 2021-08-11 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ボンディング層を施与する方法 |
JP6613336B2 (ja) * | 2018-05-02 | 2019-11-27 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ボンディング層を施与する方法 |
US10651233B2 (en) * | 2018-08-21 | 2020-05-12 | Northrop Grumman Systems Corporation | Method for forming superconducting structures |
FR3113982A1 (fr) | 2020-09-10 | 2022-03-11 | Commissariat à l'Energie Atomique et aux Energies Alternatives | procédé d’assemblage par hybridation de deux composants microélectroniques |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0472659A (ja) * | 1990-07-12 | 1992-03-06 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2000311921A (ja) * | 1999-04-27 | 2000-11-07 | Sony Corp | 半導体装置およびその製造方法 |
JP2005340393A (ja) * | 2004-05-25 | 2005-12-08 | Olympus Corp | 小型実装モジュール及びその製造方法 |
JP2008060483A (ja) * | 2006-09-01 | 2008-03-13 | Sharp Corp | 半導体装置の実装構造体およびその製造方法 |
KR100881183B1 (ko) * | 2006-11-21 | 2009-02-05 | 삼성전자주식회사 | 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지 |
-
2011
- 2011-04-27 JP JP2011100066A patent/JP5919641B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012231093A (ja) | 2012-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784554B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5375708B2 (ja) | 半導体装置の製造方法 | |
JP5808586B2 (ja) | インターポーザの製造方法 | |
TW201826463A (zh) | 配線基板及配線基板的製造方法 | |
US9953958B2 (en) | Electronic component device | |
KR101574911B1 (ko) | 실장 구조 및 그 제조 방법 | |
JP2000228417A (ja) | 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法 | |
JP5919641B2 (ja) | 半導体装置およびその製造方法並びに電子装置 | |
JP5117169B2 (ja) | 半導体装置 | |
JP5542470B2 (ja) | はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法 | |
CN101859733B (zh) | 半导体封装构造、半导体封装构造用载板及其制造方法 | |
JPWO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
JP2008218629A (ja) | 半導体パッケージおよび電子部品 | |
JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
JP2017028156A (ja) | 実装構造体及びその製造方法 | |
WO2014024796A1 (ja) | 半導体装置およびその製造方法 | |
JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
JPH10303330A (ja) | 配線基板 | |
JP2008192833A (ja) | 半導体装置の製造方法 | |
TW201005894A (en) | Pillar-to-pillar flip-chip assembly | |
JP2009266972A (ja) | 積層型半導体モジュール及びその製造方法 | |
JP2003037210A (ja) | 半導体装置およびその製造方法 | |
JP2008071792A (ja) | 半導体装置の製造方法 | |
JP2018190782A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5919641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |